JP2010129616A - Circuit board for high-frequency signal transmission - Google Patents

Circuit board for high-frequency signal transmission Download PDF

Info

Publication number
JP2010129616A
JP2010129616A JP2008300240A JP2008300240A JP2010129616A JP 2010129616 A JP2010129616 A JP 2010129616A JP 2008300240 A JP2008300240 A JP 2008300240A JP 2008300240 A JP2008300240 A JP 2008300240A JP 2010129616 A JP2010129616 A JP 2010129616A
Authority
JP
Japan
Prior art keywords
region
pad
circuit board
pad region
conductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008300240A
Other languages
Japanese (ja)
Inventor
Sueyuki Hasegawa
季之 長谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Priority to JP2008300240A priority Critical patent/JP2010129616A/en
Publication of JP2010129616A publication Critical patent/JP2010129616A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Waveguides (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a circuit board for high-frequency signal transmission capable of suppressing mismatching of impedance caused between a transmission line and a pad region. <P>SOLUTION: The circuit board for high-frequency signal transmission includes a surface conductor layer where a transmission line 101 for high-frequency signal transmission is formed, one or more dielectric/conductor layers formed of conductor layers 105, 107, 109 and dielectric layers 104, 106, 108 on the conductor layers, and formed in layers below the surface conductor layers, a pad region 102 formed while bonded to the surface conductor layer by the transmission line, and slits 110 formed in one or more conductors positioned below the pad region to separate a region below the pad region from other regions. Consequently, presence of a region positioned at a periphery of the region below the pad region does not contribute to generation of an electrostatic capacity component, so a decrease in impedance in the pad region is suppressed to suppress mismatching of impedance caused between the transmission line and pad region. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、高周波信号伝送用回路基板に関する。   The present invention relates to a circuit board for high-frequency signal transmission.

高周波信号伝送用の回路基板では、信号伝送を正常に行うために、表面導体層に形成される伝送線路上でのインピーダンス整合が要求される。これは、局所的なインピーダンスの不整合により伝送信号の反射が生じると、高周波信号の伝送特性が劣化してしまうためである。   A circuit board for high-frequency signal transmission requires impedance matching on a transmission line formed on the surface conductor layer in order to perform signal transmission normally. This is because if the transmission signal is reflected due to local impedance mismatch, the transmission characteristics of the high-frequency signal are deteriorated.

特に、表面導体層に形成される伝送線路(配線パターン)に接合されて形成されるパッド部では、パッド部が伝送線路よりも幅広に形成され、伝送線路よりもインピーダンスが低下することで、インピーダンスの不整合により伝送信号の反射が生じ、高周波信号の伝送特性が劣化してしまう。また、隣接する一対の伝送線路を用いて差動信号を伝送する場合には、伝送線路に一対のパッド部が接合されるが、差動インピーダンスの不整合により高周波信号の伝送特性が劣化してしまう場合がある。   In particular, in the pad portion formed by being joined to the transmission line (wiring pattern) formed on the surface conductor layer, the pad portion is formed wider than the transmission line, and the impedance is lower than that of the transmission line. The transmission signal is reflected due to the mismatch, and the transmission characteristic of the high-frequency signal is deteriorated. In addition, when a differential signal is transmitted using a pair of adjacent transmission lines, a pair of pad portions are joined to the transmission line, but the transmission characteristics of the high-frequency signal deteriorate due to the mismatch of the differential impedance. May end up.

このため、下記特許文献1には、パッド部の直下に位置する導体層に伝送信号の進行方向と平行に繰抜き部を設けてインピーダンスの低下を抑制する回路基板が記載されている。また、下記特許文献2には、離隔部を介して隣接する一対のパッド部からなるパッド領域を有し、パッド領域の直下に位置する導体層のうち、一対のパッド部および離隔部に対応する領域を取り除いてインピーダンスの低下を抑制する回路基板が記載されている。ここで、一対のパッド部は、差動信号を伝搬する一対の差動伝送線路に接合される。   For this reason, Patent Document 1 below discloses a circuit board in which a drawing portion is provided in a conductor layer located immediately below a pad portion in parallel with the traveling direction of a transmission signal to suppress a reduction in impedance. Patent Document 2 below has a pad region composed of a pair of pad portions adjacent via a separation portion, and corresponds to the pair of pad portions and the separation portion among the conductor layers located immediately below the pad region. A circuit board is described in which the area is removed to suppress a reduction in impedance. Here, the pair of pad portions are joined to a pair of differential transmission lines that propagate a differential signal.

特許文献1、2に記載される回路基板は、パッド部とパッド部の直下に位置する導体層との間に介在する誘電体層の厚さや面積を調整することで、パッド部とパッド部の直下に位置する導体層との間で生じる静電容量成分を少なくし、インピーダンスの低下を抑制するものである。   The circuit boards described in Patent Documents 1 and 2 adjust the thickness and area of the dielectric layer interposed between the pad portion and the conductor layer located immediately below the pad portion, so that the pad portion and the pad portion The capacitance component generated between the conductor layer located immediately below is reduced, and the decrease in impedance is suppressed.

特開2002−111230号公報JP 2002-111230 A 特開2004−228478号公報JP 2004-228478 A

しかしながら、特許文献1に記載される回路基板では、パッド部の直下に位置する導体層に繰抜き部が設けられているが、導体層のうちパッド部の直下の領域が他の領域から完全に切り離されている訳ではない。このため、パッド部とパッド部の直下に位置する導体層との間では、パッド部の直下の領域と連続している周辺領域の存在が静電容量成分の発生に寄与することで、インピーダンスの低下を十分に抑制することができない。また、パッド部とパッド部の下方に位置する他の導体層との間でも静電容量成分が発生し、インピーダンスの低下を十分に抑制することができない。   However, in the circuit board described in Patent Document 1, the conductor layer located immediately below the pad portion is provided with a lead-out portion, but the region immediately below the pad portion of the conductor layer is completely different from other regions. It is not separated. For this reason, between the pad portion and the conductor layer located immediately below the pad portion, the presence of the peripheral region that is continuous with the region immediately below the pad portion contributes to the generation of the capacitance component. The decrease cannot be sufficiently suppressed. In addition, an electrostatic capacitance component is generated between the pad portion and another conductor layer located below the pad portion, and impedance reduction cannot be sufficiently suppressed.

また、特許文献2に記載される回路基板では、パッド部とパッド部の直下に位置する導体層との間に介在する誘電体層の厚さが小さくなると、パッド部と導体層との間で多くの静電容量成分が生じ、インピーダンスの低下を十分に抑制することができない。このため、パッド部の下方に位置する全ての導体層のうち、パッド部および離隔部に対応する領域を取り除くことで、静電容量成分の発生を抑制することも考えられる。しかし、この場合には、導体層を取り除かれた領域を通じて回路基板の下方に電磁波が漏洩し易くなるという新たな問題が生じてしまう。   Moreover, in the circuit board described in Patent Document 2, when the thickness of the dielectric layer interposed between the pad portion and the conductor layer located immediately below the pad portion is reduced, the pad portion and the conductor layer are not formed. Many electrostatic capacitance components are generated, and a decrease in impedance cannot be sufficiently suppressed. For this reason, it is also conceivable to suppress the generation of the electrostatic capacitance component by removing regions corresponding to the pad portion and the separation portion from all the conductor layers located below the pad portion. However, in this case, there arises a new problem that electromagnetic waves are liable to leak below the circuit board through the region where the conductor layer is removed.

本発明は上記問題点に鑑みてなされたものであり、その目的は、伝送線路とパッド領域との間で生じるインピーダンスの不整合を抑制可能な、新規かつ改良された高周波信号伝送用回路基板を提供することにある。   The present invention has been made in view of the above problems, and an object of the present invention is to provide a novel and improved high-frequency signal transmission circuit board capable of suppressing impedance mismatch between a transmission line and a pad region. It is to provide.

上記課題を解決するために、本発明のある観点によれば、高周波信号伝送用の伝送線路が形成される表面導体層と、導体層および導体層上の誘電体層からなり、表面導体層の下層として層状に1以上形成される誘電体・導体層と、表面導体層に伝送線路に接合されて形成されるパッド領域と、パッド領域の下方に位置する1以上の導体層に、パッド領域の下方の領域を他の領域から切り離すように形成されるスリットと、を備える、高周波信号伝送用回路基板が提供される。   In order to solve the above problems, according to an aspect of the present invention, a surface conductor layer on which a transmission line for high-frequency signal transmission is formed, a conductor layer, and a dielectric layer on the conductor layer, One or more dielectric / conductor layers formed in layers as a lower layer, a pad region formed by joining a surface conductor layer to a transmission line, and one or more conductor layers positioned below the pad region, There is provided a circuit board for high-frequency signal transmission comprising a slit formed so as to separate a lower region from other regions.

かかる構成によれば、パッド領域の下方に位置する1以上の導体層のうち、パッド領域の下方の領域が他の領域から切り離される。これにより、パッド領域と1以上の導体層との間では、パッド領域の下方の領域の周辺に位置する領域の存在が静電容量成分の発生に寄与しないので、パッド領域でのインピーダンスの低下を抑制し、伝送線路とパッド領域との間で生じるインピーダンスの不整合を抑制することができる。また、1以上の導体層のうちパッド領域の下方の領域が他の領域から切り離されているが、パッド領域の下方の領域が完全に取り除かれている訳ではないので、回路基板の下方への電磁波の漏洩を抑制することができる。   According to such a configuration, of the one or more conductor layers positioned below the pad region, the region below the pad region is separated from the other regions. Thereby, between the pad region and the one or more conductor layers, the presence of the region located around the region below the pad region does not contribute to the generation of the capacitance component, so that the impedance in the pad region is reduced. The impedance mismatch between the transmission line and the pad region can be suppressed. Moreover, although the area | region below a pad area | region is cut | disconnected from the other area | regions among one or more conductor layers, since the area | region below a pad area | region is not necessarily removed completely, it is below a circuit board. The leakage of electromagnetic waves can be suppressed.

また、パッド領域は、2以上の伝送線路に接合され、互いに離隔して形成される2以上のパッド部を含み、パッド領域の直下に位置する1つの導体層に、2以上のパッド部の直下の領域を互いに切り離すように形成されるギャップをさらに備えてもよい。これにより、2以上のパッド部でのインピーダンスの低下を抑制することができる。   The pad region includes two or more pad portions that are joined to two or more transmission lines and are spaced apart from each other, and one conductor layer located immediately below the pad region is directly below the two or more pad portions. There may be further provided a gap formed so as to separate the regions. Thereby, the fall of the impedance in two or more pad parts can be suppressed.

ここで、2以上の伝送線路は、差動信号を伝送する一対の差動伝送線路を含んでもよい。この場合、パッド部の直下に位置する導体層のうち2以上のパッド部の直下の領域が互いに切り離されることで、パッド部間で生じる差動信号の干渉を抑制し、伝送特性の劣化を抑制することができる。   Here, the two or more transmission lines may include a pair of differential transmission lines that transmit a differential signal. In this case, the regions immediately below the two or more pad portions of the conductor layer located immediately below the pad portions are separated from each other, thereby suppressing the interference of differential signals generated between the pad portions and suppressing the deterioration of transmission characteristics. can do.

また、パッド領域の直下に位置する1つの導体層以外の1以上の導体層に、2以上のパッド部の下方の領域を互いに切り離すように形成されるギャップをさらに備えてもよい。これにより、2以上のパッド部でのインピーダンスの低下をさらに抑制することができる。   Moreover, you may further provide the gap formed so that the area | region under the two or more pad parts may mutually be separated in one or more conductor layers other than one conductor layer located immediately under a pad area | region. Thereby, the fall of the impedance in two or more pad parts can further be suppressed.

本発明によれば、伝送線路とパッド領域との間で生じるインピーダンスの不整合を抑制可能な、高周波信号伝送用回路基板を提供することができる。   ADVANTAGE OF THE INVENTION According to this invention, the circuit board for a high frequency signal transmission which can suppress the impedance mismatching produced between a transmission line and a pad area | region can be provided.

以下に、添付した図面を参照しながら、本発明の好適な実施形態について詳細に説明する。なお、本明細書および図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。   Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. In the present specification and drawings, components having substantially the same functional configuration are denoted by the same reference numerals, and redundant description is omitted.

以下では、図7および図8を用いて従来技術に係る回路基板について説明した上で、図1〜図5を用いて本願発明の実施形態に係る高周波信号伝送用の回路基板について説明する。   Hereinafter, the circuit board according to the related art will be described with reference to FIGS. 7 and 8, and the circuit board for high-frequency signal transmission according to the embodiment of the present invention will be described with reference to FIGS.

[1.従来技術に係る回路基板]
図7および図8を参照しながら、従来技術に係る回路基板について説明する。図7は、従来技術に係る回路基板の構造として、特許文献1に記載される回路基板の構造を適用した差動信号伝送用の回路基板の構造を示す図である。図7(a)は、回路基板の平面図、図7(b)、(c)、(d)は、図7(a)に示す面S7b−S7b、S7c−S7c、S7d−S7d沿いの断面図である。
[1. Prior Art Circuit Board]
A conventional circuit board will be described with reference to FIGS. FIG. 7 is a diagram showing a structure of a circuit board for differential signal transmission to which the structure of the circuit board described in Patent Document 1 is applied as the structure of the circuit board according to the prior art. 7A is a plan view of the circuit board, and FIGS. 7B, 7C, and 7D are cross sections along the planes S7b-S7b, S7c-S7c, and S7d-S7d shown in FIG. 7A. FIG.

図7に示すように、回路基板は、伝送線路701およびパッド領域702が形成される表面導体層、および表面導体層の下層に順次に形成される第1の誘電体層704、第1の導体層705、第2の誘電体層706、第2の導体層707、第3の誘電体層708、第3の導体層709を含んで構成される。また、表面導体層には、所定の距離で離隔して隣接する一対の伝送線路701、およびパッド領域702が形成される。パッド領域702には、所定の距離で離隔して隣接する一対のパッド部703が形成され、一対のパッド部703は、一対の伝送線路701に接合されて形成される。ここで、一対の伝送線路701は、差動信号を伝搬する。   As shown in FIG. 7, the circuit board includes a surface conductor layer in which the transmission line 701 and the pad region 702 are formed, a first dielectric layer 704 and a first conductor that are sequentially formed below the surface conductor layer. A layer 705, a second dielectric layer 706, a second conductor layer 707, a third dielectric layer 708, and a third conductor layer 709 are included. Further, a pair of adjacent transmission lines 701 and a pad region 702 are formed on the surface conductor layer so as to be separated by a predetermined distance. The pad region 702 is formed with a pair of adjacent pad portions 703 that are separated by a predetermined distance, and the pair of pad portions 703 are formed by being joined to the pair of transmission lines 701. Here, the pair of transmission lines 701 propagates differential signals.

図7に示すように、回路基板には、パッド領域702の直下に位置する第1の導体層705に伝送線路701の引出し方向(図7(a)の左右方向に相当する。)と平行に繰抜き部710が設けられる。なお、繰抜き部710では、取り除かれた導体が誘電体に置換される。   As shown in FIG. 7, on the circuit board, the first conductor layer 705 located immediately below the pad region 702 is parallel to the direction in which the transmission line 701 is drawn out (corresponding to the left-right direction in FIG. 7A). A drawing part 710 is provided. In the drawing portion 710, the removed conductor is replaced with a dielectric.

パッド領域702の直下に繰抜き部710が設けられる領域では、パッド領域702と第2の導体層707との距離が誘電体層の厚さとみなされるが、繰抜き部710が設けられない領域では、パッド領域702と第1の導体層705との距離が誘電体層の厚さとみなされる。これにより、繰抜き部710が設けられる領域と設けられない領域との面積比を調整して、伝送線路701のインピーダンスとパッド部703のインピーダンスとを等しくすることで、伝送線路701とパッド部703との間でインピーダンス整合が図られる。   In the region where the extracted portion 710 is provided immediately below the pad region 702, the distance between the pad region 702 and the second conductor layer 707 is regarded as the thickness of the dielectric layer, but in the region where the extracted portion 710 is not provided. The distance between the pad region 702 and the first conductor layer 705 is regarded as the thickness of the dielectric layer. Thus, the transmission line 701 and the pad part 703 are adjusted by adjusting the area ratio between the area where the punched-out part 710 is provided and the area where it is not provided so that the impedance of the transmission line 701 is equal to the impedance of the pad part 703. Impedance matching is achieved.

しかし、回路基板では、パッド領域702の直下に位置する第1の導体層705に繰抜き部710が設けられているが、第1の導体層705のうちパッド領域702の直下の領域が他の領域から完全に切り離されている訳ではない。   However, in the circuit board, the first conductor layer 705 located immediately below the pad region 702 is provided with the drawing portion 710, but the region immediately below the pad region 702 in the first conductor layer 705 is the other region. It is not completely separated from the area.

このため、パッド領域702と第1〜第3の導体層705、707、709との間、特に第1の導体層705との間では、パッド領域702の直下の領域と連続している周辺領域(図7(a)に示すパッド領域702の左右に相当する領域)の存在が静電容量成分の発生に寄与することで、インピーダンスの低下を十分に抑制することができない。また、パッド領域702と第2の導体層707との間でも静電容量成分が発生し、インピーダンスの低下を十分に抑制することができない。   Therefore, a peripheral region that is continuous with the region immediately below the pad region 702 between the pad region 702 and the first to third conductor layers 705, 707, and 709, particularly between the first conductor layer 705. The presence of (a region corresponding to the left and right of the pad region 702 shown in FIG. 7A) contributes to the generation of the electrostatic capacitance component, so that a decrease in impedance cannot be sufficiently suppressed. In addition, a capacitance component is also generated between the pad region 702 and the second conductor layer 707, and a reduction in impedance cannot be sufficiently suppressed.

さらに、一対の伝送線路701に差動信号が伝送されると、パッド領域702の直下の領域と連続している周辺領域を介して、差動信号の干渉が生じる場合がある。この場合、伝送途中で一対の伝送線路701に同相で結合した外部ノイズを適切に打ち消すことができなくなり、差動信号の伝送特性が劣化してしまう。   Further, when a differential signal is transmitted to the pair of transmission lines 701, interference of the differential signal may occur through a peripheral region that is continuous with a region immediately below the pad region 702. In this case, external noise coupled in phase to the pair of transmission lines 701 during transmission cannot be canceled appropriately, and the transmission characteristics of the differential signal are deteriorated.

図8は、従来技術に係る回路基板の他の構造として、特許文献2に記載される回路基板の構造を示す図である。図8(a)は、回路基板の平面図、図8(b)、(c)、(d)は、図8(a)に示す面S8b−S8b、S8c−S8c、S8d−S8d沿いの断面図である。   FIG. 8 is a diagram showing a structure of a circuit board described in Patent Document 2 as another structure of the circuit board according to the prior art. 8A is a plan view of the circuit board, and FIGS. 8B, 8C, and 8D are cross sections along planes S8b-S8b, S8c-S8c, and S8d-S8d shown in FIG. 8A. FIG.

図8に示すように、回路基板は、伝送線路801およびパッド領域802が形成される表面導体層、第1の誘電体層804、第1の導体層805、第2の誘電体層806、第2の導体層807、第3の誘電体層808、および第3の導体層809を含んで構成される。また、表面導体層には、所定の距離で離隔して隣接する一対の伝送線路801、およびパッド領域802が形成される。パッド領域802には、所定の距離で離隔して隣接する一対のパッド部803が形成され、一対のパッド部803は、一対の伝送線路801に接合されて形成される。   As shown in FIG. 8, the circuit board includes a surface conductor layer on which the transmission line 801 and the pad region 802 are formed, a first dielectric layer 804, a first conductor layer 805, a second dielectric layer 806, a first dielectric layer 806, and a second dielectric layer 806. 2 conductor layers 807, a third dielectric layer 808, and a third conductor layer 809. In addition, a pair of transmission lines 801 and a pad region 802 that are separated by a predetermined distance and are adjacent to each other are formed on the surface conductor layer. The pad region 802 is formed with a pair of adjacent pad portions 803 that are separated by a predetermined distance, and the pair of pad portions 803 are formed by being joined to the pair of transmission lines 801.

図8に示すように、回路基板には、パッド領域802の直下に位置する第1の導体層805のうち、一対のパッド部803およびパッド部803間の離隔部に対応する領域が取り除かれる。なお、第1の導体層805では、取り除かれた導体が誘電体に置換される。さらに、第1の導体層805のうち取り除かれる領域の厚さや面積を調整することで、一対のパッド部803間のインピーダンスの調整が図られる。   As shown in FIG. 8, a region corresponding to a pair of pad portions 803 and a separation portion between the pad portions 803 is removed from the first conductive layer 805 located immediately below the pad region 802 on the circuit board. In the first conductor layer 805, the removed conductor is replaced with a dielectric. Furthermore, the impedance between the pair of pad portions 803 can be adjusted by adjusting the thickness and area of the region removed from the first conductor layer 805.

しかし、回路基板では、パッド領域802とパッド領域802の直下に位置する第1の導体層805との間に介在する誘電体層の厚さが小さくなると、パッド領域802と第1の導体層805との間で多くの静電容量成分が生じ、インピーダンスの低下を十分に抑制することができない。このため、パッド領域802の下方に位置する第1〜第3の導体層805、807、809のうち、パッド部803および離隔部に対応する領域を取り除くことで、静電容量成分の発生を抑制することも考えられる。しかし、この場合には、導体層を取り除かれた領域を通じて回路基板の下方に電磁波が漏洩し易くなるという新たな問題が生じてしまう。   However, in the circuit board, when the thickness of the dielectric layer interposed between the pad region 802 and the first conductor layer 805 located immediately below the pad region 802 decreases, the pad region 802 and the first conductor layer 805 are reduced. Many electrostatic capacitance components are generated between the two and the impedance cannot be sufficiently suppressed. For this reason, generation | occurrence | production of an electrostatic capacitance component is suppressed by removing the area | region corresponding to the pad part 803 and a separation part among the 1st-3rd conductor layers 805, 807, 809 located under the pad area | region 802. It is also possible to do. However, in this case, there arises a new problem that electromagnetic waves are liable to leak below the circuit board through the region where the conductor layer is removed.

[2.本発明に係る高周波信号伝送用の回路基板]
次に、図1〜図6を参照しながら、本発明に係る高周波信号伝送用の回路基板について説明する。
[2. Circuit board for high-frequency signal transmission according to the present invention]
Next, a circuit board for high-frequency signal transmission according to the present invention will be described with reference to FIGS.

[2−1.第1の実施形態に係る回路基板]
図1を参照しながら、本発明の第1の実施形態に係る回路基板について説明する。図1は、第1の実施形態に係る回路基板の構造を示す図であり、図1(a)は、その平面図、図1(b)、(c)、(d)、(e)は、図1(a)に示す面S1b−S1b、S1c−S1c、S1d−S1d、S1e−S1e沿いの断面図である。
[2-1. Circuit board according to first embodiment]
A circuit board according to a first embodiment of the present invention will be described with reference to FIG. FIG. 1 is a diagram showing a structure of a circuit board according to the first embodiment. FIG. 1 (a) is a plan view thereof, and FIGS. 1 (b), (c), (d), and (e) are diagrams. FIG. 2 is a cross-sectional view taken along planes S1b-S1b, S1c-S1c, S1d-S1d, and S1e-S1e shown in FIG.

図1に示すように、回路基板は、伝送線路101およびパッド領域102が形成される表面導体層、および表面導体層の下層に順次に形成される第1の誘電体層104、第1の導体層105、第2の誘電体層106、第2の導体層107、第3の誘電体層108、第3の導体層109を含んで構成される。なお、回路基板は、第3の導体層109の下層に順次に形成される第4の誘電体層、第4の導体層、…を含んで構成されてもよい。また、表面導体層には、伝送線路101、および1つのパッド部103からなるパッド領域102が形成される。   As shown in FIG. 1, the circuit board includes a surface conductor layer on which the transmission line 101 and the pad region 102 are formed, a first dielectric layer 104 and a first conductor that are sequentially formed below the surface conductor layer. The layer 105 includes a second dielectric layer 106, a second conductor layer 107, a third dielectric layer 108, and a third conductor layer 109. The circuit board may be configured to include a fourth dielectric layer, a fourth conductor layer,... Sequentially formed below the third conductor layer 109. In addition, a transmission line 101 and a pad region 102 including one pad portion 103 are formed on the surface conductor layer.

図1に示すように、回路基板では、パッド領域102の下方に位置する第1〜第3の導体層105、107、109に、パッド領域102の下方の領域を他の領域から切り離すようにスリット110が形成される。なお、スリット110では、スリット110を形成するために取り除かれた導体が誘電体に置換される。ここで、スリット110は、上方に位置するパッド領域102と重ならずにパッド領域102の輪郭全体を縁取るように形成される。スリット110は、第1〜第3の導体層105、107、109のうちパッド領域102の下方の領域を他の領域から絶縁する絶縁部として機能する。   As shown in FIG. 1, in the circuit board, slits are formed in the first to third conductor layers 105, 107, and 109 located below the pad region 102 so as to separate the region below the pad region 102 from other regions. 110 is formed. In the slit 110, the conductor removed to form the slit 110 is replaced with a dielectric. Here, the slit 110 is formed so as to border the entire outline of the pad region 102 without overlapping with the pad region 102 located above. The slit 110 functions as an insulating portion that insulates a region below the pad region 102 among the first to third conductor layers 105, 107, and 109 from other regions.

なお、図1(a)では、スリット110が一定の幅で示されているが、スリット110は、一定の幅で形成されなくてもよい。特に、図1(c)に相当する伝送線路101とパッド部103との接合部において、スリット110は、パッド領域102の下方の領域を他の領域から絶縁するとともに、伝送線路101とパッド部103との間で信号伝送が可能な幅で形成される。   In FIG. 1A, the slit 110 is shown with a constant width, but the slit 110 may not be formed with a constant width. In particular, in the joint portion between the transmission line 101 and the pad portion 103 corresponding to FIG. 1C, the slit 110 insulates the region below the pad region 102 from other regions, and the transmission line 101 and the pad portion 103. And a width capable of signal transmission.

これにより、パッド領域102と第1〜第3の導体層105、107、109との間での静電容量成分の発生は、パッド領域102の面積とパッド領域102の下方でスリット110により切り離された領域の面積により規定される。よって、パッド領域102の下方の領域の周辺に位置する領域(図1(a)に示すパッド領域102の上下左右に相当する領域)の存在が静電容量成分の発生に寄与しないので、パッド部102でのインピーダンスの低下を抑制し、伝送線路101とパッド部102との間で生じるインピーダンスの不整合を抑制することができる。なお、スリット110は、絶縁機能を適切に発揮させ、パッド領域102の下方の領域の周辺に位置する領域の存在が静電容量成分の発生に寄与しないように、適度な幅で形成される。   As a result, the generation of electrostatic capacitance components between the pad region 102 and the first to third conductor layers 105, 107, and 109 is separated by the slit 110 below the pad region 102 area and the pad region 102. Defined by the area of each region. Therefore, the presence of the region located in the periphery of the region below the pad region 102 (the region corresponding to the top, bottom, left, and right of the pad region 102 shown in FIG. 1A) does not contribute to the generation of the capacitance component. It is possible to suppress a decrease in impedance at 102 and to suppress impedance mismatch between the transmission line 101 and the pad portion 102. The slit 110 is formed with an appropriate width so that the insulating function can be appropriately exerted and the presence of a region located around the region below the pad region 102 does not contribute to the generation of the capacitance component.

また、第1〜第3の導体層105、107、109には、パッド領域102に対応するスリット110が形成されるが、パッド領域102に対応する領域を全て取り除く場合に比べて、回路基板の下方に漏洩する電磁波を抑制することができる。   In addition, the slits 110 corresponding to the pad region 102 are formed in the first to third conductor layers 105, 107, and 109, but compared with the case where all the regions corresponding to the pad region 102 are removed. Electromagnetic waves leaking downward can be suppressed.

[2−2.第1の実施形態の変形例に係る回路基板]
図2を参照しながら、本発明の第1の実施形態の変形例に係る回路基板について説明する。なお、以下では、第1の実施形態に係る回路基板と重複する説明は省略する。図2は、第1の実施形態の変形例に係る回路基板の構造を示す図であり、図2(a)は、その平面図、図2(b)、(c)、(d)、(e)は、図2(a)に示す面S2b−S2b、S2c−S2c、S2d−S2d、S2e−S2e沿いの断面図である。
[2-2. Circuit board according to a modification of the first embodiment]
A circuit board according to a modification of the first embodiment of the present invention will be described with reference to FIG. In addition, below, the description which overlaps with the circuit board which concerns on 1st Embodiment is abbreviate | omitted. FIG. 2 is a diagram illustrating a structure of a circuit board according to a modification of the first embodiment. FIG. 2A is a plan view thereof, and FIG. 2B, FIG. 2C, FIG. e) is a cross-sectional view along the planes S2b-S2b, S2c-S2c, S2d-S2d, and S2e-S2e shown in FIG.

図2に示すように、回路基板では、パッド領域202の下方に位置する第1〜第3の導体層205、207、209に、パッド領域202の下方の領域を他の領域から切り離すようにスリット210が形成される。ここで、スリット210は、上方に位置するパッド領域202と部分的に重なりパッド領域202の輪郭全体を縁取るように形成される。   As shown in FIG. 2, in the circuit board, slits are formed in the first to third conductor layers 205, 207, and 209 located below the pad region 202 so as to separate the region below the pad region 202 from other regions. 210 is formed. Here, the slit 210 is formed so as to partially overlap the pad region 202 located above and border the entire outline of the pad region 202.

これにより、パッド領域202と第1〜第3の導体層205、207、209との間での静電容量成分の発生は、パッド領域202の面積とパッド領域202の下方でスリット210により切り離された領域の面積により規定される。ここで、変形例に係る回路基板では、第1の実施形態に係る回路基板に比べて、パッド領域202の下方の領域として他の領域から切り離された領域の面積が相対的に縮小されているので、静電容量成分の発生が相対的に抑制される。   As a result, the generation of the electrostatic capacitance component between the pad region 202 and the first to third conductor layers 205, 207, and 209 is separated by the slit 210 below the pad region 202 area and the pad region 202. Defined by the area of each region. Here, in the circuit board according to the modification, the area of the area separated from the other area as the area below the pad area 202 is relatively reduced as compared with the circuit board according to the first embodiment. Therefore, the generation of the capacitance component is relatively suppressed.

以上説明したように、本発明の第1の実施形態に係る回路基板によれば、パッド領域102;202の下方に位置する1以上の導体層105、107、109;205、207、209のうち、パッド領域102;202の下方の領域が他の領域から切り離される。これにより、パッド領域102;202と1以上の導体層105、107、109;205、207、209との間では、パッド領域102;202の下方の領域の周辺に位置する領域の存在が静電容量成分の発生に寄与しないので、パッド領域102;202でのインピーダンスの低下を抑制し、伝送線路101;201とパッド領域102;202との間で生じるインピーダンスの不整合を抑制することができる。   As described above, according to the circuit board according to the first embodiment of the present invention, among the one or more conductor layers 105, 107, 109; 205, 207, 209 located below the pad region 102; , The area below the pad area 102; 202 is separated from the other areas. As a result, the presence of a region located around the region below the pad region 102; 202 is static between the pad region 102; 202 and the one or more conductor layers 105, 107, 109; 205, 207, 209. Since it does not contribute to the generation of the capacitance component, it is possible to suppress a decrease in impedance in the pad region 102; 202 and to suppress impedance mismatch between the transmission line 101; 201 and the pad region 102; 202.

また、1以上の導体層105、107、109;205、207、209のうちパッド領域102;202の下方の領域が他の領域から切り離されているが、パッド領域102;202の下方の領域が完全に取り除かれている訳ではないので、回路基板の下方への電磁波の漏洩を抑制することができる。   Of the one or more conductor layers 105, 107, 109; 205, 207, 209, the region below the pad region 102; 202 is separated from the other regions, but the region below the pad region 102; Since it is not completely removed, leakage of electromagnetic waves below the circuit board can be suppressed.

[2−3.第2の実施形態に係る回路基板]
図3を参照しながら、本発明の第2の実施形態に係る回路基板について説明する。図3は、第2の実施形態に係る回路基板の構造を示す図であり、図3(a)は、その平面図、図3(b)、(c)、(d)、(e)は、図3(a)に示す面S3b−S3b、S3c−S3c、S3d−S3d、S3e−S3e沿いの断面図である。
[2-3. Circuit Board According to Second Embodiment]
A circuit board according to a second embodiment of the present invention will be described with reference to FIG. FIG. 3 is a diagram showing the structure of the circuit board according to the second embodiment. FIG. 3A is a plan view thereof, and FIGS. 3B, 3C, 3D, and 3E are FIGS. FIG. 4 is a cross-sectional view taken along planes S3b-S3b, S3c-S3c, S3d-S3d, and S3e-S3e shown in FIG.

図3に示すように、回路基板は、伝送線路301およびパッド領域302が形成される表面導体層、および表面導体層の下層に順次に形成される第1の誘電体層304、第1の導体層305、第2の誘電体層306、第2の導体層307、第3の誘電体層308、第3の導体層309を含んで構成される。なお、回路基板は、第3の導体層309の下層に順次に形成される第4の誘電体層、第4の導体層、…を含んで構成されてもよい。   As shown in FIG. 3, the circuit board includes a surface conductor layer in which the transmission line 301 and the pad region 302 are formed, a first dielectric layer 304 and a first conductor that are sequentially formed below the surface conductor layer. The layer 305 includes a second dielectric layer 306, a second conductor layer 307, a third dielectric layer 308, and a third conductor layer 309. The circuit board may be configured to include a fourth dielectric layer, a fourth conductor layer,... Sequentially formed below the third conductor layer 309.

また、表面導体層には、所定の距離で離隔して隣接する一対の伝送線路301、およびパッド領域302が形成される。パッド領域302には、所定の距離で離隔して隣接する一対のパッド部303が形成され、一対のパッド部303は、一対の伝送線路301に接合されて形成される。ここで、一対の伝送線路301は、差動信号を伝搬する差動伝送線路として機能する。   In addition, a pair of transmission lines 301 and a pad region 302 which are separated by a predetermined distance and are adjacent to each other are formed on the surface conductor layer. The pad region 302 is formed with a pair of adjacent pad portions 303 that are separated by a predetermined distance, and the pair of pad portions 303 are formed by being joined to the pair of transmission lines 301. Here, the pair of transmission lines 301 function as a differential transmission line that propagates a differential signal.

図3に示すように、回路基板では、パッド領域302の下方に位置する第1〜第3の導体層305、307、309に、パッド領域302の下方の領域を他の領域から切り離すようにスリット310が形成される。なお、スリット310では、スリット310を形成するために取り除かれた導体が誘電体に置換される。ここで、スリット310は、上方に位置するパッド領域302と重ならずにパッド領域302の輪郭全体を縁取るように形成される。スリット310は、第1〜第3の導体層305、307、309のうちパッド領域302の下方の領域を他の領域から絶縁する絶縁部として機能する。   As shown in FIG. 3, in the circuit board, the first to third conductor layers 305, 307, and 309 located below the pad region 302 are slit so as to separate the region below the pad region 302 from other regions. 310 is formed. In the slit 310, the conductor removed to form the slit 310 is replaced with a dielectric. Here, the slit 310 is formed so as to border the entire outline of the pad region 302 without overlapping the pad region 302 positioned above. The slit 310 functions as an insulating portion that insulates a region below the pad region 302 of the first to third conductor layers 305, 307, and 309 from other regions.

なお、図3(a)では、スリット310が一定の幅で示されているが、スリット310は、一定の幅で形成されなくてもよい。特に、図3(c)に相当する伝送線路301とパッド部303との接合部において、スリット310は、パッド領域302の下方の領域を他の領域から絶縁するとともに、伝送線路301とパッド部303との間で信号伝送が可能な幅で形成される。   In FIG. 3A, the slit 310 is shown with a constant width, but the slit 310 may not be formed with a constant width. In particular, in the joint portion between the transmission line 301 and the pad portion 303 corresponding to FIG. 3C, the slit 310 insulates the region below the pad region 302 from other regions, and the transmission line 301 and the pad portion 303. And a width capable of signal transmission.

これにより、パッド領域302と第1〜第3の導体層305、307、309との間での静電容量成分の発生は、パッド領域302の面積とパッド領域302の下方でスリット310により切り離された領域の面積により規定される。よって、パッド領域302の下方の領域の周辺に位置する領域(図3(a)に示すパッド領域302の上下左右に相当する領域)の存在が静電容量成分の発生に寄与しないので、パッド領域302でのインピーダンスの低下を抑制し、一対の伝送線路301と一対のパッド部303との間で生じるインピーダンスの不整合を抑制することができる。   As a result, the generation of the electrostatic capacitance component between the pad region 302 and the first to third conductor layers 305, 307, and 309 is separated by the slit 310 below the pad region 302 area and the pad region 302. Defined by the area of each region. Therefore, the presence of regions located in the periphery of the region below the pad region 302 (regions corresponding to the top, bottom, left and right of the pad region 302 shown in FIG. 3A) does not contribute to the generation of the capacitance component. It is possible to suppress a decrease in impedance at 302 and to suppress impedance mismatch between the pair of transmission lines 301 and the pair of pad portions 303.

また、パッド領域302の直下に位置する第1の導体層305に、一対のパッド部303の下方の領域を互いに切り離すようにギャップ312が形成される。これにより、パッド部303と第1の導体層305との間での静電容量成分の発生は、パッド部303の面積とパッド部303の直下の領域の面積により規定される。よって、パッド部303の直下の領域の周辺に位置する領域の存在が静電容量成分の発生に寄与しないので、パッド部303でのインピーダンスの低下を抑制し、一対のパッド部303間で生じるインピーダンスの不整合を抑制することができる。また、パッド部303の直下の領域の周辺に位置する領域を介して、差動信号の干渉が生じ難くなるので、差動信号の伝送特性が劣化することもない。   In addition, a gap 312 is formed in the first conductor layer 305 located immediately below the pad region 302 so as to separate the regions below the pair of pad portions 303 from each other. Thereby, the generation of the electrostatic capacitance component between the pad portion 303 and the first conductor layer 305 is defined by the area of the pad portion 303 and the area of the region immediately below the pad portion 303. Therefore, the presence of the region located in the vicinity of the region immediately below the pad portion 303 does not contribute to the generation of the electrostatic capacitance component, so that a reduction in impedance at the pad portion 303 is suppressed, and the impedance generated between the pair of pad portions 303. Inconsistency can be suppressed. Also, differential signal interference is less likely to occur through a region located around the region immediately below the pad portion 303, so that the transmission characteristics of the differential signal are not deteriorated.

また、第1〜第3の導体層305、307、309には、パッド領域302に対応するスリット310が形成されるが、パッド領域302に対応する領域を全て取り除く場合に比べて、回路基板の下方に漏洩する電磁波を抑制することができる。   In addition, the first to third conductor layers 305, 307, and 309 have slits 310 corresponding to the pad region 302. Compared to the case where the entire region corresponding to the pad region 302 is removed, the circuit board has Electromagnetic waves leaking downward can be suppressed.

[2−4.第2の実施形態の変形例に係る回路基板]
図4〜図6を参照しながら、本発明の第2の実施形態の変形例1〜3に係る回路基板について説明する。なお、以下では、第2の実施形態に係る回路基板と重複する説明は省略する。
[2-4. Circuit board according to a modification of the second embodiment]
A circuit board according to Modifications 1 to 3 of the second embodiment of the present invention will be described with reference to FIGS. In addition, below, the description which overlaps with the circuit board which concerns on 2nd Embodiment is abbreviate | omitted.

図4は、第2の実施形態の変形例1に係る回路基板の構造を示す図であり、図4(a)は、その平面図、図4(b)、(c)、(d)、(e)は、図4(a)に示す面S4b−S4b、S4c−S4c、S4d−S4d、S4e−S4e沿いの断面図である。   FIG. 4 is a diagram illustrating a structure of a circuit board according to Modification 1 of the second embodiment. FIG. 4A is a plan view thereof, and FIGS. 4B, 4C, 4D, (E) is sectional drawing along surface S4b-S4b, S4c-S4c, S4d-S4d, S4e-S4e shown to Fig.4 (a).

図4に示すように、回路基板では、パッド領域402の下方に位置する第1〜第3の導体層405、407、409に、一対のパッド部403の下方の領域を互いに切り離すようにギャップ412が形成される。これにより、パッド部403と第1〜第3の導体層405、407、409との間での静電容量成分の発生は、パッド部403の面積とパッド部403の下方の領域の面積により規定される。よって、パッド部403の下方の領域の周辺に位置する領域の存在が静電容量成分の発生に寄与しないので、パッド部403でのインピーダンスの低下を抑制し、一対のパッド部403間で生じるインピーダンスの不整合を抑制することができる。   As shown in FIG. 4, in the circuit board, gaps 412 are formed in the first to third conductor layers 405, 407, and 409 located below the pad region 402 so that the regions below the pair of pad portions 403 are separated from each other. Is formed. Thereby, the generation of the electrostatic capacitance component between the pad portion 403 and the first to third conductor layers 405, 407, and 409 is defined by the area of the pad portion 403 and the area of the region below the pad portion 403. Is done. Therefore, the presence of a region located around the region below the pad portion 403 does not contribute to the generation of the electrostatic capacitance component, so that a decrease in impedance at the pad portion 403 is suppressed, and the impedance generated between the pair of pad portions 403. Inconsistency can be suppressed.

また、第1〜第3の導体層405、407、409には、一対のパッド部403間の離隔部に対応するギャップ412が形成されるが、パッド領域402に対応する領域を全て取り除く場合に比べて、回路基板の下方に漏洩する電磁波を抑制することができる。   The first to third conductor layers 405, 407, and 409 are formed with a gap 412 corresponding to a separation portion between the pair of pad portions 403, but when all the regions corresponding to the pad region 402 are removed. In comparison, electromagnetic waves that leak below the circuit board can be suppressed.

図5は、第2の実施形態の変形例2に係る回路基板の構造を示す図であり、図5(a)は、その平面図、図5(b)、(c)、(d)、(e)は、図5(a)に示す面S5b−S5b、S5c−S5c、S5d−S5d、S5e−S5e沿いの断面図である。   FIG. 5 is a diagram illustrating a structure of a circuit board according to the second modification of the second embodiment. FIG. 5A is a plan view thereof, and FIGS. 5B, 5C, 5D, (E) is sectional drawing along surface S5b-S5b, S5c-S5c, S5d-S5d, S5e-S5e shown to Fig.5 (a).

図5に示すように、回路基板では、パッド領域502の下方に位置する第1〜第3の導体層505、507、509に、パッド領域502の下方の領域を他の領域から切り離すようにスリット510が形成される。ここで、スリット510は、上方に位置するパッド領域502と部分的に重なりパッド領域502の輪郭全体を縁取るように形成される。   As shown in FIG. 5, in the circuit board, slits are formed in the first to third conductor layers 505, 507, and 509 located below the pad region 502 so as to separate the region below the pad region 502 from other regions. 510 is formed. Here, the slit 510 is formed so as to partially overlap the pad region 502 located above and border the entire outline of the pad region 502.

これにより、パッド領域502と第1〜第3の導体層505、507、509との間での静電容量成分の発生は、パッド領域502の面積とパッド領域502の下方でスリット510により切り離された領域の面積により規定される。ここで、変形例2に係る回路基板では、第2の実施形態に係る回路基板に比べて、パッド領域502の下方の領域として他の領域から切り離された領域の面積が相対的に縮小されているので、静電容量成分の発生が相対的に抑制される。   As a result, the generation of electrostatic capacitance components between the pad region 502 and the first to third conductor layers 505, 507, and 509 is separated by the slit 510 below the area of the pad region 502 and the pad region 502. Defined by the area of each region. Here, in the circuit board according to the second modification, the area of the area separated from the other areas as the area below the pad area 502 is relatively reduced as compared with the circuit board according to the second embodiment. Therefore, the generation of the capacitance component is relatively suppressed.

図6は、第2の実施形態の変形例3に係る回路基板の構造を示す図であり、図6(a)は、その平面図、図6(b)、(c)、(d)、(e)は、図6(a)に示す面S6b−S6b、S6c−S6c、S6d−S6d、S6e−S6e沿いの断面図である。   FIG. 6 is a diagram illustrating a structure of a circuit board according to Modification 3 of the second embodiment. FIG. 6A is a plan view thereof, and FIGS. 6B, 6C, 6D, (E) is sectional drawing along surface S6b-S6b, S6c-S6c, S6d-S6d, and S6e-S6e shown to Fig.6 (a).

図6に示すように、回路基板では、パッド領域602の下方に位置する第1〜第3の導体層605、607、609に、パッド領域602の下方の領域を他の領域から切り離すようにスリット610が形成される。ここで、スリット610は、下方の導体層ほど、上方に位置するパッド領域602と部分的に重なる領域が大きくなるように形成される。   As shown in FIG. 6, in the circuit board, the first to third conductor layers 605, 607, and 609 located below the pad region 602 are slit so as to separate the region below the pad region 602 from other regions. 610 is formed. Here, the slit 610 is formed such that the lower the conductor layer, the larger the region partially overlapping with the upper pad region 602.

これにより、パッド領域602と第1〜第3の導体層605、607、609との間での静電容量成分の発生は、パッド領域602の面積とパッド領域602の下方でスリット610により切り離された領域の面積により規定される。ここで、変形例3に係る回路基板では、第2の実施形態に係る回路基板に比べて、パッド領域602の下方の領域として他の領域から切り離された領域の面積が下方の導体層ほど縮小されているので、電気力線の外側への拡がりを抑制することができる。   As a result, the generation of the capacitance component between the pad region 602 and the first to third conductor layers 605, 607, and 609 is separated by the slit 610 from the area of the pad region 602 and below the pad region 602. Defined by the area of each region. Here, in the circuit board according to the modified example 3, as compared with the circuit board according to the second embodiment, the area of the area separated from the other area as the area below the pad area 602 is reduced as the conductor layer is below. Therefore, the spread of the electric lines of force to the outside can be suppressed.

なお、第2の実施形態の変形例1〜3に係る回路基板では、パッド領域402;502;602の直下に位置する第1の導体層405;505;605を含み、パッド領域402;502;602の下方に位置する全ての導体層(第1〜第3の導体層405、407、409;505、507、509;605、607、609)に、一対のパッド部403;503;603の下方の領域を互いに切り離すようにギャップ412;512;612が形成される。しかし、第1の導体層405;505;605とともに、パッド領域402;502;602の下方に位置する第2または第3の導体層407、409;507、509;607、609のいずれか一方に、一対のパッド部403;503;603の下方の領域を互いに切り離すようにギャップ412;512;612が形成されてもよい。   The circuit board according to the first to third modifications of the second embodiment includes the first conductor layers 405; 505; 605 located immediately below the pad regions 402; 502; 602, and the pad regions 402; 502; All the conductor layers located below 602 (first to third conductor layers 405, 407, 409; 505, 507, 509; 605, 607, 609) are below the pair of pad portions 403; 503; 603 The gaps 412; 512; 612 are formed so as to separate the regions of each other. However, on the first conductor layers 405; 505; 605 and either the second or third conductor layers 407, 409; 507, 509; 607, 609 located below the pad regions 402; 502; 602. The gaps 412; 512; 612 may be formed so as to separate regions below the pair of pad portions 403; 503; 603 from each other.

以上説明したように、本発明の第2の実施形態に係る回路基板によれば、第1の実施形態に係る回路基板による効果と併せて、2以上のパッド部303;403;503;603でのインピーダンスの低下を抑制することができる。また、導体層305;405;505;605、または導体層305、307、309;405、407、409;505、507、509;605、607、609のうち2以上のパッド部303;403;503;603の直下の領域が互いに切り離されることで、パッド部303;403;503;603間で生じる差動信号の干渉を抑制し、伝送特性の劣化を抑制することができる。   As described above, according to the circuit board according to the second embodiment of the present invention, in addition to the effect of the circuit board according to the first embodiment, two or more pad portions 303; 403; 503; The decrease in impedance can be suppressed. Also, the conductor layers 305; 405; 505; 605, or the conductor layers 305, 307, 309; 405, 407, 409; 505, 507, 509; 605, 607, 609, two or more pad portions 303; 403; 503 ; The regions immediately below 603 are separated from each other, so that interference of differential signals generated between the pad portions 303; 403; 503; 603 can be suppressed, and deterioration of transmission characteristics can be suppressed.

以上、添付図面を参照しながら本発明の好適な実施形態について説明したが、本発明は係る例に限定されない。当業者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。   As mentioned above, although preferred embodiment of this invention was described referring an accompanying drawing, this invention is not limited to the example which concerns. It is obvious for those skilled in the art that various changes or modifications can be conceived within the scope of the technical idea described in the claims. It is understood that it belongs to.

例えば、上記実施形態に係る説明では、表面導体層および3層の誘電体・導体層からなる回路基板について説明した。しかし、本発明は、表面導体層および1層以上の誘電体・導体層からなる回路基板についても同様に適用可能なものである。   For example, in the description according to the above embodiment, the circuit board including the surface conductor layer and the three dielectric / conductor layers has been described. However, the present invention can be similarly applied to a circuit board including a surface conductor layer and one or more dielectric / conductor layers.

また、図1〜図6には、回路基板の各構成要素が示されているが、図1〜図6は、本発明の実施形態に係る回路基板の概念を説明するためのものである。このため、図1〜図6に示す各構成要素の寸法、形状等は、あくまでも参考として理解されるべきものである。   Moreover, although each component of a circuit board is shown by FIGS. 1-6, FIGS. 1-6 is for demonstrating the concept of the circuit board which concerns on embodiment of this invention. For this reason, the dimensions, shapes, and the like of the components shown in FIGS. 1 to 6 should be understood as references only.

第1の実施形態に係る回路基板の構造を示す図である。It is a figure which shows the structure of the circuit board which concerns on 1st Embodiment. 第1の実施形態の変形例に係る回路基板の構造を示す図である。It is a figure which shows the structure of the circuit board which concerns on the modification of 1st Embodiment. 第2の実施形態に係る回路基板の構造を示す図である。It is a figure which shows the structure of the circuit board which concerns on 2nd Embodiment. 第2の実施形態の変形例1に係る回路基板の構造を示す図である。It is a figure which shows the structure of the circuit board which concerns on the modification 1 of 2nd Embodiment. 第2の実施形態の変形例2に係る回路基板の構造を示す図である。It is a figure which shows the structure of the circuit board which concerns on the modification 2 of 2nd Embodiment. 第2の実施形態の変形例3に係る回路基板の構造を示す図である。It is a figure which shows the structure of the circuit board which concerns on the modification 3 of 2nd Embodiment. 従来技術に係る回路基板の構造を示す図である。It is a figure which shows the structure of the circuit board based on a prior art. 従来技術に係る回路基板の他の構造を示す図である。It is a figure which shows the other structure of the circuit board based on a prior art.

符号の説明Explanation of symbols

101、201、301、401、501、601 伝送線路
102、202、302、402、502、602 パッド領域
103、203、303、403、503、603 パッド部
104、204、304、404、504、604 第1の誘電体層
105、205、305、405、505、605 第1の導体層
106、206、306、406、506、606 第2の誘電体層
107、207、307、407、507、607 第2の導体層
108、208、308、408、508、608 第3の誘電体層
109、209、309、409、509、609 第3の導体層
110、210、310、410、510、610 スリット
312、412、512、612 ギャップ
101, 201, 301, 401, 501, 601 Transmission line 102, 202, 302, 402, 502, 602 Pad area 103, 203, 303, 403, 503, 603 Pad part 104, 204, 304, 404, 504, 604 First dielectric layer 105, 205, 305, 405, 505, 605 First conductor layer 106, 206, 306, 406, 506, 606 Second dielectric layer 107, 207, 307, 407, 507, 607 Second conductor layer 108, 208, 308, 408, 508, 608 Third dielectric layer 109, 209, 309, 409, 509, 609 Third conductor layer 110, 210, 310, 410, 510, 610 Slit 312, 412, 512, 612 gap

Claims (4)

高周波信号伝送用の伝送線路が形成される表面導体層と、
導体層および前記導体層上の誘電体層からなり、前記表面導体層の下層として層状に1以上形成される誘電体・導体層と、
前記表面導体層に前記伝送線路に接合されて形成されるパッド領域と、
前記パッド領域の下方に位置する1以上の導体層に、前記パッド領域の下方の領域を他の領域から切り離すように形成されるスリットと、
を備える、高周波信号伝送用回路基板。
A surface conductor layer on which a transmission line for high-frequency signal transmission is formed;
A dielectric layer composed of a conductor layer and a dielectric layer on the conductor layer, and is formed as one or more layers as a lower layer of the surface conductor layer; and
A pad region formed by bonding to the transmission line on the surface conductor layer;
A slit formed in one or more conductor layers located below the pad region so as to separate the region below the pad region from other regions;
A circuit board for high-frequency signal transmission, comprising:
前記パッド領域は、2以上の伝送線路に接合され、互いに離隔して形成される2以上のパッド部を含み、
前記パッド領域の直下に位置する1つの導体層に、前記2以上のパッド部の直下の領域を互いに切り離すように形成されるギャップをさらに備える、請求項1に記載の高周波信号伝送用回路基板。
The pad region includes two or more pad portions that are bonded to two or more transmission lines and are spaced apart from each other.
The circuit board for high frequency signal transmission according to claim 1, further comprising a gap formed in one conductor layer located immediately below the pad region so as to separate the regions immediately below the two or more pad portions from each other.
前記2以上の伝送線路は、差動信号を伝送する一対の差動伝送線路を含む、請求項2に記載の高周波信号伝送用回路基板。   The circuit board for high-frequency signal transmission according to claim 2, wherein the two or more transmission lines include a pair of differential transmission lines for transmitting a differential signal. 前記パッド領域の直下に位置する前記1つの導体層以外の1以上の導体層に、前記2以上のパッド部の下方の領域を互いに切り離すように形成されるギャップをさらに備える、請求項2に記載の高周波信号伝送用回路基板。   3. The gap according to claim 2, further comprising a gap formed in one or more conductor layers other than the one conductor layer located immediately below the pad region so as to separate regions below the two or more pad portions from each other. Circuit board for high frequency signal transmission.
JP2008300240A 2008-11-25 2008-11-25 Circuit board for high-frequency signal transmission Pending JP2010129616A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008300240A JP2010129616A (en) 2008-11-25 2008-11-25 Circuit board for high-frequency signal transmission

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008300240A JP2010129616A (en) 2008-11-25 2008-11-25 Circuit board for high-frequency signal transmission

Publications (1)

Publication Number Publication Date
JP2010129616A true JP2010129616A (en) 2010-06-10

Family

ID=42329836

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008300240A Pending JP2010129616A (en) 2008-11-25 2008-11-25 Circuit board for high-frequency signal transmission

Country Status (1)

Country Link
JP (1) JP2010129616A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103874311A (en) * 2012-12-12 2014-06-18 胜华科技股份有限公司 Composite line structure

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0529772A (en) * 1991-07-19 1993-02-05 Oki Electric Ind Co Ltd Circuit substrate for high-speed signal transmission
JP2001308547A (en) * 2000-04-27 2001-11-02 Sharp Corp High-frequency multilayer circuit board
JP2004193501A (en) * 2002-12-13 2004-07-08 Sony Corp Capacitor element
JP2004228478A (en) * 2003-01-27 2004-08-12 Fujitsu Ltd Printed wiring board

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0529772A (en) * 1991-07-19 1993-02-05 Oki Electric Ind Co Ltd Circuit substrate for high-speed signal transmission
JP2001308547A (en) * 2000-04-27 2001-11-02 Sharp Corp High-frequency multilayer circuit board
JP2004193501A (en) * 2002-12-13 2004-07-08 Sony Corp Capacitor element
JP2004228478A (en) * 2003-01-27 2004-08-12 Fujitsu Ltd Printed wiring board

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103874311A (en) * 2012-12-12 2014-06-18 胜华科技股份有限公司 Composite line structure
CN103874311B (en) * 2012-12-12 2017-03-01 胜华科技股份有限公司 Composite line structure

Similar Documents

Publication Publication Date Title
JP4722614B2 (en) Directional coupler and 180 ° hybrid coupler
JP5352019B1 (en) Multilayer circuit board and high frequency circuit module
JP5983780B2 (en) Printed wiring board, electronic device and wiring connection method
JP2004320109A (en) High-frequency transmission line and high-frequency substrate
JP2010027654A (en) Wiring board, method of forming via in wiring board, and method of manufacturing wiring board
US9313890B2 (en) Attenuation reduction structure for high frequency signal contact pads of circuit board
JP5660123B2 (en) Structure, wiring board, and method of manufacturing wiring board
JP2012238848A5 (en)
JP6211835B2 (en) High frequency transmission line
WO2013186927A1 (en) Printed board
JP2010129616A (en) Circuit board for high-frequency signal transmission
JP5225188B2 (en) Directional coupler
JP6187011B2 (en) Printed circuit board
JPH0653703A (en) Connecting structure of strip line
JP2005123520A (en) Printed circuit
US8093504B2 (en) Circuit board structure employing ferrite element
JP5542231B1 (en) Multilayer circuit board
JP4381701B2 (en) Connection structure between coaxial connector and multilayer board
JP6733911B2 (en) Printed wiring board, printed wiring board with electronic components
JP2009224491A (en) Multi-layer substrate
JP2006246189A (en) Strip line connecting structure
JP6687302B1 (en) High frequency circuit and communication module
JP2014127502A (en) High frequency component
JP6180648B2 (en) Multilayer circuit board
JP2012039449A (en) High frequency circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120820

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120828

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130219