JP4211187B2 - マイクロ波モジュール - Google Patents
マイクロ波モジュール Download PDFInfo
- Publication number
- JP4211187B2 JP4211187B2 JP2000072943A JP2000072943A JP4211187B2 JP 4211187 B2 JP4211187 B2 JP 4211187B2 JP 2000072943 A JP2000072943 A JP 2000072943A JP 2000072943 A JP2000072943 A JP 2000072943A JP 4211187 B2 JP4211187 B2 JP 4211187B2
- Authority
- JP
- Japan
- Prior art keywords
- cavity
- microwave
- circuit
- dielectric
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6661—High-frequency adaptations for passive devices
- H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
- H01L2924/141—Analog devices
- H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
Description
【発明の属する技術分野】
本発明は主にフェーズドアレーアンテナ等に用いるアンテナ用送受信モジュールに関し、内部にもつマイクロ波回路間およびマイクロ波回路とその制御回路およびアンテナとの実装方法に関するものである。
【0002】
【従来の技術】
従来のマイクロ波モジュールを用いたフェーズドアレーアンテナの図を図8に示す。32は従来の技術におけるマイクロ波モジュール、34はフェーズドアレーアンテナ、36はアンテナ、37は前記マイクロ波モジュールの出力側高周波コネクタ、38は前記アンテナの入力用高周波コネクタである。
【0003】
また、前記マイクロ波モジュール32の断面図を図9に示す。1は金属ベース、2は第一の誘電体、3は第二の誘電体、4は第三の誘電体、5は第四の誘電体、6は第五の誘電体、7は第六の誘電体、8は第七の誘電体、9は第八の誘電体、10は第一の信号層、11は第二の信号層、12は第三の信号層、13は第四の信号層、14は第五の信号層、15は第六の信号層、16は第七の信号層、17は第八の信号層、18は高周波コネクタ、19は高周波コネクタ中心導体、20はふた、21は制御回路、22は初段高周波回路、23は後段高周波回路、24は金属ワイヤ、25は前記第一から第七の誘電体で構成した多誘電体内で信号を伝達する同軸線路構造を模擬したスルーホール、26は第八の誘電体内で信号を伝達する同軸線路構造を模擬したスルーホール、27は制御信号ピンである。
【0004】
次に動作について説明する。制御信号ピン27から入力された制御信号は、誘電体内のスルーホール25aおよび第二の信号層11内の信号伝達線路を通り、スルーホール25b、金属ワイヤ24bを通って制御回路21に入力される。制御回路21から出力される制御信号は同様に金属ワイヤ24aとスルーホール25cおよび第二の信号層11から第七の信号層16内の信号伝達線路を通り、初段高周波回路22および後段高周波回路23に伝達される。高周波信号は高周波コネクタ18から入力され、高周波コネクタの中心導体19から金属ワイヤ24cを通り、初段高周波回路22に入力される。上記制御回路21からの制御信号にのっとり処理された信号が初段高周波回路22から出力され、その信号は金属ワイヤ24dと第五の信号層14とスルーホール25eと第七の信号層16および金属ワイヤ24eを通り後段高周波回路23へ入力される。上記制御回路21からの制御信号にのっとり処理された信号が後段高周波回路23から出力され、金属ワイヤ24fと第七の信号層16およびスルーホール25fを通り第八の誘電体9に設けたスルーホール26に伝達され高周波コネクタ37から出力される。第八の誘電体9は金属ベース1および第一から第七の誘電体2から8で構成する多層誘電体のふたとしても機能する。高周波コネクタ37から出力された信号はアンテナ36に設けられた高周波コネクタ38を通り、アンテナに供給される。
【0005】
上記マイクロ波モジュールは図8のようにアンテナと一対となり、フェーズドアレーアンテナ34に収納される。アンテナの大きさはその使用周波数により決定され、使用周波数が高いほど、アンテナの大きさが小さくなり、マイクロ波モジュールを小型化する必要がある。
【0006】
【発明が解決しようとする課題】
従来のマイクロ波モジュールではアンテナとマイクロ波モジュールをコネクタで接続していたため、使用周波数が高くなるとモジュールを小型化する必要があり、かつ隣接する各アンテナ間の距離に比例してコネクタを近接して設ける必要が発生し、実装が困難になるという課題があった。
【0007】
【課題を解決するための手段】
第1の発明によるマイクロ波モジュールは、マイクロ波回路と、前記マイクロ波回路への信号入力のためのコネクタとを備えたマイクロ波モジュールにおいて、前記マイクロ波回路が少なくとも二層以上実装可能なように金属ベースの一方の面に複数の誘電体を多層積層し、かつ層内に階段状のキャビティを形成して成る多層誘電体と、前記多層誘電体の内層に設けられマイクロ波信号を分配する分配回路と、前記多層誘電体の複数の階段状キャビティの底面にあたる層に設けられ、多層誘電体内に形成された同軸線路構造のスルーホールおよび金属ワイヤにて前記分配回路と接続された第1から第M(≧2)の初段マイクロ波回路と、その上層にあたる層に設けられ、多層誘電体内に形成された同軸線路構造のスルーホールおよび金属ワイヤにて前記初段マイクロ波回路と接続された第1から第K(≧2)の後段マイクロ波回路と、前記多層誘電体内に形成された同軸線路構造のスルーホールを通じて、前記後段マイクロ波回路から高周波信号を伝達される複数のアンテナ素子と、一方面に前記アンテナ素子が設けられ、他方面が前記金属ベースから最も離間した層にて前記多層誘電体の階段状キャビティを塞ぐように設けられた誘電体カバーと、前記金属ベースに設けられ前記分配回路との間で多層誘電体内に設けられたスルーホールおよび金属ワイヤを介して高周波信号を伝送する高周波コネクタとを具備したものである。
【0008】
第2の発明によるマイクロ波モジュールは、第1の発明において、前記金属ベースおよび金属ベースに接する誘電体層内のキャビティ部に搭載された前記マイクロ波回路の制御回路と、前記金属ベースに設けられた貫通穴を介して前記金属ベースから数えて一つ目の前記多層誘電体層に接続される信号制御用ピンと、前記制御回路を搭載するためのキャビティを塞ぐ金属カバーとを具備したものである。
【0009】
第3の発明によるマイクロ波モジュールは、第1の発明において、前記分配回路をブランチライン型分配器にて構成したものである。
【0010】
第4の発明によるマイクロ波モジュールは、第1の発明において、前記分配回路をウイルキンソン型分配器にて構成したものである。
【0011】
第5の発明によるマイクロ波モジュールは、マイクロ波回路と、前記マイクロ波回路への信号入力のためのコネクタとを備えたマイクロ波モジュールにおいて、前記マイクロ波回路が少なくとも二層以上実装可能なように金属ベースの一方の面に複数の誘電体を多層積層し、かつ層内に階段状のキャビティを形成して成る多層誘電体と、前記多層誘電体の内層に設けられマイクロ波信号を分配する分配回路と、前記多層誘電体の複数の階段状キャビティの底面にあたる層に設けられ、多層誘電体内に形成された同軸線路構造のスルーホールおよび金属バンプにて前記分配回路と接続された第1から第Mの初段マイクロ波回路と、その上層にあたる層に設けられ、多層誘電体内に形成された同軸線路構造のスルーホールおよび金属バンプにて前記初段マイクロ波回路と接続された第1から第Kの後段マイクロ波回路と、前記多層誘電体内に形成された同軸線路構造のスルーホールを通じて前記後段マイクロ波回路から高周波信号を伝達される複数のアンテナ素子と、一方面に前記アンテナ素子が設けられ、他方面が前記金属ベースから最も離間した層にて前記多層誘電体の階段状のキャビティを塞ぐように設けられた誘電体カバーと、前記金属ベースに設けられ前記分配回路との間で多層誘電体内に設けられた金属バンプおよびスルーホールを介して高周波信号を伝送する高周波コネクタとを具備したものである。
【0012】
第6の発明によるマイクロ波モジュールは、第5の発明において、前記金属ベースおよび金属ベースに接する誘電体層内のキャビティ部に搭載された前記マイクロ波回路の制御回路と、前記金属ベースに設けられた貫通穴を介して前記金属ベースから数えて一つ目の前記多層誘電体層に接続される信号制御用ピンと、前記制御回路を搭載するためのキャビティを塞ぐ金属カバーとを具備したものである。
【0013】
第7の発明によるマイクロ波モジュールは、第5の発明において、前記分配回路をブランチライン型分配器にて構成したものである。
【0014】
第8の発明によるマイクロ波モジュールは、第5の発明において、前記分配回路をウイルキンソン型分配器にて構成したものである。
【0015】
【発明の実施の形態】
実施の形態1.
本発明のマイクロ波モジュールを用いたフェーズドアレーアンテナの一実施例の図を図1に示す。33は本発明におけるマイクロ波モジュール、35はフェーズドアレーアンテナである。本図は仮に4モジュールを一体化して記載してある。
【0016】
また、前記マイクロ波モジュール33の断面図を図2に示す。1は金属ベース、2は第一の誘電体、3は第二の誘電体、4は第三の誘電体、5は第四の誘電体、6は第五の誘電体、7は第六の誘電体、8は第七の誘電体、9は第八の誘電体、10は第一の信号層、11は第二の信号層、12は第三の信号層、13は第四の信号層、14は第五の信号層、15は第六の信号層、16は第七の信号層、17は第八の信号層、18は高周波コネクタ、19は高周波コネクタ中心導体、20はふた、21は制御回路、22はM個(2以上)の初段高周波回路、23はK個(2以上)の後段高周波回路、24は金属ワイヤ、25は前記第一から第七の誘電体で構成した多誘電体内で信号を伝達するスルーホール、26は第八の誘電体内信号を伝達するスルーホールである。図中、金属ベース1を貫通し第一の信号層10に接続される制御信号ピン27は省略してある。
【0017】
また、前記マイクロ波モジュール33の3面図を図3に示す。27は制御信号ピン、30は複数のアンテナ素子を形成するプリントアンテナである。
【0018】
また、前記マイクロ波モジュール33の第五の信号層14および第七の信号層16での上視図を図4に、第三の信号層12の上視図を図5に示す。第5図において、28はブランチライン型分配器、29は終端抵抗である。
【0019】
次に動作について説明する。制御信号ピン27から入力された制御信号は、誘電体内のスルーホール25と第一の信号層10および第二の信号層11内の信号伝達線路を通り、金属ワイヤ24を通って制御回路21に入力される。制御回路21から出力される制御信号は同様に金属ワイヤ24aおよび24bとスルーホール25hおよび25iと第二の信号層11から第七の信号層16内の信号伝達線路を通り、初段高周波回路22および後段高周波回路23に伝達される。高周波信号は高周波コネクタ19から入力され、高周波コネクタ19からスルーホール25aを通り、第三の信号層12に設けられた分配器28に入力される。分配器28にて4分配された信号はスルーホール25bおよび25cと第五の信号層14に設けられた信号パターンおよび金属ワイヤ24cと24eを通り第一の初段高周波回路22aおよび第二の初段高周波回路22bに入力される。図2では断面図のため、第三の初段高周波回路および第四の初段高周波回路や、それに接続するスルーホールや金属ワイヤ等については記載できていないが、存在することはいうまでもない。以後、第一の初段高周波回路22aから出力された高周波信号について説明する。上記制御回路21からの制御信号にのっとり処理された信号が第一の初段高周波回路22aから出力され、その信号は金属ワイヤ24dと第五の信号層14とスルーホール25dと第七の信号層16および金属ワイヤ24hを通り後段高周波回路23aへ入力される。その後、上記制御回路21からの制御信号にのっとり処理された高周波信号が後段高周波信号23aから出力され、金属ワイヤ24gと第七の信号層16およびスルーホール25fおよび第八の誘電体9内のスルーホール26aを通りプリントアンテナ30aに伝達される。なお、他のプリントアンテナ30b等についても、同様に後段高周波回路23b等からの高周波信号が伝達される。
【0020】
実施の形態2.
この発明における他の実施例における第三の信号層12の上視図を図6に示す。図6において、39はウィルキンソン型分配器である。
【0021】
動作については、実施の形態1におけるブランチライン型分配器28をウィルキンソン型分配器39におきかえたものである。
【0022】
実施の形態3.
本発明の他の実施例を図7に示す。図において、31は金属バンプであり、それ以外は実施の形態1と同様である。
【0023】
次に動作について説明する。制御信号ピン27から入力された制御信号は、スルーホール25と第一の信号層10および第二の信号層11内の信号伝達線路を通り、金属バンプ31を通って制御回路21に入力される。制御回路21から出力される制御信号は同様に金属バンプ31a及び31bと第二の信号層11とスルーホール25h、25iと第二の信号層11から第七の信号層16内の信号伝達線路と金属ワイヤ24と金属バンプ31を通り、初段高周波回路22および後段高周波回路23に伝達される。
高周波信号は高周波コネクタ18から入力され、高周波コネクタ19からスルーホール25aを通り、第三の信号層12に設けられた分配器28に入力される。分配器28にて4分配された信号はスルーホール25bおよび25cと第五の信号層14および金属ワイヤ24cと24eを通り第一の初段高周波回路22aおよび第二の初段高周波回路22bに入力される。図7では断面図のため、第三の初段高周波回路および第四の高周波回路については記載できていないが、存在することはいうまでもない。以後、第一の初段高周波回路22aから出力された高周波信号について説明する。
上記制御回路21からの制御信号にのっとり処理された信号が第一の初段高周波回路22aから出力され、その信号は金属ワイヤ24dと第五の信号層14とスルーホール25dと第七の信号層16および金属バンプ31dを通り後段高周波回路23aへ入力される。上記制御回路21からの制御信号にのっとり処理された信号が後段高周波回路23aから出力され、金属バンプ31cと第七の信号層16およびスルーホール25fおよび第八の誘電体9内のスルーホール26aを通りプリントアンテナ30aに伝達される。
【0024】
【発明の効果】
この発明は以上説明したように、マイクロ波モジュールのカバーにアンテナを一体化することで、マイクロ波モジュールとアンテナとの接続用コネクタをなくすことが可能になり、モジュールを小型化できる特徴がある。
【0025】
また、多層誘電体で構成したマイクロ波モジュール内にマイクロ波信号の分配回路を内蔵することで、複数のモジュールを一体化することが可能となり、マイクロ波モジュールを小型化できる特徴がある。
【図面の簡単な説明】
【図1】 本発明によるマイクロ波モジュールをフェーズドアレーアンテナに実装した図である。
【図2】 本発明によるマイクロ波モジュールの断面図である。
【図3】 本発明によるマイクロ波モジュールの3面図である。
【図4】 本発明によるマイクロ波モジュールの途中の信号層における上視図である。
【図5】 ブランチライン型分配器を示す図である。
【図6】 ウィルキンソン型分配器を示す図である。
【図7】 本発明による第三の実施例を示す図である。
【図8】 従来のマイクロ波モジュールを使用したフェーズドアレーアンテナの図である。
【図9】 従来のマイクロ波モジュールの断面を示す図である。
【符号の説明】
1 金属ベース、2 第一の誘電体、3 第二の誘電体、4 第三の誘電体、5 第四の誘電体、6 第五の誘電体、7 第六の誘電体、8 第七の誘電体、9 第八の誘電体、10 第一の信号層、11 第二の信号層、12 第三の信号層、13 第四の信号層、14 第五の信号層、15 第六の信号層、16 第七の信号層、17 第八の信号層、18 高周波コネクタ、19 高周波コネクタ中心導体、20 ふた、21 制御用IC、22 初段高周波回路、23 後段高周波回路、24 金属ワイヤ、25 スルーホール、26 スルーホール、27 制御信号ピン、28 ブランチライン型分配器、29 終端抵抗、30プリントアンテナ、31 バンプ、32 マイクロ波モジュール、33 マイクロ波モジュール、34 フェーズドアレーアンテナ、35 フェーズドアレーアンテナ、36 アンテナ、37 高周波コネクタ、38 高周波コネクタ、39 ウィルキンソン型分配器。
Claims (9)
- マイクロ波回路と、前記マイクロ波回路への信号入力のためのコネクタとを備えたマイクロ波モジュールにおいて、
前記マイクロ波回路が少なくとも二層以上実装可能なように金属ベースの一方の面に複数の誘電体を多層積層し、かつ層内に、上層側の空洞を形成するキャビティと下層側の空洞を形成するキャビティとが同一空間内で上下に重なって成る階段状の空洞を成すキャビティを形成した多層誘電体と、前記多層誘電体の複数の階段状の空洞を成すキャビティの底面にあたる層に設けられ、多層誘電体内に形成された同軸線路構造のスルーホールおよび金属ワイヤにて前記分配回路と接続された第1から第M(≧2)の初段マイクロ波回路と、その上層にあたる層における、前記初段マイクロ波回路と上下に重なる位置に設けられ、多層誘電体内に形成された同軸線路構造のスルーホールおよび金属ワイヤにて前記初段マイクロ波回路と接続された第1から第K(≧2)の後段マイクロ波回路と、前記多層誘電体の下層側の内層に設けられマイクロ波信号を前記初段マイクロ波回路に分配する分配回路と、前記多層誘電体内に形成された同軸線路構造のスルーホールを通じて、前記後段マイクロ波回路から高周波信号を伝達される複数のアンテナ素子と、一方面に前記アンテナ素子が設けられ、他方面が前記金属ベースから最も離間した層にて前記多層誘電体の階段状の空洞を成すキャビティを塞ぐように設けられた誘電体カバーと、前記金属ベースに設けられ前記分配回路との間で多層誘電体内に設けられたスルーホールおよび金属ワイヤを介して高周波信号を伝送する高周波コネクタとを具備したことを特徴とするマイクロ波モジュール。 - 前記金属ベースおよび金属ベースに接する誘電体層内の空洞を形成するキャビティ部に搭載された前記マイクロ波回路の制御回路と、前記金属ベースに設けられた貫通穴を介して前記金属ベースから数えて一つ目の前記多層誘電体層に接続される信号制御用ピンと、前記制御回路を搭載するための上記誘電体層内の空洞を形成するキャビティ部を塞ぐ金属カバーとを具備したことを特徴とする請求項1記載のマイクロ波モジュール。
- 前記分配回路をブランチライン型分配器にて構成したことを特徴とする請求項1記載のマイクロ波モジュール。
- 前記分配回路をウイルキンソン型分配器にて構成したことを特徴とする請求項1記載のマイクロ波モジュール。
- マイクロ波回路と、前記マイクロ波回路への信号入力のためのコネクタとを備えたマイクロ波モジュールにおいて、
前記マイクロ波回路が少なくとも二層以上実装可能なように金属ベースの一方の面に複数の誘電体を多層積層し、かつ層内に、上層側の空洞を形成するキャビティと下層側の空洞を形成するキャビティとが同一空間内で上下に重なって成る階段状の空洞を成すキャビティを形成した多層誘電体と、前記多層誘電体の複数の階段状の空洞を成すキャビティの底面にあたる層に設けられ、多層誘電体内に形成された同軸線路構造のスルーホールおよび金属ワイヤにて前記分配回路と接続された第1から第M(≧2)の初段マイクロ波回路と、その上層にあたる層における、前記初段マイクロ波回路と上下に重なる位置に設けられ、多層誘電体内に形成された同軸線路構造のスルーホールおよび金属バンプにて前記初段マイクロ波回路と接続された第1から第K(≧2)の後段マイクロ波回路と、前記多層誘電体の下層側の内層に設けられマイクロ波信号を前記初段マイクロ波回路に分配する分配回路と、前記多層誘電体内に形成された同軸線路構造のスルーホールを通じて前記後段マイクロ波回路から高周波信号を伝達される複数のアンテナ素子と、一方面に前記アンテナ素子が設けられ、他方面が前記金属ベースから最も離間した層にて前記多層誘電体の階段状の空洞を成すキャビティを塞ぐように設けられた誘電体カバーと、前記金属ベースに設けられ前記分配回路との間で多層誘電体内に設けられた金属バンプおよびスルーホールを介して高周波信号を伝送する高周波コネクタとを具備したことを特徴とするマイクロ波モジュール。 - 前記金属ベースおよび金属ベースに接する誘電体層内の空洞を形成す るキャビティ部に搭載された前記マイクロ波回路の制御回路と、前記金属ベースに設けられた貫通穴を介して前記金属ベースから数えて一つ目の前記多層誘電体層に接続される信号制御用ピンと、前記制御回路を搭載するための上記誘電体層内の空洞を形成するキャビティを塞ぐ金属カバーとを具備したことを特徴とする請求項5記載のマイクロ波モジュール。
- 前記分配回路をブランチライン型分配器にて構成したことを特徴とする請求項5記載のマイクロ波モジュール。
- 前記分配回路をウイルキンソン型分配器にて構成したことを特徴とする請求項5記載のマイクロ波モジュール。
- 複数の誘電体を多層積層し、かつ層内に、上層側の空洞を形成するキャビティと下層側の空洞を形成するキャビティとが同一空間内で上下に重なって成る階段状の空洞を成すキャビティを形成した多層誘電体と、
前記多層誘電体の下層側の空洞を形成するキャビティに設けられ、前記多層誘電体内に形成された同軸線路構造のスルーホールを介して前記分配回路と接続された複数の初段マイクロ波回路と、
前記多層誘電体の下層側の空洞を形成するキャビティ内で、前記初段マイクロ波回路と上下に重なる位置に設けられ、前記多層誘電体内に形成された同軸線路構造のスルーホールを介して前記初段マイクロ波回路と接続された後段マイクロ波回路と、
前記多層誘電体の下層側の内層に設けられマイクロ波信号を前記初段マイクロ波回路に分配する分配回路と、
一方面にアンテナ素子が設けられ、他方面に前記上層側の空洞を形成するキャビティを塞ぐように設けられた誘電体カバーと、
前記後段マイクロ波回路と前記アンテナ素子の間で高周波信号を伝達し、前記多層誘電体の下層に形成された同軸線路構造のスルーホールと、
前記多層誘電体の下部に設けられ、前記同軸線路構造のスルーホールを介して前記分配回路との間で高周波信号を伝送する高周波端子と、
を具備したことを特徴とするマイクロ波モジュール。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000072943A JP4211187B2 (ja) | 2000-03-15 | 2000-03-15 | マイクロ波モジュール |
EP00113569A EP1069639B1 (en) | 1999-06-29 | 2000-06-27 | Radio-frequency circuit module |
EP04021529A EP1484815A1 (en) | 1999-06-29 | 2000-06-27 | Radio-frequency circuit module |
DE60027509T DE60027509T2 (de) | 1999-06-29 | 2000-06-27 | Modul mit einer Hochfrequenzschaltung |
US09/605,639 US6597902B1 (en) | 1999-06-29 | 2000-06-28 | Radio-frequency circuit module |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000072943A JP4211187B2 (ja) | 2000-03-15 | 2000-03-15 | マイクロ波モジュール |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2001267842A JP2001267842A (ja) | 2001-09-28 |
JP2001267842A5 JP2001267842A5 (ja) | 2006-07-20 |
JP4211187B2 true JP4211187B2 (ja) | 2009-01-21 |
Family
ID=18591273
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000072943A Expired - Fee Related JP4211187B2 (ja) | 1999-06-29 | 2000-03-15 | マイクロ波モジュール |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4211187B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2566328C1 (ru) * | 2014-11-24 | 2015-10-20 | Публичное акционерное общество "Радиофизика" | Свч-модуль |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7518229B2 (en) * | 2006-08-03 | 2009-04-14 | International Business Machines Corporation | Versatile Si-based packaging with integrated passive components for mmWave applications |
US8706049B2 (en) * | 2008-12-31 | 2014-04-22 | Intel Corporation | Platform integrated phased array transmit/receive module |
JP5287833B2 (ja) * | 2010-11-15 | 2013-09-11 | 三菱電機株式会社 | 高周波モジュール及びこれを用いたアレイアンテナ装置 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03125510U (ja) * | 1990-03-30 | 1991-12-18 | ||
JPH0435301A (ja) * | 1990-05-28 | 1992-02-06 | A T R Koudenpa Tsushin Kenkyusho:Kk | アクティブアレイアンテナ |
JPH06326510A (ja) * | 1992-11-18 | 1994-11-25 | Toshiba Corp | ビーム走査アンテナ及びアレーアンテナ |
JPH07221211A (ja) * | 1994-02-03 | 1995-08-18 | Sumitomo Electric Ind Ltd | 半導体装置 |
JP2630286B2 (ja) * | 1994-12-28 | 1997-07-16 | 日本電気株式会社 | 2周波共用アンテナ |
US5766975A (en) * | 1995-01-09 | 1998-06-16 | Integrated Device Technology, Inc. | Packaged integrated circuit having thermal enhancement and reduced footprint size |
US5629241A (en) * | 1995-07-07 | 1997-05-13 | Hughes Aircraft Company | Microwave/millimeter wave circuit structure with discrete flip-chip mounted elements, and method of fabricating the same |
JP3556832B2 (ja) * | 1998-05-22 | 2004-08-25 | 三菱電機株式会社 | フェーズドアレーアンテナ |
-
2000
- 2000-03-15 JP JP2000072943A patent/JP4211187B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2566328C1 (ru) * | 2014-11-24 | 2015-10-20 | Публичное акционерное общество "Радиофизика" | Свч-модуль |
Also Published As
Publication number | Publication date |
---|---|
JP2001267842A (ja) | 2001-09-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8154466B2 (en) | Antenna feed module | |
TW512654B (en) | Highly integrated multi-layer circuit module having multi-layer ceramic substrates and embedded passive devices | |
JP4571638B2 (ja) | フレキシブルなコンフォーマルアンテナのための埋込み式rf垂直相互接続 | |
KR101074529B1 (ko) | 고주파수 애플리케이션에 대한 관통 접속부를 포함하는다층 인쇄 회로 기판 | |
US20100182105A1 (en) | Impedance-controlled coplanar waveguide system for the three-dimensional distribution of high-bandwidth signals | |
KR100725363B1 (ko) | 회로 기판 및 그 제조 방법 | |
CN101778531B (zh) | 集成印刷电路板 | |
CN101083256A (zh) | 半导体器件 | |
CN1326431C (zh) | 布线基板 | |
CN103120038B (zh) | 结构体和配线基板 | |
JP2014511623A (ja) | ミリ波スキャナ用プリント回路基板配置 | |
US9362603B2 (en) | Via structures and compact three-dimensional filters with the extended low noise out-of-band area | |
CN101420818B (zh) | 差分布线架构 | |
JP4211187B2 (ja) | マイクロ波モジュール | |
DE10138812A1 (de) | Duplexervorrichtung | |
KR100506728B1 (ko) | 듀얼밴드 커플러 | |
US6377141B1 (en) | Distributed constant filter, method of manufacturing same, and distributed constant filter circuit module | |
WO2008023510A1 (fr) | Module à haute fréquence | |
CN106450594A (zh) | 高频模块 | |
JP2001345419A (ja) | 一体型高周波無線回路モジュール | |
KR20140073786A (ko) | 마이크로파 송수신모듈 및 이의 패키지 방법 | |
JP5789701B1 (ja) | 伝送モード変換装置 | |
US20080135278A1 (en) | Printed board | |
US20110109521A1 (en) | Electronic device comprising a semiconductor component integrating an antenna | |
KR20050051567A (ko) | 안테나 공용기 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060607 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060607 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060607 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071115 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071120 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080121 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080408 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080603 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081007 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081020 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121107 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121107 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131107 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |