JP4210802B2

JP4210802B2 - 一体化光電パッケージおよびその製造方法

Info

Publication number: JP4210802B2
Application number: JP18038497A
Authority: JP
Inventors: マイケル・エス・レビー; ウェンビン・ジアン; カレン・イー・ジャチモワイズ
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1996-06-21
Filing date: 1997-06-20
Publication date: 2009-01-21
Anticipated expiration: 2017-06-20
Also published as: FR2750253B1; US5821571A; JPH1084136A; FR2750253A1; US5708280A

Description

【０００１】
【発明の属する技術分野】
本発明は、協同して接続された電子素子および光学素子を内蔵したパッケージに関し、更に特定すれば、光学素子および電気回路内のドライバ回路を電気的に接続するパッケージに関するものである。
【０００２】
【従来の技術】
セルラおよびコードレス電話機，ページャ等のような携帯電子送受信機は増々普及しつつある。場合によっては、新たな装置によって英数字および／またはグラフィックを含む完全なメッセージを送ることも可能となっている。したがって、ページャ等によって特定の受信者に完全なメッセージを送ることができ、この完全なメッセージを受信したとき、受信者が応答を送信したい場合もある。このような場合、携帯装置内にある種の電子送信装置を内蔵することが望ましい。また、他にも、受信したメッセージを他の者と共有したり、および／または単純に受信したり、および／または通信データを更に他の装置に送信することが望ましい場合もある。この際問題となるのは、例えば、電話機、および／または双方向無線機，ならびにページャ，遠隔制御装置およびその他の装置のような様々な通信用送受信機や電子装置は持ち運ぶのが困難でしかもかさばることである。
【０００３】
通信用送受信機にビジュアル・ディスプレイを備えて、オペレータにビジュアル・メッセージまたはグラフィック画像を供給するのは、多くの場合望ましいことである。問題は、従来技術の通信用受信機上のビジュアル・ディスプレイはサイズが非常に制限され、有用な表示を得るには十分に大きな大領域量だけでなく比較的大きな電力も必要であり、しかも多くの場合装置のオペレータのみが見ることを想定していることである。加えて、既に述べたように、時として電子送受信機に送信される画像は、装置のユーザのみでなく多くの人が見ることができると望ましい場合がある。多くの人々が見ることができるディスプレイが望ましいのはこの場合である。
【０００４】
従来技術では、液晶ディスプレイ，直視発光ダイオード等を利用してビジュアル・ディスプレイを提供することは一般的である。これらは非常に大きくかさばるディスプレイとなるので、送受信機のサイズが非常に大型化し、しかも比較的大量の電力を必要とする。更に、このようなディスプレイでは、ページャ，セルラ電話機等のような携帯電子装置上で用いる場合、受信可能なメッセージ量が非常に限定される。
【０００５】
一例として、走査ミラー(scanning mirror) を用いたビジュアル・ディスプレイを生産する従来技術があるが、これも比較的大量の電力を必要とし、しかも複雑でかつ衝撃に敏感である。また、走査ミラーは装置に振動を与える原因となり、視覚上の快適さや容認性(acceptability) を大きく低下させる。
ビジュアル・ディスプレイにおけるサイズの問題、ならびにこのタイプの携帯装置に投影ディスプレイおよび／またはデータ通信リンクを含ませる際の問題を軽減する方法の１つは、二重光源を内蔵する光電パッケージ、即ち、ＬＥＤ光源および垂直空洞表面放出レーザ（ＶＣＳＥＬ）光源の双方を内蔵する光電パッケージを利用することである。これら２つのタイプの光源を単一のパッケージに内蔵することによって、ＬＥＤによって発生される微小仮想ディスプレイのようなビジュアル・ディスプレイや投影ディスプレイおよび／またはＶＣＳＥＬによって生成されるデータ通信リンクが可能となる。
【０００６】
したがって、微小仮想ディスプレイのようなビジュアル・ディスプレイを通じて見ることができる通信および／またはデータを受信可能であり、更に赤外線データ・インターフェースおよび／または可視光レーザ投影ディスプレイのようなデータ・インターフェース・ポートを通じてデータの受信および／または送信を可能とする携帯送受信装置を提供することができれば、非常に有利であろう。このような送受信機の設計を達成するには、単一半導体ウエハからなる共通基板，または複数の接合半導体基板，複数の可視光ＬＥＤ，ならびに可視光範囲および／または赤外線領域において光を放出するように作成された少なくとも１つの垂直空洞表面放出レーザ（ＶＣＳＥＬ）が形成された、両面光源(dual sided light source) を製造することが有利であろう。したがって、必要とされているのは、一対の光透過性取付構造の間に取り付けられた両面ディスプレイ・チップ、あるいは両反対面上に中央開口即ちウインドウが規定された成型プラスチック・ベース構造内に取り付けられた両面ディスプレイ・チップを内蔵する、一体化光電パッケージである。これらのタイプの取付構造は双方共、パターン電気相互接続部(patterned electrical interconnects)，接続／取付パッド，埋め込みリード・フレームおよび／またはメッキ貫通バイア等を介してプリント回路基板および駆動回路とインターフェースする手段、ならびに光学素子を内蔵する。
【０００７】
【発明が解決しようとする課題】
したがって、ＬＥＤアレイ，垂直空洞表面放出レーザ（ＶＣＳＥＬ），光学素子，および電子回路が都合良く内蔵可能な相互接続およびパッケージ構造ならびに技法が必要とされている。
【０００８】
また、光電パッケージのサイズに対する制限を大幅に緩和可能な相互接続およびパッケージ構造ならびに技法も必要とされている。
【０００９】
したがって、本発明の目的は、両面光源即ちディスプレイ・チップを含む、新規で改良された光電パッケージを提供することである。
【００１０】
本発明の目的は、従来の一体化パッケージよりも格段に小さい、一体化光電パッケージを提供することである。
【００１１】
本発明の目的は、電気相互接続部を含み、ＬＥＤアレイおよび少なくとも１つの垂直空洞表面放出レーザ（ＶＣＳＥＬ）を両面光電素子として形成可能な、一体化光電パッケージを提供することである。
【００１２】
また、本発明の目的は、１枚以上の半導体ウエハから成る単一基板上に二次元ＬＥＤアレイと少なくとも１つの垂直空洞表面放出レーザ（ＶＣＳＥＬ）を作成する新規な方法を組み込み、電気相互接続が形成された両面ディスプレイ・チップを形成し、光学素子との組み合わせにより、高密度情報画像表示装置への応用，データ通信伝送リンクへの応用，および投影ディスプレイへの応用を可能にするパッケージを提供することである。
【００１３】
【課題を解決するための手段】
上述のおよびその他の問題の実質的な解決、ならびに上述のおよびその他の目的の実現は、本発明の一体化光電パッケージにおいて達成される。この一体化光電パッケージは、１枚以上の半導体ウエハから成る基板で形成された両面光電素子を含み、基板には、協同して完全な画像を発生する可視光発光素子（ＬＥＤ）のアレイが中央部分に形成された主面，および基板の反対面上に形成され、可視光および／または赤外線光を放出可能な少なくとも１つの垂直空洞表面放出レーザ（ＶＣＳＥＬ）を有する。両面光電素子は、これによって、相対する両方向に光を放出する。
【００１４】
開示するのは、光透過性基板間またはプラスチック等で形成され、中央開口または光透過部分が規定された成型ベース間に取り付けられ、この中央開口または光透過部分を通過して光が相対する両方向に放出される両面光電素子である。加えて、一実施例における光電パッケージは、光学的に透明な部分内に形成された、あるいは光学的に透明な部分の上に形成された光学素子を含む。少なくとも１つのドライバ回路が取り付けられた、プリント回路基板とインターフェースする手段が設けられている。画像表示装置の用途のための二次元ＬＥＤアレイは、行および列に配列された複数のＬＥＤ（１つ以上で１つの画素を形成する）から成り、二次元のＸ−Ｙアドレシング・パターンを形成する。少なくとも１つの垂直空洞表面放出レーザ（ＶＣＳＥＬ）は、基板の反対面上に、単一の放出ＶＣＳＥＬとして、または行および列に配列され、ＬＥＤアレイと同様の二次元Ｘ−Ｙアドレシング・パターンを形成するＶＣＳＥＬのアレイのいずれかとして形成される。
【００１５】
取付構造は、２つの別個の光透過性基板として、または１つの成型素子として形成される。この取付構造には、電気トレースとして、複数の導電体が内部に形成されるか、あるいはその上に配置される。各電気トレースは、ＬＥＤのアレイおよび少なくとも１つのＶＣＳＥＬの縁に隣接して形成された複数の接続／取付パッドから複数の電気接続手段まで延在する。電気接続手段は、例えば、表面実装リードフレームまたは埋め込みリードフレームとインターフェースする接続／取付パッド，および／またはベースの周囲に沿って形成されたメッキ貫通孔バイア(plated through-hole via) である。成型された取付構造を利用する場合、取付構造は、成型された不透明なプラスチック，光透過性プラスチック，またはその他の適切な材料のいずれかで形成され、第１主面上および第２主面上に、モノリシック状の、中央に配置された光透過性部分即ちウインドウを規定する。取付構造にウインドウ開口が形成されている場合、そして取付構造の成型に続いて、射出成型によってウインドウの１つにレンズを形成する。あるいは、光透過性基板をウインドウ開口内に射出成型し、その後、基板の上側主面上に屈折面または回折面を刻印(stamp) あるいはプレス(press) することにより、複数のＬＥＤによって放出された光の初期補正および拡大が得られる。複数の接続／取付パッドおよび導電体は、成型ベース内に形成される。両面光電素子は、当技術では既知のフリップ・チップ・バンプ・ボンディングを用いて、光透過性基板または成型ベース素子の内部主面間に取り付けられる。
【００１６】
標準的なＰＣＢ基板のようなドライバ基板が設けられ、その中には複数の導体が形成され、例えば、取付構造の周囲に沿って形成された接続／取付パッドのような電気接続手段と電気的に接触状態にある。複数のドライバおよびコントローラ回路がドライバ基板上に取り付けられており、データ入力端子を有し、更に発光素子および少なくとも１つのＶＣＳＥＬに接続された制御信号出力端子を有する。制御信号出力端子はこれら発光素子および少なくとも１つのＶＣＳＥＬを活性化し、パターン電気相互接続部，接続／取付パッド，取り付けピン，埋め込みリードフレームおよび／またはメッキ貫通孔バイアを用いて、データ入力端子に印加されるデータ信号に応じた画像および／または光を発生する。
【００１７】
本発明の特徴であると考えられる新規な構造は、特許請求の範囲に記載されている。しかしながら、本発明自体ならびにその他の構造および利点は、以下に続く詳細な説明を参照し、添付図面と関連付けて読むことにより最良に理解されよう。
【００１８】
【発明の実施の形態】
以下の説明の間、本発明を図示するために様々な図を用いるが、そこでは同様の素子を識別する際に同様の番号を用いることとする。また、液晶ディスプレイ（ＬＣＤ），発光ダイオード，垂直空洞表面放出レーザ（ＶＣＳＥＬ）等を含む多種多様の発光素子が、本発明の発光素子（ＬＥＤ）のアレイに利用可能であることは理解されよう。図１を具体的に参照すると、両面光電素子１０の超拡大断面図が示されている。両面光電素子１０は、基板１４の第１主面１３上に形成された発光素子１２の部分的アレイ、および基板１４の反対側の第２主面１７上に形成された垂直空洞表面放出レーザ（ＶＣＳＥＬ）１６から成る。図示の簡略化のために、基板１４の代表的な部分のみを完全に示すこととした。図１では、基板１４は単一基板即ちウエハ素子から成るものとして示されている。あるいは、基板１４は、２枚のガリウム砒素（ＧａＡｓ）ウエハ、または背面同士を接合または融合し効果的な単一基板を形成する単一のガリウム砒素（ＧａＡｓ）ウエハおよびサファイア基板部材のような、２枚以上の別個の半導体ウエハから成るものも可能であることは理解されよう。ウエハの接合は、典型的に、第１ウエハ上の発光素子１２および第２ウエハ上のＶＣＳＥＬ（群）１６の作成の後に行われる。
【００１９】
図１に示すように、基板１４の最上主面１３上には、複数の発光素子１２が形成されている。本発明で使用する発光素子（ＬＥＤ）１２は、液晶ディスプレイ（ＬＣＤ），有機および無機双方の発光ダイオード（ＬＥＤ），エレクトロルミネセンス素子，および垂直空洞表面放出レーザ（ＶＣＳＥＬ）等のようなレーザを含むが、本明細書全体を通して、簡略化のために「発光素子」という用語を用いることは理解されよう。本実施例では、基板１４上に形成された発光素子１２の各々、および垂直空洞表面放出レーザ（ＶＣＳＥＬ）１６は、発光素子１２によって画素を規定し、複数のＶＣＳＥＬ１６を用いる場合、行および列に配置され、活性化されたときに、第１主面１３および反対側の第２主面１７の中央部分において、協同して完全な画像を発生し、および／または光を放出する。
【００２０】
具体的にＬＥＤ１２のアレイの構造および製造について言及する。基板１４の第１主面１３上に形成された複数の層が図示されており、これらの層は、基板１４の主面１３によって支持された少なくとも１つの導電性物質層，この導電層上の第１キャリア閉じ込め層，第１キャリア閉じ込め層上の活性層，および活性層上の第２キャリア閉じ込め層を含む。これら複数の物質層は、行および列のマトリクスに配置された複数の離別発光素子に分離され、ある列における各ダイオードの第１電極は、導電層によって、当該列における１つ置きのダイオードの第１電極に接続される。複数の行導体は、各行毎につき１本の行導体が、ある行における各ダイオードの第２電極を、当該行における１つ置きのダイオードの第２電極に接続し、複数の列導体は、各列毎につき１本の列導体が、各列の端部に隣接する導体層に各々接続されている。
【００２１】
より具体的には、上述の構造は基板１４を含み、その上に、導電層２０，第１キャリア閉じ込め層２２，導電層２４，第２キャリア閉じ込め層２６および導電性キャップ層２８が、この順序で配置されている。尚、注入等のような他の適用も、ＬＥＤ１２の製造には使用可能であり、ここに記載する特定の製造技法は、単にＬＥＤ１２の形成における１つの技法を代表するに過ぎないことは理解されよう。
【００２２】
具体的な実施例では、基板１４は非ドープ・ガリウム砒素（ＧａＡｓ）で形成されるので、基板１４は半絶縁半導体である。導電層２０は、基板１４の表面上にエピタキシャル成長させたＧａＡｓの層であり、セレニウム，シリコン等のようなドーパントを高濃度にドープし（１０¹⁸以上）、比較的良好なＮ＋−型導体としている。この具体例では、導体層２０は、約１，０００ないし１０，０００オングストロームの範囲の厚さに成長させる。第１キャリア閉じ込め層２２は、導電層２０の表面上にエピタキシャル成長させた燐化インディウム−ガリウム−アルミニウムの層であり、シリコンをドープして（１０¹⁷ないし１０¹⁸）Ｎ−型半導体としている。この具体的な実施例では、キャリア閉じ込め層２２は、約１，０００ないし８，０００オングストロームの範囲の厚さに成長させる。活性層２４は、キャリア閉じ込め層２２の表面上に、約１００ないし２，０００オングストロームの範囲の厚さにエピタキシャル成長させた、燐化インディウム−ガリウムーアルミニウムの非ドープ層である。第２キャリア閉じ込め層２６は、活性層２４の表面上にエピタキシャル成長させた燐化インディウム−ガリウム−アルミニウムの層であり、亜鉛をドープして（１０¹⁶ないし１０¹⁸）Ｐ−型半導体としている。この具体的実施例では、キャリア閉じ込め層２６は、約１，０００ないし８，０００オングストロームの範囲の厚さに成長させる。導電性キャップ層２８は、キャリア閉じ込め層２６の表面上に、約１００ないし１，０００オングストロームの範囲の厚さにエピタキシャル成長させ、亜鉛を高濃度にドープして（１０¹⁹）、良好なＰ＋−型導体とする。キャリア閉じ込め層２２，２６におけるアルミニウムの分子率は、Ｉｎ_y(Ａｌ _xＧａ_1-x) _1ーyＰとして与えられ、ｘは約０．７ないし１．０の範囲にあり、ｙは０．４ないし０．７の範囲にある。ここに開示する具体例における製造を簡略化するために、層２０ないし２８は基板１４全体にわたって、ブランケット層としてエピタキシャル成長させることとするが、マスキングや選択成長または選択エッチングを含む他の方法を利用して、以下の工程に必要な領域を設けることも可能であることは理解されよう。
【００２３】
キャップ層２８，キャリア閉じ込め層２６，活性層２４およびキャリア閉じ込め層２２の部分はエッチングされて、行および列の二次元アレイ即ちマトリクスに組織化されたメサ(mesa)を形成する、即ち、分離する（都合上、１つの完全なメサ３０のみを図示する）。発光素子１２のアレイにおける各メサ３０の上面は、発光ダイオードの発光領域を規定する。
【００２４】
製造の間、キャップ層２８，キャリア閉じ込め層２６，活性層２４，キャリア層閉じ込め層２２，導電層２０を貫通し、部分的に基板１４内にも達する溝３１をエッチングで形成することによって、列分離工程を実行する。溝３１は各列の長さ全体に達するので、導電層２０は複数の列に分離され、導電層２０の各列はメサ３０の１つの列とのみ対応付けられ、メサ３０の各列は溝３１によってメサ３０の１つ置きの列から電気的に分離される。
【００２５】
同様に、アレイの各行間に、キャップ層２８，キャリア閉じ込め層２６，活性層２４を貫通し、部分的キャリア閉じ込め層２２内にも達する溝（図示せず）をエッチングで形成することによって、メサ３０を規定する。各溝は行の長さに達し、列内の隣接する発光素子間のクロストークを防止しつつ、列内の各発光素子の下側端子を、同一列内の１つ置きの発光素子の下側端子に接続させる。
【００２６】
次に、この具体例ではＳｉ₃ Ｎ₄ である誘電体物質層３２をウエハ上に堆積し、エッチングした表面のパシベーションおよび金属層間の絶縁を設ける。ウエハの表面は、ポリイミド層３３によって再度平面化される。次に、各メサ３０上の層３２および層３３にバイアをエッチングによって形成し、導電性キャップ層２８へのアクセスを与える。行内の各発光素子の上側端子とのオーミック・コンタクトに対する標準的なリフト・オフ技法を用いて、導電性キャップ層２８の露出面にＰ−接点金属（図示せず）を被着し、その間に行電流バスを形成する。
【００２７】
ＬＥＤ１２のアレイは行および列に配置され、ＬＥＤ１２によって発生される完全な画像の全画素を規定し、基板１４の外側縁に隣接する複数の接続パッド（以下で論ずる）と動作可能に接続されていることは理解されよう。この明細書全体にわたって、開示の簡略化のために行および列に言及するが、マトリクスの行および列は通常物理的な配向によって決まり、例えば、単純に素子を９０°回転させることによって変化するものであるから、これらの用語は完全に相互交換可能であることは、当業者には理解されよう。
【００２８】
具体的に垂直空洞表面放出レーザ（ＶＣＳＥＬ）１６の構造および製造に言及する。基板１４の反対側の第２主面１７上に形成された複数の物質層が図示されている。これは、単にＶＣＳＥＬ１つの構造を表わすに過ぎず、アレイを形成するには、これらの構造を多数基板１４上に配置可能であることは理解されよう。また、溝のエッチングの適用等のように、本発明のＶＣＳＥＬ１６の製造には他の技法も使用可能であることも理解されよう。概略的に、ＶＣＳＥＬ１６を形成するには、基板上に複数の層を堆積し、次に基板に達するまでこれらの層をエッチングしてＶＣＳＥＬを形成する。この方法によるＶＣＳＬの形成に関する詳しい情報は、１９９１年７月２３日に特許され、本願と同一譲受人に譲渡された、"PLASMA ETCHING OF SEMICONDUCTOR SUBSTRATES"と題する米国特許番号第５，０３４，０９２号において見ることができる。この内容は本願でも使用可能である。
【００２９】
前述のように、基板１４は非ドープガリウム砒素で作られている。ガリウム砒素は、Ａｌ_0.85ＧａＡｓやＡｌ_0.15ＧａＡｓのようなアルミニウム濃度が高いガリウム砒素３４およびアルミニウム濃度が低いガリウム砒素３５の多数層のエピタキシャル成長を容易にするために、基板１４に用いるものとして例示したものである。他の半導体基板も同様に使用可能であることは理解されよう。
【００３０】
異なる組成の多数の交互層をエピタキシャル堆積するには、ＭＢＥ，ＭＯＣＶＤ等のような、当技術では既知の技法を用いる。これらの技法は、ガリウム砒素，砒化アルミニウム・ガリウム，砒化アルミニウム，シリコン等のような様々な物質の比較的薄い層および厚い層のエピタキシャル堆積を可能にする。ＶＣＳＥＬ素子の製造では、エピタキシャル堆積を広く使用し、素子を構成する多数の異なる物質の層を生成する。ＶＣＳＥＬ１６は可視光および／または赤外線光を放出するように製造可能であることは理解されよう。より具体的には、ＶＣＳＥＬ１６は、窒化インディウム・ガリウム（ＩｎＧａＮ）の活性層を用いる場合、青，緑，赤の可視光範囲の光を放出し、燐化インディウム・ガリウム・アルミニウム（ＩｎＧａＡｌＰ）を利用すれば、赤の範囲の光を得るように製造可能である。加えて、ＶＣＳＥＬ１６は、ガリウム砒素（ＧａＡｓ），砒化インディウム・ガリウム（ＩｎＧａＡｓ），および／または砒化燐化インディウム・ガリウム（ＩｎＧａＡｓＰ）を用いると、赤外線光を放出するように製造可能であり、赤外線範囲の光を放出する。この場合も、光電パッケージ１０は、単一のＶＣＳＥＬ１６がその上に形成されるか、あるいは複数のＶＣＳＥＬ１６がその上に形成されて、ＶＣＳＥＬ１６のアレイを規定するように製造されることは理解されよう。
【００３１】
一例として、ＶＣＳＥＬ１６は、アルミニウム（Ａｌ）の分子率が低い、シリコンをドープした砒化アルミニウム・ガリウム（ＡｌＧａＡｓ）３４，およびアルミニウム（Ａｌ）の分子率が高い砒化アルミニウム・ガリウム（ＡｌＧａＡｓ）３５、より具体的には、シリコンをドープしたＡｌ_0.15Ｇａ_0.85ＡｓおよびＡｌ_0.85Ｇａ_0.15Ａｓの交互層または膜を、基板１４の反対側の第２主面１７上にエピタキシャル堆積することによって製造する。ドープ砒化アルミニウム・ガリウム層３４，３５の堆積によって、ＶＣＳＥＬ素子の第１組の反射器即ちミラー・スタック(mirror stack)３６が形成される。砒化アルミニウム・ガリウム３４および砒化アルミニウム・ガリウム３５の交互層の厚さは、素子が動作するように設計された周波数の約１／４の波長に設定される。通常、反射器領域における交互層の数を増大することによって、ＶＣＳＥＬの効率は向上する。
【００３２】
砒化アルミニウム・ガリウム３４，３５の多数層の上に、クラッディング領域３７をエピタキシャル的に堆積する。典型的に、クラッディング領域３７は２つの部分を有するが、図の過密化を回避するために示していない。第１に、第１反射器スタック上に、シリコンをドープした砒化アルミニウム・ガリウム層を堆積する。第２に、シリコンをドープした砒化アルミニウム・ガリウム層上に、非ドープ砒化アルミニウム・ガリウム層を堆積する。
【００３３】
クラッディング領域３７の上に、活性領域３８をエピタキシャル的に堆積する。活性領域３８は、一般的に２つのバリア領域（図示せず）で構成される。これらのバリア領域は、中央引張量子井戸領域(center strained quantum well region) のいずれかの側に堆積される。２つのバリア領域は、各々約１００オングストロームの非ドープ砒化アルミニウム・ガリウムで作られる。引張量子井戸領域は、通常、約８０オングストロームの非ドープ・ガリウム砒素で作られる。
【００３４】
活性領域３８上に第２クラッディング領域３９をエピタキシャル的に成長させる。クラッディング領域３９は一般的に２つの部分（図示せず）で作られる。第１に、活性領域３８上に非ドープ砒化アルミニウム・ガリウムを堆積する。第２に、非ドープ砒化アルミニウム・ガリウム上に炭素をドープした砒化アルミニウム・ガリウムを堆積する。あるいは、ベリリウムや亜鉛のようなｐ−ドーパントも使用可能であることは理解されよう。
【００３５】
第２クラッディング領域３９上に、第２反射器即ちミラー・スタック４０をエピタキシャル的に堆積する。第２反射器領域は、炭素をドープしアルミニウムの分子量が低い砒化アルミニウム・ガリウム４１と、アルミニウムの分子量が高い砒化アルミニウム・ガリウム４２、より具体的には、炭素をドープしたＡｌ_0.85Ｇａ_0.15ＡｓおよびＡｌ_0.15Ｇａ_0.85Ａｓの交互層から成る。概略的に、最後の交互層の厚さは、他の交互層に使用する波長の１／４ではなく、波長の約半分である。
【００３６】
典型的にチタン，プラチナ，金，およびニッケルで作られる金属層４３を、最後の交互層３４，３５上に堆積する。金属層４３は、一般的なリフトオフ・プロセス(lift-off process)を用いることによって、幾何学的パターンが形成されるように作成する。尚、フォトレジスト，誘電体等のように、他のマスキング構造や方法を用いても、幾何学的パターンは作成可能であることは理解されよう。一旦パターニングを行った金属層４３は、露出した交互層をエッチングするエッチング・マスクとして作用する。
【００３７】
基板１４上に多数の層をエピタキシャル的に堆積した後、金属層４３を用いてＶＣＳＥＬ構造を規定し、エッチングを行う。エッチングが完了した後、図示のようなＶＣＳＥＬ構造が得られる。既に説明したように、このＶＣＳＥＬ構造は、ＶＣＳＥＬ（群）１６の製造に用いた特定の物質に応じた範囲の光を放出可能である。
【００３８】
別のＶＣＳＥＬ（群）１６の製造法が、１９９３年１１月２日に特許され、本願と同一譲受人に譲渡された、"PATTERNED MIRROR VERTICAL CAVITY SURFACE EMITTING LASER" と題する米国特許番号第５，２５８，３１６号に開示されている。この特許の内容は本願でも使用可能である。開示されているのは、第２反射器即ちミラー領域４０内に動作領域を規定し、動作領域周囲に溝を形成し、溝の深さを十分に掘り下げることにより、溝と活性層との間のレーザの体積においてレージング(lasing)を支持するのに必要な量未満に反射率を低下させるＶＣＳＥＬ（群）の形成である。
【００３９】
両面光電素子１０の製造における一連の具体的な工程について開示したが、工程の多くは相互交換可能であり、用いる正確な順序は、具体的に適用する方法や化学薬品，温度等によっても異なることは、当業者には理解されよう。加えて、両面光電素子１０の製造の間、いずれかのエピタキシャル層成長過程によって最初に成長を行うことができるが、発光装置１２のアレイを最初に形成するのが好ましいことも理解されよう。前述のように、両面光電素子１０の両面に対する成長技法は、ＭＯＣＶＤが最も適切であるが、ＣＢＥ，ＭＢＥ，またはＭＯＭＢＥのような他の技法も使用可能である。両面光電素子１０の製造プロセスの鍵は、ウエハの底面上の各エピタキシャル構造の保護にある。したがって、ガリウム砒素（ＧａＡｓ）の厚い層を保護層として使用し、反対側のエピタキシャル構造を製造している間の典型的な処理による引っかき傷や痕に考慮すべきである。ここに開示する過程も特許請求する過程も、本発明を両面光電素子１０の形成の具体的な一連の工程に限定することは全く意図していないことは理解されよう。
【００４０】
次に図２ないし図６を参照し、上述の両面光電素子１０の完全な光電パッケージ５０への組み込みについて開示する。具体的に図２および図３を参照すると、一部を除去した光電パッケージ５０の簡略断面図，および電気接続部を含む２つの光透過性取付構造５２間に取り付けられた両面光電素子１０の拡大平面図が示されている。光電パッケージ５０は、概略的に、両面光電素子１０、および取付構造５２で構成されている。この特定実施例における取付構造５２は、光透過性ガラス等のほぼ平面状の２つの素子として形成され、その上に複数の接続／取付パッド５３および複数の導電体５４が形成されており、バンプ５６および標準的なバンプ・ボンディング技法を用いて両面光電素子１０を取付構造５２の複数の内面上に適正に位置合わせしたときに、両面光電素子１０上に形成されている複数の接続パッド５５との電気的インターフェースが得られる。
【００４１】
好適実施例において開示するのは、複数の導電体５４であり、これらは各々、両面光電素子１０のＬＥＤ１２および少なくとも１つのＶＣＳＥＬ１６によって発生される完全な画像とほぼ同一の広がりを有する中央部分の縁に隣接する、光透過性取付構造５２の複数の内部主面上の接続／取付パッド５３から、取付構造５２の外周に沿って配置された接続／取付パッド５８まで達しており、発光素子１２の行および列ならびにＶＣＳＥＬ１６を、外周に沿って配置された接続／取付パッド５８に電気的に接続する。加えて、表面実装リードフレームまたは埋め込みリードフレーム，および／またはメッキ・貫通孔バイアを使用して、これらの素子を互いに電気的に接続するのに必要な手段を形成することも開示する。
【００４２】
導電体５４をファン・アウト(fan out) することにより、接続／取付パッド５８を十分に大きく形成し、それに対する電気接触を容易にすることができる。導電体５４および接続／取付パッド５３，５８は、表面埋め込み銅リード，はんだペースト・スクリーン印刷相互接続部，金メッキ相互接続部または金属蒸着によって形成可能である。加えて、印刷，パターニング，および融合の通常工程を組み込んだゾル−ゲル技術(sol-gel technology)や、例えば、スパッタリングによって金属層を堆積する標準的な薄膜メタライゼーションも使用可能である。典型的なメタライゼーション・システムでは、スパッタリングによって第１クロム層を被着し、取付構造５２上の接着層として作用させる。クロム上に第２銅層を被着し、所望の導電性を与え、銅の上に金層を被着して、バリアおよびその上の接続に対する接続部を与える。尚、メタライゼーションは加算的方法(additive method) または減算的方法(subtractive method)のいずれかとすることができ、当技術において既知の様々な方法のいずれかによるパターニングおよびエッチングを行うことによって、所望の最終構造が得られることは理解されよう。
【００４３】
接続／取付パッド５８は、標準的なＦＲ４プリント回路基板のような、外部ドライバ基板との電気的インターフェースを意図したものである。尚、複数のドライバ／制御回路は、標準的なワイヤ・ボンディング技法またはバンプ・ボンディング技法を用いて、ドライバ基板上に取り付けられることは理解されよう。動作の間、ドライバ／制御回路によって受信された信号は複数のＬＥＤ１２および少なくとも１つのＶＣＳＥＬ１６を活性化し、それに応答して、画像または信号を発生する。図２，図４，図５，図６において方向矢印で示すように、光は両面光電素子１０によって両反対側に放出されることは理解されよう。
【００４４】
完全な光電パッケージ６０の他の実施例に組み込まれた両面光電素子１０を、図２と同様の拡大図で図４に示す。具体的に図５を参照すると、完全に一体化された本発明の光電パッケージ６０の斜視図が示されている。図４および図５の実施例では、図２および図３に関して説明した部分と同様の部分には同様の番号を付し、ダッシュを加えることによって異なる実施例であることを示す。この実施例では、第１ドライバ基板６２および第２ドライバ基板６３が設けられており、各々には中央開口６４が形成されている。中央開口６４は、ＬＥＤ１２’のアレイによって発生される完全な画像、および少なくとも１つの垂直空洞表面放出レーザ（ＶＣＳＥＬ）１６’によって発生される光とほぼ同一の広がりを有する。中央開口６４の形成によって、両面光電素子１０’の取り付け位置とは反対側の、取付構造５２’の両側に、ドライバ基板６２，６３を取り付けることが可能となる。ドライバ基板６２，６３は、複数の標準的な導電性バンプ６５およびバンプ・ボンディング技法を用いて、取付構造５２’に取り付けられる。両面光電素子１０’の発光素子１２’のアレイによって発生される完全な画像、および少なくとも１つのＶＣＳＥＬ１６によって放出される赤外線または可視光は、各々、光透過性取付構造５２’およびドライバ基板６２，６３内の中央開口６４を通過する。この特定実施例では、取付構造５２’は、成型された２つのほぼ平面状の光透過性プラスチック素子等で形成され、更に、ここでは複数のメッキ貫通孔バイア６６および／または複数の埋め込みリードフレーム（図示せず）として示される、複数の電気接続部がその中に形成され、両面光電素子１０’を複数のドライバおよび制御回路６８と電気的に接続する。
【００４５】
具体的に図６を参照すると、完全に一体化された光電パッケージ７０の拡大断面図が示されている。図６の実施例では、図２および図３に関して説明した部分と同様の部分には同様の番号を付し、更に二重ダッシュ（”）を加えることによって、異なる実施例であることを示す。両面光電素子１０”は、成型された光不透過性取付構造７２内に配置されている。最も簡単な実施例では、成型取付構造７２は、成型された不透明プラスチック，樹脂またはここで述べる目的に相応しいその他の物質のような、不透明物質のキャリア・リング状構造(carrier ring-like structure) として形成され、両面光電素子１０”によって放出される光とほぼ同一の広がりを有するように、その中に中央開口／「ウインドウ」（図示せず）を規定するか、あるいは光透過性中央部分７４が形成される。中央部分７４および／または中央開口（図示せず）は、取付構造７２の反対側の両主面上に形成されることは理解されよう。
【００４６】
取付構造７２は成型プラスチックで形成され、より具体的には、ほぼ不透明なトランスファまたは射出樹脂で形成され、熱膨張係数（ＣＴＥ：coefficient of thermal expansion) は１５ないし２０ｐｐｍである。取付構造７２は、その中央部分７４の１つの中に、屈折レンズまたは回折レンズ７６が形成されている。このレンズ７６は発光素子１２”のアレイとほぼ同一サイズであるので、一旦標準的なバンプ・ボンディング技法を用いて両面光電素子１０”が取付構造７２上に適正に位置合わせされたなら、協同する発光素子１２”によって発生される画像が、レンズ７６を通じて完全に見ることができる。屈折または回折レンズ７６は、光透過性の中央部分７４の上側主面上に、レンズ面を型押またはプレスすることによって形成可能である。あるいは、中央開口（図示せず）内にレンズを射出成型することによって、即ち、中央開口内に透明基板を射出成型し、基板の上側主面上に、レンズ面を型押またはプレスすることによっても形成可能である。本実施例では、複数の導電体７８が開示され、各導電体７８は、中央開口７４の縁に隣接する取付構造７２の複数の内部主面８０上の接続／取付パッド７９から、取付構造７２内に配置された複数の埋め込みドライバ基板８２まで達しており、発光素子１２”の行および列ならびに少なくとも１つのＶＣＳＥＬ１６”を、複数のドライバおよび制御回路６８”に電気的に接続する。また、表面実装リードフレームまたは埋め込みリードフレーム、および／またはメッキ貫通孔バイアを用いて、上述の素子を共に電気的に接続するのに必要な手段を形成することも開示する。この具体的な実施例では、取付構造７２には一辺が約０．２インチの中央部分７４が形成され、取付構造７２の外周は一辺が０．５インチである。導電体７８および接続／取付パッド７９は、表面実装銅リード，メッキ貫通孔バイア，はんだペースト・スクリーン印刷相互接続部，金メッキ相互接続部または金属蒸着によって形成可能である。光電パッケージ７０は、複数のバンプ８４および標準的なバンプ・ボンディング技法を用いて、あるいは、当技術では既知の電気的なインターフェースが得られるその他の好都合な手段のいずれかを用いて、外部素子との電気的なインターフェースを得る。
【００４７】
ここに開示する実施例に関して、ドライバおよび制御回路６８，６８’は通常小型の集積回路として形成され、ドライバ基板６２，６３，８２上の電気接点にワイヤ・ボンドまたはバンプ・ボンドによって接合される。ドライバ基板６２，６３，８２は、例えば、ＦＲ４等のような、好都合なプリント回路基板であり、Ｃ５はんだ，はんだ可能なメッキ金属等のような接点材料のバンプ６５，あるいは図４に示すような、その下側主面上に配置される接続ピン（図示せず）、または図６に示すような、取付構造に埋め込まれた接続ピンのいずれかを有する。特定の用途によっては、ドライバ基板６２，６３，８２は、ドライバおよび相互接続素子全てが一体化された、単一の半導体チップとすることも可能である。
【００４８】
バンプ６５（用いるのであれば）、ならびに両面光電素子１０，１０’，１０”および取付構造５２，５２’，７２（既に論じた）をインターフェースする際に用いるバンプは、比較的良好な導電体である物質で形成される。この物質は、少なくとも部分的に溶融され、良好な物理的接続を形成するようにリセット可能なものである。この目的のために使用可能な物質には、金，銅および特別に高温のはんだ，導電性エポキシ等が含まれる。高さ８０ミクロンまでのバンプを、正方形または直径２０ミクロンの円形接続／取付パッド上に形成することができる。ピッチを更に狭くするには、直径５ミクロンで、ピッチが１０ミクロンの銅バンプが、バンプ高２０ミクロンで、形成されている。また、直径１５ミクロン、ピッチ３０ミクロンの金バンプは、３０ないし４５ミクロンの高さで形成されている。
【００４９】
両面光電素子１０，１０’，１０”の各々、および取付構造５２，５２’，７２間の隙間は、光透過性物質６９（図４に示す）で充填することができる。この光透過性物質６９は、光電パッケージ５０，６０，７０に支持を与え、よりロバスト性の高いパッケージとする、いずれかの好都合な物質とすればよい。したがって、開示した実施例では、両面光電素子１０，１０’，１０”および取付構造５２，５２’，７２は、物理的には互いに接着されていないので、熱係数が異なっても影響は殆どまたは全くない。
【００５０】
尚、最良の結果を得るためには、取付構造５２，５２’，７２および両面光電素子１０，１０’，１０”は、実用上できるだけ近い屈折率で構成すべきことは理解されよう。例えば、取付構造および両面光電素子の屈折率が大きく異なると、光が両面光電素子１０の基板１４から反射する傾向があり、光電パッケージの効率が低下する。通常では、取付構造５２，５２’，７２および両面光電素子１０，１０’，１０”の屈折率を約１．５とすれば、容認可能であることがわかっている。
【００５１】
発光素子１２のアレイおよび少なくとも１つのＶＣＳＥＬ１６によって発生される画像は、通常人間の目で適正に認識する（完全に理解する）には小さすぎるので、快適かつ完全に見るためには、少なくとも１０倍の拡大が通常必要となる。したがって、レンズ７６は、外部システムによって供給される追加の光学的拡大を行う単一のレンズとして形成することができ、あるいは光電パッケージ７０内のレンズ７６を、完全な拡大系として形成することができる。尚、レンズ７６に組み込み可能な光学拡大系，またはその外部に適用可能な光学拡大系のいくつかの例は、１９９５年３月１６日に出願され、本願と同一譲受人に譲渡された、"A SINGLE FOLD OPTICAL MAGNIFIER FOR USE IN IMAGE MANIFESTATION APPARATUS"と題する、同時係属中の米国出願番号第０８／４０５，０５７号に記載されている。この内容は本願でも使用可能である。加えて、電子送受信機のような光電素子に組み込まれた、本発明の光電パッケージおよび両面光電素子の利用に関する更に詳細な説明は、本願と同一日に出願され、本願と同一譲受人に譲渡された、"MULTI FUNCTIONAL PORTABLE ELECTRONIC TRANSCEIVER"と題する、同時継続中の米国特許出願において見ることができる。この内容も本願において使用可能である。
【００５２】
以上のように、本発明は、共通基板素子上に形成された発光素子のアレイおよび垂直空洞表面放出レーザ（ＶＣＳＥＬ）から成る両面光電素子を内蔵した、一体化光電パッケージを例示しかつ教示した。光電素子が取り付けられる取付構造は、ある光透過性物質、あるいはプラスチックのような成型された透明および／または不透明な物質で形成され、その中に導電体および／またはメッキ貫通孔バイアが形成されている。パッケージは、電気接続部や光学系によってそのサイズが制限されることはなく、同一機能を果たす従来の一体化パッケージよりも大幅に小型化されている。また、本発明は、取付構造が成型素子として形成され、その中に形成された取付構造との組み合わせにより、全体的にモノリシックな取付構造およびレンズ素子を構成する、一体化光電パッケージを例示しかつ教示した。
【００５３】
本発明の具体的な実施例について示しかつ説明してきたが、更に別の変更や改良も当業者には想起されよう。したがって、本発明はここに示した特定形態には限定されないと理解されることを望み、本発明の精神および範囲から逸脱しない全ての変更は、特許請求の範囲に含まれることを意図するものである。
【図面の簡単な説明】
【図１】基板の第１主面上に形成された発光素子の部分的アレイおよび基板の反対側の第２主面上に形成された垂直空洞表面放出レーザ（ＶＣＳＥＬ）から成る両面光電素子の超拡大断面図。
【図２】本発明による光電パッケージの、その一部を除去した簡略断面図。
【図３】電気接続部を含む、２つの光透過性取付構造間に取り付けられた両面ＬＥＤ／ＶＣＳＥＬディスプレイ・チップの拡大平面図。
【図４】２つのプラスティック取付構造を含む本発明の完全な光電パッケージの他の実施例の、その一部を除去した簡略断面図。
【図５】本発明による図４の光電パッケージの素子の相対的な位置を示す分解斜視図。
【図６】成型されたプラスチック取付素子を含む本発明の完全な光電パッケージの他の実施例の、その一部を除去した簡略断面図。
【符号の説明】
１２発光素子
１３第１主面
１４基板
１６ＶＣＳＥＬ
１７第２主面
２０導電層
２２第１キャリア閉じ込め層
２４導電層
２６第２キャリア閉じ込め層
２８導電性キャップ層
３０メサ
３２誘電体物質層
３３ポリイミド層
３４，３５ガリウム砒素層
３６，４０ミラー・スタック
３７第１クラッディング領域
３８活性領域
３９第２クラッディング領域
４１，４２砒化アルミニウム・ガリウム
４３金属層
５０光電パッケージ
５２光透過性取付構造
５３接続／取付パッド
５４導電体
５５接続パッド
５６バンプ
５８接続／取付パッド
６０光電パッケージ
６２第１ドライバ基板
６３第２ドライバ基板
６４中央開口
６８ドライバおよび制御回路
６９光透過性物質
７０光電パッケージ
７２光不透過性取付構造
７４光透過性中央部分
７６レンズ
７８導電体
７９接続／取付パッド
８０内部主面
８２ドライバ基板
８４バンプ

Claims

一体化光電パッケージであって：基板（１４）と、該基板（１４）の第１主面（１３）上に形成され、協同して完全な画像を発生する発光素子（１２）のアレイと、前記基板（１４）の反対側の第２主面（１７）上に形成された少なくとも１つの垂直空洞表面放出レーザ（ＶＣＳＥＬ）（１６）とによって構成され、相対する両方向に光を放出可能である両面光電素子（１０）から成ることを特徴とする一体化光電パッケージ。
一体化光電パッケージであって：基板（１４）と、その第１主面（１３）上に形成され、協同して完全な画像を発生する発光素子（１２）のアレイと、前記基板（１４）の反対側の第２主面（１７）上に形成された少なくとも１つの垂直空洞表面放出レーザ（ＶＣＳＥＬ）（１６）とから成り、相対する両方向に光を放出可能である両面光電素子（１０）；および取付構造（５２）であって、前記両面光電素子（１０）を該取付構造（５２）の複数の内面（５７）上に取り付け可能とするように形成され、更に、前記取付構造（５２）は、前記発光素子（１２）のアレイによって発生される完全な画像とほぼ同一の広がりを有する第１中央開口（６４）および第１光透過性中央部分（７４）の一方、ならびに前記少なくとも１つの垂直空洞表面放出レーザ（ＶＣＳＥＬ）（１６）によって放出される光とほぼ同一の広がりを有する第２中央開口（６４）および第２光透過性中央部分（７４）の一方を規定し、更に、第１中央開口（６４）および第１光透過性中央部分（７４）の前記一方、ならびに第２中央開口（６４）および第２光透過性中央部分（７４）の前記一方の周囲に、前記複数の内面（５７）上に形成された複数の接続パッド（５３）と、前記取付構造（５２）上に形成され、前記両面光電素子（１０）と前記取付構造（５２）とを電気的にインターフェースする複数の電気接続手段（５４）とを有する前記取付構造（５２）；から成ることを特徴とする一体化光電パッケージ。
一体化光電パッケージであって：第１主面（１３）、および反対側の第２主面（１７）を有する基板（１４）から成る両面光電素子（１０）であって、前記第１主面（１３）の中央部分上に、協同して完全な画像を発生する発光素子（１２）のアレイが形成され、前記発光素子（１２）の各々は、該発光素子を活性化する第１電極および第２電極を有し、更に前記基板（１４）の前記第１主面（１３）上に形成された導電体（２０）を有し、前記反対側の第２主面（１７）の中央部分上に、少なくとも１つの垂直空洞表面放出レーザ（ＶＣＳＥＬ）（１６）が形成され、該少なくとも１つの垂直空洞表面放出レーザ（ＶＣＳＥＬ）（１６）は、該少なくとも１つの垂直空洞表面放出レーザ（ＶＣＳＥＬ）（１６）を活性化する第１電極および第２電極を有し、更に前記基板（１４）の前記反対側の第２主面（１７）上に形成された導電体を有し、前記両面光電素子（１０）は、更に、その外側縁に隣接し、前記第１主面（１３）および前記反対側の第２主面（１７）の前記中央部分の外側に複数の外部接続パッド（５５）を有し、前記発光素子（１２）の各々および前記少なくとも１つの垂直空洞表面放出レーザ（ＶＣＳＥＬ）（１６）の電極が前記複数の外部接続パッド（５５）に接続されている前記両面光電素子（１０）；取付構造（５２）であって、前記両面光電素子（１０）を前記取付構造（５２）の複数の内部主面（５７）上に取り付け可能とし、前記取付構造（５２）内に、前記発光素子（１２）のアレイによって発光される前記完全な画像および前記少なくとも１つの垂直空洞表面発光レーザ（ＶＣＳＥＬ）（１６）によって放出される前記光とほぼ同一の広がりを有する、中央開口（６４）および中央部分（７４）の一方を規定し、前記取付構造（５２）は、更に、中央開口（６４）または中央部分（７４）の一方の縁に隣接する複数の接続パッド（５３）から、前記取付構造（５２）の周囲に沿って配置された複数の電気接続手段まで達する複数の導電体（５４）を有し、前記両面光電素子（１０）の前記複数の外部接続パッド（５５）が前記取付構造（５２）の前記複数の接続パッドと電気的接触状態となるように前記両面光電素子（１０）が取り付けられる前記取付構造（５２）；第１主面および反対側の第２主面を有する少なくとも１つのドライバ基板（６２）であって、前記少なくとも１つのドライバ基板（６２）は、更に複数の導電体がその中に形成され、各導電体は前記主面上の複数の接続パッドから、前記少なくとも１つのドライバ基板（６２）の前記反対側の第２主面上の複数の接続パッドまで達し、前記少なくとも１つのドライバ基板（６２）の前記第１主面は前記取付構造（５２）と電気的にインターフェースし、前記取り付け手段の前記複数の電気接続手段が前記少なくとも１つのドライバ基板（６２）の前記第１主面上の前記複数の接続パッドと電気的に接触状態にある前記ドライバ基板（６２）；および前記少なくとも１つのドライバ基板（６２）の前記反対側の第２主面上に取り付けられ、かつ前記少なくとも１つのドライバ基板（６２）の導電体および複数の接続パッド，前記取付構造（６２）の前記複数の電気接続手段および前記複数の接続パッド，ならびに前記両面光電素子（１０）の前記複数の接続パッド（５５）を介して、前記発光素子の前記第１および第２電極ならびに前記少なくとも１つの垂直空洞表面放出レーザ（ＶＣＳＥＬ）（１６）の前記第１および第２電極に接続され、前記発光素子（１２）および前記少なくとも１つの垂直空洞表面放出レーザ（ＶＣＳＥＬ）（１６）を活性化する制御信号出力端子を有する、複数のドライバおよび制御回路（６８）；から成ることを特徴とする一体化光電パッケージ。
光電パッケージの製造方法であって：基板（１４）の第１主面（１３）上に複数の発光素子（１２）を含む両面光電素子（１０）を形成する段階であって、前記複数の発光素子（１２）の各々は前記発光素子（１２）を活性化する第１および第２電極を有し、前記発光素子（１２）は、行および列に配置され、活性化されたときに、協同して前記基板（１４）の中央部分に完全な画像を発生する複数の画素を規定し、前記基板（１４）には、更に、該基板（１４）の反対側の第２主面（１７）上に形成された少なくとも１つの垂直空洞表面放出レーザ（ＶＣＳＥＬ）（１６）が形成され、該少なくとも１つの垂直空洞表面放出レーザ（１６）は前記基板の中央部分において前記少なくとも１つの垂直空洞表面放出レーザ（１６）を活性化する第１および第２の電極を有し、前記両面光電素子（１０）は、更に、その外側縁に隣接し、前記第１主面（１３）および前記反対側の第２主面（１７）の前記中央部分の外側に複数の接続パッド（５５）を有し、前記発光素子（１２）の前記第１および第２電極ならびに前記少なくとも１つの垂直空洞表面放出レーザ（ＶＣＳＥＬ）（１６）の前記第１および第２電極が複数の外部接続パッド（５５）と接続する、前記両面光電素子（１０）を形成する前記段階；前記両面光電素子（１０）を取り付けるための複数の内部主面（５７）、および前記両面光電素子（１０）に電気的に接続する手段（５３）を有する取付構造（５２）を形成する段階；および前記両面光電素子（１０）を前記取付構造（５２）の前記複数の内部主面（５７）上に取り付け、前記取付構造（５２）の前記電気接続手段（５３）を、前記両面光電素子（１０）の前記複数の外部接続パッド（５５）と電気的に接触させる段階；から成ることを特徴とする方法。