JP4207325B2 - データ同期装置、データ同期方法、およびデータ同期装置を有する非接触ｉｃカード - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明はデジタル信号の波形整形を行うデータ同期装置、データ同期方法、およびデータ同期装置を有する非接触ＩＣカードに関し、特に、簡単な構成で確実に波形整形をすることが可能なデータ同期装置、データ同期方法、およびデータ同期装置を有する非接触ＩＣカードに関するものである。
【０００２】
【従来の技術】
近年、人や車、荷物などの移動体について認識するためのデータキャリアとして、リーダ／ライタと呼ばれるデータ送受信装置から空間伝送された変調信号を受信して復調、復号、解読し、解読結果に応じて、必要なデータを記憶したり、あるいはリーダ／ライタ側にデータを送信するように構成された、一般に非接触ＩＣカードあるいはＩＤタグなどとも称される、ＲＦ−ＩＤ（Radio Frequency Identification）が多用されている。
【０００３】
ここで、ＲＦ−ＩＤについて概説する。図７に、リーダ／ライタとＲＦ−ＩＤの間で伝送される伝送データの構造の一例を示す。図７において、伝送データの先頭部には３バイトのプリアンブル（ＰＲＥＡＭＢＬＥ）が配置される。プリアンブル（ＰＲＥＡＭＢＬＥ）のデータは、主にＲＦ−ＩＤ内でのデータ復調の際の同期処理に用いられる。
プリアンブル（ＰＲＥＡＭＢＬＥ）に続く２バイトはシンクコード（ＳＹＮＣ）である。このシンクコード（ＳＹＮＣ）がタイミング基準となってシンクコード（ＳＹＮＣ）以降のデータが検出される。
【０００４】
シンクコード（ＳＹＮＣ）に続く１バイトは長さ情報（ＬＥＮＧＴＨ）である。長さ情報（ＬＥＮＧＴＨ）は、この長さ情報（ＬＥＮＧＴＨ）に続いて配置されるデータ（ＤＡＴＡ）の有効長を示す。
続くデータ（ＤＡＴＡ）には、リーダ／ライタとＲＦ−ＩＤ問の通信制御用データ、ＲＦ−ＩＤ自体の制御用データ、あるいはユーザデータなどが所定のルールに則って配されている。データ（ＤＡＴＡ）に続く２バイトはデータ（ＤＡＴＡ）についてのチェックコード（ＣＲＣ）である。これら伝送データを構成するデータのうち、プリアンブル（ＰＲＥＡＭＢＬＥ）以外のデータは、ＲＦ−ＩＤ内で正確に再生（復調）しなければならない有意データである。
【０００５】
図６に、従来用いられているバッテリーレス型のＲＦ−ＩＤの構成の−例を示す。ここで、図６のＲＦ−ＩＤについて、受信系と送信系とに分けて説明する。先ず受信系について説明する。図６において、６０１は、リーダ／ライタから空間伝送された信号（伝送すべきデータによって振幅変調を受けている信号。以後、キャリア信号と称す。）を受信するループコイルなどから成る受信素子である。
【０００６】
６０２は、受信したキャリア信号からＲＦ−ＩＤ内部の各回路の電源を生成する電源生成部である。６０３は、受信したキャリア信号からクロック信号を生成するクロック生成部である。６０４は、受信したキャリア信号に含まれる図７のような伝送データを復調する復調部である。復調部６０４の復調出力信号６０５は、リーダ／ライタとＲＦ−ＩＤ間の通信制御用データ、ＲＦ−ＩＤ自体の制御用データ、あるいはユーザデータなど、２値論理のデジタル信号である。
【０００７】
６０６は、復調部６０４で復調された伝送データのうちの有意データを復号して、解読し、解読結果に基いて、リーダ／ライタからの要求に応答する処理を行なうデジタル信号処理部である。デジタル信号処理部６０６は、解読の結果によって、受信データについての判断処理、演算処理、あるいはこれらの処理に必要なデータをメモリ書込み／読出しバス６０８を介してメモリ６０９に書き込んだり、読み出したりするメモリ処理などを行なう。
また、解読の結果によっては、判断処理、演算処理あるいはメモリ処理の結果得たデータをリーダ／ライタへ送信するために上述の図７のような伝送データの形式に符号化して整える送信処理も行なう。
６０７は、メモリ処理のための書込みアドレス、読出しアドレス、メモリイネーブル信号などが含まれるメモリ制御信号である。
【０００８】
次に、ＲＦ−ＩＤの送信系について説明する。上述のように、デジタル信号処理部６０６は、受信した有意データの復号あるいは解読結果に応じて、送信処理を行ない、判断処理、演算処理あるいはメモリ処理の結果得たデータを符号化して伝送データの形式に整える。６１０は、伝送データの形式に整えられた送信データである。
６１１は、クロック信号による無変調キャリア信号を送信データによって振幅変調する変調部である。変調部で発生されたキャリア信号は送受信素子６０１に供給され、リーダ／ライタへ空間伝送されることになる。
【０００９】
このようなＲＦ−ＩＤについて、システムユーザから要求される主な事項は次のようなものである。
１．ＲＦ−ＩＤをリーダ／ライタに近接する時間は出来るだけ短時間で、その間に多くのデータを伝送する。
２．ＲＦ−ＩＤを移動しながらリーダ／ライタに近接させても、安定した通信をする。
３．コストは安い。使い捨ての用途もある。
４．機械的強度は強い。
【００１０】
これらの要求を満足するための技術的指針として、以下のような事項が揚げられる。
１．転送レートを上げるために、通信手順に単純な調歩同期は使わない。
２．耐ジッター性、耐フェージング性、耐電源電圧変動性を高める。
３．回路構成をシンプルにしてＩＣ化する。
４．ＩＣのチップサイズを可能な限り小さくする。
【００１１】
上記のような技術的指針に沿って、従来のＲＦ−ＩＤは、電源生成部６０２で生成される電源を安定化したり、復調部６０４の性能を上げる対策が一般的にとられてきた。また、ＲＦ−ｌＤの内部クロック信号発生用ＰＬＬをなくすため、キャリア信号の周波数をデータ周波数の倍数として送信しクロック生成部６０３でキャリア信号から直接クロック信号を生成することもしている。また、受信系におけるデータ同期方式として、ＵＡＲＴ（Universal Asynchronous Receiver-Transmitter）のようなアルゴリズムを使って波形整形を行うことも考えられている。
【００１２】
【発明が解決しようとする課題】
従来のＲＦ−ＩＤにおいては、システムユーザの要求に応えるべく様々に対処されているが、依然として以下に述べるような問題点がある。どのような符号化を行ったデジタル信号でも、アナログ変復調系を通すと何らかの歪みを受け、近似波形しか再生することができない。この歪みの量を最小限にするため、上述のように電源を安定化したり、復調部の性能を上げる対策などがとられる。
しかしバッテリーレス型のＲＦ−ｌＤでは、一般無線通信のようにキャリア信号にデータが乗ってくるだけではなく、キャリア信号を電源としても用いている。よって、生成される電源が通信条件に対して独立しておらず、安定な電源を確保することが出来ないため、デジタル信号処理部６０６での復号、解読などの結果にエラーが発生するという問題点がある。
また、移動体（手に持つ場合も含む）に取り付けられた場合は、フェージングの影響を受けるという問題点もある。
【００１３】
更に、上述のようにＲＦ−ｌＤの内部クロック発生用ＰＬＬをなくすため、キャリア信号の周波数をデータ周波数の倍数にして送信し、受信したキャリア信号から直接クロックを生成している。この場合、クロック信号がデータ周波数の倍数と言うことは、分周すればデータと同期したクロック信号が得られることになり、このような方式は一見、簡単に同期通信が確立できそうであるが、送信側、受信側両者の位相関係は通信条件で左右されるので、実際にはうまくいかないという問題点がある。
【００１４】
ＲＦ−ＩＤにおいて同期通信を確立する場合、上述のＵＡＲＴのようなアルゴリズムを使って波形整形（データ同期）を行うことが考えられる。データ同期はデータが起すレベル遷移（以下これをエッジと称す）のうちの最初のエッジを基準にとられるので、最初のエッジの信頼性が大事である。しかし、ＲＦ−ｌＤは有線通信とは違い、ジッター（エッジの位相変動）やグリッチ（不要なパルス状ノイズ）を多く含むので、エッジとノイズの誤判別が起こりやすい。よって、ＲＦ−ｌＤでこの方法を用いると、通信条件が厳しい時、整形ミスを多発する可能性が高いという問題点がある。
【００１５】
また、ＲＦ−ＩＤ特有の問題点として、ＲＦ−ＩＤの通信を不安定にする３つの要因“外来ノイズ”“オフセットドリフト”“電源変動”の相乗効果による悪循環の発生がある。外来ノイズは、キャリア信号に変化をもたらし、復調信号にパルスノイズを発生させたり、復号信号に上述のジッターやグリッジを生じさせる。オフセットドリフトは、キャリア信号の復調などにおいて半導体の温度特性の影響で検波出力に変動を与え、この結果、復調出力信号６０５のエッジにジッターを生じさせる。電源変動は、キャリア信号から電源を生成しているバッテリーレス型のＲＦ−ＩＤで特に問題で、電源生成部６０２は一応安定化回路を備えているが、通信距離や受信素子の位置関係などの外的要因により、通信中に安定した電源生成が行われるとは限らない。
【００１６】
さらに加えて、電源生成部６０２の最大供給電力は需要電力を満たしはするけれども大きくはないので、生成される電源はデジタル信号処理部６０６で処理されるデジタル信号のトランジェントの影響を受けて変動しやすい。これら３つの要因のいずれか１つでもマイナス効果を生じると、［●ジッター、グリッジの発生→●デジタル回路系（デジタル信号処理部６０６）の誤動作→●デジタル回路系でトランジェント発生→●電源生成部６０２の電源変動→●アナログ回路系（復調部６０４）の誤動作→●ジッター、グリッジの発生］という悪循環が生じる。この悪循環は、ＲＦ−ＩＤの性能指標のうちの最重要項目である“最大通信距離”に大きく関係しており、ＲＦ−ＩＤに上記３つの要因についての耐性が不足していればいるほど最大通信距離が低下するという問題を生じる。
本発明の目的は、前記のような従来技術の問題点を解決し、ジッターやグリッジに影響されることなく、簡単な構成で確実に波形整形のためのデータ同期をとることが可能なデータ同期装置、データ同期方法、およびデータ同期装置を有する非接触ＩＣカードを提供することにある。
【００１７】
【課題を解決するための手段】
本発明は、デジタル信号から成る入力信号を所定クロック信号によって同期化することにより波形整形するデータ同期装置において、入力信号のエッジを検出してエッジ信号を出力するエッジ検出手段、上記エッジ信号のうちの、上記入力信号が入力された際に最初に出力されるエッジ信号を検出し、そのエッジ信号を検出するとスタート信号を発生するスタート検出手段、上記スタート信号によって上記入力信号の最小周期の１／Ｎ（Ｎは整数）の周期のクロック信号のカウントを開始してカウント値を発生し、そのカウント値がカウント開始直後のカウント値である第１のカウント値において第１のタイミング信号を発生し、また上記カウント値のうちの上記第１のカウント値から１カウント進んだ第２のカウント値において第２のタイミング信号を発生し、プリセット信号を受けると上記カウント値を上記第１のタイミング信号の位相がシフトする値に設定するカウンタ、上記第１のタイミング信号に応じて上記入力信号をサンプリングし、このサンプリングした信号をデータ同期がとられた出力信号として出力するサンプリング手段、上記第２のタイミング信号に応じて上記エッジ信号の存在する位置を監視し、上記エッジ信号の存在する位置が上記第１のカウント値の期間であると上記プリセット信号を出力するプリセット信号発生手段から成るものである。
【００１８】
また、本発明のデータ同期装置においては、上記カウンタはＮ個のカウント値を繰り返す巡回カウンタであり、上記第１のカウント値は、カウント開始直後のカウント値と、そのカウント開始直後のカウント値からＮ／２個だけカウント値が進んだカウント値であり、上記第２のカウント値は、上記それぞれの第１のカウント値から１カウント進んだカウント値である。また、本発明のデータ同期装置においては、上記巡回カウンタは、上記プリセット信号を受けるとカウント値を上記第１のカウント値のいずれか一方のカウント値に設定する。
【００１９】
さらにまた、本発明はデジタル信号から成る入力信号を所定クロック信号によって同期化することにより波形整形をするデータ同期方法であって、入力信号のエッジを検出してエッジ信号を出力するエッジ検出ステップ、上記エッジ信号のうちの、上記入力信号が入力された際に最初に出力されるエッジ信号を検出し、そのエッジ信号を検出するとスタート信号を発生するスタート検出ステップ、上記スタート信号によって上記入力信号の最小周期の１／Ｎ（Ｎは整数）の周期のクロック信号のカウントを開始してカウント値を発生し、そのカウント値がカウント開始直後のカウント値である第１のカウント値において第１のタイミング信号を発生し、また上記カウント値のうちの上記第１のカウント値から１カウント進んだ第２のカウント値において第２のタイミング信号を発生するカウントステップ、上記第１のタイミング信号に応じて上記入力信号をサンプリングし、このサンプリングした信号をデータ同期がとられた出力信号として出力するサンプリングステップ、上記第２のタイミング信号に応じて上記エッジ信号の存在する位置を監視し、上記エッジ信号の存在する位置が上記第１のカウント値の期間であると上記プリセット信号を出力するプリセット信号発生ステップ、上記プリセット信号を受けると上記カウンタのカウント値を上記第１のタイミング信号の位相がシフトする値に設定するカウント値設定ステップから成るものである。
【００２０】
さらにまた、本発明は、データ送信装置から空間伝送された、データ信号によって変調を受けた変調信号を受信し、内蔵する電源生成手段によって上記受信した変調信号から電源を生成し、内蔵するクロック生成手段によって上記受信した変調信号からクロック信号を生成し、上記電源生成部で生成された電源によって信号処理動作を活性化し、上記クロック生成手段で発生されるクロック信号を用いてデジタル信号処理を行ない、上記受信した変調信号から上記データ信号を得て、上記データ信号に応じて所定のデータ処理をするように成した非接触ＩＣカードにおいて、上記電源生成部で生成された電源が供給され、上記受信した変調信号から上記データ信号を復調して出力する復調手段、上記電源生成部で生成された電源が供給されると共に、上記復調手段の出力信号が供給され、上記クロック信号によって上記復調手段の出力信号を所定のサンプリング期間においてサンプリングして出力するデータ同期手段、上記電源生成部で生成された電源が供給されると共に、上記データ同期手段の出力信号が供給され、上記クロック信号を用いて上記データ同期手段の出力信号を解読処理し、解読結果に応じて所定のデータ処理を行なうデジタル信号処理手段から成り、さらに上記データ同期手段として、上記復調手段の出力信号のエッジを検出してエッジ信号を出力するエッジ検出手段と、上記エッジ信号のうちの、上記入力信号が入力された際に最初に出力されるエッジ信号を検出し、そのエッジ信号を検出するとスタート信号を発生するスタート検出手段と、上記スタート信号によって上記入力信号の最小周期の１／Ｎ（Ｎは整数）の周期のクロック信号のカウントを開始してカウント値を発生し、そのカウント値がカウント開始直後のカウント値である第１のカウント値において第１のタイミング信号を発生し、また上記カウント値のうちの上記第１のカウント値から１カウント進んだ第２のカウント値において第２のタイミング信号を発生し、プリセット信号を受けると上記カウント値を上記第１のタイミング信号の位相がシフトする値に設定するカウンタと、上記第１のタイミング信号に応じて上記入力信号をサンプリングし、このサンプリングした信号をデータ同期がとられた出力信号として出力するサンプリング手段と、上記第２のタイミング信号に応じて上記エッジ信号の存在する位置を監視し、上記エッジ信号の存在する位置が上記第１のカウント値の期間であると上記プリセット信号を出力するプリセット信号発生手段とを備えたものである。
【００２２】
また、本発明の非接触ＩＣカードにおいては、上記カウンタはＮ個のカウント値を繰り返す巡回カウンタであり、上記第１のカウント値は、カウント開始直後のカウント値と、そのカウント開始直後のカウント値からＮ／２個だけカウント値が進んだカウント値であり、上記第２のカウント値は、上記それぞれの第１のカウント値から１カウント進んだカウント値である。また、本発明の非接触ＩＣカードにおいては、上記巡回カウンタは、上記プリセット信号を受けるとカウント値を上記第１のカウント値のいずれか一方のカウント値に設定する。
【００２３】
【発明の実施の形態】
以下、本発明の実施の形態を詳細に説明する。ＲＦ−ＩＤの通信においては、送信側のデータレートは非常に高い周波数精度で管理されている。これが、伝送路と復調回路を通る段階でジッター、ノイズ等の外乱の影響を受けることは先に説明した。しかし、ジッター、ノイズに伴うグリッチは根本的なデータレートに変動を与えるものではないので、受信側で受け取ることの出来るデータレートは、極めて狭い時間範囲で見れば変動しているが、ある程度広い時間範囲で見ると変化していない。データレートに変化がないことを前提とすれば、データのエッジとこのエッジの最小周期（変化周期）を基準に、次のエッジを予測することが可能である。
本発明は、このデータのエッジを予測する手法を利用しており、波形整形を目的としたデータ同期のために入力信号をサンプリングするに当たり、データのエッジを必ず避けてサンプリングするように成したものである。
【００２４】
図１に本発明のデータ同期回路１の構成を示す。また、図２に本発明のデータ同期回路の動作を説明する波形図を示す。図１において、ジッター、グリッジ、ノイズを含んだデジタル信号である入力信号はエッジ検出部１０１とラッチ回路１０５に入力される。
エッジ検出部１０１は入力信号のエッジ（立ち上がりあるいは立ち下がりエッジのうちのどちら一方のエッジ）を検出しており、エッジを検出するとエッジ信号を出力する。
【００２５】
スタート検出部１０２は、エッジ検出部１０１から出力されるエッジ信号のうちの、入力信号供給後に出力される最初のエッジ信号を検出し、検出した最初のエッジ信号に基いてカウンタ１０４のカウント動作を開始させるスタート信号を発生する。
同期ずれ検出部１０３は、カウンタ１０４のカウント値が後述するような所定値であるときにエッジ信号に基づき入力信号のエッジが入力信号をサンプリングする期間に存在するかどうか検出し、それが存在すると、データ同期ずれが生じているとみなして同期ずれ検出信号を出力する。同期ずれ検出信号はカウンタ１０４に送られ、カウンタ１０４のカウント値を所定値にプリセットする。
【００２６】
カウンタ１０４は入力信号（図２Ａ）のエッジの変化周期の１／Ｎ（Ｎは整数、この例では４）の周期のクロック信号（図示されていない）をカウントして巡回するカウント値Ｃ０〜Ｃｍ（この例ではＣ０〜Ｃ７）（図２Ｂ）を発生する。なお、カウント値Ｃ０〜Ｃｍの個数は上記Ｎの整数倍が選ばれる。これらカウント値のうちの第１の所定値“Ｃｌ”と“Ｃ５”は入力信号のサンプリング可能期間と定められており、カウンタ１０４はサンプリング可能期間に入力信号をサンプリング（ラッチ）するためのサンプリングパルス（図２Ｃ）を発生する。
【００２７】
また、カウンタのカウント値のうちの第１の所定値よりも１カウント遅れた第２の所定値“Ｃ２”と“Ｃ６”は上述のデータ同期ずれを検出するための同期ずれ検出期間と定められており、データ同期ずれを検出する検出パルス（図２Ｄ）を発生する。なお、同期ずれ検出期間は必ずしもサンプリング可能期間よりも１カウント分遅れたカウント値でなくてもよく、サンプリング可能期間の近傍に対応するカウント値でもよい。ラッチ回路１０５はサンプリングパルスによって入力信号をラッチして、ラッチした信号をデータ同期がとられた出力信号として出力する。
【００２８】
上記同期ずれ検出信号が発生されていない、つまり、サンプリング可能期間にエッジが存在しないと、カウンタはカウント値を図２Ｂのように“Ｃ０”から“Ｃ７”で巡回してカウントし続け、これに伴って、入力信号のサンプリングパルスとエッジの検出パルスも一定の位相に保たれて発生し続けられる。
サンプリング可能期間にエッジが存在（例えば、カウント値（図２Ｂ）のうちの最初の“１”の期間に存在（図２Ａ））した場合は、上述のように、サンプリング可能期間よりも１カウント分遅れた、あるいはサンプリング可能期間の近傍に位置する同期ずれ検出期間で同期ずれ検出信号が発生され、カウンタ１０４は強制的に所定のカウント値（この例では“Ｃ５”）にプリセットされ、以後、カウンタはプリセットされたカウント値“Ｃ５”を初期値として再び巡回してカウントを続ける。
【００２９】
図２Ｅにプリセットによってカウント値が変化する様子を示す。破線で示すカウント値がプリセット前、実線で示すカウント値がプリセット後である。プリセットのカウント値は、サンプリング可能期間を示すカウント値（この例では“Ｃ５”）が充てられる。したがって、プリセットによって変更された新たなカウント値に対応して、変更前に対してシフトしている新たな位相を持つサンプリングパルス（図２Ｆ）と検出パルス（図２Ｇ）が発生される。なお、プリセットのカウント値は必ずしもサンプリング可能期間を示すカウント値でなくてもよい。
【００３０】
以上のようにして、サンプリング可能期間に入力信号のエッジが存在したか否かに応じてサンプリングパルスの位相はシフトされ、このサンプリングパルスに基いてラッチ回路１０５は入力信号のエッジ以外の信号部分をサンプリング（ラッチ）するので、ラッチ回路１０５の出力信号はクロック信号に同期化されたものになると共に、サンプリング期間以外の範囲に存在するジッター、グリッジ、ノイズは排除されたものとなる。
【００３１】
図３は、本発明の実施例のデータ同期装置２の構成を示す図である。図３において、ジッター、グリッジ、ノイズを含んだデジタル信号である入力信号は、入力バッファ２０１に供給される。入カバッファであるＤタイプフリップフロップ（Ｄ−ＦＦと記す）２０１は、入力信号のデータレートの１２８倍の周波数のクロックＣＫ２で入力信号を同期化している。Ｄ−ＦＦ２０１においては、クロック信号ＣＫ２の周波数以下のジッター、グリッチは通り抜けてしまうが、Ｄ−ＦＦ２０１の目的は単に入力信号をクロック信号ＣＫ２に同期化させるためであり、問題はない。Ｄ−ＦＦ２０１は省略してもよい。
【００３２】
エッジ検出部である２つのＤ−ＦＦ２０２、２０３およびＡＮＤゲート２０４は入力信号の立ち上がりエッジを検出する。クロック信号ＣＫは入力信号のデータレートの８倍の周波数を用いており、１つ目のＤ−ＦＦ２０２はクロック周波数以上のグリッチを除去する機能も担っている。２つ目のＤ−ＦＦ２０３とそれに繋がるＡＮＤゲート２０４でエッジ検出を行う。ＡＮＤゲート２０４は、立ち上がりエッジ、即ち１つ目のＤ−ＦＦ２０２の出力が“１”、２つ目のＤ−ＦＦ２０３の出力が“０”の状態になると、クロック信号１サイクル分のパルス（エッジ信号）を出力する。
【００３３】
スタート検出部であるＯＲゲート２０６およびＤ−ＦＦ２０７は、入力信号のエッジのうちの最初のエッジを検出してスタート信号を出力する。エッジ信号がＯＲゲート２０６に入力すると、Ｄ−ＦＦ２０７の出力が“１”に設定され、リセット信号（ＲＥＳＥＴ）が供給されるまでその状態を保持する。
【００３４】
計数手段である３ビットカウンタ２０８は、初期状態においてデータの立ち上がりのエッジの位相に相当する特定の値（例えば“４”）が設定されており、スタート検出部のＤ−ＦＦ２０７からスタート信号を受信すると、クロック信号ＣＫのカウントを開始する。入力信号の最初のエッジで、カウンタ２７を仮同期させるのが目的である。但し用途によっては仮同期は必要ないこともある。クロック信号は入力信号の８倍（＝３ビット）の速度であるので、カウンタの計数周期は１データ周期と一致している。なお、カウンタ２０８は特定のカウント値に相当する出力信号を生成するためのデコーダを内蔵している。
【００３５】
同期ずれ検出部であるＡＮＤゲート２０５は、カウンタ２０８が所定の値（例えば“２”または“６”）である時にエッジ信号が検出されると同期ずれ検出信号を発生する。カウンタ２０８はこの同期ずれ検出信号によって、カウント値を強制的に所定の値、例えば５に設定して、カウンタ２０８のカウント値を修正する。
出カバッファ（ラッチ回路）であるＤ−ＦＦ２０９は、カウンタ２０８が決められた値（例えば“１”と“５”）であるときに入力信号をサンプリング（ラッチ）する。これ以外の期間ではラッチしたデータをホールドする。
【００３６】
図４は、図３の実施例の要部の動作タイミングを示す波形図である。入力信号である受信データ（図４Ｂ）はプリアンブル区間と有意データ区間から成り、信号の遅延やノイズを含んでいる。区間Ａにおいては、最初の立ち上がりエッジが検出され、スタート信号（図４Ｄ）がＤ−ＦＦ２０７から出力される。この出力に基づき、カウンタ２０８が初期値“４”からカウントを開始する。なお、受信データ（図４Ｂ）の立ち上がりエッジは遅延している。
区間Ｂにおいては、カウント値が５になったので、受信データがサンプリングされてＤ−ＦＦ２０９の出力が変化する（図４Ｈ）。ただし、この最初のサンプリング出力は、サンプリングの位相が本来よりもずれている可能性もあるので、出力データとしては意味がない。
【００３７】
区間Ｃにおいては、２回目のエッジ信号が検出されるが、この時のカウント値が“２”であるために、同期ずれ検出信号（ＡＮＤゲート２０５の出力）が“１”となり、カウンタ２０８の値が予め定められた値である“５”に変更される（図４Ｇ）。この動作によって、受信データに対するカウンタ２０８の出力位相の再同期が取られる。
【００３８】
区間Ｄ以降は、カウント値が“１”あるいは“５”の時に受信データがサンプリングされてＤ−ＦＦ２０９の出力が変化する。ジッター、グリッチ等は受信データの例えばカウント値が“２”、“３”、“６”、“７”等に対応する部分に多く発生し、“１”あるいは“５”の位置はデータの状態が最も安定しているので、誤検出が減少する。
【００３９】
以上、本発明の実施例を開示したが、本発明には下記のような変形例も考えられる。実施例においては３ビットのカウンタを使用する例を開示したが、カウンタのビット数（およびクロック信号の倍数）は任意である。また、エッジ信号が発生した場合に同期ずれと判定するカウント値の範囲、即ちＡＮＤゲート２０５に入力されるカウンタ２０８のデコーダの構成および受信データをサンプリングするための信号を発生するデコーダの構成も任意に設定可能である。
【００４０】
本発明の実施例のデータ同期回路２の構成をとると、Ｄ−ＦＦ２０２，２０３およびＡＮＤゲート２０４から成るエッジ検出部で検出されたエッジ信号のうちのの最初のエッジ信号に基いて、ＯＲゲート２０６、Ｄ−ＦＦ２０７から成るスタート検出部がスタート信号を発生して、このスタート信号により３ビットカウンタ２０８の動作を開始させるので、入力信号の初期の期間において大まかなデータ同期がとられ、更に、続く入力信号のデータ列全体においては、３ビットカウンタ２０８から発生されるデータ同期ずれ検出用のカウント値でデータのエッジの位相が監視され、監視結果によってＤ−ＦＦ２０９での入力信号のサンプリング位相が変更されるので、これによりデータ同期状態が常に確保され、ジッター、グリッジ、ノイズなどが含まれる入力信号から、ＰＬＬ等の複雑な回路を用いることなくジッター、グリッジ、ノイズなどが除去されて波形整形された完全なデータを再生することができる。
【００４１】
このような構成をもつ本発明の実施例のデータ同期回路２は、プリアンブル部と有意データから成るデータ構造の信号が入力信号として供給されると、プリアンブル部において大まかなデータ同期をとり、以降、有意データ部においてはデータ同期状態を常に確保するので、ＲＦ−ＩＤの伝送データのデータ同期に最適であり、また一般のデータ伝送系におけるデータ同期にも適用し得るものである。
【００４２】
本発明のデータ同期回路１を備えたＲＦ−ＩＤ５の構成を図５に示す。なお、図５では受信系のみが示されている。図５のＲＦ−ＩＤ５の特徴点は、アナログ回路で構成される復調部５０４とデジタル回路で構成されるデジタル信号処理部５０８との間にデータ同期部５０６が設けられていることである。なお、データ同期部５０６はすでに説明された図１に表わされている同期データ回路１に相当する。
【００４３】
図５において、５０１は、リーダ／ライタから空間伝送されたキャリア信号を受信するループコイルなどから成る受信素子である。５０２は、受信したキャリア信号からＲＦ−ＩＤ内部の各回路の電源を生成する電源生成部である。５０３は、受信したキャリア信号からクロック信号を生成するクロック生成部である。
【００４４】
５０４は、受信したキャリア信号に含まれる図７のような伝送データを復調する復調部である。復調部５０４の復調出力信号５０５は、リーダ／ライタとＲＦ−ＩＤ問の通信制御用データ、ＲＦ−ＩＤ自体の制御用データ、あるいはユーザデータなど、２値論理のデジタル信号である。復調出力信号５０５には、伝送路上でのキャリア信号への外乱ノイズ、電源生成部５０２で生成される電源の変動、復調部５０４を構成する半導体の温度特性、あるいはデジタル信号処理部５０８でのトランジェントなどの影響により、ジッター、グリッジ、ノイズなどを含んでいる。
【００４５】
５０６は、ジッター、グリッジ、ノイズなどを含んでいる復調部５０４の復調出力信号５０５のデータ同期をとって波形整形するデータ同期部である。データ同期部５０６は先に説明した図１で示されるデータ同期回路１と同じ構成となっており、以下の各部で構成される。
【００４６】
復調出力信号５０５のエッジ（立ち上がりあるいは立ち下がりエッジのうちのどちら一方のエッジ）を検出してエッジ信号を出力するエッジ検出部。
エッジ検出部から出力されるエッジ信号のうちの、最初に出力されるエッジ信号を検出し、検出した最初のエッジ信号に基いてカウンタのカウント動作を開始させるスタート信号を発生するスタート検出部。
カウンタのカウント値が第２の所定値であるときに、エッジ信号に基づき復調出力信号５０５のエッジが復調出力信号５０５をサンプリングする期間に存在するかどうか検出し、それが存在すると、データ同期ずれが生じているとみなして同期ずれ検出信号を出力する同期ずれ検出部。
復調出力信号５０５の変化周期の１／Ｎ（Ｎは整数）の周期のクロック信号をカウントして巡回するカウント値を発生し、これらカウント値のうちの第１の所定値において復調出力信号５０５のサンプリングパルスを発生し、また、カウント値のうちの第１の所定値よりも１カウント遅れた第２の所定値においてはデータ同期ずれを検出するための検出パルスを発生するカウンタ。
サンプリングパルスによって復調出力信号５０５をラッチし、ラッチした信号をデータ同期がとられた出力信号５０７として出力するラッチ回路。
【００４７】
なお、データ同期部５０４の具体的構成は、すでに説明された図３で表わされている実施例のデータ同期回路２と同じものである。
データ同期部５０６の動作は、図１によって説明したデータ同期回路１の動作と同じであり、同期ずれ検出信号が発生されていない、つまり、サンプリング期間に復調出力信号５０５のエッジが存在しないと、カウンタは巡回してカウントし続け、これに伴って、入力信号のサンプリングパルスとエッジの検出パルスも一定の位相に保たれて発生し続けられる。
また、サンプリング期間にエッジが存在する場合は、サンプリング期間よりも１カウント分遅れた同期ずれ検出期間で同期ずれ検出信号が発生され、カウンタは同期ずれ検出信号によって強制的に所定のカウント値にプリセットされ、以後、カウンタはプリセットされたカウント値を初期値として再び巡回してカウントを続ける。
【００４８】
このようにして、サンプリング期間に復調出力信号５０５のエッジが存在したか否かに応じてサンプリングパルスの位相はシフトされ、このサンプリングパルスに基いてラッチ回路は復調出力信号５０５のエッジ以外の信号部分をサンプリング（ラッチ）するので、ラッチ回路の出力信号５０７はクロック信号に同期化されると共に、サンプリング期間以外の範囲に存在するジッター、グリッジ、ノイズは排除されたものとなる。
【００４９】
５０８は、データ同期部５０６で波形整形され、データ同期された出力信号５０７のうちの有意データを復号して、解読し、解読結果に基いて、リーダ／ライタからの要求に応答する処理を行なうデジタル信号処理部である。デジタル信号処理部５０８は、解読の結果によって、受信データについての判断処理、演算処理、あるいはこれらの処理に必要なデータをメモリ書込み／読出しバス５１０を介してメモリ５１２に書き込んだり、読み出したりするメモリ処理などを行なう。また、解読の結果によっては、判断処理、演算処理あるいはメモリ処理の結果得たデータをリーダ／ライタへ送信するために上述の図７のような伝送データの形式に符号化して整える送信処理も行なう。
５０９は、メモリ処理のための書込みアドレス、読出しアドレス、メモリイネーブル信号などが含まれるメモリ制御信号である。
【００５０】
以上のようなＲＦ−ＩＤ５は、ＲＦ−ＩＤの受信素子５０１が受信したキャリア信号を復調部５０４で復調して得た復調出力信号５０５に、伝送路上での外乱ノイズ、電源生成部５０２での電源変動、復調部５０４の温度特性、あるいはデジタル信号処理部５０８でのトランジェントなどの影響により、ジッター、グリッジ、ノイズなどが含まれていても、データ同期部５０６においては、エッジ検出部で検出されたエッジ信号のうちの最初のエッジ信号に基いてスタート検出部がスタート信号を発生し、このスタート信号によりカウンタのカウント動作を開始させるので、復調出力信号５０５のプリアンブル部に相当する初期の期間において大まかなデータ同期がとられ、更に、続く復調出力信号５０５の有意データに相当するデータ列全体においては、カウンタから発生されるデータ同期ずれ検出用のカウント値でデータのエッジの位相が監視され、この監視結果によってラッチ回路での復調出力信号５０５のサンプリング位相が変更されるので、これによりデータ同期状態が常に確保される。
【００５１】
したがって、ＲＦ−ＩＤ５においては、ＰＬＬ等の複雑な回路を用いることなくジッター、グリッジ、ノイズなどが除去されて波形整形された完全なデータがデジタル信号処理部５０８へ供給される。
このようなＲＦ−ＩＤ５は、受信したキャリア信号によって生成される電源が変動することに起因して復調出力信号５０５にジッター、グリッジあるいはノイズが含まれた場合、データ同期部５０６によって波形整形されデータ同期化された信号がデジタル信号処理部６０６に供給されるので、デジタル信号処理部６０６での復号、解読などの結果にエラーを生じることがない。
【００５２】
また、ＲＦ−ＩＤ５においては、フェージングなどの影響により復調信号出力５０５にジッター、グリッジあるいはノイズが含まれた場合でも、データ同期部５０６によって波形整形されデータ同期化された完全なデータがデジタル信号処理部６０６に供給されるので、デジタル信号処理部６０６での復号、解読などの結果にエラーを生じることはない。
【００５３】
また、ＲＦ−ＩＤ５においては、ＲＦ−ＩＤの通信を不安定にする３つの要因“外来ノイズ”“オフセットドリフト”“電源変動”のうちのいずれか１つにマイナス効果が生じても、アナログ回路系である復調部５０４とデジタル回路系であるデジタル信号処理部５０８との問に設けられたデータ同期部５０６によって、アナログ回路系からデジタル回路系へ伝達される信号からジッター、グリッジあるいはノイズを除去するので、“外来ノイズ”“オフセットドリフト”“電源変動”の相乗効果により悪循環、即ち［●ジッター、グリッジの発生→●デジタル回路系（デジタル信号処理部６０６）の誤動作→●デジタル回路系でトランジェント発生→●電源生成部６０２の電源変動→●アナログ回路系（復調部６０４）の誤動作→●ジッター、グリッジの発生］が生じようとしても、アナログ回路系とデジタル回路系との間が断ち切られ、悪循環の発生は抑えられる。
【００５４】
また、ＲＦ−ＩＤ５は、アナログ回路系とデジタル回路系との間にデータ同期部５０６を設けたことにより、上述の悪循環を生じさせる３つの要因“外来ノイズ”“オフセットドリフト”“電源変動”のうちの少なくとも“外来ノイズ”と“電源変動”の耐性を向上するので、ＲＦ−ＩＤの性能指標のうちの最重要項目である“最大通信距離”を改善することができる。
【００５５】
また、ＲＦ−ＩＤ５は、アナログ回路系とデジタル回路系との間にデータ同期部５０６を設けたことにより、上述の悪循環を生じることがないので、送信側（リーダ／ライタ）と受信側（ＲＦ−ＩＤ５）との位相関係は通信条件で左右されにくくなり、受信したキャリア信号から直接生成したクロック信号によってデータ同期をとる方式のＲＦ−ＩＤであっても、送受信問の同期関係をよりよく確立することができる。
【００５６】
また、ＲＦ−ＩＤ５においては、復調部５０４の後段に設けられているデータ同期部５０６が、復調出力信号５０５のプリアンブル部に相当する初期の期間において大まかなデータ同期をとり、更に、続く復調出力信号５０５の有意データに相当するデータ列全体においては同期ずれ検出を監視して、復調出力信号５０５のエッジがサンプリング期間に入らないようにサンプリング位相を補正し、データ同期状態を常に確保するので、通信条件が厳しい際にも成形ミスを多発することはない。
【００５７】
【発明の効果】
本発明は、デジタル信号から成る入力信号を所定クロック信号によって同期化することにより波形整形するデータ同期装置において、入力信号のエッジを検出してエッジ信号を出力するエッジ検出手段、上記エッジ信号のうちの、上記入力信号が入力された際に最初に出力されるエッジ信号を検出し、そのエッジ信号を検出するとスタート信号を発生するスタート検出手段、上記スタート信号によって上記入力信号の最小周期の１／Ｎ（Ｎは整数）の周期のクロック信号のカウントを開始してカウント値を発生し、そのカウント値がカウント開始直後のカウント値である第１のカウント値において第１のタイミング信号を発生し、また上記カウント値のうちの上記第１のカウント値から１カウント進んだ第２のカウント値において第２のタイミング信号を発生し、プリセット信号を受けると上記カウント値を上記第１のタイミング信号の位相がシフトする値に設定するカウンタ、上記第１のタイミング信号に応じて上記入力信号をサンプリングし、このサンプリングした信号をデータ同期がとられた出力信号として出力するサンプリング手段、上記第２のタイミング信号に応じて上記エッジ信号の存在する位置を監視し、上記エッジ信号の存在する位置が上記第１のカウント値の期間であると上記プリセット信号を出力するプリセット信号発生手段を備えるように成したので、
【００５８】
エッジ検出手段で検出されたエッジ信号のうちの最初のエッジ信号に基いて、スタート検出手段がスタート信号を発生して、このスタート信号によりカウンタの動作を開始させるので、入力信号の初期の期間において大まかなデータ同期がとられ、更に、続く入力信号のデータ列全体においては、カウンタから発生されるデータ同期ずれ検出用のカウント値でデータのエッジの位相が監視され、監視結果によって入力信号のサンプリング位相が変更されるので、これによりデータ同期状態が常に確保され、ジッター、グリッジ、ノイズなどが含まれる入力信号から、ＰＬＬ等の複雑な回路を用いることなくジッター、グリッジ、ノイズなどが除去されて波形整形されたデータを再生することができる。
【００５９】
また、本発明のデータ同期装置においては、上記カウンタはＮ個のカウント値を繰り返す巡回カウンタとし、上記第１のカウント値は、カウント開始直後のカウント値と、そのカウント開始直後のカウント値からＮ／２個だけカウント値が進んだカウント値であり、上記第２のカウント値は、上記それぞれの第１のカウント値から１カウント進んだカウント値としたものである。これにより上記入力信号の最小周期の半周期に対応する期間毎に第１のカウント値を発生するように成したので、カウンタは必要最小限に簡単な構成となる。
【００６１】
また、本発明のデータ同期装置においては、上記巡回カウンタは、上記プリセット信号を受けるとカウント値を上記第１のカウント値のいずれか一方のカウント値に設定するように成したので、データ同期ずれが生じるとみなしたとき、直ちにサンプリング位相を変更でき、応答が速いデータ同期を行なうと共に、カウンタのカウント数を必要最小限にでき、もってカウンタの構成を小型にできる。
【００６２】
さらにまた、本発明はデジタル信号から成る入力信号を所定クロック信号によって同期化することにより波形整形をするデータ同期方法であって、入力信号のエッジを検出してエッジ信号を出力するエッジ検出ステップ、上記エッジ信号のうちの、上記入力信号が入力された際に最初に出力されるエッジ信号を検出し、そのエッジ信号を検出するとスタート信号を発生するスタート検出ステップ、上記スタート信号によって上記入力信号の最小周期の１／Ｎ（Ｎは整数）の周期のクロック信号のカウントを開始してカウント値を発生し、そのカウント値がカウント開始直後のカウント値である第１のカウント値において第１のタイミング信号を発生し、また上記カウント値のうちの上記第１のカウント値から１カウント進んだ第２のカウント値において第２のタイミング信号を発生するカウントステップ、上記第１のタイミング信号に応じて上記入力信号をサンプリングし、このサンプリングした信号をデータ同期がとられた出力信号として出力するサンプリングステップ、上記第２のタイミング信号に応じて上記エッジ信号の存在する位置を監視し、上記エッジ信号の存在する位置が上記第１のカウント値の期間であると上記プリセット信号を出力するプリセット信号発生ステップ、上記プリセット信号を受けると上記カウンタのカウント値を上記第１のタイミング信号の位相がシフトする値に設定するカウント値設定ステップを備えるように成したことにより、
【００６３】
エッジ検出手段で検出されたエッジ信号のうちの最初のエッジ信号に基いて、スタート検出手段がスタート信号を発生して、このスタート信号によりカウンタの動作を開始させるので、入力信号の初期の期間において大まかなデータ同期がとられ、更に、続く入力信号のデータ列全体においては、カウンタから発生されるデータ同期ずれ検出用のカウント値でデータのエッジの位相が監視され、監視結果によって入力信号のサンプリング位相が変更されるので、これによりデータ同期状態が常に確保され、ジッター、グリッジ、ノイズなどが含まれる入力信号から、ＰＬＬ等の複雑な回路を用いることなくジッター、グリッジ、ノイズなどが除去されて波形整形された完全なデータを再生することができる。
【００６４】
さらにまた、本発明は、データ送信装置から空間伝送された、データ信号によって変調を受けた変調信号を受信し、内蔵する電源生成手段によって上記受信した変調信号から電源を生成し、内蔵するクロック生成手段によって上記受信した変調信号からクロック信号を生成し、上記電源生成部で生成された電源によって信号処理動作を活性化し、上記クロック生成手段で発生されるクロック信号を用いてデジタル信号処理を行ない、上記受信した変調信号から上記データ信号を得て、上記データ信号に応じて所定のデータ処理をするように成した非接触ＩＣカードにおいて、上記電源生成部で生成された電源が供給され、上記受信した変調信号から上記データ信号を復調して出力する復調手段、上記電源生成部で生成された電源が供給されると共に、上記復調手段の出力信号が供給され、上記クロック信号によって上記復調手段の出力信号を所定のサンプリング期間においてサンプリングして出力するデータ同期手段、上記電源生成部で生成された電源が供給されると共に、上記データ同期手段の出力信号が供給され、上記クロック信号を用いて上記データ同期手段の出力信号を解読処理し、解読結果に応じて所定のデータ処理を行なうデジタル信号処理手段を備えるように成し、さらに上記データ同期手段として、上記復調手段の出力信号のエッジを検出してエッジ信号を出力するエッジ検出手段と、上記エッジ信号のうちの、上記入力信号が入力された際に最初に出力されるエッジ信号を検出し、そのエッジ信号を検出するとスタート信号を発生するスタート検出手段と、上記スタート信号によって上記入力信号の最小周期の１／Ｎ（Ｎは整数）の周期のクロック信号のカウントを開始してカウント値を発生し、そのカウント値がカウント開始直後のカウント値である第１のカウント値において第１のタイミング信号を発生し、また上記カウント値のうちの上記第１のカウント値から１カウント進んだ第２のカウント値において第２のタイミング信号を発生し、プリセット信号を受けると上記カウント値を上記第１のタイミング信号の位相がシフトする値に設定するカウンタと、上記第１のタイミング信号に応じて上記入力信号をサンプリングし、このサンプリングした信号をデータ同期がとられた出力信号として出力するサンプリング手段と、上記第２のタイミング信号に応じて上記エッジ信号の存在する位置を監視し、上記エッジ信号の存在する位置が上記第１のカウント値の期間であると上記プリセット信号を出力するプリセット信号発生手段とを備えたことにより、
【００６５】
復調手段で復調して得た復調出力信号に、伝送路上での外乱ノイズ、電源生成手段での電源変動、復調手段の温度特性、あるいはデジタル信号処理手段でのトランジェントなどの影響により、ジッター、グリッジ、ノイズなどが含まれていても、データ同期手段においては、復調出力信号の復調出力信号の初期の期間において大まかなデータ同期がとられ、更に、続く復調出力信号のデータ列全体においてエッジの位相が監視され、この監視結果によって復調出力信号のサンプリング位相が変更されるので、これによりデータ同期状態が常に確保される。
【００６６】
したがって、本発明の非接触ＩＣカードにおいては、ＰＬＬ等の複雑な回路を用いることなくジッター、グリッジ、ノイズなどが除去されて波形整形されたデータがデジタル信号処理手段へ供給され、デジタル信号処理手段は誤動作が低減される。これにより、非接触ＩＣカードの通信において問題となる“外来ノイズ”“オフセットドリフト”“電源変動”の相乗効果により生ずる悪循環を抑えることができる。
【００６８】
特に、エッジ検出手段で検出されたエッジ信号のうちの最初のエッジ信号に基いて、スタート検出手段がスタート信号を発生して、このスタート信号によりカウンタの動作を開始させるので、復調出力信号のプリアンブル部に対応する初期の期間において大まかなデータ同期がとられ、更に、続く有意データのデータ列全体において、カウンタから発生されるデータ同期ずれ検出用のカウント値でデータのエッジの位相が監視され、監視結果によって復調出力信号のサンプリング位相が変更されるので、これによりデータ同期状態が常に確保され、復調出力信号からジッター、グリッジ、ノイズなどを除去した信頼性の高い信号をデジタル信号処理手段へ供給することができ、デジタル信号処理手段の誤動作を低減することができる。そしてデジタル信号処理手段の誤動作が低減されるのでトランジェントによる電源生成手段の電源変動が低減される。
【００６９】
また、本発明の非接触ＩＣカードにおいては、上記カウンタはＮ個のカウント値を繰り返す巡回カウンタとし、上記第１のカウント値は、カウント開始直後のカウント値と、そのカウント開始直後のカウント値からＮ／２個だけカウント値が進んだカウント値であり、上記第２のカウント値は、上記それぞれの第１のカウント値から１カウント進んだカウント値であるので、カウンタのカウント数を必要最小限にでき、もってカウンタの構成を小型にでき、ＩＣ化に適した回路構成とすることができる。また、回路構成が小型になるので電源生成手段の生成電力も低減でき、電源生成手段の電源変動を低減することができる。
【００７１】
また、本発明の非接触ＩＣカードにおいては、上記巡回カウンタは、上記プリセット信号を受けるとカウント値を上記第１のカウント値のいずれか一方のカウント値に設定するように成したので、データ同期ずれが生じるとみなしたとき、直ちにサンプリング位相を変更でき、応答が速いデータ同期を行なうと共に、カウンタのカウント数を必要最小限にでき、もってカウンタの構成を小型にできる。また、回路構成が小型になるので電源生成手段の生成電力も低減でき、電源生成手段の電源変動を低減することができる。
【図面の簡単な説明】
【図１】本発明のデータ同期装置の構成を示す図である。
【図２】本発明のデータ同期装置の動作を示す波形図である。
【図３】本発明の実施例のデータ同期装置を示す回路図である。
【図４】本発明の実施例のデータ同期装置の動作を示す波形図である。
【図５】本発明の非接触ＩＣカードの構成を示す図である。
【図６】従来のＲＦ−ＩＤの構成を示す図である。
【図７】ＲＦ−ＩＤのリーダ／ライタとＲＦ−ＩＤとの問の伝送データの構造の一例を示す図である。
【符号の説明】
１０１…エッジ検出部、１０２…スタート検出部、１０３…同期ずれ検出部、１０４…カウンタ、１０５…ラッチ回路、２０１、２０２、２０３、２０７、２０９…Ｄ−ＦＦ、２０４、２０５…ＡＮＤゲート、２０６…ＯＲゲート、２０８…３ビットカウンタ、５０１…受信素子、５０２…電源生成部、５０３…クロック生成部、５０４…復調部、５０６…データ同期部、５０８…デジタル信号処理部、５１２…メモリ

Claims (7)

1. デジタル信号から成る入力信号を所定クロック信号によって同期化することにより波形整形するデータ同期装置において、
   入力信号のエッジを検出してエッジ信号を出力するエッジ検出手段と、
   上記エッジ信号のうちの、上記入力信号が入力された際に最初に出力されるエッジ信号を検出し、そのエッジ信号を検出するとスタート信号を発生するスタート検出手段と、
   上記スタート信号によって上記入力信号の最小周期の１／Ｎ（Ｎは整数）の周期のクロック信号のカウントを開始してカウント値を発生し、そのカウント値がカウント開始直後のカウント値である第１のカウント値において第１のタイミング信号を発生し、また上記カウント値のうちの上記第１のカウント値から１カウント進んだ第２のカウント値において第２のタイミング信号を発生し、プリセット信号を受けると上記カウント値を上記第１のタイミング信号の位相がシフトする値に設定するカウンタと、
   上記第１のタイミング信号に応じて上記入力信号をサンプリングし、このサンプリングした信号をデータ同期がとられた出力信号として出力するサンプリング手段と、
   上記第２のタイミング信号に応じて上記エッジ信号の存在する位置を監視し、上記エッジ信号の存在する位置が上記第１のカウント値の期間であると上記プリセット信号を出力するプリセット信号発生手段と
   を備えたことを特徴とする、デジタル信号から成る入力信号を所定クロック信号によって同期化することにより波形整形するデータ同期装置。
2. 上記カウンタはＮ個のカウント値を繰り返す巡回カウンタであり、
   上記第１のカウント値は、カウント開始直後のカウント値と、そのカウント開始直後のカウント値からＮ／２個だけカウント値が進んだカウント値であり、
   上記第２のカウント値は、上記それぞれの第１のカウント値から１カウント進んだカウント値であることを特徴とする請求項１に記載のデータ同期装置。
3. 上記巡回カウンタは、上記プリセット信号を受けるとカウント値を上記第１のカウント値のいずれか一方のカウント値に設定することを特徴とする請求項２に記載のデータ同期装置。
4. デジタル信号から成る入力信号を所定クロック信号によって同期化することにより波形整形するデータ同期方法において、
   入力信号のエッジを検出してエッジ信号を出力するエッジ検出ステップ、
   上記エッジ信号のうちの、上記入力信号が入力された際に最初に出力されるエッジ信号を検出し、そのエッジ信号を検出するとスタート信号を発生するスタート検出ステップ、
   上記スタート信号によって上記入力信号の最小周期の１／Ｎ（Ｎは整数）の周期のクロック信号のカウントを開始してカウント値を発生し、そのカウント値がカウント開始直後のカウント値である第１のカウント値において第１のタイミング信号を発生し、また上記カウント値のうちの上記第１のカウント値から１カウント進んだ第２のカウント値において第２のタイミング信号を発するカウントステップ、
   上記第１のタイミング信号に応じて上記入力信号をサンプリングし、このサンプリングした信号をデータ同期がとられた出力信号として出力するサンプリングステップ、
   上記第２のタイミング信号に応じて上記エッジ信号の存在する位置を監視し、上記エッジ信号の存在する位置が上記第１のカウント値の期間であると上記プリセット信号を出力するプリセット信号発生ステップ、
   上記プリセット信号を受けると上記カウンタのカウント値を上記第１のタイミング信号の位相がシフトする値に設定するカウント値設定ステップからなることを特徴とするデータ同期方法。
5. データ送信装置から空間伝送された、データ信号によって変調を受けた変調信号を受信し、内蔵する電源生成手段によって上記受信した変調信号から電源を生成し、内蔵するクロック生成手段によって上記受信した変調信号からクロック信号を生成し、上記電源生成部で生成された電源によって信号処理動作を活性化し、上記クロック生成手段で発生されるクロック信号を用いてデジタル信号処理を行ない、上記受信した変調信号から上記データ信号を得て、上記データ信号に応じて所定のデータ処理をするように成した非接触ＩＣカードにおいて、
   上記電源生成部で生成された電源が供給され、上記受信した変調信号から上記データ信号を復調して出力する復調手段と、
   上記電源生成部で生成された電源が供給されると共に、上記復調手段の出力信号が供給され、上記クロック信号によって上記復調手段の出力信号を所定のサンプリング期間においてサンプリングして出力するデータ同期手段と、
   上記電源生成部で生成された電源が供給されると共に、上記データ同期手段の出力信号が供給され、上記クロック信号を用いて上記データ同期手段の出力信号を解読処理し、解読結果に応じて所定のデータ処理を行なうデジタル信号処理手段とを備え、
   さらに上記データ同期手段として、
   上記復調手段の出力信号のエッジを検出してエッジ信号を出力するエッジ検出手段と、
   上記エッジ信号のうちの、上記入力信号が入力された際に最初に出力されるエッジ信号を検出し、そのエッジ信号を検出するとスタート信号を発生するスタート検出手段と、
   上記スタート信号によって上記入力信号の最小周期の１／Ｎ（Ｎは整数）の周期のクロック信号のカウントを開始してカウント値を発生し、そのカウント値がカウント開始直後のカウント値である第１のカウント値において第１のタイミング信号を発生し、また上記カウント値のうちの上記第１のカウント値から１カウント進んだ第２のカウント値において第２のタイミング信号を発生し、プリセット信号を受けると上記カウント値を上記第１のタイミング信号の位相がシフトする値に設定するカウンタと、
   上記第１のタイミング信号に応じて上記入力信号をサンプリングし、このサンプリングした信号をデータ同期がとられた出力信号として出力するサンプリング手段と、
   上記第２のタイミング信号に応じて上記エッジ信号の存在する位置を監視し、上記エッジ信号の存在する位置が上記第１のカウント値の期間であると上記プリセット信号を出力するプリセット信号発生手段とを備えた
   ことを特徴とする非接触ＩＣカード。
6. 上記カウンタはＮ個のカウント値を繰り返す巡回カウンタであり、
   上記第１のカウント値は、カウント開始直後のカウント値と、そのカウント開始直後のカウント値からＮ／２個だけカウント値が進んだカウント値であり、
   上記第２のカウント値は、上記それぞれの第１のカウント値から１カウント進んだカウント値であることを特徴とする請求項５に記載の非接触ＩＣカード。
7. 上記巡回カウンタは、上記プリセット信号を受けるとカウント値を上記第１のカウント値のいずれか一方のカウント値に設定することを特徴とする請求項６に記載の非接触ＩＣカード。

Images