JP4206309B2 - データ処理方法及び装置 - Google Patents
データ処理方法及び装置 Download PDFInfo
- Publication number
- JP4206309B2 JP4206309B2 JP2003205346A JP2003205346A JP4206309B2 JP 4206309 B2 JP4206309 B2 JP 4206309B2 JP 2003205346 A JP2003205346 A JP 2003205346A JP 2003205346 A JP2003205346 A JP 2003205346A JP 4206309 B2 JP4206309 B2 JP 4206309B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- input
- signal
- register
- conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Arrangements For Transmission Of Measured Signals (AREA)
- Manipulation Of Pulses (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、データ処理方法及び装置に関し、特に、レジスタデータを基準データと比較し、この基準データ以外の入力信号の値を検出（モニタ）するための新規な改良に関する。
【０００２】
【従来の技術】
従来、用いられていたこの種のデータ処理方法及び装置としては、例えば、社内で製作していた装置として、図２に示される構成を開示することができる。尚、社内製作のため、特許文献等は開示していない。
【０００３】
図２において、符号１で示されるものは入力信号２が入力されるＡ／Ｄコンバータであり、このＡ／Ｄコンバータ１からのＡ／Ｄ変換データ１ａはレジスタ３に入力され、前記Ａ／Ｄコンバータ１にはコントロール回路４が接続されている。
【０００４】
前記レジスタ３には、ＣＰＵ等からなる演算部５が接続され、レジスタ３からのレジスタデータ１０が演算部５へ入力されてデータ処理されるように構成されている。
【０００５】
次に、動作について説明する。まず、前述の構成において、コントロール回路４から変換開始信号６がＡ／Ｄコンバータ１に入力されることにより、入力信号２のＡ／Ｄ変換が開始される。
その後、Ａ／Ｄ変換が完了すると、Ａ／Ｄコンバータ１から変換完了信号７がコントロール回路４に入力され、コントロール回路４からのラッチ信号８によってＡ／Ｄ変換データ１ａがレジスタ３に入力されてラッチされる。
すなわち、前記Ａ／Ｄコンバータ１は、入力信号２を変換開始から終了まで所定の時間が必要なため、演算部５の処理時間に影響を与えることがある。
【０００６】
この影響を避けるため、Ａ／Ｄコンバータ１に一定周期で変換を行わせ、Ａ／Ｄ変換データ１ａはレジスタ３に一度ラッチしておき、演算部５が出力制御信号９をレジスタ３に入力することにより、レジスタデータ１０がレジスタ３から演算部５に入力されてデータ処理が行われる。
【０００７】
【発明が解決しようとする課題】
従来のデータ処理方法及び装置は、以上のように構成されていたため、次のような課題が存在していた。
すなわち、入力信号のＡ／Ｄ変換は、Ａ／Ｄコンバータの最大更新周期でレジスタのデータを更新することができるが、ＣＰＵ等でデータを読み込む場合、読み込み周期によっては更新されるデータを読み込めない場合があった。
【０００８】
本発明は、以上のような課題を解決するためになされたもので、特に、レジスタデータを基準データと比較し、この基準データ以外の入力信号の値を検出（モニタ）することにより、入力信号の異常を監視することができるようにしたデータ処理方法及び装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
本発明によるデータ処理方法は、入力信号をＡ／Ｄ変換したＡ／Ｄ変換データをレジスタに入力して得たレジスタデータを用いて演算部でデータを読み取るようにしたデータ処理方法において、前記レジスタデータを予め設定した基準データとコンパレータで比較し、前記入力信号の中、前記基準データを越えたレベルの信号又は値があった場合に検出信号として前記演算部に入力し、前記入力信号のモニタを前記演算部にて行う方法であり、また、前記レジスタデータは、バッファを介してデータとして前記演算部へ入力されると共に、前記演算部は前記バッファに対して出力制御信号を与えることにより、前記バッファからの前記データの任意の取得を行う方法であり、また、前記Ａ／Ｄコンバータに入力された前記入力信号は、コントロール回路からの変換開始信号によりＡ／Ｄ変換され、前記Ａ／Ｄ変換が終了すると変換完了信号が前記コントロール回路に入力され、前記コントロール回路からのラッチ信号が前記レジスタに入力されて前記Ａ／Ｄ変換データが前記レジスタにラッチされる方法であり、また、本発明によるデータ処理装置は、入力信号をＡ／Ｄ変換したＡ／Ｄ変換データをレジスタに入力して得たレジスタデータを用いて演算部でデータを読み取るようにしたデータ処理装置において、前記レジスタデータを予め設定した基準データと比較するためのコンパレータを有し、前記入力信号の中、前記基準データを越えたレベルの信号又は値があった場合に前記コンパレータから検出信号が前記演算部に入力され、前記入力信号のモニタが前記演算部にて行われるようにした構成であり、また、前記レジスタと演算部との間にはバッファが接続され、前記レジスタデータは前記バッファに入力され、前記演算部からの出力制御信号が前記バッファに入力されることにより、前記バッファからデータが前記演算部に入力されるようにした構成であり、また、前記Ａ／Ｄコンバータにはコントロール回路が接続され、前記Ａ／Ｄコンバータに入力された前記入力信号は、前記コントロール回路からの変換開始信号によりＡ／Ｄ変換され、前記Ａ／Ｄ変換が終了すると前記Ａ／Ｄコンバータからの変換完了信号が前記コントロール回路に入力され、前記コントロール回路からのラッチ信号が前記レジスタに入力されて前記Ａ／Ｄ変換データが前記レジスタにラッチされるようにした構成である。
【００１０】
【発明の実施の形態】
以下、図面と共に本発明によるデータ処理方法及び装置の好適な実施の形態について説明する。尚、従来例と同一又は同等部分については同一符号を用いて説明する。また、図２の従来例と同一部分には同一符号を付しその説明は省略すると共に、図２とは異なる部分についてのみ説明する。
【００１１】
前記レジスタ３からのレジスタデータ１０は、バッファ２０及びコンパレータ２１に入力され、このコンパレータ２１には基準データ２２が入力されている。
前記バッファ２０から読み出され前記レジスタデータ１０に対応したデータ２３が、出力制御信号９のバッファ２０への入力によって演算部５に入力されるように構成されている。
【００１２】
次に、動作について述べる。前述の構成において、前記基準データ２２を、例えば、前記入力信号２の異常を監視したい場合、入力信号２の最大値に設定し、最大値を越えた入力信号２の信号又は値があった場合にコンパレータ２１から検出信号２４が演算部５に入力される。
【００１３】
従って、前記レジスタデータ１０を常時基準データ２２と比較し、前記入力信号２の中、前記基準データ２２を越えたレベルの信号又は値があった場合に検出信号２４として演算部５に入力されてデータ処理される。
【００１４】
また、前記レジスタデータ１０は、バッファ２０を介してデータ２３として演算部５へ入力されるが、この演算部５は出力制御信号９をバッファ２０に与えることにより、この出力制御信号９の内容に応じてバッファ２０からデータ２３を取り込むことができる。
【００１５】
【発明の効果】
本発明によるデータの処理方法及び装置は、以上のように構成されているため、次のような効果を得ることができる。
すなわち、レジスタデータを常時基準データと比較し、この基準データを越えた異常データがあると検出信号として演算部に入力することができ、従来は読み込みが不可能であった入力信号の中のレベルが極端に異なる等の異常な値を読み取る（モニタする）ことができる。
また、コンパレータをマルチチャンネルとすることにより、入力信号中の複数の値（例えば、複数の異なる電圧値）に対するモニタを行うことができる。
【図面の簡単な説明】
【図１】本発明によるデータ処理方法及び装置を示すブロック図である。
【図２】従来のデータ処理方法及び装置を示すブロック図である。
【符号の説明】
１ Ａ／Ｄコンバータ
１ａ Ａ／Ｄ変換データ
２ 入力信号
３ レジスタ
４ コントロール回路
５ 演算部
６ 変換開始信号
７ 変換完了信号
８ ラッチ信号
９ 出力制御信号
１０ レジスタデータ
２０ バッファ
２１ コンパレータ
２２ 基準データ
２３ データ
２４ 検出信号
【発明の属する技術分野】
本発明は、データ処理方法及び装置に関し、特に、レジスタデータを基準データと比較し、この基準データ以外の入力信号の値を検出（モニタ）するための新規な改良に関する。
【０００２】
【従来の技術】
従来、用いられていたこの種のデータ処理方法及び装置としては、例えば、社内で製作していた装置として、図２に示される構成を開示することができる。尚、社内製作のため、特許文献等は開示していない。
【０００３】
図２において、符号１で示されるものは入力信号２が入力されるＡ／Ｄコンバータであり、このＡ／Ｄコンバータ１からのＡ／Ｄ変換データ１ａはレジスタ３に入力され、前記Ａ／Ｄコンバータ１にはコントロール回路４が接続されている。
【０００４】
前記レジスタ３には、ＣＰＵ等からなる演算部５が接続され、レジスタ３からのレジスタデータ１０が演算部５へ入力されてデータ処理されるように構成されている。
【０００５】
次に、動作について説明する。まず、前述の構成において、コントロール回路４から変換開始信号６がＡ／Ｄコンバータ１に入力されることにより、入力信号２のＡ／Ｄ変換が開始される。
その後、Ａ／Ｄ変換が完了すると、Ａ／Ｄコンバータ１から変換完了信号７がコントロール回路４に入力され、コントロール回路４からのラッチ信号８によってＡ／Ｄ変換データ１ａがレジスタ３に入力されてラッチされる。
すなわち、前記Ａ／Ｄコンバータ１は、入力信号２を変換開始から終了まで所定の時間が必要なため、演算部５の処理時間に影響を与えることがある。
【０００６】
この影響を避けるため、Ａ／Ｄコンバータ１に一定周期で変換を行わせ、Ａ／Ｄ変換データ１ａはレジスタ３に一度ラッチしておき、演算部５が出力制御信号９をレジスタ３に入力することにより、レジスタデータ１０がレジスタ３から演算部５に入力されてデータ処理が行われる。
【０００７】
【発明が解決しようとする課題】
従来のデータ処理方法及び装置は、以上のように構成されていたため、次のような課題が存在していた。
すなわち、入力信号のＡ／Ｄ変換は、Ａ／Ｄコンバータの最大更新周期でレジスタのデータを更新することができるが、ＣＰＵ等でデータを読み込む場合、読み込み周期によっては更新されるデータを読み込めない場合があった。
【０００８】
本発明は、以上のような課題を解決するためになされたもので、特に、レジスタデータを基準データと比較し、この基準データ以外の入力信号の値を検出（モニタ）することにより、入力信号の異常を監視することができるようにしたデータ処理方法及び装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
本発明によるデータ処理方法は、入力信号をＡ／Ｄ変換したＡ／Ｄ変換データをレジスタに入力して得たレジスタデータを用いて演算部でデータを読み取るようにしたデータ処理方法において、前記レジスタデータを予め設定した基準データとコンパレータで比較し、前記入力信号の中、前記基準データを越えたレベルの信号又は値があった場合に検出信号として前記演算部に入力し、前記入力信号のモニタを前記演算部にて行う方法であり、また、前記レジスタデータは、バッファを介してデータとして前記演算部へ入力されると共に、前記演算部は前記バッファに対して出力制御信号を与えることにより、前記バッファからの前記データの任意の取得を行う方法であり、また、前記Ａ／Ｄコンバータに入力された前記入力信号は、コントロール回路からの変換開始信号によりＡ／Ｄ変換され、前記Ａ／Ｄ変換が終了すると変換完了信号が前記コントロール回路に入力され、前記コントロール回路からのラッチ信号が前記レジスタに入力されて前記Ａ／Ｄ変換データが前記レジスタにラッチされる方法であり、また、本発明によるデータ処理装置は、入力信号をＡ／Ｄ変換したＡ／Ｄ変換データをレジスタに入力して得たレジスタデータを用いて演算部でデータを読み取るようにしたデータ処理装置において、前記レジスタデータを予め設定した基準データと比較するためのコンパレータを有し、前記入力信号の中、前記基準データを越えたレベルの信号又は値があった場合に前記コンパレータから検出信号が前記演算部に入力され、前記入力信号のモニタが前記演算部にて行われるようにした構成であり、また、前記レジスタと演算部との間にはバッファが接続され、前記レジスタデータは前記バッファに入力され、前記演算部からの出力制御信号が前記バッファに入力されることにより、前記バッファからデータが前記演算部に入力されるようにした構成であり、また、前記Ａ／Ｄコンバータにはコントロール回路が接続され、前記Ａ／Ｄコンバータに入力された前記入力信号は、前記コントロール回路からの変換開始信号によりＡ／Ｄ変換され、前記Ａ／Ｄ変換が終了すると前記Ａ／Ｄコンバータからの変換完了信号が前記コントロール回路に入力され、前記コントロール回路からのラッチ信号が前記レジスタに入力されて前記Ａ／Ｄ変換データが前記レジスタにラッチされるようにした構成である。
【００１０】
【発明の実施の形態】
以下、図面と共に本発明によるデータ処理方法及び装置の好適な実施の形態について説明する。尚、従来例と同一又は同等部分については同一符号を用いて説明する。また、図２の従来例と同一部分には同一符号を付しその説明は省略すると共に、図２とは異なる部分についてのみ説明する。
【００１１】
前記レジスタ３からのレジスタデータ１０は、バッファ２０及びコンパレータ２１に入力され、このコンパレータ２１には基準データ２２が入力されている。
前記バッファ２０から読み出され前記レジスタデータ１０に対応したデータ２３が、出力制御信号９のバッファ２０への入力によって演算部５に入力されるように構成されている。
【００１２】
次に、動作について述べる。前述の構成において、前記基準データ２２を、例えば、前記入力信号２の異常を監視したい場合、入力信号２の最大値に設定し、最大値を越えた入力信号２の信号又は値があった場合にコンパレータ２１から検出信号２４が演算部５に入力される。
【００１３】
従って、前記レジスタデータ１０を常時基準データ２２と比較し、前記入力信号２の中、前記基準データ２２を越えたレベルの信号又は値があった場合に検出信号２４として演算部５に入力されてデータ処理される。
【００１４】
また、前記レジスタデータ１０は、バッファ２０を介してデータ２３として演算部５へ入力されるが、この演算部５は出力制御信号９をバッファ２０に与えることにより、この出力制御信号９の内容に応じてバッファ２０からデータ２３を取り込むことができる。
【００１５】
【発明の効果】
本発明によるデータの処理方法及び装置は、以上のように構成されているため、次のような効果を得ることができる。
すなわち、レジスタデータを常時基準データと比較し、この基準データを越えた異常データがあると検出信号として演算部に入力することができ、従来は読み込みが不可能であった入力信号の中のレベルが極端に異なる等の異常な値を読み取る（モニタする）ことができる。
また、コンパレータをマルチチャンネルとすることにより、入力信号中の複数の値（例えば、複数の異なる電圧値）に対するモニタを行うことができる。
【図面の簡単な説明】
【図１】本発明によるデータ処理方法及び装置を示すブロック図である。
【図２】従来のデータ処理方法及び装置を示すブロック図である。
【符号の説明】
１ Ａ／Ｄコンバータ
１ａ Ａ／Ｄ変換データ
２ 入力信号
３ レジスタ
４ コントロール回路
５ 演算部
６ 変換開始信号
７ 変換完了信号
８ ラッチ信号
９ 出力制御信号
１０ レジスタデータ
２０ バッファ
２１ コンパレータ
２２ 基準データ
２３ データ
２４ 検出信号
Claims (6)
- 入力信号(2)をＡ／Ｄ変換したＡ／Ｄ変換データ(1a)をレジスタ(3)に入力して得たレジスタデータ(10)を用いて演算部(5)でデータ(23)を読み取るようにしたデータ処理方法において、
前記レジスタデータ(10)を予め設定した基準データ(22)とコンパレータ(21)で比較し、前記入力信号(2)の中、前記基準データ(22)を越えたレベルの信号又は値があった場合に検出信号(24)として前記演算部(5)に入力し、前記入力信号(2)のモニタを前記演算部(5)にて行うことを特徴とするデータ処理方法。 - 前記レジスタデータ(10)は、バッファ(20)を介してデータ(23)として前記演算部(5)へ入力されると共に、前記演算部(5)は前記バッファ(20)に対して出力制御信号(9)を与えることにより、前記バッファ(20)からの前記データ(23)の任意の取得を行うことを特徴とする請求項１記載のデータ処理方法。
- 前記Ａ／Ｄコンバータ(1)に入力された前記入力信号(2)は、コントロール回路(4)からの変換開始信号(6)によりＡ／Ｄ変換され、前記Ａ／Ｄ変換が終了すると変換完了信号(7)が前記コントロール回路(4)に入力され、前記コントロール回路(4)からのラッチ信号(8)が前記レジスタ(3)に入力されて前記Ａ／Ｄ変換データ(1a)が前記レジスタ(3)にラッチされることを特徴とする請求項１又は２記載のデータ処理方法。
- 入力信号(2)をＡ／Ｄ変換したＡ／Ｄ変換データ(1a)をレジスタ(3)に入力して得たレジスタデータ(10)を用いて演算部(5)でデータ(23)を読み取るようにしたデータ処理装置において、
前記レジスタデータ(10)を予め設定した基準データ(22)と比較するためのコンパレータ(21)を有し、前記入力信号(2)の中、前記基準データ(22)を越えたレベルの信号又は値があった場合に前記コンパレータ(21)から検出信号(24)が前記演算部(5)に入力され、前記入力信号(2)のモニタが前記演算部(5)にて行われるように構成したことを特徴とするデータ処理装置。 - 前記レジスタ(3)と演算部(5)との間にはバッファ(20)が接続され、前記レジスタデータ(10)は前記バッファ(20)に入力され、前記演算部(5)からの出力制御信号(9)が前記バッファ(20)に入力されることにより、前記バッファ(20)からデータ(23)が前記演算部(5)に入力されるように構成したことを特徴とする請求項４記載のデータ処理装置。
- 前記Ａ／Ｄコンバータ(1)にはコントロール回路(4)が接続され、前記Ａ／Ｄコンバータ(1)に入力された前記入力信号(2)は、前記コントロール回路(4)からの変換開始信号(6)によりＡ／Ｄ変換され、前記Ａ／Ｄ変換が終了すると前記Ａ／Ｄコンバータ(1)からの変換完了信号(7)が前記コントロール回路(4)に入力され、前記コントロール回路(4)からのラッチ信号(8)が前記レジスタ(3)に入力されて前記Ａ／Ｄ変換データ(1a)が前記レジスタ(3)にラッチされるように構成したことを特徴とする請求項４又は５記載のデータ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003205346A JP4206309B2 (ja) | 2003-08-01 | 2003-08-01 | データ処理方法及び装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003205346A JP4206309B2 (ja) | 2003-08-01 | 2003-08-01 | データ処理方法及び装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005057318A JP2005057318A (ja) | 2005-03-03 |
| JP4206309B2 true JP4206309B2 (ja) | 2009-01-07 |
Family
ID=34362670
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003205346A Expired - Fee Related JP4206309B2 (ja) | 2003-08-01 | 2003-08-01 | データ処理方法及び装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4206309B2 (ja) |
-
2003
- 2003-08-01 JP JP2003205346A patent/JP4206309B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005057318A (ja) | 2005-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2021082658A1 (zh) | 异常检测方法、异常保护方法、数据检测器及 dac 系统 | |
| JPH0228830A (ja) | 整数除算回路 | |
| JP4206309B2 (ja) | データ処理方法及び装置 | |
| JP6345346B2 (ja) | 分析装置及び分析方法及び分析プログラム | |
| US7209868B2 (en) | Signal monitoring system and method | |
| JP4206310B2 (ja) | データ処理方法及び装置 | |
| JPH0371329A (ja) | 算術論理演算処理装置の演算制御回路 | |
| JP5512053B1 (ja) | ノイズ判定装置 | |
| JPH05313949A (ja) | システム総合試験装置 | |
| JP2008191024A (ja) | 波形測定装置 | |
| JP2002368613A (ja) | Ａ／ｄ変換装置 | |
| JPH103404A (ja) | ハードウェアのデータ採取方法および装置 | |
| JP6846160B2 (ja) | 信号解析装置 | |
| JP2001306346A (ja) | 演算処理装置 | |
| JP2013183266A (ja) | Ａ／ｄ変換器の故障診断方法及びａ／ｄ変換器を備えたマイコン | |
| JP2009086862A (ja) | プログラマブルコントローラに内蔵するｃｐｕの動作クロックおよびバス信号の処理方法 | |
| JPS5821516A (ja) | 温度ストレスモニタ装置 | |
| CN117740167A (zh) | 一种温度显示方法、装置、计算机设备及存储介质 | |
| JP2003298420A (ja) | 半導体集積回路 | |
| JP2005025680A (ja) | Ｂｃｄ信号のコントローラ取り込み方法および装置 | |
| JP2004354127A (ja) | トリガ回路 | |
| JP2008161408A (ja) | マルチトリガ処理装置 | |
| JP2013042351A (ja) | Ａ／ｄ変換器内蔵半導体集積回路及びａ／ｄ変換方法 | |
| JPS61262839A (ja) | 遠方監視制御装置の印字装置 | |
| JP2002215601A (ja) | マイクロコンピュータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060725 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080925 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081007 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081020 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111024 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121024 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121024 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121024 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131024 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |