JP4200000B2 - リフローはんだ付け方法およびはんだ付け装置 - Google Patents

リフローはんだ付け方法およびはんだ付け装置 Download PDF

Info

Publication number
JP4200000B2
JP4200000B2 JP2002377710A JP2002377710A JP4200000B2 JP 4200000 B2 JP4200000 B2 JP 4200000B2 JP 2002377710 A JP2002377710 A JP 2002377710A JP 2002377710 A JP2002377710 A JP 2002377710A JP 4200000 B2 JP4200000 B2 JP 4200000B2
Authority
JP
Japan
Prior art keywords
circuit board
heating
unit
temperature
heat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002377710A
Other languages
English (en)
Other versions
JP2004207645A (ja
Inventor
昌弘 谷口
浩昭 大西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2002377710A priority Critical patent/JP4200000B2/ja
Publication of JP2004207645A publication Critical patent/JP2004207645A/ja
Application granted granted Critical
Publication of JP4200000B2 publication Critical patent/JP4200000B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、プリント回路基板に電子部品をはんだ付けするためのリフローはんだ付け方法およびはんだ付け装置に関するものである。
【0002】
【従来の技術】
従来、プリント回路基板に電子部品をはんだ付けするためのリフローはんだ付け方法としては、熱風や赤外線を熱源とし、プリント回路基板を予熱からリフロー本加熱にかけて全体に均一加熱する方法や、予熱の代わりに室温で真空乾燥処理した後、リフロー本加熱で回路基板全体を均一加熱する方法がある。
【0003】
図3は、室温で真空乾燥処理した後、リフロー本加熱で基板全体を均一加熱する従来の方法である(特許文献1参照)。図3において、はんだ付け装置は、プリント回路基板100、基板搬送部101、真空乾燥部102、真空ポンプ部103、リフロー加熱炉体部104、冷却部105から構成されている。
【0004】
このような構成において、真空乾燥部102内にプリント回路基板100全体を搬入した状態で密閉された容器内の空気が真空ポンプ部103で吸引され、真空状態に保持される。この間、室温状態で基板100上のクリームはんだは、均一に乾燥する。乾燥処理後、真空を破壊し、プリント回路基板100が取り出され、同プリント回路基板100は、リフロー加熱炉体部104に搬入される。前記リフロー加熱炉体部104では、プリント回路基板100全体をはんだ溶融温度以上まで均一に加熱し、図3(b)におけるAに示す温度プロファイル工程を経て、プリント回路基板100に電子部品がリフローはんだ付けされる。
【0005】
【特許文献1】
特開平3−207573号公報
【0006】
【発明が解決しようとする課題】
しかしながら、上記従来のリフローはんだ付け方法では、以下に示す問題を有している。
【0007】
まず、第1に、真空乾燥処理時間に60秒以上、リフロー加熱時間に60秒以上かけて処理するため、生産性が悪いという問題を有している。
【0008】
第2に、リフロー加熱部では、回路基板全体を均一に加熱するため、加熱温度に制約を受ける部品、例えば、CCDイメージセンサ、カメラモジュール、水晶発振子、光実装部品等の耐熱温度がはんだ融点温度以下である弱耐熱部品を同時に一括リフロー実装出来ないという問題を有している。
【0009】
第3に、真空乾燥工程とリフロー加熱工程を短時間で処理しようとすると、乾燥が不十分な状態で終了するため、クリームはんだ中に残留した溶剤、水分、気泡がリフロー加熱時の急激な加熱昇温によって突沸してしまい、はんだボールやチップ立ち等のはんだ付け不良が発生するという問題を有している。
【0010】
そこで本発明は、上記問題点に鑑み、クリームはんだ上に電子部品を搭載したプリント回路基板を、先ず事前に加熱真空処理でクリームはんだ中に残留した溶剤、水分、気泡を十分乾燥・脱泡することで、短時間にリフロー加熱接合処理する場合の急激な昇温に対しても、クリームはんだ中の溶剤、水分、気泡の突沸が抑制できる。このように、はんだボールやチップ立ちの発生原因を抑止、高品質を維持したまま、短時間でリフローはんだ付けが可能な、高生産性を実現できるはんだ付け方法および装置を提供するものである。更に、短時間で局所リフロー加熱接合処理を行うことにより、温度の制約を受ける部品の弱耐熱箇所を保護しつつ、リフローはんだ付けが出来るはんだ付け方法および装置を提供するものである。
【0011】
【課題を解決するための手段】
上記課題を解決するために、本発明リフローはんだ付け方法は、電子部品を構成する一部分のパーツの耐熱温度がはんだ融点より低い部品で形成される弱耐熱部品が搭載された回路基板のリフローはんだ付け方法において、前記回路基板に対して、前記弱耐熱部品の耐熱温度以下の温度で加熱しつつ、密閉状態でクリームはんだ中に含まれる気泡、溶剤成分、水分等を脱泡、乾燥する真空乾燥工程と、前記回路基板のはんだ付け部を部分的に、短時間、はんだ融点温度以上に加熱する加熱工程とを有することを特徴とする。
【0012】
また、本発明リフローはんだ付け装置は、電子部品を構成する一部分のパーツの耐熱温度がはんだ融点より低い部品で形成される弱耐熱部品が搭載された回路基板を閉空間に閉じ込め、真空雰囲気で、かつ回路基板内の温度制限を受ける弱耐熱部品の耐熱温度以下の温度で加熱しつつ、回路基板のクリームはんだ中に含まれる気泡、溶剤成分、水分等を脱泡、乾燥する真空乾燥部と、前記真空乾燥した回路基板のはんだ付け部を部分的に、クリームはんだの融点温度以上の温度で、短時間、加熱する加熱部と、前記回路基板を前記真空乾燥部に搬送する第1基板搬送部と、前記回路基板を前記真空乾燥部から前記加熱部に搬送する第2基板搬送部とを有することを特徴とする。
【0013】
本発明のリフローはんだ付け方法およびはんだ付け装置によれば、加熱状態で真空乾燥処理を行うことで、クリームはんだに含まれる溶剤、水分の飽和蒸気圧が高まり、乾燥が促進されて数十秒で必要な乾燥が完了する。また、乾燥工程では、一定の真空度を一定時間維持するので、クリームはんだが十分乾燥すると共に、ペーストに含まれる気泡も十分脱泡処理出来る。これにより、クリームはんだ中に残留した溶剤、水分、気泡がリフロー加熱時の急激な加熱昇温によって、突沸することに起因するはんだボールやチップ立ち等のはんだ付け不良の発生という問題を起すこと無く、十数秒以下という短時間で急激にリフロー加熱することができる。従って、真空乾燥工程もリフロー加熱工程も短時間で処理することが出来、高い生産性が実現できる。
【0014】
更に、リフロー加熱部では、部品はんだ付け部を、部分的に急激に加熱することが出来るので、加熱温度に制約を受ける部品、例えば、CCDイメージセンサ、カメラモジュール、水晶発振子、光実装部品等の耐熱温度がはんだ融点温度以下である弱耐熱部品の弱耐熱部分を制約温度以下に抑えた状態でプリント回路基板内のはんだ付け部を同時にリフローはんだ付け可能にすることが出来る。
【0015】
【発明の実施の形態】
以下、本発明の代表的な一実施形態について説明する。
【0016】
(実施の形態1)
図1において、1は、プリント配線回路基板(以下、回路基板という。)、2は、回路基板1を搬送する第1基板搬送部、3は、回路基板1を加熱真空乾燥部4に搬送する第2基板搬送部、5は、回路基板1を局所リフロー加熱部6に搬送する第3基板搬送部、7は、局所リフロー加熱部6で加熱された回路基板1を冷却する冷却部である。前記加熱真空乾燥部4は、入口シャッター4a、出口シャッター4b、位置決めストッパー4c、真空回路部4d、真空吸引部4e、真空破壊部4f、赤外線ヒーター4gから構成されている。前記局所リフロー加熱部6は、レーザー発振部6a、ミラー部6bから構成されている。
【0017】
以上の様に構成されたリフローはんだ付け装置について、図1により説明する。電子部品を構成する一部分のパーツの耐熱温度がはんだ融点より低い部品で形成される弱耐熱部品を実装した回路基板1が、第1基板搬送部2に待機している。加熱真空乾燥部4の入口シャッター4aが基板搬入口を開けると、第1搬送部2に待機していた回路基板1が第2基板搬送部3に送られ、位置決めストッパー4cに回路基板1が到達すると、入口シャッター4aと出口シャッター4bが閉じ、加熱真空乾燥部4を密閉状態にする。密閉されたことを真空回路部4dが察知し、加熱真空乾燥部4内の空気を真空吸引部4eから吸い出す。この間赤外線ヒーター4gによって回路基板1が加熱される。所定の真空度到達と必要処理時間が経過したことを真空回路部4dで検出し、真空破壊部4fから加熱真空乾燥部4内に空気あるいは不活性ガスを注入して真空を破壊する。略大気圧にまで戻ったことを真空回路部4dで検出した後、出口シャッター4bが開き、回路基板1が、加熱真空乾燥部4から搬出され、第3基板搬送部5に受け渡される。回路基板1は、第3基板搬送部5により、局所リフロー加熱部6内の所定の位置に停止する。そして停止した回路基板1上の所定のはんだ付け位置をめがけて、レーザー発振部6aの発振器から所定時間、レーザー発振され、ミラー部6bによって所定の位置に照射される。
【0018】
例えば半導体レーザーを用いる場合、はんだ付け箇所1箇所に対し4Wのエネルギーを60ms照射し、はんだを溶融させれば、10秒間で166箇所のはんだ付け部を局所リフロー加熱できることになる。
【0019】
上記の様に、本実施の形態によれば、電子部品を構成する一部分のパーツの耐熱温度がはんだ融点より低い部品で形成される弱耐熱部品を実装した回路基板1を、先ずパーツの耐熱温度以下まで赤外線ヒーター4gで加熱しつつ、真空処理をすることで、クリームはんだに含まれる溶剤や水分の飽和蒸気圧が高くなり、より短時間に乾燥することになる。
【0020】
また、クリームはんだ中に含まれる気体も脱泡が促進される。こうして短時間の間にクリームはんだの十分な乾燥処理が終了できるので、レーザーによる局所リフロー加熱処理をした場合の急激な昇温に対しても、クリームはんだ中の溶剤、水分、気泡の突沸が防止でき、はんだボール、チップ立ちの発生を抑止し、高品質を維持したまま、数十秒という短時間で回路基板のリフローはんだ付けを終了することが可能となる。また、非常に短時間に局所加熱することで、弱耐熱部品の耐熱温度を守りつつ、リフローはんだ付けすることが可能となる。
【0021】
(実施の形態2)
上記実施の形態1では、局所リフロー加熱部にレーザーを加熱媒体とした構成を示したが、加熱媒体に光ビームを用いてもかまわない。図2にその一例を示す。なお、実施の形態1と同一の機能のものについては、同一の符号を用いて説明する。
【0022】
図2において、1は、回路基板、2は、第1基板搬送部、3は、第2基板搬送部、5は、第3基板搬送部、4は、加熱真空乾燥部、6は、局所リフロー加熱部、7は、冷却部である。前記加熱真空乾燥部4は、入口シャッター4a、出口シャッター4b、位置決めストッパー4c、真空回路部4d、真空吸引部4e、真空破壊部4f、赤外線ヒーター4gから構成されている。局所リフロー加熱部6は、光ビーム照射部6cから構成されている。
【0023】
以上の様に構成されたリフローはんだ付け装置について、図2により説明する。電子部品を構成する一部分のパーツの耐熱温度がはんだ融点より低い部品で形成される弱耐熱部品を実装した回路基板1が、第1基板搬送部2に待機している。加熱真空乾燥部4の入口シャッター4aが基板搬入口を開けると、第1搬送部2に待機していた回路基板1が第2基板搬送部3に送られ、位置決めストッパー4cに回路基板1が到達すると、入口シャッター4aと出口シャッター4bが閉じ、加熱真空乾燥部4を密閉状態にする。密閉されたことを真空回路部4dが察知し、加熱真空乾燥部4内の空気を真空吸引部4eから吸い出す。この間赤外線ヒーター4gによって回路基板1が加熱される。所定の真空度到達と必要処理時間が経過したことを真空回路部4dで検出し、真空破壊部4fから加熱真空乾燥部4内に空気あるいは不活性ガスを注入して真空を破壊する。略大気圧にまで戻ったことを真空回路部4dで検出した後、出口シャッター4bが開き、回路基板1が、加熱真空乾燥部4から搬出され、第3基板搬送部5に受け渡される。回路基板1は、第3基板搬送部5により局所リフロー加熱部6内の所定の位置に停止する。そして停止した回路基板1上の所定のはんだ付け位置をめがけて、光ビーム照射部6cから所定の時間、所定の位置に照射される。
【0024】
例えば、キセノンランプの集光による光ビームを用いる場合、直径略20mmのエリヤに存在するはんだ付け箇所をまとめて一括に局所照射し、はんだを溶融させれば、約10秒間ではんだ付け部を局所リフロー加熱できることになる。この照射エリア内に昇温させたくない部品が存在する時は、光ビームの直進性により照射エリア内であっても光を遮るマスクをかけることで部分的に温度上昇を抑えることが出来る。
【0025】
上記の様に、本実施の形態によれば、電子部品を構成する一部分のパーツの耐熱温度がはんだ融点より低い部品で形成される弱耐熱部品を実装した回路基板1を、先ずパーツの耐熱温度以下まで赤外線ヒーター4gで加熱しつつ、真空処理をすることで、クリームはんだに含まれる溶剤や水分の飽和蒸気圧が高くなり、より短時間に乾燥することになる。また、クリームはんだ中に含まれる気体も脱泡が促進される。こうして短時間の間にクリームはんだの十分な乾燥処理が終了できるので、光ビームで局所リフロー加熱処理した場合の急激な昇温に対しても、クリームはんだ中の溶剤、水分、気泡の突沸が防止でき、はんだボール、チップ立ちの発生を抑止し、高品質を維持したまま、数十秒という短時間で回路基板のリフローはんだ付けを終了することが可能となる。また、非常に短時間に局所加熱することで、弱耐熱部品の耐熱温度を守りつつ、リフローはんだ付けすることが可能となる。
【0026】
なお、上記実施の形態では、局所リフロー加熱部にレーザーや光ビームを加熱媒体として用いる構成を示したが、加熱媒体にノズルからの熱風を用いても同様の効果を発揮する。
【0027】
【発明の効果】
以上の様に、本発明のリフローはんだ付け方法およびはんだ付け装置によれば、クリームはんだ上に電子部品を搭載したプリント回路基板を、まず温度制約を受ける弱耐熱部品の耐熱温度以下で加熱真空処理し、乾燥・脱泡することで、はんだ融点温度以上で、短時間、加熱接合処理する場合の急激な昇温に対しても、クリームはんだ内の溶剤、水分の突沸を防止でき、はんだボール、チップ立ちの発生が抑止できる。更に、高品質を維持したまま、部分的、短時間でのリフローはんだ付けが可能となることで、弱耐熱部品への熱影響を極力少なくできると共に、生産性も向上する。
【図面の簡単な説明】
【図1】 本発明の第一の実施形態におけるリフローはんだ付け装置の概要説明図で、(a)は、その構成の上面説明図、(b)は、その構成の側面説明図、(c)は、同装置の温度プロファイル説明図である。
【図2】 本発明の第二の実施形態におけるリフローはんだ付け装置の概要説明図で、(a)は、その構成の上面説明図、(b)は、その構成の側面説明図、(c)は、同装置の温度プロファイル説明図である。
【図3】 従来のリフローはんだ付け装置の概要説明図で、(a)は、その構成の説明図、(b)は、同装置の温度プロファイル説明図である。
【符号の説明】
1 回路基板
2 第1基板搬送部
3 第2基板搬送部
4 真空乾燥部(加熱真空乾燥部)
4g 赤外線ヒーター
6 加熱部(局所リフロー加熱部)
6c 光ビーム照射部

Claims (5)

  1. 電子部品を構成する一部分のパーツの耐熱温度がはんだ融点より低い部品で形成される弱耐熱部品が搭載された回路基板のリフローはんだ付け方法において、前記回路基板に対して、前記弱耐熱部品の耐熱温度以下の温度で加熱しつつ、密閉状態でクリームはんだ中に含まれる気泡、溶剤成分、水分等を脱泡、乾燥する真空乾燥工程と、前記回路基板のはんだ付け部を部分的に、短時間、はんだ融点温度以上に加熱する加熱工程とを有することを特徴とするリフローはんだ付け方法。
  2. 電子部品を構成する一部分のパーツの耐熱温度がはんだ融点より低い部品で形成される弱耐熱部品が搭載された回路基板を閉空間に閉じ込め、真空雰囲気で、かつ回路基板内の温度制限を受ける弱耐熱部品の耐熱温度以下の温度で加熱しつつ、回路基板のクリームはんだ中に含まれる気泡、溶剤成分、水分等を脱泡、乾燥する真空乾燥部と、前記真空乾燥した回路基板のはんだ付け部を部分的に、クリームはんだの融点温度以上の温度で、短時間、加熱する加熱部と、前記回路基板を前記真空乾燥部に搬送する第1基板搬送部と、前記回路基板を前記真空乾燥部から前記加熱部に搬送する第2基板搬送部とを有することを特徴とするリフローはんだ付け装置。
  3. 前記真空乾燥部における加熱は、前記回路基板の上方または下方、または上下両方に赤外線ヒーターを配置して行うことを特徴とする請求項2に記載のリフローはんだ付け装置。
  4. 前記加熱部の熱源として、レーザーもしくはランプの光を集光させてなる光ビームを用いることを特徴とする請求項2に記載のリフローはんだ付け装置。
  5. 前記加熱部の熱源として、ノズルからの熱風による局所加熱を用いることを特徴とする請求項2に記載のリフローはんだ付け装置。
JP2002377710A 2002-12-26 2002-12-26 リフローはんだ付け方法およびはんだ付け装置 Expired - Fee Related JP4200000B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002377710A JP4200000B2 (ja) 2002-12-26 2002-12-26 リフローはんだ付け方法およびはんだ付け装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002377710A JP4200000B2 (ja) 2002-12-26 2002-12-26 リフローはんだ付け方法およびはんだ付け装置

Publications (2)

Publication Number Publication Date
JP2004207645A JP2004207645A (ja) 2004-07-22
JP4200000B2 true JP4200000B2 (ja) 2008-12-24

Family

ID=32814803

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002377710A Expired - Fee Related JP4200000B2 (ja) 2002-12-26 2002-12-26 リフローはんだ付け方法およびはんだ付け装置

Country Status (1)

Country Link
JP (1) JP4200000B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5868614B2 (ja) * 2011-05-30 2016-02-24 有限会社ヨコタテクニカ 半田付け装置
KR20180076544A (ko) * 2016-12-28 2018-07-06 크루셜머신즈 주식회사 레이저 리플로우 방법
WO2021251985A1 (en) 2020-06-12 2021-12-16 Ncc Nano, Llc Method for connecting surface-mount electronic components to a circuit board
DE102022109905A1 (de) 2021-04-26 2022-10-27 Pac Tech - Packaging Technologies Gmbh Verfahren und Vorrichtung zum Löten eines elektronischen Bauteils an eine Schaltkreisplatine, Computerprogrammprodukt und computerlesbares Medium
CN115255538A (zh) * 2021-04-30 2022-11-01 特豪科技股份有限公司 真空式回焊方法及装置

Also Published As

Publication number Publication date
JP2004207645A (ja) 2004-07-22

Similar Documents

Publication Publication Date Title
WO2010018680A1 (ja) 光ビームを用いた表面実装機
US8302843B2 (en) Process for producing semiconductor device and apparatus therefor
EP1148968B1 (en) Method and apparatus for removal of mold flash
KR20090005488A (ko) 리플로우 장치 및 방법
US20070170227A1 (en) Soldering method
JP4200000B2 (ja) リフローはんだ付け方法およびはんだ付け装置
JP3735069B2 (ja) はんだ付けされた電子部品の取り外し方法及びその装置
JP3043435B2 (ja) リフロー半田付け装置およびリフロー半田付け方法
JPH10200251A (ja) 回路モジュールの製造方法
JPH09246712A (ja) リフロー半田付け方法とその装置
KR101144487B1 (ko) 솔더 볼 제거 장치
JPH05245624A (ja) ハンダリフロー装置及びハンダリフロー方法
JP4233905B2 (ja) 部品装着装置
JP3294460B2 (ja) 回路基板の製造方法
JP2001320163A (ja) リフロー装置およびその基板加熱方法
JP2002204060A (ja) はんだ付け方法およびフローはんだ付け装置
JPH10190210A (ja) 回路モジュールの製造方法
JP2004249301A (ja) 半田付け方法と半田付け装置
JP2001068847A (ja) 電子部品の実装方法及び電子部品の実装装置
JPH09307221A (ja) フローハンダ装置及び実装基板のハンダ付け方法
US20240408687A1 (en) Solder soldering method using laser
JP2786146B2 (ja) はんだ付け方法および装置
JPH0797701B2 (ja) リフロー半田付け方法
JP2001223464A (ja) 半田付け方法
JPH03109797A (ja) 両面実装基板のリフロー方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051129

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080522

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080610

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080731

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080909

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081006

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111010

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees