JP4198462B2 - 電流検出を伴う出力ドライバ回路 - Google Patents

Description

【０００１】
【発明の実施の形態】
本発明は、エレクトロニクス分野に関し、特に、デバイス間の相互接続を、Ｉ^２Ｃインターフェースを用いて容易にするデバイスに関する。
【０００２】
集積回路間（Ｉｎｔｅｒ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ；Ｉ^２Ｃ）バスは、フィリップス株式会社により開発された業界標準バスインターフェースであり、それにより、集積回路は、単純双方向２線式バスを介して、直接相互に通信することができる。Ｉ^２Ｃをベースとしたシステムにおけるインターフェースデバイスは、それらを二つのバスラインに、すなわち、データ通信用のシリアルデータライン（ＳＤＡ）とデバイス間データ通信のコントロール及び同期用のシリアルクロックライン（ＳＣＬ）とに、直接接続することにより得られる。
【０００３】
図１は、１チャネル（ＳＤＡまたはＳＣＬ）を有するＩ^２Ｃリピータ１の構成図を示す。一般的なＩ^２Ｃバスでは、図１のものと等しい他の回路が、他方のチャネル（場合によってＳＣＬまたはＳＤＡ）に対して用いられる。リピータ１は、二つのＩ^２Ｃバスセグメント、すなわち、セグメントＡとＢの分割を、電気的に二つのセグメントを分けて一セグメントから他セグメントへ信号をリピートすることにより、可能にするデバイスである。各セグメントは、ワイヤード・オア型である。バス上の全てのデバイスは、オープンコレクタ／オープンドレインデバイスであり、バスを低状態（約０ボルト）に駆動することのみ可能である。どのデバイスも、バスを低く駆動していない時に、外部プルアップレジスタは、バスを高く（約Ｖｄｄ）引き上げる。この種のリピータの主な短所は、リピータが、低状態にラッチ可能なことである。例えば、セグメントＡが、低く駆動されると、リピータ１は、バッファ１０を介してセグメントＢを低く駆動する。バッファ１０によりなされたセグメントＢのこの低状態により、バッファ２０は、セグメントＡを低く駆動してはならず、そうでなければ、ラッチ状態が、発生する。また、バッファ２０は、セグメントＢ上のどのデバイスも、セグメントＢを低く駆動できるため、バッファ２０をＯＦＦにしてはならず、その場合バッファ２０は、セグメントＡを低く駆動しなければならない。
【０００４】
従って、リピータバッファが、例えば、バッファ１０が、バスを低く駆動する唯一のデバイスであるかどうかを効率的に決定し、それにより、どのようなラッチ状態をも回避することができる機構が必要である。
【０００５】
本発明は、リピータバッファが、バスを低く駆動する唯一のデバイスであるかどうかを決定するのに用いることができる出力ドライバ回路を提供する。本発明によると、出力ドライバ回路を流れる電流は、基準電流と比較される。その電流が、基準電流よりも大きい場合、出力ドライバ回路（つまり、リピータバッファ）は、バスを低く駆動する唯一の出力である。一方、その電流が、基準電流よりも小さい場合、出力ドライバ回路は、バスを低く駆動する唯一のデバイスではない。この情報をＩ^２Ｃリピータにおいて利用して、リピータの適切な反応を決定しラッチ状態を回避することが可能である。
【０００６】
本発明の第一の実施形態によると、バスに接続するための出力ドライバ回路を提供する。回路は、バスに接続する第一出力ドライバと、基準電流を生成するための第二出力ドライバと、第一と第二出力ドライバに接続し、第一出力ドライバを流れる電流を基準電流と比較してバスを駆動する外部デバイスが存在するかを決定するためのコンパレータとを備える。
【０００７】
本発明の第一実施形態の一態様によると、第一出力ドライバは、第一レジスタと第一トランジスタを含み、第二出力ドライバは、第二レジスタと第二トランジスタを含む。
【０００８】
本発明の第一実施形態の他態様によると、第一レジスタは、第二レジスタよりわずかに値が大きく、第一と第二トランジスタは、実質的に等しい。
【０００９】
本発明の第二の実施形態によると、バスに接続するための出力ドライバ回路を提供する。回路は、バスに接続するための第一パスと、第二パスを含む並列回路と、並列回路に直列に接続するトランジスタと、第一と第二パスに接続し、二つのパスを流れる電流を比較してバスを駆動する外部デバイスが存在するかを決定するためのコンパレータとを備える。
【００１０】
本発明の第二実施形態の一態様によると、第一パスは、第一と第二レジスタを含み、第二パスは、第三と第四レジスタを含む。
【００１１】
本発明の第二実施形態の他態様によると、第一パスは、低インピーダンスパスであり、第二パスは、高インピーダンスパスである。さらに、バスを駆動する外部デバイスがない場合、コンパレータが、二つのパスを流れる電流間の所定差を検出するように、第一、第二、第三、第四レジスタが、調整されている。
【００１２】
添付の図面と関連して以下の説明とクレームを参照することにより、本発明のより深い理解と共に他の目的と達成が、明白になり評価されるであろう。
【００１３】
本発明を更に詳しく例を用いて、添付の図面を参考に説明する。
【００１４】
図面を通して、同じ参照符号は、同じあるいは相当する特徴または機能を示している。
【００１５】
図２は、本発明の第一の実施形態による出力ドライバ回路３０を示す。回路３０は、バッファ（例えば、図１のバッファ１０、または、２０）の出力段階である。例えば、バッファ２０の場合、ＶｏｕｔＡは、図１のバスセグメントＡにおける電圧に相当する。バッファ１０の場合、ＶｏｕｔＡは、図１のバスセグメントＢにおける電圧に相当する。
【００１６】
図２において、回路３０は、出力ドライバ３２と、レプリカドライバ３４と、例えば、オペアンプ形式のコンパレータ３６とを備える。出力ドライバ３２は、ドレインレジスタＲ１とＮＭＯＳトランジスタＱ１とを備える。レプリカドライバ３４は、Ｒ１よりわずかに小さいドレインレジスタＲ２と、Ｑ１と等しいＮＭＯＳトランジスタＱ２を含む。以下に説明するように、レプリカ出力ドライバ３４を用いて基準電流を生成する。
【００１７】
トランジスタＱ１とＱ２の（ノードｇｔ１における）ゲート電圧が、高くなると、両トランジスタは、ＯＮになり、その出力を低く引き下げる。出力が、低くなると、各トランジスタのドレインソース電圧は、ゲートソース電圧よりも低くなり、動作のリニア領域に入り、それにより、レジスタのように動作する。トランジスタＱ１とＱ２は、等しく、等しいゲートソース電圧を有するため、それらは、同じ動作をし、等しい抵抗値を有する傾向にある。このレジスタ動作は、ドレインソース電圧が減少するにつれて、向上する。従って、トランジスタＱ１とＱ２を流れる電流は、２つトランジスタの抵抗値が等しいと仮定すると、同じ負荷を有していれば等しくなる。トランジスタＱ１に対する負荷は、Ｒ１とＲｘ１であり、トランジスタＱ２に対する負荷は、Ｒ２とＲｘ２である。負荷レジスタＲｘ１とＲｘ２は、等しくなるように選ばれている。Ｒ２よりＲ１が大きくなるように選択すると、わずかに異なる電流が、トランジスタＱ１とＱ２を流れる。この電流差は、接地に対するレジスタＲ１と接地に対するレジスタＲ２との間の電圧差として測定される。出力ドライバ回路３０が、バスを低く駆動する唯一のデバイスである場合、Ｒ１に観測される電圧ＶｏｕｔＡは、Ｒ２における電圧ＶｓａｍＡよりも大きくなる。この電圧差は、コンパレータ３６により検出される。このように、ノードｇｔ１が、高くなると、コンパレータ３６の出力も、高くなり、出力ドライバ回路３０（つまり、バッファ）が、バスを駆動する唯一の出力デバイスであることを示す。
【００１８】
出力ドライバ回路３０が、バスを低く駆動する唯一のデバイスではない場合、図３に図示の追加デバイス５０により、より小さい電流が、Ｒ１を流れ、Ｒ１において観測される電圧ＶｏｕｔＡは、Ｒ２における電圧ＶｓａｍＡよりも小さくなる。この電圧差も、コンパレータ３６により検出される。バス上での電流共有によるＲ１の電圧変化を用いて、出力ドライバ回路３０（つまり、ピータバッファ）が、バスを駆動する唯一のドライバであるかを決定する。このように、図３において、ノードｇｔ１は、高くなるが、ノードｇｔ３は、低いままであると、出力ドライバ回路３０（つまり、バッファ）は、バスを低く駆動する唯一のデバイスであることを示し、コンパレータ３６の出力は高くなる。ノードｇｔ１とｇｔ３が、共に高くなると、バスを低く駆動する追加デバイス５０が存在することを示し、コンパレータ３６の出力は、低くなる。
【００１９】
図４は、本発明の第二の実施形態による出力ドライバ回路６０を示す。回路３０と同様に、回路６０は、バッファ（つまり、図１のバッファ１０または２０）の出力段階である。同様に、バッファ２０の場合、ＶｏｕｔＡ１は、図１のバスセグメントＡにおける電圧に相当する。バッファ１０の場合、ＶｏｕｔＡ１は、バスセグメントＢにおける電圧に相当する。
【００２０】
図４において、回路６０は、並列回路６２と、ＮＭＯＳトランジスタＱ４と、コンパレータ６６とを備える。並列回路６２は、２つのパスである、パス１とパス２を含む。出力トランジスタＱ４を流れる電流は、２つのパス間で分けられる。これらのパスを流れる電流は、コンパレータ６６により電圧降下の形で比較され、出力ドライバ回路６０（つまり、バッファ）が、バス（つまり、ＶｏｕｔＡ１）を低く引き下げる唯一のデバイスであるかを決定する。トランジスタＱ４が、ＯＮの時、Ｑ４のドレイン電流は、２つのパスを流れる電流の合計となる。パス１は、レジスタＲ１ａとＲ１ｂを含む低インピーダンスパスである。パス２は、レジスタＲ２ａとＲ２ｂを含む高インピーダンスパスである。具体的な例では、Ｒ１ａとＲ１ｂは、それぞれ２０オームであり、Ｒ２ａとＲ２ｂは、それぞれ１０キロオームである。パス２のレジスタは、コンパレータ６６に対する固定電圧オフセットを生成するのに等しい値である必要はない。このように、出力ドライブトランジスタＱ４が、ＯＮであり、出力ドライバ回路６０（つまり、バッファ）が、バスを低く駆動する唯一のデバイスである場合、Ｒ１ａを流れる電流は、Ｒ１ｂを流れる電流と等しく、Ｒ１ａにおける電圧レベルＶｓａｍＡ１が、セットされる。Ｒ２ａを流れる電流が、常にＲ２ｂを流れる電流と等しいので、これらの２つのレジスタを、Ｒ２ａにおける電圧ＶｓａｍＡ１が、Ｒ１ａにおける電圧ＶｏｕｔＡ１よりも低くなるように調整することができる。このように、ノードｇｔ４が、高くなると、コンパレータ６６の出力は、高くなり、出力ドライバ回路６０（つまり、バッファ）は、バスを駆動する唯一の出力デバイスであることを示す。
【００２１】
図５に示すように、他のデバイス８０も、バスを低く駆動する場合、Ｒ１ｂを流れる電流は、Ｒ１ａを流れる電流よりも大きい。これにより、Ｒ１ａにおける電圧レベルＶｓａｍＡ１は、Ｒ２ａにおいてセットされたレベルＶｏｕｔＡ１よりも低く降下し、それを、図５に示すようにコンパレータ６６により検出することができる。バス上での電流共有によるＲ１の電圧変化を、出力ドライバ回路６０（つまり、バッファ）が、バスを駆動する唯一のドライバであるかを決定するために用いる。このように、図５において、ノードｇｔ４は、高くなるが、ノードｇｔ５は、低いままであると、出力ドライバ回路６０（つまり、バッファ）は、バスを低く駆動する唯一のデバイスであることを示し、コンパレータ６６の出力は高くなる。ノードｇｔ４とｇｔ５が、共に高くなると、バスを低く駆動する追加デバイス８０が存在することを示し、コンパレータ６６の出力は、低くなる。
【００２２】
本発明を具体的な実施形態に関して説明してきたが、多くの代替、変更、変形は、当業者にとって上述の記述を考慮すれば明白であろう。従って、このような全ての代替、改良、変形を、添付クレームの要旨と範囲内に含むこととする。
【図面の簡単な説明】
【図１】 図１は、１チャネルを有する標準Ｉ^２Ｃリピータの構成図を示す。
【図２】 図２は、本発明の第一の実施形態による出力ドライバ回路を示す。
【図３】 図３は、追加デバイスを伴う、図２の出力ドライバ回路を示す。
【図４】 図４は、本発明の第二の実施形態による出力ドライバ回路を示す。
【図５】 図５は、追加デバイスを伴う、図４の出力ドライバ回路を示す。

Claims (19)

1. バスに接続するためのオープンドレイン型の出力ドライバ回路であって、
   前記バスに接続する第一出力ドライバと、
   基準電流を生成するための第二出力ドライバと、
   前記第一と前記第二出力ドライバに接続し、前記第一出力ドライバを流れる電流を基準電流と比較してバスを駆動する外部デバイスが存在するかを決定するためのコンパレータと、
   を備えることを特徴とする出力ドライバ回路。
2. 請求項１に記載の回路において、
   前記第一出力ドライバは、第一レジスタと第一トランジスタを含み、
   前記第二出力ドライバは、第二レジスタと第二トランジスタを含むことを特徴とする回路。
3. 請求項２に記載の回路において、
   第一レジスタは、わずかに第二レジスタと値が異なり、第一と第二トランジスタは、実質的に等しいことを特徴とする回路。
4. 請求項３に記載の回路において、
   第一レジスタは、第二レジスタよりわずかに値が大きいことを特徴とする回路。
5. 請求項１に記載の回路において、
   バスが、Ｉ^２Ｃバスであることを特徴とする回路。
6. バスに接続されて前記バスを駆動する第一出力ドライバを備える、オープンドレイン型の出力ドライバ回路の制御方法であって、
   基準電流を、第二出力ドライバを用いて生成する工程と、
   コンパレータを用いて、第一出力ドライバを流れる電流を基準電流と比較してバスを駆動する外部デバイスがあるかどうかを決定する工程と、
   を含むことを特徴とする方法。
7. 請求項６に記載の方法において、
   第一出力ドライバは、第一レジスタと第一トランジスタを含み、
   第二出力ドライバは、第二レジスタと第二トランジスタを含むことを特徴とする方法。
8. 請求項７に記載の方法において、
   第一レジスタは、第二レジスタよりわずかに値が大きく、第一と第二トランジスタは、実質的に等しいことを特徴とする方法。
9. 請求項６に記載の方法において、
   バスが、Ｉ^２Ｃバスであることを特徴とする方法。
10. バスに接続するためのオープンドレイン型の出力ドライバ回路であって、
    第一パスと第二パスを含む並列回路であって、前記第一パスは前記バスに接続される並列回路と、
    前記並列回路に直列に接続するトランジスタと、
    第一パスと第二パスに接続し、二つのパスを流れる電流を比較してバスを駆動する外部デバイスが存在するかどうかを決定するためのコンパレータと、
    を備えることを特徴とする出力ドライバ回路。
11. 請求項１０に記載の回路において、
    第一パスは、第一と第二レジスタを含み、
    第二パスは、第三と第四レジスタを含むことを特徴とする回路。
12. 請求項１１に記載の回路において、
    第一パスは、低インピーダンスパスであり、
    第二パスは、高インピーダンスパスであることを特徴とする回路。
13. 請求項１１に記載の回路において、
    バスを駆動する外部デバイスがない場合、前記コンパレータが、二つのパスを流れる電流間の所定差を検出するように、第一、第二、第三、第四レジスタが、調整されていることを特徴とする回路。
14. 請求項１０に記載の回路において、
    バスが、Ｉ^２Ｃバスであることを特徴とする回路。
15. 第一パスと第二パスとを有する並列回路と、前記並列回路に直列に接続されるトランジスタとを備え、前記第一パスがバスに接続される、オープンドレイン型の出力ドライバ回路の制御方法であって、
    コンパレータを用いて、前記第一パスと前記第二パスを流れる電流を比較してバスを駆動する外部デバイスがあるかどうかを決定する、ことを特徴とする出力ドライバ回路の制御方法。
16. 請求項１５に記載の方法において、
    第一パスは、第一と第二レジスタを含み、
    第二パスは、第三と第四レジスタを含むことを特徴とする方法。
17. 請求項１６に記載の方法において、
    第一パスは、低インピーダンスパスであり、
    第二パスは、高インピーダンスパスであることを特徴とする方法。
18. 請求項１６に記載の方法において、
    バスを駆動する外部デバイスがない場合、コンパレータが、二つのパスを流れる電流間の所定差を検出するように、第一、第二、第三、第四レジスタが、調整されていることを特徴とする方法。
19. 請求項１５に記載の方法において、
    バスが、Ｉ^２Ｃバスであることを特徴とする方法。

Images