CN1255949C - 带电流检测的输出驱动器电路 - Google Patents

带电流检测的输出驱动器电路 Download PDF

Info

Publication number
CN1255949C
CN1255949C CNB018046614A CN01804661A CN1255949C CN 1255949 C CN1255949 C CN 1255949C CN B018046614 A CNB018046614 A CN B018046614A CN 01804661 A CN01804661 A CN 01804661A CN 1255949 C CN1255949 C CN 1255949C
Authority
CN
China
Prior art keywords
bus
output driver
resistor
path
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB018046614A
Other languages
English (en)
Other versions
CN1483244A (zh
Inventor
P·H·安德雷斯
A·S·安德森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN1483244A publication Critical patent/CN1483244A/zh
Application granted granted Critical
Publication of CN1255949C publication Critical patent/CN1255949C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/028—Arrangements specific to the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/028—Arrangements specific to the transmitter end
    • H04L25/0282—Provision for current-mode coupling

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)
  • Dc Digital Transmission (AREA)
  • Credit Cards Or The Like (AREA)

Abstract

本发明提供了能用来确定转发器缓冲器是否是将总线驱动到低的唯一设备的输出驱动器电路。按照本发明，将通过转发器缓冲器的输出驱动器电路(30)的电流与参照电流比较。如果该电流大于参照电流，则该输出驱动器电路30(即转发器缓冲器)是将总线驱动到低的唯一输出。反之如果该电流小于参照电流，则该输出驱动器电路(30)(并从而转发器缓冲器)不是将总线驱动到低的唯一设备。这一信息能在I2C转发器中用来确定转发器的适当响应并防止锁住条件。

Description

带电流检测的输出驱动器电路
技术领域
本发明涉及电子学领域，而更具体地涉及方便使用I2C接口的设备的互联的装置。
背景技术
集成电路间(I2C)总线是Philips公司开发的工业标准总线接口，它允许集成电路通过简单的双向二线总线直接互相通信。基于I2C系统中的接口装置可通过将它们直接连接在这两条总线线路上来实现：一条用于数据通信的串行数据线(SDA)、及一条用于设备之间的数据通信的控制与同步的串行时钟线(SCL)。
图1示出具有一条通道(SDA或SCL)的I2C转发器1的框图。在典型的I2C总线中，与图1中相同的另一电路用在另一通道中(在本例中为SCL或SDA)。转发器1为通过电隔离两段及将来自一段的信号转发到另一段而允许二个I2C总线段分离的装置。各段具有线“或”类型。总线上的所有设备都是开路集电极/开路漏极器件并只能将总线驱动到低状态(大约0伏)。当没有设备将其驱动到低时，外部拉升电阻器将总线拉高(大约Vdd)。这一类型的转发器的主要缺点是它能锁住在低状态中。例如，如果将段A驱动到低，转发器1将通过缓冲器10将段B驱动到低。缓冲器10导致的段B上的这一低必须不导致缓冲器20将段A驱动到低；否则会出现锁住条件。并且不能将缓冲器20断开因为段B上的任何设备都能将段B驱动到低，在这一情况中缓冲器20必须将段A驱动到低。
因此，存在着对能有效地确定诸如缓冲器10等转发器缓冲器是否是将总线驱动到低的唯一设备的系统的需求，以便防止任何锁住条件。
发明内容
本发明提供能用来确定转发器缓冲器是否是将总线驱动到低的唯一设备的输出驱动器电路。按照本发明，将通过输出驱动器电路的电流与参照电流比较。如果该电流大于参照电流，则该输出驱动器电路(并从而转发器缓冲器)是将总线驱动到低的唯一输出。反之，如果该电流小于参照电流，则该输出驱动器电路不是将总线驱动到低的唯一设备。I2C转发器中可利用这一信息来确定转发器的适当响应并防止锁住条件。
按照本发明的第一实施例，提供了连接到总线上的输出驱动器电路。该电路包括连接在总线上的第一输出驱动器；用于生成参照电流的第二输出驱动器；及连接在第一与第二输出驱动器上、用于将流经第一输出驱动器的电流与参照电流比较来确定是否存在驱动总线的外部设备的比较器。
按照本发明的第一实施例的一个方面，第一输出驱动器包含第一电阻器与第一晶体管，而第二输出驱动器包含第二电阻器与第二晶体管。
按照本发明的第一实施例的另一方面，第一电阻器的值稍大于第二电阻器而第一与第二晶体管基本上相同。
按照本发明的第二实施例，提供了连接到总线上的输出驱动器电路。该电路包括包含第一与第二路径的并联电路，第一路径用于连接到总线上；与该并联电路串联的晶体管；以及连接在第一与第二路径上、用于比较流经这两条路径的电流来确定是否存在驱动总线的外部设备的比较器。
按照本发明的第二实施例的一个方面，第一路径包含第一与第二电阻器，而第二路径包含第三与第四电阻器。
按照本发明的第二实施例的另一方面，第一路径为低阻抗路径而第二路径为高阻抗路径。此外，将第一、第二、第三与第四电阻器定标为当存在着驱动总线的外部设备时，使比较器检测到流经这两条路径的电流之间的预定的差。
附图说明
通过参照下面结合附图所作的描述，本发明的其它目的与成就连同更全面的理解将成为清楚与了解的。
参照附图进一步详细地及用示例方式说明本发明，其中：
图1示出具有一条通道的标准I2C转发器的框图；
图2说明按照本发明的第一实施例的输出驱动器电路；
图3示出图2的输出驱动器电路连同附加设备；
图4说明按照本发明的第二实施例的输出驱动器电路；以及
图5示出图4的输出驱动器电路连同附加设备。
所有的图中，相同的参照数字指示类似或对应的特征或功能。
具体实施方式
图2说明按照本发明的第一实施例的输出驱动器电路30。电路30是缓冲器(如图1中的缓冲器10或20)的输出级。VoutA对应于图1中总线段A上的电压。在缓冲器10的情况中，VoutA对应于图1中总线段B上的电压。
图2中，电路10包括输出驱动器32、复制驱动器34、及诸如运算放大器形式的比较器36。输出驱动器32包含漏电阻器R1及NMOS晶体管Q1。复制驱动器34包含略小于R1的漏电阻器R2及等于Q1的NMOS晶体管Q2。复制输出驱动器34用于生成参照电流，如下面将讨论的。
当晶体管Q1与Q2(在节点gt1上)的门电压变高时，两个晶体管导通而将它们的输出拉低。当输出变低时，各晶体管的漏源电压变成小于门源电压而进入工作的线性区，从而其作用像电阻器。由于晶体管Q1与Q2是相同的并具有相等的门源电压，它们将趋于具有相同的作用及相等的电阻值。随着漏源电压下降而这一电阻器的作用改进。因此，假定两个晶体管的电阻值是相等的，如果它们具有相同的负载则通过晶体管Q1与Q2的电流相等。晶体管Q1的负载为R1与Rx1而晶体管Q2的负载为R2与Rx2。负载电阻器Rx1与Rx2选择为相等的。通过选择R2＜R1，略为不同的电流将流经晶体管Q1与Q2。这一电流差是作为跨越晶体管R1对地与R2对地的电压差测定的。当输出驱动器电路30是将总线驱动到低的唯一设备时，R1见到的电压VoutA将大于R2上的电压VsamA。这一电压差是由比较器36检测的。从而，当节点gt1变高时，比较器36的输出也变高，表示输出驱动器电路30(即缓冲器)是驱动总线的唯一输出设备。
如果由于图3中所示的附加设备50而输出驱动器电路30不是将总线驱动到低的唯一设备，则较少的电流流经R1而在R1见到的电压VoutA小于R2上的电压VsamA。这一电压差也是由比较器36检测的。将由总线上共用电流引起的R1上的电压改变用来确定输出驱动器电路30(并从而转发器缓冲器)是否是驱动总线的唯一设备。从而，在图3中，当节点gt1变高而节点gt3仍为低时，它指示输出驱动电路30(即缓冲器)是将总线驱动到低的唯一设备而比较器36的输出为高。当节点gt1与gt3两者都变高时，它指示还有附加设备50将总线驱动到低，并且比较器36的输出变低。
图4示出按照本发明的第二实施例的输出驱动器电路60。与电路30一样，电路60是缓冲器(诸如图1中的缓冲器10或20)的输出级。类似地，在缓冲器20的情况中，VoutA1对应于图1中总线段A上的电压。在缓冲器10的情况中，VotuA1对应于总线段B上的电压。
图4中，电路60包括并联电路62、NMOS晶体管Q4及比较器66。并联电路62包含两条路径：路径1与路径2。在这两条路径中分流流经晶体管Q4的电流。比较器66以电压降的形式比较流经这两条路径的电流来判定输出驱动器电路60(即缓冲器)是否是将总线(即VoutA1)拉低的唯一设备。当晶体管Q4导通时，Q4的漏电流便是通过两条路径的电流之和。路径1为包含电阻器R1a与R1b的低阻抗路径。路径2为包含电阻器R2a与R2b的高阻抗路径。在特定的实例中，R1a与R1b各具有20ohm的值，而R2a与R2b各具有10kohm的值。路径2中的电阻器的值不必相等来为比较器66建立固定的电压偏移。以这一方式，当输出驱动晶体管Q4导通且输出驱动器电路60(即缓冲器)是将总线驱动到低的唯一设备时，通过R1a的电流等于通过R1b的电流并设定R1a上的电压级VsamA1。由于通过R2a的电流永远等于通过R2b的电流，可将这两个电阻器标定为使得R2a上的电压VsamA1低于R1a上的电压VoutA1。这样，当节点gt4变高时，比较器66的输出变高，指示输出驱动器电路60(即缓冲器)为驱动总线的唯一输出设备。
当如图5中所示另一设备80也将总线驱动到低时，通过R1b的电流大于通过R1a的电流。这将导致R1a上的电压级VsamA1下降到在R2a上设定的级VoutA1，这能用比较器66检测到，如图5中所示。将由于总线上共用的电流引起的R1a上的这一电压改变用来确定输出驱动器电路60(即缓冲器)是否是驱动总线的唯一设备。从而在图5中，当节点gt4变高而节点gt5仍为低时，指示输出驱动器电路60(并从而缓冲器)是将总线驱动到低的唯一设备而比较器66的输出为高。当节点gt4与gt5两者都变高时，指示存在着将总线驱动到低的另一设备80而比较器66的输出为低。
虽然已结合特定实施例描述了本发明，显而易见对于熟悉本技术的人员而言，鉴于上文的描述，许多替代、修正及改变将是清楚的。从而，旨在囊括落入所附权利要求的精神与范围内的所有这些替代、修正及改变。

Claims (19)

1.一种用于连接总线的输出驱动器电路(30)，包括：
-连接到总线上的第一输出驱动器(32)；
-用于生成参考电流的第二输出驱动器(34)；以及
-比较器(36)，连接在第一与第二输出驱动器上，用于比较流经第一输出驱动器的电流与参考电流来确定是否有驱动总线的外部设备，其中第一输出驱动器(32)和第二输出驱动器被安排成由相同的输入信号加以驱动。
2.权利要求1的电路，
其中该第一输出驱动器包含第一电阻器(R1)及第一晶体管(Q1)；以及
其中该第二输出驱动器包含第二电阻器(R2)及第二晶体管(Q2)。
3.权利要求2的电路，其中该第一电阻器的值与第二电阻器的值略为不同且第一与第二晶体管基本上相同。
4.权利要求3的电路，其中该第一电阻器的值略大于该第二电阻器的值。
5.权利要求1的电路，其中该总线为I2C总线。
6.一种用于连接总线的方法，包括下述步骤：
-将第一输出驱动器连接到总线上；
-用第二输出驱动器生成参考电流；以及
-用比较器比较流经第一输出驱动器的电流与参考电流来确定是否有驱动总线的外部设备，其中第一输出驱动器(32)和第二输出驱动器被安排成由相同的输入信号加以驱动。
7.权利要求6的方法，
其中该第一输出驱动器包含第一电阻器及第一晶体管；以及
其中该第二输出驱动器包含第二电阻器及第二晶体管。
8.权利要求7的方法，其中该第一电阻器的值略大于该第二电阻器的值且第一与第二晶体管基本上相同。
9.权利要求6的方法，其中该总线为I2C总线。
10.一种用于连接总线的输出驱动器电路(60)，包括：
-包含第一与第二路径的并联电路(62)，第一路径用于连接总线；
-与该并联电路串联的晶体管(Q4)；以及
-比较器(66)，连接在第一与第二路径上，用于比较流经第一和第二路径的电流来确定是否存在驱动总线的外部设备。
11.权利要求10的电路，
其中该第一路径包含第一与第二电阻器(R1a、R1b)；以及
其中该第二路径包含第三与第四电阻器(R2a、R2b)。
12.权利要求11的电路，
其中该第一路径为低阻抗路径；
其中该第二路径为高阻抗路径。
13.权利要求11的电路，其中将第一、第二、第三与第四电阻器定标为使得，在没有驱动总线的外部设备时，比较器检测到流经第一和第二路径的电流之间的预定的差。
14.权利要求10的电路，其中该总线为I2C总线。
15.一种用于连接总线的方法，包括下述步骤：
将并联电路的第一路径连接到总线上，该并联电路还包含第二路径；
-将晶体管串联地连接在该并联电路上；以及
-用比较器比较流经第一和第二路径的电流来确定是否存在驱动总线的外部设备。
16.权利要求15的方法，
其中该第一路径包含第一与第二电阻器；以及
其中该第二路径包含第三与第四电阻器。
17.权利要求16的方法，
其中该第一路径为低阻抗路径；
其中该第二路径为高阻抗路径。
18.权利要求16的方法，其中将第一、第二、第三与第四电阻器定标为使得，在没有驱动总线的外部设备时，比较器检测到流经第一和第二路径的电流之间的预定的差。
19.权利要求15的方法，其中该总线为I2C总线。
CNB018046614A 2000-12-08 2001-11-23 带电流检测的输出驱动器电路 Expired - Fee Related CN1255949C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/733,747 2000-12-08
US09/733,747 US6664815B2 (en) 2000-12-08 2000-12-08 Output driver circuit with current detection

Publications (2)

Publication Number Publication Date
CN1483244A CN1483244A (zh) 2004-03-17
CN1255949C true CN1255949C (zh) 2006-05-10

Family

ID=24948960

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB018046614A Expired - Fee Related CN1255949C (zh) 2000-12-08 2001-11-23 带电流检测的输出驱动器电路

Country Status (8)

Country Link
US (1) US6664815B2 (zh)
EP (1) EP1382119B1 (zh)
JP (1) JP4198462B2 (zh)
KR (1) KR20020082225A (zh)
CN (1) CN1255949C (zh)
AT (1) ATE343249T1 (zh)
DE (1) DE60124020T2 (zh)
WO (1) WO2002047339A2 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6859853B2 (en) * 2001-05-01 2005-02-22 Sun Microsystems, Inc. Method and apparatus for driving signals on a bus
US20030018823A1 (en) * 2001-07-18 2003-01-23 Roberto Ponticelli Network enabled low-cost smart microdevice
CN1328852C (zh) * 2002-10-26 2007-07-25 中兴通讯股份有限公司 一种用于低压差分接收器的失效保护电路
US20050280447A1 (en) * 2004-06-16 2005-12-22 Curtis Susan A Low voltage selection control circuit for dual power supply systems
US9256570B2 (en) * 2011-08-05 2016-02-09 Linear Technology Corporation I2C isolated, bidirectional communication system with isolated domain current source pull-ups
US8902554B1 (en) 2013-06-12 2014-12-02 Cypress Semiconductor Corporation Over-voltage tolerant circuit and method
CN105099431B (zh) * 2014-04-17 2018-04-06 扬智科技股份有限公司 内部整合电路接口装置及其信号产生方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AT326753B (de) * 1972-11-16 1975-12-29 Danfoss As Messwertumformer mit einem kompensationsbrückenkreis
US3832489A (en) * 1973-02-26 1974-08-27 Digital Equipment Corp Bidirectional bus repeater
US5202593A (en) * 1991-10-30 1993-04-13 I-Cube Design Systems Inc. Bi-directional bus repeater
US5485458A (en) * 1993-03-05 1996-01-16 Apple Computer, Inc. Bus interconnect circuit including port control logic for a multiple node communication network
US5491402A (en) * 1993-07-20 1996-02-13 Echelon Corporation Apparatus and method for providing AC isolation while supplying DC power
GB2292277B (en) * 1994-08-12 1998-11-18 Icl Systems Ab Bus line buffering
US5666078A (en) * 1996-02-07 1997-09-09 International Business Machines Corporation Programmable impedance output driver
KR100281266B1 (ko) * 1997-06-20 2001-03-02 김영환 고속 버스 인터페이스 회로
JP3498944B2 (ja) * 1999-08-30 2004-02-23 Ｎｅｃエレクトロニクス株式会社 ケーブル検出機能付き入力バッファ回路

Also Published As

Publication number Publication date
EP1382119A2 (en) 2004-01-21
CN1483244A (zh) 2004-03-17
US6664815B2 (en) 2003-12-16
ATE343249T1 (de) 2006-11-15
US20020070764A1 (en) 2002-06-13
JP2004515969A (ja) 2004-05-27
KR20020082225A (ko) 2002-10-30
JP4198462B2 (ja) 2008-12-17
WO2002047339A2 (en) 2002-06-13
WO2002047339A3 (en) 2003-11-20
EP1382119B1 (en) 2006-10-18
DE60124020D1 (de) 2006-11-30
DE60124020T2 (de) 2007-06-14

Similar Documents

Publication Publication Date Title
US8294474B2 (en) Device for sensing a fault current in a field bus system
US4395767A (en) Interconnect fault detector for LSI logic chips
JPH04507139A (ja) 電気負荷、その駆動及び関連する接続線の機能を監視する装置
JP6965361B2 (ja) 負荷駆動装置、半導体装置、負荷駆動システム及び車両
JP2006524423A (ja) 電界効果型センサ２線相互接続方法および装置
CN1255949C (zh) 带电流检测的输出驱动器电路
JPH0269684A (ja) 集積回路の電源線試験方法
KR100794776B1 (ko) 고속 과도에 내성인 차동 레벨 쉬프팅 장치
CN101882427A (zh) 差分信号串行接口电路
JPH09503053A (ja) 高速伝送ゲートスイッチを用いたスキャンテスト回路
US6226602B1 (en) Electric circuit arrangement
JP7064617B2 (ja) 電子制御装置
CN111954995B (zh) 标记和保持系统及方法
KR101447221B1 (ko) 직렬 전송 시스템에 적용되는 칩과 그에 따른 페일세이프 방법
CN102195658A (zh) 用于驱动电容性底板的自动去加重设置
US20230071364A1 (en) Semiconductor integrated circuit for power supply, and power supply system
US6683473B2 (en) Input termination with high impedance at power off
US5198760A (en) Method by which to detect direction of current flow in outputs of integrated circuits
CN216929569U (zh) 停车岗控制电路及停车岗设备
US6960915B2 (en) Electric circuit system
CN219285277U (zh) 电压侦测电路
CN1187620A (zh) 用于多点温度测量电阻的输入装置
JP2605062Y2 (ja) 双方向平衡伝送回路
US20180364297A1 (en) Semiconductor device and method of testing semiconductor device
JPS6043548B2 (ja) デジタル出力回路の動作確認方式

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: NXP CO., LTD.

Free format text: FORMER OWNER: ROYAL PHILIPS ELECTRONICS CO., LTD.

Effective date: 20070831

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20070831

Address after: Holland Ian Deho Finn

Patentee after: Koninkl Philips Electronics NV

Address before: Holland Ian Deho Finn

Patentee before: Koninklike Philips Electronics N. V.

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060510

Termination date: 20131123