JP4195648B2 - Printing mask, printing method, and flip-chip IC manufacturing method - Google Patents

Printing mask, printing method, and flip-chip IC manufacturing method Download PDF

Info

Publication number
JP4195648B2
JP4195648B2 JP2003304520A JP2003304520A JP4195648B2 JP 4195648 B2 JP4195648 B2 JP 4195648B2 JP 2003304520 A JP2003304520 A JP 2003304520A JP 2003304520 A JP2003304520 A JP 2003304520A JP 4195648 B2 JP4195648 B2 JP 4195648B2
Authority
JP
Japan
Prior art keywords
paste
mask
printing
opening
heating element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003304520A
Other languages
Japanese (ja)
Other versions
JP2005074649A (en
Inventor
善男 下赤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2003304520A priority Critical patent/JP4195648B2/en
Publication of JP2005074649A publication Critical patent/JP2005074649A/en
Application granted granted Critical
Publication of JP4195648B2 publication Critical patent/JP4195648B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Description

本発明は、印刷ペーストを被印刷物に印刷・塗布するのに用いられる印刷マスク、及びその印刷方法、並びにフリップチップ型ICの製造方法に関するものである。   The present invention relates to a printing mask used for printing / applying a printing paste on an object to be printed, a printing method thereof, and a method of manufacturing a flip chip IC.

背景従来Conventional

従来より、回路パターンを有した回路基板の上面に、ICをフェースダウンボンディングすること、すなわち、ICの集積回路形成面を回路基板と対面させた状態でICを回路基板上に実装することが行われている。   Conventionally, an IC is face-down bonded to the upper surface of a circuit board having a circuit pattern, that is, the IC is mounted on the circuit board with the integrated circuit formation surface of the IC facing the circuit board. It has been broken.

かかるフェースダウンボンディングに用いられるICはフリップチップ型ICと呼ばれ、その端子を回路基板上の回路パターンに対し半田等の導電材を介して接続させるようにしたものが一般的であった。   An IC used for such face-down bonding is called a flip-chip type IC, and generally has a terminal connected to a circuit pattern on a circuit board via a conductive material such as solder.

このような従来のフリップチップ型ICとしては、集積回路が設けられている半導体基板の一主面に被着されたニッケル等から成る複数のバリアメタル層上に半田バンプを選択的に形成した構造のものが知られており、かかるフリップチップ型ICを回路基板上に実装する場合は、フリップチップ型ICの半田バンプが回路基板上の対応する回路パターンと対向するようにしてフリップチップ型ICを回路基板上に載置させ、しかる後、半田バンプを高温で加熱・溶融させることによってフリップチップ型ICのバリアメタル層が回路基板上の回路パターンに半田接合される。   Such a conventional flip chip type IC has a structure in which solder bumps are selectively formed on a plurality of barrier metal layers made of nickel or the like deposited on one main surface of a semiconductor substrate provided with an integrated circuit. When such a flip chip IC is mounted on a circuit board, the flip chip IC is mounted so that the solder bump of the flip chip IC faces the corresponding circuit pattern on the circuit board. The barrier metal layer of the flip chip type IC is soldered to the circuit pattern on the circuit board by placing it on the circuit board and then heating and melting the solder bumps at a high temperature.

以上のようなフリップチップ型ICは、通常、次のような手法により製作されている。すなわち、
(1)上面に複数のバリアメタル層23を有する半導体基板21と、図6に示すようなバリアメタル層23に1対1に対応する複数の開口27を有した印刷マスク26とを準備し、
(2)次に、該印刷マスク26を、その開口27がバリアメタル層23上に位置するように半導体基板21上に配設し、
(3)続いて、印刷マスク26上に半田ペースト25を供給するとともに、スキージを印刷マスク26に対して押し付けながら所定の方向に移動させることにより、半田ペースト25を開口27内に充填し(図7参照)、
(4)次に、印刷マスク26を半導体基板21から引き離すことにより、開口27内に充填された半田ペースト25をバリアメタル層23上に印刷・塗布し、
(5)最後に、バリアメタル層23上に塗布した半田ペースト25を加熱することによってバリアメタル層23上に球状の半田バンプを形成し、半導体基板21を所定形状に加工することによってフリップチップ型ICが完成する。
The flip chip type IC as described above is usually manufactured by the following method. That is,
(1) Prepare a semiconductor substrate 21 having a plurality of barrier metal layers 23 on the upper surface and a printing mask 26 having a plurality of openings 27 corresponding to the barrier metal layer 23 as shown in FIG.
(2) Next, the printing mask 26 is disposed on the semiconductor substrate 21 so that the opening 27 is located on the barrier metal layer 23.
(3) Subsequently, the solder paste 25 is supplied onto the printing mask 26, and the solder paste 25 is filled in the openings 27 by moving the squeegee in a predetermined direction while pressing the squeegee against the printing mask 26 (see FIG. 7),
(4) Next, the solder paste 25 filled in the opening 27 is printed and applied on the barrier metal layer 23 by separating the printing mask 26 from the semiconductor substrate 21.
(5) Finally, the solder paste 25 applied on the barrier metal layer 23 is heated to form spherical solder bumps on the barrier metal layer 23, and the semiconductor substrate 21 is processed into a predetermined shape to produce a flip chip type. IC is completed.

ところで、フリップチップ型ICの小型化、配線の高密度化に伴い、バリアメタル層23の小型化、高密度化が進んでおり、それに併せて印刷マスク26の開口27の大きさも小さくなっている。   By the way, with the miniaturization of the flip chip type IC and the high density of wiring, the miniaturization and high density of the barrier metal layer 23 are progressing, and the size of the opening 27 of the printing mask 26 is also reduced accordingly. .

しかしながら、上述したような印刷方法では、開口27内に半田ペースト25を充填し、印刷マスク26を半導体基板21より引き離す際に、半田ペースト25の一部が開口27の内壁に付着したまま残留することがある。このような場合、開口27内に充填された全ての半田ペースト25をバリアメタル層23上に塗布することができず、半田ペースト25の一部が無駄になる問題があった。またこれによってフリップチップ型ICに設けられる半田バンプの大きさが個々にばらつくおそれもあった。   However, in the printing method as described above, when the solder paste 25 is filled in the opening 27 and the print mask 26 is separated from the semiconductor substrate 21, a part of the solder paste 25 remains attached to the inner wall of the opening 27. Sometimes. In such a case, there is a problem that all of the solder paste 25 filled in the opening 27 cannot be applied onto the barrier metal layer 23, and a part of the solder paste 25 is wasted. In addition, the size of solder bumps provided on the flip chip IC may vary individually.

また半田ペースト25が開口27の内壁に残留し、これが固まると、印刷マスク26を洗浄する際に、その作業が困難となる問題があった。   Further, when the solder paste 25 remains on the inner wall of the opening 27 and hardens, there is a problem that the operation becomes difficult when the printing mask 26 is cleaned.

そこで、かかる問題点を解消すべく、特許文献1にも紹介されているように、印刷マスク全体を加熱装置によって加熱し、半田ペーストの粘度を低下させることにより、開口の内壁から半田ペーストを容易に分離させ、開口内に半田ペーストが残留しないようにすることが提案されている。
特開平11−138746号公報
In order to solve such problems, as introduced in Patent Document 1, the entire printing mask is heated by a heating device to reduce the viscosity of the solder paste, thereby facilitating the solder paste from the inner wall of the opening. In order to prevent the solder paste from remaining in the opening, it has been proposed.
JP-A-11-138746

しかしながら、特許文献1に示すような方法では、印刷マスク全体を加熱することから、熱によって印刷マスク自体が膨張したり、あるいは歪んだりしてしまい、印刷マスクを半導体基板上に配設した場合、開口とバリアメタル層との位置関係がずれてしまう。それ故、開口を通過する半田ペーストが所望する箇所よりずれた位置に塗布されることとなり、半田ペーストの一部が隣の配線に接触し、短絡を起こすおそれがある。   However, in the method as shown in Patent Document 1, since the entire printing mask is heated, the printing mask itself is expanded or distorted by heat, and when the printing mask is disposed on the semiconductor substrate, The positional relationship between the opening and the barrier metal layer is shifted. Therefore, the solder paste passing through the opening is applied to a position shifted from a desired location, and a part of the solder paste may come into contact with the adjacent wiring to cause a short circuit.

本発明は上記問題点に鑑み案出されたものであり、その目的は半田等のペーストを被印刷物に対して良好に転写することができ、しかも被印刷物の配線の短絡を防止することができる洗浄の容易な印刷マスク及び印刷方法、フリップチップ型ICの製造方法を提供することにある。   The present invention has been devised in view of the above-mentioned problems, and the object thereof is to transfer a paste such as solder to a printed material satisfactorily and to prevent a short circuit of the printed wiring. An object of the present invention is to provide a printing mask and a printing method that are easy to clean, and a method for manufacturing a flip chip IC.

本発明の印刷マスクは、複数のマスク本体を重ねて配設し、両マスク本体を貫通する複数の開口を設けてなる印刷マスクにおいて、
前記開口内に発熱体を設けるとともに、該発熱体に電気的に接続される電極配線を隣接しあうマスク本体間に介在させたことを特徴とする。
The printing mask of the present invention is a printing mask in which a plurality of mask bodies are arranged in a stacked manner and a plurality of openings penetrating both mask bodies are provided.
A heating element is provided in the opening, and electrode wiring electrically connected to the heating element is interposed between adjacent mask bodies.

また本発明の印刷方法は、上述した印刷マスクを被印刷物上に配設する工程と、該印刷マスク上のペーストを、前記開口を介して被印刷物に塗布することを特徴とする。   Further, the printing method of the present invention is characterized in that the above-described printing mask is disposed on the printing material, and the paste on the printing mask is applied to the printing material through the opening.

更に本発明の印刷方法は、上述の印刷方法において、前記ペーストを塗布する際、前記印刷マスクを、押圧手段を用いて被印刷物に対して押し付けることを特徴とする。   Furthermore, the printing method of the present invention is characterized in that, in the above-described printing method, when the paste is applied, the printing mask is pressed against a substrate using a pressing unit.

また更に本発明の印刷方法は、上述の印刷方法において、前記ペーストが開口内に存在する間に、該開口内の発熱体が発熱することを特徴とする。   Furthermore, the printing method of the present invention is characterized in that, in the above-described printing method, the heating element in the opening generates heat while the paste is present in the opening.

一方、本発明のフリップチップ型ICの製造方法は、上述した印刷マスクを、バリアメタル層を有する半導体基板上に配設する工程と、印刷マスク上のペーストを開口を介してバリアメタル層上に印刷・塗布する工程と、バリアメタル層上のペーストを加熱してバンプを形成する工程と、を備えたことを特徴とする。   On the other hand, the flip chip type IC manufacturing method of the present invention includes a step of disposing the above-described printing mask on a semiconductor substrate having a barrier metal layer, and a paste on the printing mask on the barrier metal layer through the opening. And a step of printing and applying, and a step of heating the paste on the barrier metal layer to form bumps.

また本発明のフリップチップ型ICの製造方法は、上述のフリップチップ型ICの製造方法において、前記ペーストを塗布する際、前記印刷マスクを、押圧手段を用いて被印刷物に対して押し付けることを特徴とする。   The flip-chip type IC manufacturing method of the present invention is characterized in that, in the above-described flip-chip type IC manufacturing method, when the paste is applied, the printing mask is pressed against an object to be printed using pressing means. And

更に本発明のフリップチップ型ICの製造方法は、上述のフリップチップ型ICの製造方法において、前記ペーストが半田ペーストであり、該半田ペーストが開口内に存在する間に、該開口内の発熱体が発熱することを特徴とする。   Furthermore, the manufacturing method of the flip chip type IC of the present invention is the above-described manufacturing method of the flip chip type IC, wherein the paste is a solder paste and the heating element in the opening is present while the solder paste exists in the opening. Is characterized by heat generation.

本発明によれば、印刷マスクに設けられる開口内に発熱体を設けたことから、開口内にペーストが充填されている間に発熱体でペーストを加熱させると、ペーストの粘度を低下させ、ペーストを開口から容易に分離することができる。従って、ペーストの無駄を少なくし、生産性向上に供することができる上、例えば塗布したペーストを焼成してフリップチップ型ICのバンプを形成する場合、バンプの大きさのバラツキを小さくすることができるという利点がある。   According to the present invention, since the heating element is provided in the opening provided in the printing mask, heating the paste with the heating element while the paste is filled in the opening reduces the viscosity of the paste, Can be easily separated from the opening. Accordingly, waste of the paste can be reduced and the productivity can be improved, and, for example, when the applied paste is baked to form a flip chip IC bump, variation in the size of the bump can be reduced. There is an advantage.

しかも、開口内にペーストが残留することを低減できるため、印刷マスクの洗浄作業も容易になる。   In addition, since the paste can be reduced from remaining in the openings, the printing mask can be easily cleaned.

またペーストを開口より容易に分離することができるため、粘度が高く、チクソ指数が低いペーストであっても使用可能となり、ペーストの使用範囲が大幅に広がるという利点もある。   Further, since the paste can be easily separated from the opening, even a paste having a high viscosity and a low thixotropy index can be used, and there is an advantage that the use range of the paste is greatly expanded.

また本発明によれば、ペーストを加熱する発熱体を印刷マスクの開口内に設けたことから、加熱によって印刷マスクが大きく膨張することが良好に防止され、印刷マスクに生じる歪みを極めて小さく抑え、ペーストを所望する箇所に塗布することができる。その結果、フリップチップ型ICのバンプを形成する場合、配線同士の短絡を防止することができる。   Further, according to the present invention, since the heating element for heating the paste is provided in the opening of the print mask, it is well prevented that the print mask is greatly expanded by heating, and distortion generated in the print mask is suppressed to be extremely small. The paste can be applied to the desired location. As a result, when the bumps of the flip chip type IC are formed, it is possible to prevent a short circuit between the wirings.

更に本発明によれば、前記発熱体に接続される電極配線を、隣接するマスク本体間に介在させたことから、電極配線がマスク本体で被覆されることとなり、印刷マスクの上下面に大きな凹凸が形成されることを良好に防止することができる。それ故、ペーストの印刷時、印刷マスクを半導体基板に対してスキージ等の押圧手段で押し付ける際、印刷マスクで半導体基板上の回路配線が傷つくことを良好に防止できる上に、印刷マスク上に残留するペースト量を少なくすることができる。   Furthermore, according to the present invention, since the electrode wiring connected to the heating element is interposed between the adjacent mask bodies, the electrode wiring is covered with the mask body, and large unevenness is formed on the upper and lower surfaces of the printing mask. Can be satisfactorily prevented from forming. Therefore, when printing the paste, when the printing mask is pressed against the semiconductor substrate with a pressing means such as a squeegee, it can prevent the circuit wiring on the semiconductor substrate from being damaged by the printing mask, and it remains on the printing mask. The amount of paste to be reduced can be reduced.

以下、本発明を添付図面に基づいて詳細に説明する。   Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

印刷マスクの説明
図1は本発明の印刷マスクの一実施形態にかかる平面図、図2は図1の印刷マスクの要部拡大平面図、図3は図1の印刷マスクのX−X’線断面図であり、同図に示す印刷マスク6は、大略的には、板状を成す複数(本実施形態では2枚)のマスク本体8を重ねて配設し、両マスク本体8を貫通する複数の開口7を設けるとともに、該開口7内にペーストを加熱する発熱体9を、隣接するマスク本体8間に前記発熱体9に対して接続される電極配線10をそれぞれ設けた構造を有している。
DESCRIPTION OF PRINT MASK FIG. 1 is a plan view according to an embodiment of the print mask of the present invention, FIG. 2 is an enlarged plan view of the main part of the print mask of FIG. 1, and FIG. 3 is the XX ′ line of the print mask of FIG. The printing mask 6 shown in the figure is generally a plurality of (two in this embodiment) mask main bodies 8 arranged in a plate-like manner, and penetrates both mask main bodies 8. A plurality of openings 7 are provided, and a heating element 9 for heating the paste is provided in the openings 7, and an electrode wiring 10 connected to the heating element 9 is provided between adjacent mask bodies 8. ing.

一対のマスク本体8は、金属材料、樹脂材料、あるいはこれらの材料を組み合わせたもの等、種々の材料により矩形状に形成されており、例えば、線状体を網目状に形成したメッシュに絶縁性の乳剤を塗布したものや、あるいは、メッシュのない板体そのものが好適に用いられる(本実施形態においては、マスク本体8は板体である)。またマスク本体8に用いられる金属材料としては、アルミニウム合金、ステンレス鋼、Ni合金、Cr合金等が、樹脂材料としては、ポリイミド、ポリエステル、エポキシ、ポリカーボネート、ポリエチレン、ポリエチレンテレフタレート(PET)、ポリプロピレン等が好適に使用される。   The pair of mask bodies 8 is formed in a rectangular shape by various materials such as a metal material, a resin material, or a combination of these materials. For example, the mask body 8 is insulative to a mesh in which a linear body is formed in a mesh shape. A plate coated with the above emulsion or a plate itself without a mesh is preferably used (in this embodiment, the mask body 8 is a plate). Examples of the metal material used for the mask body 8 include aluminum alloy, stainless steel, Ni alloy, and Cr alloy. Examples of the resin material include polyimide, polyester, epoxy, polycarbonate, polyethylene, polyethylene terephthalate (PET), and polypropylene. Preferably used.

また各マスク本体8には複数の開口7と、該開口7内に設けられる発熱体9とが設けられており、マスク本体8同士が対応する開口7の位置が合致するように貼着されている。更に各マスク本体8の対向面には開口7内の発熱体9に電気的に接続される電極配線10や、保護膜12等が被着され、一対のマスク本体8で電極配線10を挟持している。このため、電極配線10がマスク本体8よって覆われ、印刷マスク6の上下面に大きな凹凸が形成されることが良好に防止される。
Each mask body 8 is provided with a plurality of openings 7 and a heating element 9 provided in the opening 7, and the mask bodies 8 are attached so that the positions of the corresponding openings 7 are matched. Yes. Further, an electrode wiring 10 electrically connected to the heating element 9 in the opening 7, a protective film 12, and the like are attached to the opposing surface of each mask body 8, and the electrode wiring 10 is sandwiched between the pair of mask bodies 8. ing. Thus, the electrode wiring 10 is thus covered with the mask body 8, that a large unevenness on the upper and lower surfaces is formed of a printing mask 6 is effectively prevented.

一方、マスク本体8に設けられる複数の開口7は、例えば、100dpi(dot per inch)〜300dpiの密度で直線状に配列されており、その配列は一列もしくは複数列に設定され、各々が略円形状,長円形状,長方形状、平行四辺形状等、種々の形状を成している(本実施形態においては円形状)。   On the other hand, the plurality of openings 7 provided in the mask body 8 are linearly arranged at a density of, for example, 100 dpi (dot per inch) to 300 dpi, and the arrangement is set in one or a plurality of rows, and each of the openings is substantially circular. Various shapes such as a shape, an oval shape, a rectangular shape, and a parallelogram shape are formed (in this embodiment, a circular shape).

この開口7は、印刷時、その内部をマスク本体8上に載置された半田ペーストや銀エポキシ等の導電ペーストが通過し得るようにするためのものであり、一対のマスク本体8を厚み方向に貫通するように設けられている。なお、マスク本体8が網目状のメッシュに絶縁性の乳剤を塗布して構成されている場合、乳剤の存在しない領域を開口となすのが一般的である。   This opening 7 is for allowing a conductive paste such as a solder paste or silver epoxy placed on the mask body 8 to pass therethrough during printing. It is provided so that it may penetrate. In the case where the mask body 8 is configured by coating an insulating emulsion on a mesh-like mesh, it is general that an area where no emulsion exists is an opening.

かかる開口7が設けられたマスク本体8は、例えばNi合金製の板体である場合、従来周知のアディティブ法を用いて製作される。具体的には、まず、感光性樹脂をシート状に塗布するとともに、これを従来周知のフォトリソグラフィー技術を採用することによって開口7の形成予定領域以外を除去し、しかる後、感光性樹脂の除去領域に従来周知の電気メッキあるいは無電解メッキ法等によってニッケル層を8μm〜50μmに被着させ、最後に、残った感光性樹脂を除去することで開口7と共に製作される。   When the mask body 8 provided with such openings 7 is, for example, a plate made of Ni alloy, it is manufactured using a conventionally well-known additive method. Specifically, first, a photosensitive resin is applied in the form of a sheet, and by adopting a conventionally well-known photolithography technique, the region other than the region where the opening 7 is to be formed is removed, and then the photosensitive resin is removed. A nickel layer is applied to the region by 8 μm to 50 μm by a conventionally known electroplating or electroless plating method, and finally, the remaining photosensitive resin is removed to manufacture the region together with the opening 7.

またマスク本体8がポリイミド樹脂からなる板体である場合、例えば、ポリイミド樹脂の前駆体をスクリーン印刷法等によってシート状に塗布するとともに、これを焼成し、しかる後、開口7に対応する穴を従来周知のレーザー加工法を採用することにより製作される。   When the mask body 8 is a plate made of polyimide resin, for example, a polyimide resin precursor is applied in a sheet form by a screen printing method or the like, and this is baked, and then a hole corresponding to the opening 7 is formed. It is manufactured by adopting a conventionally known laser processing method.

勿論その他の製造方法も存在するが、マスク本体8をアディティブ法により形成すれば、開口7の面積が10000μm以下の微細なパターンである場合にも対応可能であることから、マスク本体8をアディティブ法により形成できるようにするため、マスク本体8をNi合金やCr合金等で形成することが好ましい。 Of course, there are other manufacturing methods. However, if the mask body 8 is formed by the additive method, it is possible to cope with the case where the area of the opening 7 is a fine pattern of 10000 μm 2 or less. In order to be able to form by a method, it is preferable to form the mask main body 8 with Ni alloy, Cr alloy or the like.

また一対のマスク本体8の貼着は、各マスク本体8に、開口7や発熱体9、電極配線10、保護膜12等を形成した後、該保護膜12上に接着剤を塗布するとともに、各マスク本体8の対応する開口7同士が平面的に合致するように重ね合わせ、しかる後、接着剤13を硬化させることで行われ、その結果、全体厚みは例えば10μm〜110μmとなる。   The pair of mask main bodies 8 are attached by forming an opening 7, a heating element 9, an electrode wiring 10, a protective film 12, etc. on each mask main body 8, and then applying an adhesive on the protective film 12. It overlaps so that the corresponding openings 7 of each mask main body 8 may correspond planarly, and after that, it hardens | cures the adhesive agent 13, and, as a result, the whole thickness will be 10 micrometers-110 micrometers, for example.

そして両マスク本体8の開口7内には、該内壁に沿って抵抗薄膜から成る発熱体9が同心円状に被着されている。   In the openings 7 of both mask bodies 8, a heating element 9 made of a resistive thin film is deposited concentrically along the inner wall.

発熱体9は、TaN,TaSiO,TiSiO,TaSiNO等の電気抵抗材料からなる厚み0.01μm〜1.0μmの抵抗薄膜により形成されており、平面視状態でC型形状を成している。   The heating element 9 is formed of a resistance thin film having a thickness of 0.01 μm to 1.0 μm made of an electric resistance material such as TaN, TaSiO, TiSiO, TaSiNO, and has a C shape in a plan view.

この発熱体9は、その両端に接続される一対の電極配線10より電力が供給されると、ジュール発熱を起こし、開口7の内部に充填されるペーストの粘度を低下させるのに十分な温度(例えばペーストが半田ペーストの場合、30℃〜180℃の温度)となる。   When power is supplied from a pair of electrode wirings 10 connected to both ends of the heating element 9, the heating element 9 generates Joule heat and has a temperature sufficient to lower the viscosity of the paste filled in the opening 7 ( For example, when the paste is a solder paste, the temperature is 30 ° C. to 180 ° C.).

このような発熱体9は、例えば、従来周知の薄膜形成技術、すなわち、スパッタリング法あるいは蒸着法等によって開口7内に抵抗薄膜を被着させるとともに、これを従来周知のフォトリソグラフィー技術、エッチング技術を採用して抵抗薄膜を所定パターンに微細加工することによって形成される。尚、開口7内の発熱体9は抵抗薄膜から成っているため、発熱体9の形成によって開口7内の充填可能なペースト量が低下することを小さく抑えることができる。   Such a heating element 9 is formed by, for example, depositing a resistance thin film in the opening 7 by a conventionally known thin film forming technique, that is, a sputtering method or a vapor deposition method. It is formed by adopting and finely processing the resistive thin film into a predetermined pattern. Since the heating element 9 in the opening 7 is made of a resistance thin film, it is possible to suppress a decrease in the amount of paste that can be filled in the opening 7 due to the formation of the heating element 9.

発熱体9にはアルミニウムや銅等の金属材料からなる一対の電極配線10が接続されている。   A pair of electrode wirings 10 made of a metal material such as aluminum or copper is connected to the heating element 9.

電極配線10は、外部電源から供給される電力を図示しない駆動回路の制御に基づいて発熱体9に供給する給電配線として機能するものであり、一端を隣接するマスク本体8間の領域を介して図示しない外部電源の電源端子に接続されている。   The electrode wiring 10 functions as a power supply wiring that supplies power supplied from an external power source to the heating element 9 based on control of a drive circuit (not shown), and has one end through a region between adjacent mask bodies 8. It is connected to a power supply terminal of an external power supply (not shown).

このように電極配線10は、隣接するマスク本体8間に介在されていることから、凹凸の原因となりやすい電極配線10がマスク本体8より露出することはなく、印刷マスク6の上下面に大きな凹凸が形成されることを良好に防止することが可能となる。その結果、ペースト5’の印刷時、印刷マスク6で半導体基板上の回路配線が傷つくことを良好に防止できる上に、印刷マスク6上に残留するペースト5’の量を少なくできる。   Since the electrode wiring 10 is interposed between the adjacent mask bodies 8 in this way, the electrode wiring 10 that tends to cause unevenness is not exposed from the mask body 8, and large unevenness is formed on the upper and lower surfaces of the printing mask 6. Can be satisfactorily prevented from forming. As a result, when the paste 5 ′ is printed, it is possible to satisfactorily prevent the circuit wiring on the semiconductor substrate from being damaged by the print mask 6 and to reduce the amount of the paste 5 ′ remaining on the print mask 6.

このような電極配線10は、発熱体9と同様の従来周知の薄膜形成技術によって形成される。   Such an electrode wiring 10 is formed by a conventionally well-known thin film forming technique similar to that of the heating element 9.

尚、本実施形態においては、発熱体9と開口7の内壁との間、電極配線10とマスク本体8との間に、SiOやSiON,Si等の無機材料、あるいは、ポリイミド,エポキシ等の有機材料からなる絶縁膜11を介在させることにより、マスク本体8−発熱体9間、あるいはマスク本体8−電極配線10間での電気的絶縁を図っており、かかる絶縁膜11は従来周知の薄膜形成技術によって形成可能である。また、マスク本体8が絶縁材料から成る場合、絶縁膜11は必ずしも必要でない。 In the present embodiment, an inorganic material such as SiO 2 , SiON, Si 3 N 4 , polyimide, or the like, between the heating element 9 and the inner wall of the opening 7, and between the electrode wiring 10 and the mask body 8, is used. By interposing an insulating film 11 made of an organic material such as epoxy, electrical insulation between the mask main body 8 and the heating element 9 or between the mask main body 8 and the electrode wiring 10 is achieved. It can be formed by a well-known thin film forming technique. Further, when the mask body 8 is made of an insulating material, the insulating film 11 is not always necessary.

そして、上述の発熱体9及び電極配線10上には、SiOやSiON,Siの無機材料やポリイミド,エポキシ等の有機材料からなる保護膜12が被着されており、かかる保護膜12によって発熱体9及び電極配線10が被覆されている。 A protective film 12 made of an inorganic material such as SiO 2 , SiON, or Si 3 N 4 , or an organic material such as polyimide or epoxy is deposited on the heating element 9 and the electrode wiring 10. The heating element 9 and the electrode wiring 10 are covered with 12.

保護膜12は、発熱体9や電極配線10の腐食を防止したり、ペーストや被印刷物との摩擦による磨耗、断線等を防止したりするためのものであり、その厚みは0.1μm〜5μmに設定される。保護膜12の厚みが大きいと、発熱体9の熱が開口7内のペーストに伝達しにくくなり、必要な電力が大きくなることから、開口7内における保護膜12の厚みを1μm以下に設定することが好ましい。   The protective film 12 is for preventing corrosion of the heating element 9 and the electrode wiring 10, and for preventing wear and disconnection due to friction with the paste and the substrate, and has a thickness of 0.1 μm to 5 μm. Set to If the thickness of the protective film 12 is large, the heat of the heating element 9 becomes difficult to be transferred to the paste in the opening 7 and the required power increases, so the thickness of the protective film 12 in the opening 7 is set to 1 μm or less. It is preferable.

また開口7内に充填されたペーストの版抜け性を良好となすべく、開口7内における保護膜12の表面粗さを小さく設定することが好ましく、具体的には算術平均粗さRaで1.0μm以下に設定することが好ましい。   Further, it is preferable to set the surface roughness of the protective film 12 in the opening 7 to be small in order to make the paste filled in the opening 7 good. Specifically, the arithmetic average roughness Ra is 1. It is preferable to set it to 0 μm or less.

ここで、保護膜12の表面粗さが算術平均粗さRaで1.0μmよりも大きいと、ペーストの版抜け性をそれほど高めることができず、開口7の面積が例えば10000μm以下と極めて小さい場合、開口7内の残留ペーストを除去するには発熱体9の発熱温度を通常よりも高くする必要がある。尚、保護膜12の表面粗さの下限値は、算術平均粗さRaで0.05μmとすることが、印刷マスク6の生産性を高く維持するという観点から好ましい。 Here, when the surface roughness of the protective film 12 is larger than 1.0 μm in terms of arithmetic average roughness Ra, it is not possible to improve the paste release property so much, and the area of the opening 7 is extremely small, for example, 10,000 μm 2 or less. In this case, in order to remove the residual paste in the opening 7, the heating temperature of the heating element 9 needs to be higher than usual. The lower limit of the surface roughness of the protective film 12 is preferably 0.05 μm in terms of arithmetic average roughness Ra from the viewpoint of maintaining high productivity of the printing mask 6.

尚、保護膜12は、従来周知の薄膜形成技術、例えば、スパッタリング法や蒸着法によって、もしくは、これらの方法に加えてフォトリソグラフィー技術、エッチング技術を組み合わせることによって所定パターンに形成される。   The protective film 12 is formed in a predetermined pattern by a conventionally known thin film forming technique, for example, a sputtering method or a vapor deposition method, or by combining a photolithography technique and an etching technique in addition to these methods.

フリップチップ型ICの説明
次に、上述の印刷マスク6を用いてバンプが形成されたフリップチップ型ICについて図を用いて詳細に説明する。
Description of Flip Chip IC Next, the flip chip IC in which bumps are formed using the above-described printing mask 6 will be described in detail with reference to the drawings.

図4は本発明の製造方法によって製作されたフリップチップ型ICの断面図であり、同図に示すフリップチップ型ICは、大略的に半導体基板1上に回路配線2やバリアメタル層3,パッシベーション層4,バンプ5等が設けられた構成となっている。   FIG. 4 is a cross-sectional view of a flip chip type IC manufactured by the manufacturing method of the present invention. The flip chip type IC shown in FIG. 4 is roughly formed on a semiconductor substrate 1 with circuit wiring 2, barrier metal layer 3, and passivation. The layer 4, the bump 5, etc. are provided.

半導体基板1は、単結晶シリコン等の半導体材料から成り、その上面に半導体素子(図示せず)や回路配線2、バリアメタル層3、パッシベーション層4等が被着され、これらを支持する支持母材として機能する。   The semiconductor substrate 1 is made of a semiconductor material such as single crystal silicon, and a semiconductor element (not shown), a circuit wiring 2, a barrier metal layer 3, a passivation layer 4 and the like are deposited on the upper surface of the semiconductor substrate 1, and a supporting mother for supporting these. Functions as a material.

このような半導体基板1は、例えば従来周知のチョコラルスキー法(引き上げ法)等によって形成された単結晶シリコンのインゴット(塊)を所定厚みにスライスして板体を得るとともに、その表面を研磨し、しかる後、従来周知の熱酸化法によって板体表面全体に絶縁膜を形成することによって製作される。   Such a semiconductor substrate 1 is obtained by, for example, slicing a single crystal silicon ingot formed by a conventionally known chocolate ski method (pull-up method) or the like to a predetermined thickness, and polishing the surface thereof. Thereafter, an insulating film is formed on the entire surface of the plate body by a conventionally known thermal oxidation method.

また半導体基板1上に形成される回路配線2は、アルミニウム(Al)や銅(Cu)等の金属材料により0.5μm〜1.5μmの厚みに被着されており、図示しない半導体素子に外部からの電源電力や電気信号等を供給するための給電配線として機能する。   The circuit wiring 2 formed on the semiconductor substrate 1 is deposited to a thickness of 0.5 μm to 1.5 μm with a metal material such as aluminum (Al) or copper (Cu), and is externally connected to a semiconductor element (not shown). It functions as a power supply wiring for supplying power supply power, electrical signals, and the like from

このような回路配線2の一部上面には複数のバリアメタル層3が半導体基板1の端部に沿って直線状に配列されるように形成されている。   A plurality of barrier metal layers 3 are formed on a part of the upper surface of the circuit wiring 2 so as to be arranged linearly along the edge of the semiconductor substrate 1.

またバリアメタル層3は、フリップチップ型ICを回路基板上に実装する際、バリアメタル層3上に設けられるバンプ5の溶融に伴って回路配線2を形成するアルミニウム等が浸蝕されるのを有効に防止するためのものであり、バンプ5を構成する材料に対して濡れ性が良好となるような構造、例えば、半導体基板1側から亜鉛(Zn)、ニッケル(Ni)及び金(Au)を順次積層させた3層構造、亜鉛(Zn)、ニッケル(Ni)の2層構造、もしくは、パラジウム(Pd)、ニッケル(Ni)、金(Au)の3層構造、パラジウム(Pd)、ニッケル(Ni)の2層構造等の構造が考えられる。   The barrier metal layer 3 is effective in eroding aluminum or the like that forms the circuit wiring 2 with the melting of the bump 5 provided on the barrier metal layer 3 when the flip chip type IC is mounted on the circuit board. For example, zinc (Zn), nickel (Ni) and gold (Au) are formed from the semiconductor substrate 1 side so that the wettability with respect to the material constituting the bump 5 is good. Sequentially stacked three-layer structure, zinc (Zn), nickel (Ni) two-layer structure, or palladium (Pd), nickel (Ni), gold (Au) three-layer structure, palladium (Pd), nickel ( A structure such as a two-layer structure of Ni) is conceivable.

尚、回路配線2は、従来周知のスパッタリング、フォトリソグラフィー技術、エッチング技術を採用することにより半導体基板1の上面に所定パターンに形成される。またバリアメタル層3は、亜鉛(Zn)、ニッケル(Ni)及び金(Au)の3層構造である場合、例えば、後述するパッシベーション層4を形成した後、該パッシベーション層4より露出した回路配線2の一部上面に、従来周知の無電解メッキ法等を採用することにより、亜鉛(Zn)、ニッケル(Ni)及び金(Au)を半導体基板側より順次積層して円柱状を成すように形成される。   The circuit wiring 2 is formed in a predetermined pattern on the upper surface of the semiconductor substrate 1 by employing conventionally known sputtering, photolithography technology, and etching technology. When the barrier metal layer 3 has a three-layer structure of zinc (Zn), nickel (Ni), and gold (Au), for example, after forming a passivation layer 4 to be described later, circuit wiring exposed from the passivation layer 4 By adopting a conventionally well-known electroless plating method or the like on a partial upper surface of 2, zinc (Zn), nickel (Ni), and gold (Au) are sequentially laminated from the semiconductor substrate side to form a cylindrical shape. It is formed.

一方、バリアメタル層3の非形成領域には、窒化珪素(Si)や酸化珪素(SiO)、ポリイミド等の電気絶縁材料から成るパッシベーション層4が回路配線2や図示しない半導体素子を被覆するように被着されている。 On the other hand, in a region where the barrier metal layer 3 is not formed, a passivation layer 4 made of an electrically insulating material such as silicon nitride (Si 3 N 4 ), silicon oxide (SiO 2 ), or polyimide is provided with circuit wiring 2 or a semiconductor element (not shown). It is applied to cover.

かかるパッシベーション層4は、半導体素子や回路配線2を大気と良好に遮断することで、半導体素子や回路配線2が大気中に含まれている水分等の接触により腐食するのを有効に防止するためのものであり、その一部はバリアメタル層3の外周上面を被覆していることが好ましい。   The passivation layer 4 effectively prevents the semiconductor element and the circuit wiring 2 from being corroded by contact with moisture contained in the atmosphere by blocking the semiconductor element and the circuit wiring 2 from the atmosphere. It is preferable that a part thereof covers the outer peripheral upper surface of the barrier metal layer 3.

尚、パッシベーション層4は、従来周知のスパッタリング、フォトリソグラフィー技術、エッチング技術等を採用することによって半導体基板1の上面に0.5μm〜3.0μmの厚みに形成される。   The passivation layer 4 is formed to a thickness of 0.5 μm to 3.0 μm on the upper surface of the semiconductor substrate 1 by employing a conventionally known sputtering, photolithography technique, etching technique or the like.

そして、先に述べたバリアメタル層3の上面には球状のバンプ5が形成されている。   A spherical bump 5 is formed on the upper surface of the barrier metal layer 3 described above.

このバンプ5は、フリップチップ型ICを回路基板上に実装する際、加熱されることによって溶融し、フリップチップ型ICのバリアメタル層3と回路基板上の回路パターンとを電気的・機械的に接続するためのものであり、例えば錫(Sn)と銀(Ag)と銅(Cu)とを96.5:3.0:0.5の比率で溶融・固化させた半田や、銀エポキシ等の導電材により形成される。   The bump 5 is melted by being heated when the flip chip IC is mounted on the circuit board, so that the barrier metal layer 3 of the flip chip IC and the circuit pattern on the circuit board are electrically and mechanically connected. For connection, for example, solder obtained by melting and solidifying tin (Sn), silver (Ag), and copper (Cu) at a ratio of 96.5: 3.0: 0.5, silver epoxy, etc. Formed of a conductive material.

フリップチップ型ICの製造方法の説明
次に上述したフリップチップ型ICを上述の印刷マスク6を用いて製造する方法について図5を用いて説明する。図5は図1の印刷マスクを用いたフリップチップ型ICの製造方法を説明するための各工程における断面図である。
Description of Flip Chip IC Manufacturing Method Next, a method of manufacturing the above-described flip chip IC using the above-described printing mask 6 will be described with reference to FIG. FIG. 5 is a cross-sectional view in each step for explaining a method of manufacturing a flip chip type IC using the printing mask of FIG.

(1)まず、上面に回路配線2やバリアメタル層3、パッシベーション層4を被着した半導体基板1と、印刷マスク6と、ペースト5’とを準備する。   (1) First, a semiconductor substrate 1 having a circuit wiring 2, a barrier metal layer 3, and a passivation layer 4 deposited on the upper surface, a printing mask 6, and a paste 5 ′ are prepared.

ペースト5’としては、多数の半田粒子にフラックス等を添加・混合して所定の粘度に調整した半田ペーストや、銀エポキシ等、加熱により粘度が低下する温度範囲を有する導電ペーストが好適に用いられる。   As the paste 5 ', a solder paste in which a flux or the like is added to and mixed with a large number of solder particles to have a predetermined viscosity, or a conductive paste having a temperature range in which the viscosity is lowered by heating, such as silver epoxy, is suitably used. .

(2)次に半導体基板1上に印刷マスク6を配設する。   (2) Next, the printing mask 6 is disposed on the semiconductor substrate 1.

このとき、印刷マスク6は、その開口7が半導体基板1上の対応するバリアメタル層3の真上に位置するように配設される。   At this time, the printing mask 6 is disposed so that the opening 7 is located immediately above the corresponding barrier metal layer 3 on the semiconductor substrate 1.

(3)続いて、印刷マスク6上にペースト5’を供給するとともに、スキージ等の押圧手段(本実施形態においてはスキージ)を印刷マスク6に対して押し当てた状態で押圧手段を移動させ、ペースト5’を開口7内に充填するとともに、印刷マスク6を半導体基板1より引き離し、開口7内のペースト5’をバリアメタル層3上に印刷・塗布する。   (3) Subsequently, the paste 5 ′ is supplied onto the printing mask 6, and the pressing means is moved in a state where the pressing means such as a squeegee (squeegee in the present embodiment) is pressed against the printing mask 6, The paste 5 ′ is filled in the opening 7, the print mask 6 is separated from the semiconductor substrate 1, and the paste 5 ′ in the opening 7 is printed and applied on the barrier metal layer 3.

かかる印刷時に用いられる印刷マスク6は、上述した如く、電極配線10が一対のマスク本体8で挟持されているため、電極配線10が印刷マスクの上下面から露出することはなく、印刷マスク6の上下面に大きな凹凸が形成されることを良好に防止している。それ故、印刷マスク6を半導体基板1に対してスキージ等の押圧手段で押し付ける際、印刷マスク6で半導体基板1上の回路配線2が傷つくことを良好に防止できる上に、印刷マスク6上の凹部に残留するペースト5’の量を少なくできる。   As described above, since the electrode wiring 10 is sandwiched between the pair of mask bodies 8 as described above, the electrode mask 10 is not exposed from the upper and lower surfaces of the printing mask 6. It is well prevented that large irregularities are formed on the upper and lower surfaces. Therefore, when the printing mask 6 is pressed against the semiconductor substrate 1 with a pressing means such as a squeegee, the circuit wiring 2 on the semiconductor substrate 1 can be satisfactorily prevented from being damaged by the printing mask 6. The amount of paste 5 ′ remaining in the recess can be reduced.

またペースト5’の印刷時において重要なのは、ペースト5’が開口7内に充填される間に発熱体9を発熱させることであり、このように発熱体9の発熱を制御することにより、開口7内のペースト5’の粘度が低下してペースト5’と印刷マスク6(開口7)との摩擦力が小さくなり、ペースト5’を開口7の内部から容易に分離することができる。従って、ペースト5’の無駄を少なくし、生産性向上に供することができる上、バリアメタル層3上に形成されるバンプの大きさのバラツキを小さくすることができるという利点がある。   Also, when printing the paste 5 ′, it is important to cause the heating element 9 to generate heat while the paste 5 ′ is filled in the opening 7. By controlling the heat generation of the heating element 9, the opening 7 is thus controlled. The viscosity of the inner paste 5 ′ decreases, the frictional force between the paste 5 ′ and the print mask 6 (opening 7) decreases, and the paste 5 ′ can be easily separated from the inside of the opening 7. Accordingly, there is an advantage that the waste of the paste 5 ′ can be reduced and the productivity can be improved, and the variation in the size of the bump formed on the barrier metal layer 3 can be reduced.

しかも、開口7内にペースト5’が残留することを低減できるため、印刷マスク6の洗浄する際に、開口7内に残留したペースト5’の固まりを取り除く作業が大幅に低減されることとなり、印刷マスク6の洗浄作業も容易になるという利点もある。   Moreover, since it is possible to reduce the residue of the paste 5 ′ in the opening 7, the work of removing the lump of the paste 5 ′ remaining in the opening 7 when cleaning the printing mask 6 is greatly reduced. There is also an advantage that the cleaning operation of the printing mask 6 becomes easy.

またペースト5’を開口より容易に分離することができるため、粘度が高く、チクソ指数が低いペーストであっても使用可能となり、ペースト5’の使用範囲が大幅に広がるという利点もある。   Further, since the paste 5 'can be easily separated from the opening, even a paste having a high viscosity and a low thixotropy index can be used, and there is an advantage that the range of use of the paste 5' is greatly expanded.

更にペースト5’を加熱する発熱体9は印刷マスク6の開口7内に設けられているため、不要な領域、すなわち開口7以外の領域に発熱体9の熱が伝わりにくくなり、発熱体9の発熱によって印刷マスク6全体が大きく膨張することが良好に防止され、印刷マスク6に生じる歪みが極めて小さく抑えられる。従って、ペースト5’を所望する箇所に塗布することができ、バリアメタル層3上に形成されるバンプ5の形成箇所のずれを小さくすることが可能となる。   Further, since the heating element 9 for heating the paste 5 ′ is provided in the opening 7 of the printing mask 6, it becomes difficult for heat of the heating element 9 to be transmitted to an unnecessary region, that is, a region other than the opening 7. It is well prevented that the entire printing mask 6 is greatly expanded due to heat generation, and the distortion generated in the printing mask 6 is extremely small. Therefore, the paste 5 ′ can be applied to a desired location, and the deviation of the formation location of the bump 5 formed on the barrier metal layer 3 can be reduced.

尚、発熱体9の発熱のタイミングは、開口7の近傍領域において発熱体9の熱による印刷マスク6に膨張が生じることを抑制すべく、発熱体9の発熱時間をできるだけ短することが好ましく、具体的には、発熱体9の発熱開始はペースト5’が開口7の内部に充填された時、もしくはその直前、直後(ペースト5’が開口7内に充填される時から5msec〜100msec前後)に設定することが好ましい。また発熱体9の発熱終了は開口7内よりペースト5’が分離された時、もしくはその直前、直後(ペースト5’が開口7内より分離された時から5msec〜100msec前後)に設定することが好ましい。   In addition, it is preferable that the heating time of the heating element 9 is as short as possible in order to suppress expansion of the print mask 6 due to the heat of the heating element 9 in the region near the opening 7. Specifically, the heat generation of the heating element 9 starts when the paste 5 'is filled in the opening 7, immediately before, immediately after (after the time when the paste 5' is filled in the opening 7, about 5 to 100 msec). It is preferable to set to. The end of heat generation of the heating element 9 may be set when the paste 5 'is separated from the opening 7 or immediately before or immediately after (after the time when the paste 5' is separated from the opening 7 from around 5 msec to 100 msec). preferable.

また発熱体9は、開口7の内部にペースト5’が充填されている間、発熱しつづけることが好ましいが、ペースト5’の充填中に少なくとも一度発熱体9が発熱すれば良い。   The heating element 9 preferably continues to generate heat while the paste 5 'is filled in the opening 7, but it is sufficient that the heating element 9 generates heat at least once during the filling of the paste 5'.

発熱体9の発熱温度は、ペースト5’の粘度が低下する温度範囲内に設定することが大切であり、例えばペースト5’が例えば錫(Sn)と銀(Ag)と銅(Cu)とを96.5:3.0:0.5の比率で混合された半田ペーストである場合、発熱体9の発熱温度を180℃よりも大きくすると、半田ペースト中の溶剤が蒸発し、半田ペーストが硬くなるおそれがあることから、発熱体9の発熱温度を80℃〜180℃にすることが好ましい。またペースト5’が銀エポキシからなる場合、発熱体9の発熱温度を80℃よりも大きくすると、銀エポキシが硬くなるおそれがあるため、発熱体9の発熱温度を80℃以下、好ましくは30℃〜80℃にすることが好ましい。   It is important to set the heat generation temperature of the heating element 9 within a temperature range in which the viscosity of the paste 5 ′ decreases. For example, the paste 5 ′ contains, for example, tin (Sn), silver (Ag), and copper (Cu). In the case of a solder paste mixed at a ratio of 96.5: 3.0: 0.5, if the heating temperature of the heating element 9 is higher than 180 ° C., the solvent in the solder paste evaporates and the solder paste becomes hard. Therefore, it is preferable that the heat generation temperature of the heating element 9 is 80 ° C to 180 ° C. Further, when the paste 5 ′ is made of silver epoxy, if the heat generation temperature of the heating element 9 is higher than 80 ° C., the silver epoxy may be hardened. Therefore, the heat generation temperature of the heating element 9 is 80 ° C. or less, preferably 30 ° C. It is preferable to make it -80 degreeC.

(4)そして、バリアメタル層3上に塗布したペースト5’を乾燥させ、最後にこれを溶融することによってペースト5’中の粒子を加熱・溶融して粒子同士を相互に結合させ、しかる後、これを冷却することによってバリアメタル層3上に大きさが略均一に揃った球状のバンプ5が形成される。   (4) Then, the paste 5 'applied on the barrier metal layer 3 is dried and finally melted to heat and melt the particles in the paste 5' to bond the particles to each other. By cooling this, spherical bumps 5 having substantially uniform sizes are formed on the barrier metal layer 3.

尚、本発明は上述の実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良が可能である。   In addition, this invention is not limited to the above-mentioned embodiment, A various change and improvement are possible in the range which does not deviate from the summary of this invention.

例えば、上述の実施形態においては、開口7内に設けられる発熱体9及びそれに接続される電極配線10を両マスク本体8に設けるようにしたが、発熱体9及び電極配線10は少なくとも一方のマスク本体8に設けるようにすればよい。   For example, in the above-described embodiment, the heating element 9 provided in the opening 7 and the electrode wiring 10 connected thereto are provided in both mask bodies 8, but the heating element 9 and the electrode wiring 10 are provided in at least one mask. What is necessary is just to make it provide in the main body 8.

また上述の実施形態においては、発熱体9を開口7の内壁に沿って形成するようにしたが、必ずしも内壁に沿って発熱体9が存在している必要はなく、開口7の内壁に部分的に複数、発熱体が存在していてもよい。   In the above-described embodiment, the heating element 9 is formed along the inner wall of the opening 7. However, the heating element 9 does not necessarily exist along the inner wall, and the heating element 9 does not necessarily exist on the inner wall of the opening 7. There may be a plurality of heating elements.

更に上述の実施形態においては、保護膜12をSiO、SiON、Siやポリイミド、エポキシで形成するようにしたが、これに代えて、保護膜をフッ素などの他の絶縁性封止材料で形成するようにしても良い。 Further, in the above-described embodiment, the protective film 12 is formed of SiO 2 , SiON, Si 3 N 4 , polyimide, or epoxy, but instead, the protective film is made of other insulating sealing such as fluorine. You may make it form with material.

本発明の一実施形態にかかる印刷マスクの平面図である。It is a top view of the printing mask concerning one Embodiment of this invention. 図1の印刷マスクの要部拡大平面図である。It is a principal part enlarged plan view of the printing mask of FIG. 図1の印刷マスクのX−X’線断面図である。FIG. 2 is a cross-sectional view taken along line X-X ′ of the printing mask of FIG. 1. 本発明の一実施形態にかかるフリップチップ型ICの製造方法によって製作されたフリップチップ型ICの断面図である。It is sectional drawing of the flip chip type IC manufactured by the manufacturing method of the flip chip type IC concerning one Embodiment of this invention. 図1の印刷マスクを用いたフリップチップ型ICの製造方法を説明するための各工程における断面図である。It is sectional drawing in each process for demonstrating the manufacturing method of the flip chip type IC using the printing mask of FIG. 従来の印刷マスクの平面図である。It is a top view of the conventional printing mask. 図6の印刷マスクを用いて半田バンプを形成する方法を説明するための各工程における断面図である。It is sectional drawing in each process for demonstrating the method of forming a solder bump using the printing mask of FIG.

符号の説明Explanation of symbols

1・・・半導体基板
2・・・回路配線
3・・・バリアメタル層
4・・・パッシベーション層
5・・・バンプ
5’・・・ペースト
6・・・印刷マスク
7・・・開口
8・・・マスク本体
9・・・発熱体
10・・・電極配線
11・・・絶縁膜
12・・・保護膜
DESCRIPTION OF SYMBOLS 1 ... Semiconductor substrate 2 ... Circuit wiring 3 ... Barrier metal layer 4 ... Passivation layer 5 ... Bump 5 '... Paste 6 ... Print mask 7 ... Opening 8 ... -Mask body 9 ... Heating element 10 ... Electrode wiring 11 ... Insulating film 12 ... Protective film

Claims (7)

一対のマスク本体を重ねて配設し、前記一対のマスク本体を貫通する複数の開口を設けてなる印刷マスクにおいて、
前記開口内に発熱体を設けるとともに、該発熱体に電気的に接続される電極配線を隣接する前記一対のマスク本体間に介在させたことを特徴とする印刷マスク。
In a printing mask in which a pair of mask bodies are arranged to overlap and a plurality of openings penetrating the pair of mask bodies are provided,
A printing mask characterized in that a heating element is provided in the opening, and electrode wiring electrically connected to the heating element is interposed between the pair of adjacent mask bodies.
請求項1に記載の印刷マスクを被印刷物上に配設する工程と、該印刷マスク上のペーストを、前記開口を介して被印刷物に塗布することを特徴とする印刷方法。 A printing method comprising: arranging a printing mask according to claim 1 on a substrate; and applying a paste on the printing mask to the substrate through the opening. 前記ペーストを塗布する際、前記印刷マスクを、押圧手段を用いて被印刷物に対して押し付けることを特徴とする請求項2に記載の印刷方法。 3. The printing method according to claim 2, wherein, when applying the paste, the printing mask is pressed against a substrate using a pressing unit. 前記ペーストが開口内に存在する間に、該開口内の発熱体が発熱することを特徴とする請求項2または請求項3に記載の印刷方法。 4. The printing method according to claim 2, wherein the heating element in the opening generates heat while the paste is present in the opening. 5. 請求項1に記載の印刷マスクを、バリアメタル層を有する半導体基板上に配設する工程と、印刷マスク上のペーストを開口を介してバリアメタル層上に印刷・塗布する工程と、バリアメタル層上のペーストを加熱してバンプを形成する工程と、を備えたことを特徴とするフリップチップ型ICの製造方法。 A step of disposing the printing mask according to claim 1 on a semiconductor substrate having a barrier metal layer, a step of printing and applying a paste on the printing mask onto the barrier metal layer through an opening, and a barrier metal layer And a step of forming bumps by heating the paste above. A method of manufacturing a flip chip type IC, comprising: 前記ペーストを塗布する際、前記印刷マスクを、押圧手段を用いて被印刷物に対して押し付けることを特徴とする請求項5に記載のフリップチップ型ICの製造方法。 6. The method of manufacturing a flip chip type IC according to claim 5, wherein when the paste is applied, the printing mask is pressed against a substrate using a pressing unit. 前記ペーストが半田ペーストであり、該半田ペーストが開口内に存在する間に、該開口内の発熱体が発熱することを特徴とする請求項5または請求項6に記載のフリップチップ型ICの製造方法。
7. The manufacturing method of a flip chip type IC according to claim 5, wherein the paste is a solder paste, and the heating element in the opening generates heat while the solder paste is present in the opening. Method.
JP2003304520A 2003-08-28 2003-08-28 Printing mask, printing method, and flip-chip IC manufacturing method Expired - Fee Related JP4195648B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003304520A JP4195648B2 (en) 2003-08-28 2003-08-28 Printing mask, printing method, and flip-chip IC manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003304520A JP4195648B2 (en) 2003-08-28 2003-08-28 Printing mask, printing method, and flip-chip IC manufacturing method

Publications (2)

Publication Number Publication Date
JP2005074649A JP2005074649A (en) 2005-03-24
JP4195648B2 true JP4195648B2 (en) 2008-12-10

Family

ID=34408187

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003304520A Expired - Fee Related JP4195648B2 (en) 2003-08-28 2003-08-28 Printing mask, printing method, and flip-chip IC manufacturing method

Country Status (1)

Country Link
JP (1) JP4195648B2 (en)

Also Published As

Publication number Publication date
JP2005074649A (en) 2005-03-24

Similar Documents

Publication Publication Date Title
JP2005217388A (en) Pre-solder structure of semiconductor package substrate and its manufacturing method
JP4907500B2 (en) Method for forming conductive bump
US7638420B2 (en) Print mask and method of manufacturing electronic components using the same
JP4603383B2 (en) Wiring board, semiconductor device, and manufacturing method thereof
JP4195648B2 (en) Printing mask, printing method, and flip-chip IC manufacturing method
JP3618060B2 (en) Wiring board for mounting semiconductor element and semiconductor device using the same
JP2005050926A (en) Printing mask, printing method, and method for manufacturing flip chip integrated circuit
JP5140961B2 (en) Semiconductor device and manufacturing method thereof, and semiconductor device and manufacturing method thereof
JP4388352B2 (en) Manufacturing method of semiconductor device
JP3847260B2 (en) Flip chip type IC manufacturing method using IC wafer
JP4454454B2 (en) Semiconductor element and semiconductor element mounting board on which the semiconductor element is mounted
JP4019005B2 (en) IC wafer and flip chip IC manufacturing method using the same
JP4364074B2 (en) Manufacturing method of semiconductor device
JP2010263056A (en) Circuit board, circuit board with bump, and electronic device
JP2004342904A (en) Electronic circuit device and its manufacturing method
JP2003103817A (en) Thermal head
JP5715002B2 (en) Circuit board manufacturing method, semiconductor power module manufacturing method
JP3883497B2 (en) Manufacturing method of semiconductor package
JP2006313929A (en) Method for manufacturing flip-chip ic and method for manufacturing flip-chip ic mounting circuit board
JP2005159051A (en) Method for manufacturing semiconductor element
JP4726409B2 (en) Semiconductor device and manufacturing method thereof
TWI220310B (en) Method for forming presolder structure on semiconductor package substrate
JP3967999B2 (en) Flip chip type IC manufacturing method
JPH08203909A (en) Bump forming method of semiconductor device
JP5576053B2 (en) Semiconductor device manufacturing method and circuit board sheet

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060518

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080205

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080312

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080902

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080926

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111003

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121003

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131003

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees