JP2006313929A - Method for manufacturing flip-chip ic and method for manufacturing flip-chip ic mounting circuit board - Google Patents
Method for manufacturing flip-chip ic and method for manufacturing flip-chip ic mounting circuit board Download PDFInfo
- Publication number
- JP2006313929A JP2006313929A JP2006194732A JP2006194732A JP2006313929A JP 2006313929 A JP2006313929 A JP 2006313929A JP 2006194732 A JP2006194732 A JP 2006194732A JP 2006194732 A JP2006194732 A JP 2006194732A JP 2006313929 A JP2006313929 A JP 2006313929A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- flux
- solder
- barrier metal
- paste
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Abstract
Description
本発明は、回路基板へのフェースダウンボンディングに用いられるフリップチップ型ICの製造方法、および、フリップチップ型IC実装回路基板の製造方法に関するものである。 The present invention relates to a method of manufacturing a flip chip type IC used for face-down bonding to a circuit board, and a method of manufacturing a flip chip type IC mounted circuit board.
従来より、回路パターンを有した回路基板の上面に、ICをフェースダウンボンディングすること、即ち、ICの集積回路が形成された面を回路基板と対向させた状態でICを回路基板上に実装することが行なわれている。 Conventionally, an IC is face-down bonded to the upper surface of a circuit board having a circuit pattern, that is, the IC is mounted on the circuit board with the surface on which the integrated circuit of the IC is formed facing the circuit board. Has been done.
かかるフェースダウンボンディングに用いられるICはフリップチップ型ICと呼ばれ、その端子を回路基板上の回路パターンに対し半田を介して接続させるようにしたものが一般的であった。 An IC used for such face-down bonding is called a flip-chip type IC and generally has a terminal connected to a circuit pattern on a circuit board via solder.
このような従来のフリップチップ型ICとしては、例えば図3に示す如く、集積回路が設けられている半導体基板21の一主面に、ニッケル等から成る複数個のバリアメタル層22を、またバリアメタル層22の存在しない領域に窒化珪素等から成るパッシベーション層23をそれぞれ被着させるとともに、該バリアメタル層22上に半田バンプ24を選択的に形成した構造のものが知られており、かかるフリップチップ型ICを回路基板上に実装する場合は、フリップチップ型ICの半田バンプ24が回路基板上の対応する回路パターンと対向するようにしてフリップチップ型ICを回路基板上に載置させ、しかる後、半田バンプ24を高温で加熱・溶融させることによってフリップチップ型ICのバリアメタル層22が回路基板上の回路パターンに半田接合される。
As such a conventional flip chip type IC, for example, as shown in FIG. 3, a plurality of
また前記半田バンプ24をバリアメタル層22上に形成する場合は、まず多数の半田粒子(粒径:2μm〜12μm)に有機溶剤やフラックス等を添加・混合して得た所定の半田ペーストを従来周知のスクリーン印刷等によってバリアメタル層23の上面に直接、印刷・塗布し、これを乾燥及びリフローの工程を経て半田粒子同士を相互に結合させるとともにバリアメタル層22に接合させることにより各々が略球状をなすように形成されていた。
When the
尚、前記半田ペースト中に含まれているフラックスは、半田付けの際に金属表面を清浄するとともに金属表面を酸化膜の存在しない良好な状態に維持するためのものであり、かかるフラックスとしては例えばロジン系のものが用いられる。 The flux contained in the solder paste is for cleaning the metal surface during soldering and maintaining the metal surface in a good state where no oxide film is present. A rosin type is used.
しかしながら、上述した従来のフリップチップ型ICにおいては、半田バンプ25を形成する際、バリアメタル層22やパッシベーション層23の表面状態が極めて平滑であることから、半田ペーストを印刷したときの版抜け性が悪く、半田ペーストの一部が周囲に流れ広がってしまう。この場合、隣り合う半田バンプ間に半田ブリッジが形成される欠点が誘発される。
However, in the conventional flip-chip type IC described above, the surface state of the
また上述した従来の形成方法によりフリップチップ型ICの半田バンプを形成する場合、半田ペーストの印刷に用いるメタルマスク等の孔版がバリアメタル層22等に対して直接、接触することから、該接触によりバリアメタル層22等に破損を生じることがあり、このことがフリップチップ型ICの生産性を低下させる原因の一つになっていた。
Further, when the solder bumps of the flip chip type IC are formed by the above-described conventional forming method, the stencil such as a metal mask used for printing the solder paste directly contacts the
本発明は上記欠点に鑑み案出されたもので、その目的は、半田ペーストの流れを有効に防止して、個々の半田バンプを良好に形成することができ、しかも生産性の向上に供することが可能なフリップチップ型ICの製造方法、および、フリップチップ型IC実装回路基板の製造方法を提供することにある。 The present invention has been devised in view of the above-mentioned drawbacks, and its purpose is to effectively prevent the flow of solder paste, to form individual solder bumps satisfactorily, and to improve productivity. It is an object of the present invention to provide a method of manufacturing a flip chip type IC capable of performing the above and a method of manufacturing a flip chip type IC mounting circuit board.
本発明の第1の側面に係るフリップチップ型ICの製造方法は、回路パターンが形成されている半導体基板の該回路パターン上に形成されるバリアメタル層上にフラックスペーストを塗布する工程と、前記フラックスペーストを乾燥させてフラックス層を形成する工程と、パターン孔を有する孔版の該パターン孔を介して、前記フラックス層上に半田ペーストを塗布する工程と、前記フラックス層及び前記半田ペーストを熱処理して半田バンプを形成する工程と、を含むことを特徴としている。 The flip chip type IC manufacturing method according to the first aspect of the present invention includes a step of applying a flux paste on a barrier metal layer formed on a circuit pattern of a semiconductor substrate on which a circuit pattern is formed, A step of drying the flux paste to form a flux layer, a step of applying a solder paste on the flux layer through the pattern holes of a stencil having pattern holes, and a heat treatment of the flux layer and the solder paste. And a step of forming solder bumps.
本製造方法では、前記バリアメタル層全体を被覆するように前記フラックスペーストを塗布するのが好ましい。 In this manufacturing method, it is preferable to apply the flux paste so as to cover the entire barrier metal layer.
本製造方法において前記バリアメタル層は、亜鉛からなる亜鉛層と、該亜鉛層上に積層形成され且つニッケルからなるニッケル層とによって構成されるのが好ましい。 In the present manufacturing method, the barrier metal layer is preferably constituted by a zinc layer made of zinc and a nickel layer made of nickel and laminated on the zinc layer.
本発明の第2の側面に係るフリップチップ型IC実装回路基板の製造方法は、本発明の第1の側面に係るフリップチップ型ICの製造方法により製造されるフリップチップ型ICを、前記半田バンプに接合される回路パターンを有する回路基板上に載置する工程と、前記半田バンプを加熱して溶融させることにより、前記フリップチップ型ICを前記回路基板に半田接合する工程と、を含むことを特徴としている。 According to a second aspect of the present invention, there is provided a method for manufacturing a flip chip type IC mounting circuit board, wherein the flip chip type IC manufactured by the method for manufacturing a flip chip type IC according to the first aspect of the present invention is replaced with the solder bump. Mounting on a circuit board having a circuit pattern to be bonded to the board, and soldering the flip chip type IC to the circuit board by heating and melting the solder bumps. It is a feature.
本発明のフリップチップ型ICの製造方法によれば、半田バンプを形成する際、半田ペーストはフラックス層上に塗布され、半田ペースト中の有機溶剤等はその一部がフラックス層の内部に浸透するようになっているため、半田ペーストを印刷する際の版抜け性は極めて良好で、半田ペーストの広がりを有効に防止することができる。従って、個々の半田バンプを良好に形成することができる。 According to the flip chip type IC manufacturing method of the present invention, when forming solder bumps, the solder paste is applied onto the flux layer, and part of the organic solvent, etc. in the solder paste penetrates into the flux layer. Therefore, the plate slipping property when printing the solder paste is extremely good, and the spread of the solder paste can be effectively prevented. Accordingly, individual solder bumps can be formed satisfactorily.
また本発明のフリップチップ型ICの製造方法によれば、半田バンプの形成に際して半田ペーストを孔版印刷にて塗布するとき、メタルマスク等の孔版はフラックス層の表面と接触し、バリアメタル層等に直接、接触することはない。従って、半田ペーストの塗布作業に伴いバリアメタル層等が損傷を受けることは殆どなく、フリップチップ型ICの生産性を向上させることが可能となる。 Further, according to the flip chip type IC manufacturing method of the present invention, when solder paste is applied by stencil printing at the time of forming solder bumps, the stencil such as a metal mask comes into contact with the surface of the flux layer, and the barrier metal layer or the like is contacted. There is no direct contact. Therefore, the barrier metal layer and the like are hardly damaged by the solder paste application operation, and the productivity of the flip-chip IC can be improved.
以下、本発明を添付図面に基づいて詳細に説明する。 Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
図1は本発明の製造方法によって製作したフリップチップ型ICの断面図であり、図中の1は半導体基板、2は回路パターン、3はバリアメタル層、4はパッシベーション層、5は半田バンプである。 FIG. 1 is a cross-sectional view of a flip chip type IC manufactured by the manufacturing method of the present invention, in which 1 is a semiconductor substrate, 2 is a circuit pattern, 3 is a barrier metal layer, 4 is a passivation layer, and 5 is a solder bump. is there.
前記半導体基板1は単結晶シリコン等から成り、その一主面にはアルミニウム等から成る回路パターン2や半導体素子(図示せず)が高密度に形成され、更に前記回路パターン2上には複数個のバリアメタル層3が、またバリアメタル層3の存在しない領域にはパッシベーション層4がそれぞれ被着されている。
The
前記半導体基板1は、半導体素子や回路パターン2,バリアメタル層3,パッシベーション層4等を支持するための支持母材として機能するものであり、単結晶シリコンから成る場合、従来周知のチョコラルスキー法(引き上げ法)等によって単結晶シリコンのインゴット(塊)を形成し、しかる後、これを所定厚みにスライスして外形加工することにより製作される。
The
また前記半導体基板1上のバリアメタル層3は、例えば、半導体基板1側から亜鉛(Zn)及びニッケル(Ni)を順次積層させた2層構造を有し、バリアメタル層全体の厚みは例えば1μm〜4μmに設定される。
The
前記バリアメタル層3は、フリップチップ型ICを回路基板上に実装する際、バリアメタル層3上に設けられる半田バンプ5の溶融に伴って回路パターン2を形成するアルミニウム等に半田食われが生じるのを防止する作用を為す。
When the flip-chip type IC is mounted on the circuit board, the
このようなバリアメタル層3は、後述するパッシベーション層4の形成後に、パッシベーション層4の開口部、即ち、パッシベーション層4の存在しない領域内に露出される回路パターン2上に、従来周知の無電解めっき等を採用し、Zn及びNiを順次被着させることによって全体が略円柱状をなすように形成される。
Such a
尚、バリアメタル層3を構成する2つの層のうち、下層となるZn層は、Ni層を従来周知の無電解メッキ法により形成する際、その一部を置換反応させることによってNi層を効率的に成長させるためのものであり、その厚みは0.01μm〜0.1μmに設定される。
Of the two layers constituting the
一方、前記パッシベーション層4は、先に述べた半導体素子や回路パターン2を大気と良好に遮断することで、これらが大気中に含まれている水分等の接触により腐食されるのを有効に防止するためのものであり、例えば、窒化珪素(Si3N4)等の封止性に優れた電気絶縁材料により形成され、その厚みは例えば0.5μm〜1.5μmの厚みに設定される。 On the other hand, the passivation layer 4 effectively prevents the above-described semiconductor element and circuit pattern 2 from being corroded by contact with moisture contained in the atmosphere by blocking well from the atmosphere. For example, it is formed of an electrically insulating material having excellent sealing properties such as silicon nitride (Si 3 N 4 ), and the thickness thereof is set to 0.5 μm to 1.5 μm, for example.
前記パッシベーション層4は、従来周知の薄膜形成技術、例えば、真空蒸着法やスパッタリング法等を採用して、上述の電気絶縁材料を回路パターン2等が設けられている半導体基板1上に堆積させ、しかる後、これを従来周知のフォトリソグラフィー及びエッチング技術等によって所定パターンに加工すること、即ち、バリアメタル層3の形成箇所に貫通穴を穿設することにより形成される。
The passivation layer 4 is deposited on the
そして、先に述べたバリアメタル層3の各上面には略球状の半田バンプ5が個々に形成される。
Then, substantially
前記半田バンプ5は、SnとAgとCuとを96.5:3.0:0.5の比率で溶融・固化させた金属接合用の合金であり、フリップチップ型ICを回路基板上に実装する際、炉の中で加熱されることによって溶融し、フリップチップ型ICの回路パターン2と回路基板上の回路パターンとを半田接合させる作用を為す。
The
尚、上述した半田バンプ5やパッシベーション層4の表面には、ロジン系のフラックスから成るフラックス8aが薄く被着され、このフラックス8aによって、回路基板に対する半田付けの際、金属表面が清浄されるとともに金属表面が酸化膜の存在しない良好な状態に維持される。
The surface of the
かくして上述したフリップチップ型ICは、その一主面に設けられている多数の半田バンプ5が回路基板上の対応する回路パターンと対向するようにして回路基板上に載置させ、しかる後、半田バンプ5を高温で加熱・溶融させるとともに、該溶融した半田を回路基板上の回路パターン等に半田接合させることによって回路基板上に実装される。
Thus, the flip chip type IC described above is placed on the circuit board so that a large number of
次に上述したフリップチップ型ICの半田バンプ5を形成する方法について図2を用いて説明する。
Next, a method for forming the above-described flip-chip
(1)まずフラックスペースト8´を準備し、これをバリアメタル層3及びパッシベーション層4が形成された半導体基板1の上面全体に塗布することによってフラックス層8を形成する。
(1) First, a
前記フラックスペースト8´としては、例えばロジン系フラックスをイソプロピルアルコール(IPA)等の有機溶剤で溶解・調整したものが好適に用いられ、かかるフラックスペースト8´を従来周知のスピンコート法等によってバリアメタル層3等を有した半導体基板1の上面に例えば1μm〜3μmの略均一な厚みに塗布し、これを乾燥させることによってフラックス層8が全てのバリアメタル層3とパッシベーション層4とを完全に被覆するように形成される。
As the flux paste 8 ', for example, a rosin-based flux dissolved and adjusted with an organic solvent such as isopropyl alcohol (IPA) is preferably used, and the flux paste 8' is used as a barrier metal by a conventionally known spin coating method or the like. The upper surface of the
(2)次に半田ペースト5´と半田ペースト印刷用の孔版とを準備し、かかる半田ペースト5´をバリアメタル層3上の領域に位置するフラックス層8の上面に塗布する。
(2) Next, a
前記半田ペースト5´としては、多数の半田粒子にIPA等の有機溶剤等を添加・混合して所定の粘度に調整したものが用いられ、また前記孔版としては、例えばステンレス鋼等で形成されたメタルマスク等が用いられる。かかる孔版には、バリアメタル層3のパターンに対応した複数個のパターン孔が形成されており、これらのパターン孔は従来周知のフォトエッチングやレーザー加工等を採用することによって高精度に穿設される。
As the solder paste 5 ', a solder paste prepared by adding and mixing an organic solvent such as IPA to a large number of solder particles to have a predetermined viscosity is used, and the stencil is formed of, for example, stainless steel. A metal mask or the like is used. In this stencil, a plurality of pattern holes corresponding to the pattern of the
そして上述の半田ペースト5´をフラックス層8上に塗布する際は、まず(1)の工程で得たフラックス層付の半導体基板1を孔版印刷機のステージに載置・固定し、次に上述の孔版を、個々のパターン孔が対応するバリアメタル層3上に位置するようにして半導体基板1上に配設させ、しかる後、孔版上に配置されたスキージを半田ペースト5´と共に移動させることにより半田ペースト5´が孔版のパターン孔を介してフラックス層8上に印刷・塗布される。
When the solder paste 5 'is applied onto the
このとき、半田ペースト5´中の有機溶剤等はその一部がフラックス層8の内部に浸透するようになっていることから、塗布後の半田ペースト5´の広がりが有効に防止され、版抜け性が極めて良好となる。
At this time, since part of the organic solvent or the like in the solder paste 5 'penetrates into the
またこの場合、孔版の下面は、スキージからの押圧力が印加されたとき、フラックス層8の表面と接触するようになっており、バリアメタル層3等に直接、接触することはない。従って、半田ペースト5´の塗布作業に伴いバリアメタル層3等が損傷を受けることは殆どなく、フリップチップ型ICの生産性を向上させることが可能となる。
Further, in this case, the lower surface of the stencil comes into contact with the surface of the
(3)そして次に、フラックス層8上に塗布した半田ペースト5´を乾燥させ、最後にこれを高温で加熱することによって半田バンプ5を形成する。
(3) Next, the solder paste 5 'applied on the
上記半田ペースト5´及びフラックス層8に対する熱処理は例えば230℃〜260℃の温度で行われ、この加熱によってフラックス層8が溶融状態となって半田ペースト5´中の半田粒子が自重によりバリアメタル層3の近傍まで移動する。そして、これらの半田粒子も加熱・溶融されて相互に結合するとともにバリアメタル層3の上面に接合され、これをそのまま冷却することによってバリアメタル層3上に略球状の半田バンプ5が個々に形成されることとなる。
The heat treatment for the
尚、本発明は上述の実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良等が可能である。 In addition, this invention is not limited to the above-mentioned embodiment, A various change, improvement, etc. are possible in the range which does not deviate from the summary of this invention.
例えば、上述の実施形態においては、孔版6としてメタルマスクを用いるようにしたが、これに代えて、ポリエステル樹脂等で形成された他のスクリーン版を用いても構わない。 For example, in the above-described embodiment, a metal mask is used as the stencil plate 6, but instead of this, another screen plate formed of a polyester resin or the like may be used.
また上述の実施形態において、フラックス層8上に塗布される半田ペースト5´中にロジン系フラックス等を別途、添加・混合するようにしても構わない。
In the above-described embodiment, a rosin flux or the like may be separately added and mixed in the
1 半導体基板
2 回路パターン
3 バリアメタル層
4 パッシベーション層
5 半田バンプ
5´ 半田ペースト
8 フラックス層
8´ フラックスペースト
DESCRIPTION OF
Claims (4)
前記フラックスペーストを乾燥させてフラックス層を形成する工程と、
パターン孔を有する孔版の該パターン孔を介して、前記フラックス層上に半田ペーストを塗布する工程と、
前記フラックス層及び前記半田ペーストを熱処理して半田バンプを形成する工程と、を含むことを特徴とする、フリップチップ型ICの製造方法。 Applying a flux paste on the barrier metal layer formed on the circuit pattern of the semiconductor substrate on which the circuit pattern is formed;
Drying the flux paste to form a flux layer;
Applying a solder paste on the flux layer through the pattern holes of the stencil having pattern holes;
And a step of heat-treating the flux layer and the solder paste to form solder bumps.
前記半田バンプを加熱して溶融させることにより、前記フリップチップ型ICを前記回路基板に半田接合する工程と、を含むことを特徴とする、フリップチップ型IC実装回路基板の製造方法。 Placing the flip chip type IC manufactured by the manufacturing method according to any one of claims 1 to 3 on a circuit board having a circuit pattern bonded to the solder bump;
And a step of soldering the flip chip type IC to the circuit board by heating and melting the solder bumps.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006194732A JP2006313929A (en) | 2006-07-14 | 2006-07-14 | Method for manufacturing flip-chip ic and method for manufacturing flip-chip ic mounting circuit board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006194732A JP2006313929A (en) | 2006-07-14 | 2006-07-14 | Method for manufacturing flip-chip ic and method for manufacturing flip-chip ic mounting circuit board |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002050570A Division JP2003249517A (en) | 2002-02-26 | 2002-02-26 | Method of manufacturing flip-chip ic |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006313929A true JP2006313929A (en) | 2006-11-16 |
Family
ID=37535252
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006194732A Pending JP2006313929A (en) | 2006-07-14 | 2006-07-14 | Method for manufacturing flip-chip ic and method for manufacturing flip-chip ic mounting circuit board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006313929A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011009376A (en) * | 2009-06-24 | 2011-01-13 | Nippon Steel Corp | Method of forming bump, and method of manufacturing semiconductor device |
JP2019087644A (en) * | 2017-11-07 | 2019-06-06 | ラピスセミコンダクタ株式会社 | Semiconductor device and method of manufacturing semiconductor device |
-
2006
- 2006-07-14 JP JP2006194732A patent/JP2006313929A/en active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011009376A (en) * | 2009-06-24 | 2011-01-13 | Nippon Steel Corp | Method of forming bump, and method of manufacturing semiconductor device |
JP2019087644A (en) * | 2017-11-07 | 2019-06-06 | ラピスセミコンダクタ株式会社 | Semiconductor device and method of manufacturing semiconductor device |
JP7005291B2 (en) | 2017-11-07 | 2022-01-21 | ラピスセミコンダクタ株式会社 | Semiconductor devices and methods for manufacturing semiconductor devices |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6992001B1 (en) | Screen print under-bump metalization (UBM) to produce low cost flip chip substrate | |
JP4660643B2 (en) | Semiconductor package substrate for forming pre-solder structure, semiconductor package substrate on which pre-solder structure is formed, and manufacturing method thereof | |
JP3588027B2 (en) | Method of bonding IC chip to substrate | |
US7279409B2 (en) | Method for forming multi-layer bumps on a substrate | |
US20120153447A1 (en) | Microelectronic flip chip packages with solder wetting pads and associated methods of manufacturing | |
US6066551A (en) | Method for forming bump of semiconductor device | |
US20150262950A1 (en) | Method for Fabricating Equal Height Metal Pillars of Different Diameters | |
JP2010109032A (en) | Method of manufacturing semiconductor device | |
US20120098126A1 (en) | Semiconductor device and manufacturing method therefor | |
US7719853B2 (en) | Electrically connecting terminal structure of circuit board and manufacturing method thereof | |
JP2009004454A (en) | Electrode structure, forming method thereof, electronic component, and mounting substrate | |
JP2010177253A (en) | Solder ball loading method | |
US6057168A (en) | Method for forming bumps using dummy wafer | |
JP2006313929A (en) | Method for manufacturing flip-chip ic and method for manufacturing flip-chip ic mounting circuit board | |
JP3694679B2 (en) | Flip chip type IC manufacturing method | |
KR100726242B1 (en) | Method for manufacturing substrate used to mount flip chip | |
JP3631230B2 (en) | Method for forming spare solder | |
TWI220304B (en) | Flip-chip package substrate and flip-chip bonding process thereof | |
JP3847260B2 (en) | Flip chip type IC manufacturing method using IC wafer | |
JP3686870B2 (en) | Flip chip type IC manufacturing method | |
JP4019005B2 (en) | IC wafer and flip chip IC manufacturing method using the same | |
JP2006120803A (en) | Semiconductor device and manufacturing method therefor | |
JPH09270428A (en) | Solder-bump forming method | |
JP3748419B2 (en) | Flip chip type IC manufacturing method | |
JP3967999B2 (en) | Flip chip type IC manufacturing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081215 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081222 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090421 |