JP4195587B2 - 受発光素子の製造方法 - Google Patents
受発光素子の製造方法 Download PDFInfo
- Publication number
- JP4195587B2 JP4195587B2 JP2002204065A JP2002204065A JP4195587B2 JP 4195587 B2 JP4195587 B2 JP 4195587B2 JP 2002204065 A JP2002204065 A JP 2002204065A JP 2002204065 A JP2002204065 A JP 2002204065A JP 4195587 B2 JP4195587 B2 JP 4195587B2
- Authority
- JP
- Japan
- Prior art keywords
- light
- shielding wall
- receiving element
- light emitting
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Optical Head (AREA)
- Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、発光素子から発した光を被検出物に反射させその反射光を受光素子で検出する反射型インタラプタやチルトセンサなどの受発光素子の製造方法に関するものである。
【０００２】
【従来の技術】
反射型インタラプタ等の受発光素子では、発光素子が発した光を被検出物に反射させその反射光を受光素子で検出するため、発光素子が発した光が樹脂内で直接受光素子へ到達することを防ぎ、受発光素子のＳ／Ｎ比を向上させるために、発光素子から受光素子への光を遮る遮光壁が必要である。
【０００３】
図４（ａ）〜（ｄ）に従来の受発光素子の製造方法を示す。
受発光素子の製造方法として、図４（ａ）に示すように、リードフレーム等から成る素子電極ダイパッド部１１に、遮光性樹脂を用いたインジェクションモールドにより遮光壁１２及び素子の外枠１３を形成する。
そして、発光素子であるＬＥＤ９と受光素子であるＰＴｒ（フォトトランジスタ）１０を導電性ペーストで素子電極ダイパッド部１１にダイボンドを行い搭載し、更にＡｕ線などの導電性材料によりワイヤーボンドを行って各素子の表面電極と素子電極ダイパッド部１１を電気的に接続させる（図４（ｂ））。
次に、ディスペンサー１４によりエポキシ等の透光性の樹脂を遮光壁１２と外枠１３の間に注入し（図４（ｃ））、ＬＥＤ９、ＰＴｒ１０、及びＡｕ線を被覆する。さらに、注入されたＬＥＤ側樹脂部３とＰＴｒ側樹脂部４を熱硬化させることで、遮光壁１２とそれぞれの外枠１３の間のＬＥＤ９とＰＴｒ１０を透光性樹脂で封止した受発光素子が形成される（図４（ｄ））。
【０００４】
【発明が解決しようとする課題】
上記した従来の受発光素子及びその製造方法では、発光素子から受光素子への直接光を遮る遮光壁は、インジェクションモールドにより金型を用いて作製されるため、金型内で樹脂を隅々まで注入する必要から樹脂通路部の寸法を十分大きく取らざるを得ず、素子サイズが大きくなるという問題があった。また、金型を使っているため、品種の切り替えなどで遮光壁のサイズを変更する場合は別の金型が必要となりコストがかかっていた。
【０００５】
本発明は、上記問題点を解消し、受発光素子の小型化ならびに低コスト化を実現することを目的とする。
【０００６】
【課題を解決するための手段】
本発明は、基板上に離間して搭載した発光素子と受光素子の間に遮光壁を形成し、前記基板、前記発光素子、及び前記受光素子を一体封止する受発光素子の製造方法において、電極配線が配設された集合基板上に、離間した発光素子と受光素子を１組として複数組をマトリクス状に搭載するとともに、前記発光素子と前記受光素子の間と、周辺部の前記集合基板上に、所定の幅に流動が抑えられる粘度とチクソ性を有する遮光性の液状樹脂を、ディスペンサーを使ったポッティングにより複数回重ねて塗布することで所定の高さの遮光壁と、前記集合基板周辺部に外枠部とを同時に形成する工程と、前記遮光壁及び前記外枠部で囲まれた前記集合基板、前記発光素子、及び前記受光素子上に、透光性樹脂を前記遮光壁以下の高さまで塗布し一体封止する工程と、前記遮光壁を挟んだ前記発光素子と前記受光素子が前記１組単位となるように、一体封止した前記集合基板を切断し、前記基板に分離する工程とを含むことを特徴とする。
【０００７】
上記手段により、遮光壁は薄く塗り重ねられて形成されるため、遮光壁の幅、高さ、位置などの制御が容易に可能となる。また、遮光壁は所定の幅に流動が抑えられる粘度とチクソ性を有する遮光性の液状樹脂を複数回重ねて塗布することで形成するため所定の領域で所定の高さに遮光壁を小さく形成することができる。
【０００８】
【発明の実施の形態】
本発明により製造した受発光素子の概略構造を図１に示す。図１（ａ）は斜視図、図１（ｂ）は底面図である。
図１（ａ）に示すように、例えば、ガラスエポキシ樹脂あるいはセラミックあるいはＢＴレジンなどの有機材料からなるＰＷＢ（Ｐｒｉｎｔｅｄ Ｗｒｉｔｉｎｇ Ｂｏａｒｄ：プリント配線基板）１表面は、樹脂で形成された遮光壁２を挟んで、遮光壁２以下の高さまで透光性樹脂であるＬＥＤ側樹脂３とＰＴｒ側樹脂４で被覆されている。
【０００９】
ＰＷＢ１表面は銅材などにより所定の電極配線が配設されており、例えば、発光素子としてＬＥＤ正電極５にＬＥＤ９を、受光素子としてＰＴｒコレクタ電極７にＰＴｒ１０を、それぞれ導電性ペーストなどの導電性接着剤で搭載している。また、ＬＥＤ９の表面電極はＬＥＤ負電極６と、ＰＴｒ１０の表面電極はＰＴｒエミッタ電極８とそれぞれＡｕ線等で電気的に接続している。
【００１０】
遮光壁２を形成する樹脂は、遮光性を有するとともに、ポッティングによる塗布により形成するため、所定の幅で所定の高さに壁を形成できるような高粘度かつ高チクソ性の性質を有して流動性が低い樹脂を使用している。このため、遮光壁２は非常に幅の狭い形状となっている（例えば、幅０．５ｍｍ、高さ０．６５ｍｍ）。
【００１１】
一方、図１（ｂ）に示すように、ＰＷＢ１底面は外部基板などと接続するために、ＬＥＤ正電極５、ＬＥＤ負電極６、ＰＴｒコレクタ電極７、ＰＴｒエミッタ電極８が銅材などにより形成されており、図では示していないがＰＷＢ１表面の電極配線とは、ＰＷＢ１側面あるいはＰＷＢ１内のスルーホール配線を介して電気的に接続された状態になっている。
尚、図１で示した遮光壁２の形状や、ＰＷＢ１とＬＥＤ９及びＰＴｒ１０との接続方法、ＰＷＢ１表裏面のＬＥＤ正電極５、ＬＥＤ負電極６、ＰＴｒコレクタ電極７、ＰＴｒエミッタ電極８のパターンなどは図１に拘ることなく種々変更可能である。
【００１２】
次に、本発明の受発光素子の製造方法を説明する。
図２は、本発明の受発光素子の製造工程でのＬＥＤとＰＴｒを搭載した集合基板状のＰＷＢの概略図である。
図３は、本発明の受発光素子の製造方法を工程順に示した説明図である。
【００１３】
本発明の受発光素子の製造方法として、まず図２に示すように、絶縁性の集合基板状のＰＷＢ１に、ＬＥＤ９とＰＴｒ１０を１組として複数組をマトリックス状に搭載する。
【００１４】
図３（ａ）は、図２の集合基板状のＰＷＢ１の一部分（ＬＥＤ９とＰＴｒ１０の１組）を示している。ＰＷＢ１の表裏面には銅材等による所定の電極配線パターンが形成されており、図では示していないがＰＷＢ１の表裏面の電極配線は、ＰＷＢ１側面あるいはＰＷＢ１内のスルーホール配線を介して電気的に接続している。
ＰＷＢ１上の電極配線のＬＥＤ正電極５にＬＥＤ９を、ＰＴｒコレクタ電極７にＰＴｒ１０をそれぞれ導電性ペーストなどを用いて、複数組マトリクス状に搭載する。そして、ＬＥＤ９の表面電極とＬＥＤ負電極６、及びＰＴｒ１０の表面電極とＰＴｒエミッタ電極８をそれぞれＡｕ線等の導電性材料を使ってワイヤーボンディングで接続する。
【００１５】
次に、図３（ｂ）に示すように、ＬＥＤ９とＰＴｒ１０の間のライン上に、遮光性があり、高粘度かつ高チクソ性の樹脂を用いて、遮光壁２をディスペンサー１４で樹脂を滴下塗布するポッティングにより形成する。
樹脂の成分は、高粘度、高チクソ性（例えば、粘度：２７０ｍｍＰａ・ｓ、チクソ指数：２．５４のエポキシ樹脂）で、塗布条件は、ディスペンサー１４（例えば、ニードル内径：０．３ｍｍ、走行速度：１０ｍｍ／ｓｅｃ、吐出圧３ｋｇｆ／ｃｍ2）で、高さ約０．１ｍｍずつ６回繰り返し重ねて塗布する。その後、熱硬化（１５０℃、１時間）させることにより、幅０．５ｍｍ、高さ０．６５ｍｍの遮光壁２を形成する（図３（ｃ））。
また、遮光壁２を形成するのと同時にＰＷＢ１周辺部に、端部に形成される受発光素子のＬＥＤ側樹脂３あるいはＰＴｒ側樹脂４の流出を防止するため外枠部を形成しておく。
【００１６】
次に、図３（ｄ）に示すように、遮光壁２を越さない高さまで、透光性樹脂（例えば、エポキシ樹脂）をポッティングにより塗布して、ＬＥＤ側樹脂３とＰＴｒ側樹脂４を形成し、ＰＷＢ１、ＬＥＤ９、ＰＴｒ１０、Ａｕ線等を被覆した後、熱硬化させる（例えば１５０℃、１時間）。
【００１７】
以上の工程まで、図２に示した集合基板状のＰＷＢ１で形成される。そして、ＬＥＤ９とＰＴｒ１０が１組単位となるように所定のライン（例えば、ＸとＸ’、ＹとＹ’）に沿って、ＬＥＤ側樹脂３、ＰＴｒ側樹脂４、遮光壁２、及びＰＷＢ１を切断して、各受発光素子に分割し、図１（または図３（ｄ））に示す受発光素子が形成される。また、ＰＷＢ１周辺部に形成される受発光素子もこの切断により外枠部は切断除去されるので外枠のない形状となる。
【００１８】
尚、本発明の製造方法として、ＬＥＤ９とＰＴｒ１０をＰＷＢ１に搭載する前に遮光壁２を形成しても良い。また、遮光壁２の熱硬化は、ＬＥＤ側樹脂３とＰＴｒ側樹脂４の熱硬化と同時に行なっても良い。更に、各樹脂は光硬化性の樹脂を使って、熱硬化ではなく紫外線照射による硬化を用いることも可能である。
【００１９】
【発明の効果】
以上説明したように、本発明では、基板上に離間して搭載した発光素子と受光素子の間に遮光壁を形成し、前記基板、前記発光素子、及び前記受光素子を一体封止する受発光素子の製造方法において、電極配線が配設された集合基板上に、離間した発光素子と受光素子を１組として複数組をマトリクス状に搭載するとともに、前記発光素子と前記受光素子の間と、周辺部の前記集合基板上に、所定の幅に流動が抑えられる粘度とチクソ性を有する遮光性の液状樹脂を、ディスペンサーを使ったポッティングにより複数回重ねて塗布することで所定の高さの遮光壁と、前記集合基板周辺部に外枠部とを同時に形成する工程と、前記遮光壁及び前記外枠部で囲まれた前記集合基板、前記発光素子、及び前記受光素子上に、透光性樹脂を前記遮光壁以下の高さまで塗布し一体封止する工程と、前記遮光壁を挟んだ前記発光素子と前記受光素子が前記１組単位となるように、一体封止した前記集合基板を切断し、前記基板に分離する工程とを含むことで、遮光壁は所定の幅に流動が抑えられる粘度とチクソ性を有する遮光性の液状樹脂を複数回重ねて塗布することで形成するため、流動性が少なく所望の狭い領域で所定の高さに遮光壁を形成することができるとともにその形状を保持することができ、更に遮光壁を複数回にわけて薄く塗り重ねることで横方向への樹脂の広がりを防ぎ幅を狭くできる。また、遮光壁形成には金型を必要としないため、遮光壁の幅や高さなどのサイズを変える場合でも、塗布する遮光樹脂の量、ニードル径、段数などを変えることにより遮光壁のサイズ変更が可能となる。また素子サイズの変更が容易に可能であるためサイズ変更毎に設備投資する必要なく低コストで製造が可能である。
【図面の簡単な説明】
【図１】 本発明により製造した受発光素子の概略構造を示したもので、図１（ａ）は斜視図、図１（ｂ）は底面図である。
【図２】 本発明の受発光素子の製造工程でのＬＥＤとＰＴｒを搭載した集合基板状のＰＷＢの概略図である。
【図３】 本発明の受発光素子の製造方法を工程順に示した説明図である。
【図４】 従来の受発光素子の製造方法を示す。
【符号の説明】
１ ＰＷＢ
２，１２ 遮光壁
３ ＬＥＤ側樹脂
４ ＰＴｒ側樹脂
５ ＬＥＤ正電極
６ ＬＥＤ負電極
７ ＰＴｒコレクタ電極
８ ＰＴｒエミッタ電極
９ ＬＥＤ
１０ ＰＴｒ
１１ 素子電極ダイパッド部
１３ 外枠
１４ ディスペンサー
【発明の属する技術分野】
本発明は、発光素子から発した光を被検出物に反射させその反射光を受光素子で検出する反射型インタラプタやチルトセンサなどの受発光素子の製造方法に関するものである。
【０００２】
【従来の技術】
反射型インタラプタ等の受発光素子では、発光素子が発した光を被検出物に反射させその反射光を受光素子で検出するため、発光素子が発した光が樹脂内で直接受光素子へ到達することを防ぎ、受発光素子のＳ／Ｎ比を向上させるために、発光素子から受光素子への光を遮る遮光壁が必要である。
【０００３】
図４（ａ）〜（ｄ）に従来の受発光素子の製造方法を示す。
受発光素子の製造方法として、図４（ａ）に示すように、リードフレーム等から成る素子電極ダイパッド部１１に、遮光性樹脂を用いたインジェクションモールドにより遮光壁１２及び素子の外枠１３を形成する。
そして、発光素子であるＬＥＤ９と受光素子であるＰＴｒ（フォトトランジスタ）１０を導電性ペーストで素子電極ダイパッド部１１にダイボンドを行い搭載し、更にＡｕ線などの導電性材料によりワイヤーボンドを行って各素子の表面電極と素子電極ダイパッド部１１を電気的に接続させる（図４（ｂ））。
次に、ディスペンサー１４によりエポキシ等の透光性の樹脂を遮光壁１２と外枠１３の間に注入し（図４（ｃ））、ＬＥＤ９、ＰＴｒ１０、及びＡｕ線を被覆する。さらに、注入されたＬＥＤ側樹脂部３とＰＴｒ側樹脂部４を熱硬化させることで、遮光壁１２とそれぞれの外枠１３の間のＬＥＤ９とＰＴｒ１０を透光性樹脂で封止した受発光素子が形成される（図４（ｄ））。
【０００４】
【発明が解決しようとする課題】
上記した従来の受発光素子及びその製造方法では、発光素子から受光素子への直接光を遮る遮光壁は、インジェクションモールドにより金型を用いて作製されるため、金型内で樹脂を隅々まで注入する必要から樹脂通路部の寸法を十分大きく取らざるを得ず、素子サイズが大きくなるという問題があった。また、金型を使っているため、品種の切り替えなどで遮光壁のサイズを変更する場合は別の金型が必要となりコストがかかっていた。
【０００５】
本発明は、上記問題点を解消し、受発光素子の小型化ならびに低コスト化を実現することを目的とする。
【０００６】
【課題を解決するための手段】
本発明は、基板上に離間して搭載した発光素子と受光素子の間に遮光壁を形成し、前記基板、前記発光素子、及び前記受光素子を一体封止する受発光素子の製造方法において、電極配線が配設された集合基板上に、離間した発光素子と受光素子を１組として複数組をマトリクス状に搭載するとともに、前記発光素子と前記受光素子の間と、周辺部の前記集合基板上に、所定の幅に流動が抑えられる粘度とチクソ性を有する遮光性の液状樹脂を、ディスペンサーを使ったポッティングにより複数回重ねて塗布することで所定の高さの遮光壁と、前記集合基板周辺部に外枠部とを同時に形成する工程と、前記遮光壁及び前記外枠部で囲まれた前記集合基板、前記発光素子、及び前記受光素子上に、透光性樹脂を前記遮光壁以下の高さまで塗布し一体封止する工程と、前記遮光壁を挟んだ前記発光素子と前記受光素子が前記１組単位となるように、一体封止した前記集合基板を切断し、前記基板に分離する工程とを含むことを特徴とする。
【０００７】
上記手段により、遮光壁は薄く塗り重ねられて形成されるため、遮光壁の幅、高さ、位置などの制御が容易に可能となる。また、遮光壁は所定の幅に流動が抑えられる粘度とチクソ性を有する遮光性の液状樹脂を複数回重ねて塗布することで形成するため所定の領域で所定の高さに遮光壁を小さく形成することができる。
【０００８】
【発明の実施の形態】
本発明により製造した受発光素子の概略構造を図１に示す。図１（ａ）は斜視図、図１（ｂ）は底面図である。
図１（ａ）に示すように、例えば、ガラスエポキシ樹脂あるいはセラミックあるいはＢＴレジンなどの有機材料からなるＰＷＢ（Ｐｒｉｎｔｅｄ Ｗｒｉｔｉｎｇ Ｂｏａｒｄ：プリント配線基板）１表面は、樹脂で形成された遮光壁２を挟んで、遮光壁２以下の高さまで透光性樹脂であるＬＥＤ側樹脂３とＰＴｒ側樹脂４で被覆されている。
【０００９】
ＰＷＢ１表面は銅材などにより所定の電極配線が配設されており、例えば、発光素子としてＬＥＤ正電極５にＬＥＤ９を、受光素子としてＰＴｒコレクタ電極７にＰＴｒ１０を、それぞれ導電性ペーストなどの導電性接着剤で搭載している。また、ＬＥＤ９の表面電極はＬＥＤ負電極６と、ＰＴｒ１０の表面電極はＰＴｒエミッタ電極８とそれぞれＡｕ線等で電気的に接続している。
【００１０】
遮光壁２を形成する樹脂は、遮光性を有するとともに、ポッティングによる塗布により形成するため、所定の幅で所定の高さに壁を形成できるような高粘度かつ高チクソ性の性質を有して流動性が低い樹脂を使用している。このため、遮光壁２は非常に幅の狭い形状となっている（例えば、幅０．５ｍｍ、高さ０．６５ｍｍ）。
【００１１】
一方、図１（ｂ）に示すように、ＰＷＢ１底面は外部基板などと接続するために、ＬＥＤ正電極５、ＬＥＤ負電極６、ＰＴｒコレクタ電極７、ＰＴｒエミッタ電極８が銅材などにより形成されており、図では示していないがＰＷＢ１表面の電極配線とは、ＰＷＢ１側面あるいはＰＷＢ１内のスルーホール配線を介して電気的に接続された状態になっている。
尚、図１で示した遮光壁２の形状や、ＰＷＢ１とＬＥＤ９及びＰＴｒ１０との接続方法、ＰＷＢ１表裏面のＬＥＤ正電極５、ＬＥＤ負電極６、ＰＴｒコレクタ電極７、ＰＴｒエミッタ電極８のパターンなどは図１に拘ることなく種々変更可能である。
【００１２】
次に、本発明の受発光素子の製造方法を説明する。
図２は、本発明の受発光素子の製造工程でのＬＥＤとＰＴｒを搭載した集合基板状のＰＷＢの概略図である。
図３は、本発明の受発光素子の製造方法を工程順に示した説明図である。
【００１３】
本発明の受発光素子の製造方法として、まず図２に示すように、絶縁性の集合基板状のＰＷＢ１に、ＬＥＤ９とＰＴｒ１０を１組として複数組をマトリックス状に搭載する。
【００１４】
図３（ａ）は、図２の集合基板状のＰＷＢ１の一部分（ＬＥＤ９とＰＴｒ１０の１組）を示している。ＰＷＢ１の表裏面には銅材等による所定の電極配線パターンが形成されており、図では示していないがＰＷＢ１の表裏面の電極配線は、ＰＷＢ１側面あるいはＰＷＢ１内のスルーホール配線を介して電気的に接続している。
ＰＷＢ１上の電極配線のＬＥＤ正電極５にＬＥＤ９を、ＰＴｒコレクタ電極７にＰＴｒ１０をそれぞれ導電性ペーストなどを用いて、複数組マトリクス状に搭載する。そして、ＬＥＤ９の表面電極とＬＥＤ負電極６、及びＰＴｒ１０の表面電極とＰＴｒエミッタ電極８をそれぞれＡｕ線等の導電性材料を使ってワイヤーボンディングで接続する。
【００１５】
次に、図３（ｂ）に示すように、ＬＥＤ９とＰＴｒ１０の間のライン上に、遮光性があり、高粘度かつ高チクソ性の樹脂を用いて、遮光壁２をディスペンサー１４で樹脂を滴下塗布するポッティングにより形成する。
樹脂の成分は、高粘度、高チクソ性（例えば、粘度：２７０ｍｍＰａ・ｓ、チクソ指数：２．５４のエポキシ樹脂）で、塗布条件は、ディスペンサー１４（例えば、ニードル内径：０．３ｍｍ、走行速度：１０ｍｍ／ｓｅｃ、吐出圧３ｋｇｆ／ｃｍ2）で、高さ約０．１ｍｍずつ６回繰り返し重ねて塗布する。その後、熱硬化（１５０℃、１時間）させることにより、幅０．５ｍｍ、高さ０．６５ｍｍの遮光壁２を形成する（図３（ｃ））。
また、遮光壁２を形成するのと同時にＰＷＢ１周辺部に、端部に形成される受発光素子のＬＥＤ側樹脂３あるいはＰＴｒ側樹脂４の流出を防止するため外枠部を形成しておく。
【００１６】
次に、図３（ｄ）に示すように、遮光壁２を越さない高さまで、透光性樹脂（例えば、エポキシ樹脂）をポッティングにより塗布して、ＬＥＤ側樹脂３とＰＴｒ側樹脂４を形成し、ＰＷＢ１、ＬＥＤ９、ＰＴｒ１０、Ａｕ線等を被覆した後、熱硬化させる（例えば１５０℃、１時間）。
【００１７】
以上の工程まで、図２に示した集合基板状のＰＷＢ１で形成される。そして、ＬＥＤ９とＰＴｒ１０が１組単位となるように所定のライン（例えば、ＸとＸ’、ＹとＹ’）に沿って、ＬＥＤ側樹脂３、ＰＴｒ側樹脂４、遮光壁２、及びＰＷＢ１を切断して、各受発光素子に分割し、図１（または図３（ｄ））に示す受発光素子が形成される。また、ＰＷＢ１周辺部に形成される受発光素子もこの切断により外枠部は切断除去されるので外枠のない形状となる。
【００１８】
尚、本発明の製造方法として、ＬＥＤ９とＰＴｒ１０をＰＷＢ１に搭載する前に遮光壁２を形成しても良い。また、遮光壁２の熱硬化は、ＬＥＤ側樹脂３とＰＴｒ側樹脂４の熱硬化と同時に行なっても良い。更に、各樹脂は光硬化性の樹脂を使って、熱硬化ではなく紫外線照射による硬化を用いることも可能である。
【００１９】
【発明の効果】
以上説明したように、本発明では、基板上に離間して搭載した発光素子と受光素子の間に遮光壁を形成し、前記基板、前記発光素子、及び前記受光素子を一体封止する受発光素子の製造方法において、電極配線が配設された集合基板上に、離間した発光素子と受光素子を１組として複数組をマトリクス状に搭載するとともに、前記発光素子と前記受光素子の間と、周辺部の前記集合基板上に、所定の幅に流動が抑えられる粘度とチクソ性を有する遮光性の液状樹脂を、ディスペンサーを使ったポッティングにより複数回重ねて塗布することで所定の高さの遮光壁と、前記集合基板周辺部に外枠部とを同時に形成する工程と、前記遮光壁及び前記外枠部で囲まれた前記集合基板、前記発光素子、及び前記受光素子上に、透光性樹脂を前記遮光壁以下の高さまで塗布し一体封止する工程と、前記遮光壁を挟んだ前記発光素子と前記受光素子が前記１組単位となるように、一体封止した前記集合基板を切断し、前記基板に分離する工程とを含むことで、遮光壁は所定の幅に流動が抑えられる粘度とチクソ性を有する遮光性の液状樹脂を複数回重ねて塗布することで形成するため、流動性が少なく所望の狭い領域で所定の高さに遮光壁を形成することができるとともにその形状を保持することができ、更に遮光壁を複数回にわけて薄く塗り重ねることで横方向への樹脂の広がりを防ぎ幅を狭くできる。また、遮光壁形成には金型を必要としないため、遮光壁の幅や高さなどのサイズを変える場合でも、塗布する遮光樹脂の量、ニードル径、段数などを変えることにより遮光壁のサイズ変更が可能となる。また素子サイズの変更が容易に可能であるためサイズ変更毎に設備投資する必要なく低コストで製造が可能である。
【図面の簡単な説明】
【図１】 本発明により製造した受発光素子の概略構造を示したもので、図１（ａ）は斜視図、図１（ｂ）は底面図である。
【図２】 本発明の受発光素子の製造工程でのＬＥＤとＰＴｒを搭載した集合基板状のＰＷＢの概略図である。
【図３】 本発明の受発光素子の製造方法を工程順に示した説明図である。
【図４】 従来の受発光素子の製造方法を示す。
【符号の説明】
１ ＰＷＢ
２，１２ 遮光壁
３ ＬＥＤ側樹脂
４ ＰＴｒ側樹脂
５ ＬＥＤ正電極
６ ＬＥＤ負電極
７ ＰＴｒコレクタ電極
８ ＰＴｒエミッタ電極
９ ＬＥＤ
１０ ＰＴｒ
１１ 素子電極ダイパッド部
１３ 外枠
１４ ディスペンサー
Claims (1)
- 基板上に離間して搭載した発光素子と受光素子の間に遮光壁を形成し、前記基板、前記発光素子、及び前記受光素子を一体封止する受発光素子の製造方法において、
電極配線が配設された集合基板上に、離間した発光素子と受光素子を１組として複数組をマトリクス状に搭載するとともに、前記発光素子と前記受光素子の間と、周辺部の前記集合基板上に、所定の幅に流動が抑えられる粘度とチクソ性を有する遮光性の液状樹脂を、ディスペンサーを使ったポッティングにより複数回重ねて塗布することで所定の高さの遮光壁と、前記集合基板周辺部に外枠部とを同時に形成する工程と、
前記遮光壁及び前記外枠部で囲まれた前記集合基板、前記発光素子、及び前記受光素子上に、透光性樹脂を前記遮光壁以下の高さまで塗布し一体封止する工程と、
前記遮光壁を挟んだ前記発光素子と前記受光素子が前記１組単位となるように、一体封止した前記集合基板を切断し、前記基板に分離する工程とを含むことを特徴とする受発光素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002204065A JP4195587B2 (ja) | 2002-07-12 | 2002-07-12 | 受発光素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002204065A JP4195587B2 (ja) | 2002-07-12 | 2002-07-12 | 受発光素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004047790A JP2004047790A (ja) | 2004-02-12 |
| JP4195587B2 true JP4195587B2 (ja) | 2008-12-10 |
Family
ID=31709764
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002204065A Expired - Fee Related JP4195587B2 (ja) | 2002-07-12 | 2002-07-12 | 受発光素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4195587B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4529878B2 (ja) * | 2005-11-18 | 2010-08-25 | セイコーエプソン株式会社 | 光学センサ、インクカートリッジ及びインクジェット装置 |
| DE102007009531A1 (de) * | 2007-02-27 | 2008-08-28 | Osram Opto Semiconductors Gmbh | Verfahren zum Herstellen einer Strahlvorrichtung |
| JP5624442B2 (ja) * | 2010-11-30 | 2014-11-12 | ローム株式会社 | 光学電子部品、携帯用電子機器、および光学電子部品の製造方法 |
-
2002
- 2002-07-12 JP JP2002204065A patent/JP4195587B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004047790A (ja) | 2004-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2018077058A1 (zh) | Cob显示模组及其制造方法、led器件及其制造方法 | |
| JP4878053B2 (ja) | 発光ダイオードの製造方法 | |
| US6608334B1 (en) | Light-emitting chip device with case and method of manufacture thereof | |
| JP4215306B2 (ja) | 半導体のパッケージおよびその製造方法 | |
| US7541658B2 (en) | Optically interactive device package array | |
| JP4259198B2 (ja) | 発光装置用波長変換部の製造方法及び発光装置の製造方法 | |
| KR20010012828A (ko) | 집적회로 패키지 및 제조방법 | |
| CN107742630A (zh) | 影像感测器封装结构 | |
| CN103531108A (zh) | 一种led显示屏及其封装方法 | |
| US8933386B2 (en) | Optical sensor device and method of manufacturing the same | |
| CN103367599A (zh) | 发光二极管封装结构的制造方法 | |
| JP5715747B2 (ja) | 回路装置およびその製造方法 | |
| TWM455258U (zh) | 具有氣室缺口之影像感測器結構 | |
| CN107275459B (zh) | 封装元件及其制造方法 | |
| CN114023777B (zh) | 电路板组件、发光组件及其制作方法 | |
| JP4822503B2 (ja) | フレネルレンズ付チップｌｅｄの構造およびその製造方法。 | |
| JP3802724B2 (ja) | 発光表示装置およびその製法 | |
| JP3604108B2 (ja) | チップ型光半導体の製造方法 | |
| JP4195587B2 (ja) | 受発光素子の製造方法 | |
| JP2001094157A (ja) | チップ部品型発光ダイオードおよびその製造方法 | |
| JP5658108B2 (ja) | 反射体付基板の製造方法及び製造装置 | |
| JPH10294498A (ja) | Ｌｅｄ表示器の製造方法 | |
| JP2001217464A (ja) | 発光表示装置およびその製法 | |
| JP2002170998A (ja) | 半導体発光装置およびその製造方法 | |
| JP2004071734A (ja) | 受発光素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050512 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080417 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080507 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080630 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080902 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080926 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111003 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |