JP4193453B2 - Electronic component mounting substrate, electro-optical device, electronic component mounting substrate manufacturing method, electro-optical device manufacturing method, and electronic apparatus - Google Patents

Electronic component mounting substrate, electro-optical device, electronic component mounting substrate manufacturing method, electro-optical device manufacturing method, and electronic apparatus Download PDF

Info

Publication number
JP4193453B2
JP4193453B2 JP2002255253A JP2002255253A JP4193453B2 JP 4193453 B2 JP4193453 B2 JP 4193453B2 JP 2002255253 A JP2002255253 A JP 2002255253A JP 2002255253 A JP2002255253 A JP 2002255253A JP 4193453 B2 JP4193453 B2 JP 4193453B2
Authority
JP
Japan
Prior art keywords
substrate
inspection
terminals
pair
electro
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002255253A
Other languages
Japanese (ja)
Other versions
JP2004095872A (en
Inventor
政彦 中沢
一幸 山田
剛士 芦田
正則 湯本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2002255253A priority Critical patent/JP4193453B2/en
Publication of JP2004095872A publication Critical patent/JP2004095872A/en
Application granted granted Critical
Publication of JP4193453B2 publication Critical patent/JP4193453B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/118—Printed elements for providing electric connections to or between printed circuits specially for flexible printed circuits, e.g. using folded portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09381—Shape of non-curved single flat metallic pad, land or exposed part thereof; Shape of electrode of leadless component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09409—Multiple rows of pads, lands, terminals or dummy patterns; Multiple rows of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09727—Varying width along a single conductor; Conductors or pads having different widths

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Combinations Of Printed Boards (AREA)
  • Wire Bonding (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、プリント回路基板（Printed Circuit Board：ＰＣＢ）およびフレキシブルプリント基板（Flexible Printed Circuit：ＦＰＣ）を利用する電子部品の実装基板に関する。また、本発明は、その実装基板を用いて構成される電気光学装置および電子機器に関する。
【０００２】
【背景技術】
一般に、液晶表示装置、ＥＬ（Electro Luminescence）装置等といった電気光学装置は、液晶、ＥＬ等といった電気光学物質を基板上に配置してパネル構造を形成し、さらに、適宜の電子回路を搭載した回路基板を、そのパネル構造に接続することによって形成される。また、その回路基板上には、電解コンデンサ等といったチップ部品やＩＣチップ等が実装されることが多い（例えば特許文献１参照）。
【０００３】
回路基板上に電子部品、特にチップ部品を実装する方式として、ＳＭＴ（Surface Mount Technology：表面実装技術）に基づく実装方式があることは広く知られている。このＳＭＴに基づく実装方式は、基本的には、リフロー半田付け処理を利用した実装方式である。例えば、この方式は、半田が載せられた基板上に電子部品をマウントし、その後に半田を加熱して電子部品を基板に半田付けするという工程を有する実装方式である。
【０００４】
近年、このＳＭＴに基づく実装方式において、リフロー半田付け処理によって実装する電子部品、例えば、電解コンデンサ等といったチップ部品に加えて、基板上にＩＣチップを実装する、要するに、ＣＯＦ（Chip on Film）に基づく実装方式の必要性も高まっている。
【０００５】
上述した実装方式の基板形態は、例えば、チップ部品実装領域にリフロー半田付け処理によってチップ部品を実装したＳＭＴ方式部分と、ＩＣチップ実装領域に熱圧着処理によってＩＣチップを実装するＣＯＦ方式部分を兼ね備えたタイプ等がある。
【０００６】
リフロー半田付けに適したチップ部品以外にＩＣチップも実装する場合は、一般的に、ＩＣチップをＡＣＦ（Anisotropic Conductive Film：異方性導電膜）等といった接着要素を用いて熱圧着、すなわち加圧および加熱、によって基板上に実装した後、チップ部品を実装するためのリフロー半田付け処理を実施している。
【０００７】
このように、様々なＩＣチップや電子部品を実装する必要がある場合、それぞれの性質に応じた基板を利用することが想定できる。例えば、各々がＩＣや電子部品などを実装したＰＣＢ基板とＦＰＣ基板とを電気的に接続して装置を構成することが考えられる。
【０００８】
【特許文献１】
特開２００２−３２０３０号公報
【０００９】
【発明が解決しようとする課題】
上述した電子部品の実装基板の接合工程、要するに、ＣＯＦ方式によりドライバＩＣチップを実装したＦＰＣ基板と、ＳＭＴ方式によりチップ部品を実装したＰＣＢ基板との接続後に行われる基板間の電気的接続の検査工程は、通常、外観検査により実施されることが多い。
【００１０】
一般的に、ＦＰＣ基板とＰＣＢ基板の接続要素としては、ＡＣＦが用いられることが多い。ＡＣＦは、通常、導電粒子と接着剤から構成されている。その接続は、基本的には圧力による接続であり、導電粒子が電気接続を、接着剤が圧接状態を保持する機能を分担する。要するに、ＡＣＦ接続による導通の機能を果たすのは導電粒子である。導電粒子は、その種類にも左右されるが、一般的には、相対する電極間に約２０個程度確保すれば信頼性が保てると言われている。これらの導電粒子が、十分に圧接され、また、十分な個数を確保できれば、その電気的接続は、良好であるといえる。
【００１１】
上記ＦＰＣ基板と上記ＰＣＢ基板の接続部分における導電粒子の観察は、基板が透明でないために、顕微鏡観察を実施することは困難である。そのため、ＡＣＦによる接合工程に対する電気的接続の検査は、以下のように行われる。
【００１２】
検査方法の１つとして、ＡＣＦ接続の評価を行う場合、ＰＣＢ基板とＦＰＣ基板を剥がし、導電粒子の顕微鏡観察を実施する方法が考えられる。しかし、この場合、評価に用いた基板は、分解されることになる。
【００１３】
一方、接続した基板を分解しない検査方法としては以下のようなものがある。
【００１４】
１つめは、接合工程による圧着時のＡＣＦ染み出し状態を外観評価するという方法である。この方法により、圧着領域に十分な圧力が均一にかかっているかかどうか評価することができる。
【００１５】
２つめは、基板圧着領域における表面の凹凸性を観察する方法である。接合工程において、基板圧着領域に、十分な圧力が均一にかかっている場合、基板表面の凹凸は、大きく、明確である。これは、基板配線材料として用いられているＣｕ（銅）配線の膜厚が、１０数μｍから３０μｍあるため、その厚みが、基板表面に現れるのである。しかし、十分な圧力がかかっていない場合、基板表面の凹凸は、小さく、平坦である。
【００１６】
しかし、上述したように、これらの外観検査は、定量的な検査ではなく、目視評価になってしまうため、精度の均一化が難しい。したがって、ＡＣＦの接続不良が発生していたとしても、接続不良基板と判定されない場合もあり、検査の信頼性に欠ける傾向がある。
【００１７】
本発明は、以上説明した内容を鑑みてなされたものであり、ＡＣＦを利用して基板上の端子間を電気的に接続する際に、接続状態を容易かつ定量的に検出することを目的とする。
【００１８】
【課題を解決するための手段】
本発明の１つの観点では、電子部品の実装基板において、第１の基板に設けられた端子と第２の基板に設けられた端子とがＡＣＦによって電気的に接続されるように、前記第１の基板と前記第２の基板とを接合した電子部品の実装基板であって、前記第１の基板には、前記第１の基板と前記第２の基板とを接合したときに互いに導通する少なくとも一対の検査用端子が設けられ、前記第２の基板には、前記第１の基板と前記第２の基板とを接合したときに前記一対の検査用端子を互いに導通させる検査用導通端子が設けられ、前記検査用導通端子が前記検査用端子と重なる領域において、前記第２の基板と前記検査用導通端子とに連通するスルーホールが設けられていることが好ましい。
【００１９】
上記電子部品の実装基板において、上記検査用端子は、上記一方の基板における両端部に配置されていることが好ましい。実装時に、加圧ヘッドが傾いている等の理由により、圧力の均一性が取れていない場合がある。このとき、圧力不足が顕著に現れるのは、基板上の両端に配置された端子である。要するに、基板上の両端に設けられている端子は、電気的に導通が取れていないなどの接続不良が発生しやすい箇所となる。したがって、上記検査用端子を、基板の両端部に配置することによって、電子部品の実装基板は、効率的に、接続不良を検出することができる。
【００２０】
上記電子部品の実装基板の他の一態様では、上記検査用端子は、上記検査用端子が設けられた基板上の上記複数の端子の外側に設けられていることが好ましい。
【００２１】
上記電子部品の実装基板のさらに他の一態様では、上記一対の基板のうち、上記検査用端子が設けられた基板と異なる方の基板には、上記検査用端子に電気的に接続されて上記検査用端子を導通する検査用導通端子を備えることが好ましい。
【００２２】
上記電子部品の実装基板のさらに他の一態様では、上記検査用導通端子は、上記検査用端子と重なる位置において、上記検査用端子に接触することを可能とするスルーホールを有することが好ましい。上記スルーホールを設けることにより、例えば、抵抗測定用の他の設計パターンを作製する必要もなくなる。
【００２３】
上記電子部品の実装基板のさらに他の一態様では、上記一対の基板は、ＡＣＦにより接合され、上記スルーホールは、上記ＡＣＦが設けられていない位置に設けられていることが好ましい。
【００２４】
上記電子部品の実装基板のさらに他の一態様では、上記一対の基板のうちの一方の基板は、半導体素子を実装したフレキシブルプリント基板とすることができ、上記一対の基板のうちの他方の基板は、他の半導体素子を実装したフレキシブルプリント基板とすることができる。
【００２５】
上記の電子部品の実装基板のさらに他の一態様では、上記一対の基板のうちの一方の基板は、半導体素子を実装したフレキシブルプリント基板とすることができ、上記一対の基板のうちの他方の基板は、プリント回路基板とすることができる。
【００２６】
電気光学装置は、電気光学パネルと、上記電子部品の実装基板と、を備えることができる。上記一対の基板のうち一方の基板が、上記電気光学パネルに取り付けられていることができる。
【００２７】
上記電気光学パネルは液晶パネルであり、上記半導体素子は、上記液晶パネルの駆動用ＩＣ（ドライバＩＣ）としてもよい。上記液晶パネルは、ＳＴＮ（Super Twisted Nematic）モード、ＴＦＴ−ＬＣＤ（Thin Film Transistor-Liquid Crystal Display）およびＴＦD−ＬＣＤ（Thin Film Dynode-Liquid Crystal Display）などを用いてもよい。
【００２８】
さらに、本発明は、上記の電気光学装置を表示部として備えることにより、電子機器を構成することができる。
【００２９】
本発明の他の観点では、電子部品の実装基板の製造方法において、第１の基板と第２の基板とを接合したときに互いに導通する少なくとも一対の検査用端子が設けられた該第１の基板と、該第１の基板と該第２の基板とを接合したときに該一対の検査用端子を互いに導通させる検査用導通端子が設けられた該第２の基板とを、該第１の基板に設けられた端子と該第２の基板に設けられた端子とがＡＣＦによって電気的に接続されるように接合する工程を有する電子部品の実装基板の製造方法であって、前記検査用導通端子が前記検査用端子と重なる領域に、前記第２の基板と前記検査用導通端子とに連通するスルーホールが設けられ、前記スルーホールを介してプローバを前記検査用端子に接触させて前記一対の検査用端子間の抵抗を測定することにより、前記一対の基板の電気的接続を検査する検査工程と、を有する。上記一対の基板を接合する工程は、例えば、ＡＣＦなどの接着要素を挟んで、熱圧着工程を実施してもよい。
【００３０】
本発明の他の観点では、電気光学装置の製造方法において、第１の基板と第２の基板とを接合したときに互いに導通する少なくとも一対の検査用端子が設けられた該第１の基板と、該第１の基板と該第２の基板とを接合したときに該一対の検査用端子を互いに導通させる検査用導通端子が設けられた該第２の基板とを、該第１の基板に設けられた端子と該第２の基板に設けられた端子とがＡＣＦによって電気的に接続されるように接合する工程と、前記第１の基板と前記第２の基板のうちの一方の基板に電気光学パネルを取り付ける工程と、を有する電気光学装置の製造方法であって、前記検査用導通端子が前記検査用端子と重なる領域に、前記第２の基板と前記検査用導通端子とに連通するスルーホールが設けられ、
前記スルーホールを介してプローバを前記検査用端子に接触させて前記一対の検査用端子間の抵抗を測定することにより、前記一対の基板の電気的接続を検査する検査工程と、を有する。上記一対の基板を接合する工程は、例えば、ＡＣＦなどの接着要素を挟んで、熱圧着工程を実施してもよい。また、上記一対の基板いずれか一方に対して、電気光学パネルを接合する工程は、例えば、ＡＣＦなどの接着要素を挟んで、熱圧着工程を実施してもよい。
【００３１】
【発明の実施の形態】
以下、図面を参照して本発明の好適な実施の形態について説明する。
【００３２】
[第１実施形態]
本実施形態は、ＣＯＦ方式によるＦＰＣ基板に配置された配線端子と、ＳＭＴ方式によるＰＣＢ基板に配置された配線端子とが、熱圧着によって電気的に接続され、その接続部における配線端子に、検査測定用パッドのパターンを設けたことを特徴とする。
【００３３】
（構成）
図１は、本発明に係るＣＯＦ方式によるＦＰＣ基板とＳＭＴ方式によるＰＣＢ基板とを実装した液晶表示装置の例を示す。また、図２に、図１に示した液晶表示装置１００のＡ−Ａ’の断面図を示す。
【００３４】
液晶パネル１０２においては、ガラスやプラスチックなどの絶縁基板である第1基板１ａと第２基板１ｂの表面に透明電極膜２ａ、２ｂがそれぞれ形成されると共に、液晶分子を一定の方向に配向させる図示しない配向膜がさらに設けられている。第１基板１ａと第２基板１ｂは、図示しないスペーサにより一定の間隔を保持しながら、上述の透明電極２ａ、２ｂが対向するように、その周囲をシール材により貼り合わせする。第１基板１ａと第２基板１ｂの隙間に液晶材料が注入されることにより、液晶層４が第１基板１ａと第２基板１ｂにより挟持される。さらに、第１基板１ａと第２基板１ｂの外側には、それぞれ偏光板３ａ、３ｂが設けられ、これらにより、液晶パネル１０２が形成されている。この対向する透明電極膜２ａ、２ｂに電圧が印加されることにより、その間に挟持されている液晶分子の配列が変化し、偏光板３ａ、３ｂの吸収軸の方向と共に図示していないバックライトユニットからの光の透過および不透過が制御され、所望の表示を得ることができる。
【００３５】
この液晶パネル１０２の電極端子部分は、ＦＰＣ基板１０３と接続するため、熱圧着部１０５を有している。ＡＣＦ（Anisotropic Conductive Film：異方性導電膜）５ａは、導電粒子を含んだ接着剤を用いており、これを液晶パネル１０２の配線端子である透明導電膜２ｂとＦＰＣ基板１０３の配線端子１１ａ間に挟み、熱圧着部１０５の領域にて、加熱・加圧し、熱圧着する。これにより、ＡＣＦ５ａ内の導電粒子が、それぞれの電極間を電気的に接続する。前述したＦＰＣ基板１０３には、ＩＣチップ部品６を、ＡＣＦ５ｂを用いて、熱圧着によって配置している。このＦＰＣ基板１０３には、ＩＣチップ部品６のバンプに導電接続されるリード７が形成されている。
【００３６】
また、ＡＣＦ５ｃを、ＦＰＣ基板１０３の配線端子１１ｂとＰＣＢ基板１０４の配線端子１２間に挟み、熱圧着部１０６の領域にて、加熱・加圧する。これにより、ＡＣＦ５ｃ内の導電粒子が、それぞれの基板上の電極端子間を電気的に接続している。ＰＣＢ基板１０４には、電子部品であるチップ部品８を半田９によって配置している。このＰＣＢ基板１０４には、チップ部品８の端子が半田付けされる端子１０が形成されている。
【００３７】
（配線端子設計例）
図３（ａ）は、本実施形態のＦＰＣ基板１０３とＰＣＢ基板１０４の連結部Ｂ−Ｂ’の拡大図を示す。これは、図１における紙面上方から、図２における上方からの観察図になる。また、図３（ｂ）は、ＦＰＣ基板１０３とＰＣＢ基板１０４の連結部Ｂ−Ｂ’の断面図を示す。
【００３８】
ＦＰＣ基板１０３の配線端子１１ｂは、例えば、主材料としてＣｕ（銅）配線が用いられている。また、ＰＣＢ基板１０４の配線端子１２も、例えば、主材料としてＣｕ（銅）配線が用いられている。
【００３９】
ＦＰＣ基板１０３上には、各々が電子部品に接続された複数の配線端子１１ｂが形成されている。また、ＦＰＣ基板１０３の両端部には、電子部品に接続されていない２本の配線端子が相互に導通してコの字型端子１３の設計パターンを有するように形成されている。即ち、コの字型端子１３は、ＦＰＣ基板上に配置された複数の配線端子１１ｂの両端に位置する。
【００４０】
一方、ＰＣＢ基板１０４上にも、各々が電子部品に接続された複数の配線端子１２が形成されている。また、ＰＣＢ基板１０４の両端部の各々には、電子部品に接続されていない２本の配線端子が形成され、それらはそれぞれ圧着領域と逆側の端部に検査測定用パッド１４ａ〜１４ｄを有する。検査測定用パッド１４ａ〜１４ｄは、ＡＣＦ５ｃを介して、コの字型端子１３と電気的に接続されており、ＰＣＢ基板１０４上に配置された複数の配線端子１２の両端に位置する。
【００４１】
コの字型端子１３と検査測定用パッド１４は、それぞれの基板上に配置された複数の配線端子の両端に位置する。ＦＰＣ基板１０３とＰＣＢ基板１０４の接合工程は、ＡＣＦ装着後、加熱されたヘッドを熱圧着領域に押し付ける工程を有する。上記ヘッドにおいて、圧力の均一性が取れていなかった場合、圧力不足が顕著に現れるのは、それぞれの基板上の両端に配置された配線端子になる。したがって、基板の両端に位置する配線端子は、電気的に導通が取れていないなどの接続不良が発生しやすい箇所である。上述した理由により、コの字型端子１３と検査測定用パッド１４は、複数の配線端子の外側、即ち基板の両端部に位置するのが、好ましい。
【００４２】
但し、本発明ではコの字型端子１３と検査用測定パット１４が基板の両端部に設けられていなくても、両基板がＡＣＦによって電気的に接続されているか否かの検査を実施することは可能である。また、検査測定用パッド１４の形状は、図３（ａ）において、四角形状を示しているが、円状または楕円形状などの他の形状であっても良い。また、上記の例とは逆に、コの字型端子１３がＰＣＢ基板１０４上に設けられ、検査測定用パッド１４がＦＰＣ基板１０３上に設けられていても良い。
【００４３】
（検査方法）
本実施形態における検査方法では、ＰＣＢ基板１０４に配置された検査測定用パッド１４に対し、検査者が２本のプローバを検査測定用パッド１４ａと１４ｂに接触させ、それらの間の抵抗値を測定する。このとき、ＡＣＦ５ｃ中に存在する導電粒子が十分に圧接され、また、十分な個数を確保できているならば、コの字型端子１３を介して、測定される抵抗値は数Ωと低い値を示す。しかし、基板接合工程において、十分な圧力、および圧力の均一性が施されていなければ、電気的な接合は不十分となり、測定される抵抗値は高い値を示す。検査用測定パット１４ｃと１４ｄにおいても同様に実施することが可能である。
【００４４】
従来の方法では、上述したように目視検査を実施していたため、定量的に、検査を実施することができず、明確にＡＣＦによる接続不良基板の抽出を実施することが困難であった。しかし、本実施形態を用いることによって、定量的に接続不良基板の抽出が可能となり、検査工程の信頼性は向上する。
【００４５】
[第２実施形態]
本実施形態は、ＣＯＦ方式によるＦＰＣ基板に配置された配線端子と、ＳＭＴ方式によるＰＣＢ基板に配置された配線端子とが、熱圧着によって電気的に接続され、その接続部における配線端子に、検査測定用のスルーホールを設けたことを特徴とする。
【００４６】
（構成）
液晶表示装置の基本的な構成は、上述した第１実施形態と同様である。即ち、ＦＰＣ基板１０３とＰＣＢ基板１０４とが、ＡＣＦ５ｃを介して接合されている。但し、以下に説明するように、配線端子の構成は第１実施形態とは異なっている。
【００４７】
（配線端子設計例）
図４（ａ）は、本実施形態のＦＰＣ基板１０３とＰＣＢ基板１０４の連結部Ｂ−Ｂ’の拡大図を示す。図１における紙面上方、図２における上方からの観察図になる。また、図４（ｂ）は、ＦＰＣ基板１０３とＰＣＢ基板１０４の連結部Ｂ−Ｂ’の断面図を示す。
【００４８】
ＦＰＣ基板１０３の配線端子１１ｂは、例えば、主材料としてＣｕ（銅）配線が用いられている。また、ＰＣＢ基板１０４の配線端子１２も、例えば、主材料としてＣｕ（銅）配線が用いられている。
【００４９】
ＦＰＣ基板１０３上には、各々が電子部品に接続された複数の配線端子１１ｂが形成されている。また、ＦＰＣ基板１０３の両端部には、電子部品に接続されていない２本の配線端子が相互に導通してコの字型端子１５の設計パターンを有するように形成されている。即ち、コの字型端子１５は、ＦＰＣ基板上に配置された複数の配線端子１１ｂの両端に位置する。
【００５０】
一方、ＰＣＢ基板１０４上にも、各々が電子部品に接続された複数の配線端子１２が形成されている。また、ＰＣＢ基板１０４の両端部の各々には、電子部品に接続されていない配線端子１２ａ〜１２ｄが形成されている。上記、電子部品に接続されていない配線端子１２ａ〜１２ｄは、ＡＣＦ５ｃを介して、コの字型端子１５と電気的に接続されており、ＰＣＢ基板１０４上に配置された複数の配線端子１２の両端に位置する。
【００５１】
上記コの字型端子１５には、連結部において、各端子に１つのスルーホール１６ａ〜１６ｄを有している。また、ＦＰＣ基板１０３とＰＣＢ基板１０４の間に接着要素として設けられたＡＣＦ５ｃが存在する。しかし、スルーホール１６ａ〜１６ｄの下には、ＡＣＦ５ｃを設けず、直接ＰＣＢ基板上に配置された、電子部品等に接続されていない配線端子１２ａ〜１２ｄが存在する。つまり、スルーホール１６の位置とＡＣＦ５ｃの位置は一致しない。
【００５２】
スルーホール１６ａ〜１６ｄを有したコの字型端子１５は、ＦＰＣ基板１０３上に配置された複数の配線端子１１ｂの両端に位置する。ＦＰＣ基板１０３とＰＣＢ基板１０４の接合工程は、ＡＣＦ装着後、加熱されたヘッドを熱圧着領域に押し付ける工程を有する。上記ヘッドにおいて、圧力の均一性が取れていなかった場合、圧力不足が顕著に現れるのは、それぞれの基板上の両端に配置された配線端子になる。したがって、基板の両端に位置する配線端子は、電気的に導通が取れていないなどの接続不良が発生しやすい箇所である。上述した理由により、コの字型端子１５は、複数の配線端子の外側、即ち、基板の両端部に位置するのが、好ましい。
【００５３】
但し、本発明では、スルーホール１６ａ〜１６ｄを有したコの字型端子１５が基板の両端部に設けられていなくても、両基板がＡＣＦによって電気的に接合されているか否かの検査を実施することは可能である。また、検査測定は、抵抗値を測定するため、スルーホール１６の下には、ＡＣＦが設けられていない方が、好ましい。
【００５４】
なお、本実施形態では、ＡＣＦが存在する場合でも、若干抵抗値は高い値を示すが、抵抗値に基づいて検査を実施することは可能である。また、上記の例とは逆に、スルーホール１６ａ〜１６ｄを有したコの字型端子１５がＰＣＢ基板１０４上に設けられていても同様の原理で抵抗測定を実施することができる。
【００５５】
（検査方法）
本実施形態における検査方法は、ＦＰＣ基板１０３に配置されたスルーホール１６において、２本のプローバを、スルーホール１６ａと１６ｂに配置させ、ＰＣＢ基板１０４に配置された配線端子１２ａと１２ｂに接触させ、抵抗値を測定する。このとき、ＡＣＦ５ｃ中に存在する導電粒子が、十分に圧接され、また、十分な個数を確保できているならば、コの字型端子１５を介して、測定する抵抗値は、数Ωと低い値を示す。しかし、基板接合工程において、十分な圧力、および圧力の均一性が施されていなければ、電気的な接合は、不十分となり、測定する抵抗値は、高い値を示す。
【００５６】
スルーホール１６ｃと１６ｄにおいても同様に実施することが可能である。
【００５７】
従来の方法では、上述したように目視検査を実施していたため、定量的に、検査を実施することができず、明確に接続不良基板の抽出を実施することが困難であった。しかし、本実施形態を用いることによって、定量的に接続不良基板の抽出が可能となり、検査工程の信頼性は向上する。
（製造方法例）
図５は、第１及び第２実施形態による、図１に示す液晶表示装置１００の製造フローチャートを示す。
【００５８】
図５に示すように、ＣＯＦ方式によるＦＰＣ基板作製工程Ｐａでは、工程Ｐａ１において、ＡＣＦ接着処理が実施されて、ＡＣＦ５ｂがＦＰＣ基板１０３に装着される。このＡＣＦ５ｂは、接着剤中に多数の導電粒子を分散させることによって構成される。このＡＣＦ５ｂは、樹脂によって物体間の接着を行うと共に、対向しない端子間を絶縁しつつ対向する端子間を導電粒子によって、導電接続する、という機能を持つ。
【００５９】
ＡＣＦ５ｂをＦＰＣ基板１０３へ装着した後、工程Ｐａ２においてＩＣチップ部品６のマウント処理が実施される。具体的には、ＩＣチップ部品６の個々の出力、すなわちバンプが、ＦＰＣ基板１０３に設けられているリード７に対応するようにＩＣチップ部品６を、ＡＣＦ５ｂを介して設置する。
【００６０】
次に、工程Ｐａ３では、加熱されたヘッドによってＩＣチップ部品６をＦＰＣ基板１０３へ押し付ける。これにより、ＩＣチップ部品６は加圧されると共に加熱され、ＡＣＦ５ｂによって、ＩＣチップ部品６の全体がＦＰＣ基板１０３に接着され、さらにＩＣチップ部品６のバンプが位置的に対応するリード７に導電粒子によって導電接続される。以上の工程により、ＣＯＦ方式によるＦＰＣ基板１０３が作製される。
【００６１】
次に、ＦＰＣ基板１０３と液晶パネル１０２の接合工程Ｐｂが行われる。液晶パネル１０２の電極端子部分は、ＦＰＣ基板１０３を熱圧着する熱圧着部１０５を有している。したがって、この工程Ｐｂ１では、液晶パネル１０２とＦＰＣ基板１０３の電極間にＡＣＦ５ａを装着する。次に、工程Ｐｂ２では、加熱されたヘッドを、熱圧着部１０５に押し付ける。これにより、熱圧着部１０５は加圧されると共に加熱され、ＡＣＦ５ａによって、ＦＰＣ基板１０３と液晶パネル１０２が接合される。こうして、ＡＣＦ５ａ内の導電粒子が、それぞれの電極間を電気的に接続する。
【００６２】
また、ＳＭＴ方式によるＰＣＢ基板作製工程Ｐｃでは、工程Ｐｃ１において、半田印刷が行われる。次に、工程Ｐｃ２において、チップ部品８のマウント処理が実施され、ＰＣＢ基板１０４には、例えば、電解コンデンサなどといったチップ部品８が載せられる。次に工程Ｐｃ３において、リフロー処理が実施される。これは、チップ部品が載せられたＰＣＢ基板１０４をリフロー炉の中に搬送し、そのリフロー炉の中でＰＣＢ基板１０４のチップ部品８が載せられた側に熱風を供給するという処理である。これにより、半田９が溶融して複数のチップ部品８が複数の端子１０に一括して半田付けされる。
【００６３】
次に、工程Ｐｄでは、液晶パネル１０２と接合されたＦＰＣ基板１０３と、ＰＣＢ基板１０４の接合工程が実施される。工程Ｐｄ１では、ＦＰＣ基板１０３とＰＣＢ基板１０４の電極間にＡＣＦ５ｃを装着する。次に、工程Ｐｄ２では、加熱されたヘッドを熱圧着領域１０６に押し付ける。これにより、熱圧着部１０６は加圧されると共に加熱され、ＡＣＦ５ｃによって、ＦＰＣ基板１０３とＰＣＢ基板１０４が接合される。要するに、ＡＣＦ５ｃ内の導電粒子が、それぞれの電極間を電気的に接続する。次に、工程Ｐｄ３では、ＡＣＦ接続による接続不良について抵抗測定検査を実施する。
【００６４】
したがって、本発明により、定量的に接続不良基板の抽出が可能となり、検査工程の信頼性は向上する。
【００６５】
[その他の実施形態]
以上、好ましい実施形態を挙げて本発明を説明したが、本発明はその実施形態に限定されるものではなく、請求項の範囲に記載した発明の範囲内で種々に改変できる。
【００６６】
例えば、本発明は、ＦＰＣ基板とＰＣＢ基板の組み合わせについて、記載しているが、ＦＰＣ基板とＦＰＣ基板の組み合わせ、ガラス基板とＦＰＣ基板の組み合わせ、プラスチック基板とＦＰＣ基板の組み合わせなどでも良い。
【００６７】
[液晶表示装置の製造方法]
次に、図１および図２に示した液晶表示装置１００の製造方法の例について、図６を参照して説明する。
【００６８】
まず、図６の工程Ａ１において、ガラスやプラスチックなどの絶縁基板である大判の第1基板１ａに対して、透明電極２ａである第１電極を形成する。具体的には、ＩＴＯを材料として周知のパターン形成法、例えばフォトリソグラフィー法によって、図示していない端子などを形成する。
【００６９】
次に、工程Ａ２において、透明電極膜２ａ上に図示しないポリイミド樹脂などからなる配向膜を形成し、工程Ａ３において、ラビング処理などを施す。
【００７０】
一方、工程Ｂ１において、大判の第２基板１ｂ上に、同様の方法で透明電極膜２ｂを形成する。さらに、工程Ｂ２において、透明電極膜２ｂ上に図示しない配向膜を形成し、工程Ｂ３において、ラビング処理などを施す。
【００７１】
さらに、工程Ａ４において、基板１ａ上に、例えばエポキシ樹脂等を材料としてシール材を第1基板に形成し、工程Ａ５において、スペーサを分散する。
【００７２】
以上により、形成された第１基板１ａと第２基板１ｂが製作された後、工程Ｃ１において、第１基板１ａと第２基板１ｂとをシール材を挟んで互いに重ね合わせ、さらに圧着すること、すなわち加熱下で加圧することにより、両基板をたがいに貼り合せる。この貼り合わせにより、図１の液晶セル１０１を複数個含む大きさの大判構造（即ち、母基板）が形成される。
【００７３】
以上のようにして、母基板が製作された後、工程Ｃ２において、第１ブレイク工程を実施する。これにより、図示していない液晶注入口が、外部へ露出した状態の液晶パネル部分が複数個含まれる中判のパネル構造、いわゆる短冊状の中判パネル構造が複数個切り出される。
【００７４】
そして、工程Ｃ３は、図示していない液晶注入口を通して、液晶パネル部分の内側に液晶を注入し、注入完了後に、その液晶注入口を樹脂によって封止し、液晶層４を形成する。
【００７５】
さらに、工程Ｃ４は、中判パネル構造に対して、第２ブレイク工程を実施している。具体的には、中判パネル構造を構成している基板１ａと基板１ｂを切断し、これにより、図１の液晶セル１０１が、１つずつ分断される。
【００７６】
その後、工程Ｃ５において、ＦＰＣ基板１０３が、液晶セル１０１の電極端子上の熱圧着部１０５の表面に、ＡＣＦ５ａを介して実装される。更に、液晶セル１０１に接続されたＦＰＣ基板１０３の熱圧着部１０６の表面に、ＰＣＢ基板１０４が、ＡＣＦ５ｃを介して、実装される。
【００７７】
次に、工程Ｃ６および工程Ｃ７において、ＦＰＣ基板１０３およびＰＣＢ基板１０４を実装した液晶セル１０１の第1基板１ａと第２基板１ｂの外側上に、位相差板や偏光板などを必要に応じて、取り付けることによって、図１および図２に示す液晶表示装置１００が完成する。
【００７８】
［電子機器］
図７は、本実施形態の全体構成を示す概略構成図である。ここに示す電子機器は、上記の液晶表示装置１００と、これを制御する制御手段１１０を有する。ここでは、液晶表示装置１００を、パネル構造体１００Ａと、半導体ＩＣなどで構成される駆動回路１００Ｂとに概念的に分けて描いてある。また、制御手段１１０は、表示情報出力源１１１と、表示情報処理回路１１２と、電源回路１１３と、タイミングジェネレータ１１４と、を有する。
【００７９】
表示情報出力源１１１は、ＲＯＭ（Read Only Memory）やＲＡＭ（Random Access Memory）などからなるメモリと、磁気記録ディスクや光記録ディスクなどからなるストレージユニットと、デジタル画像信号を同調出力する同調回路とを備え、タイミングジェネレータ１１４によって生成された各種のクロック信号に基づいて、所定フォーマットの画像信号などの形で表示情報を表示情報処理回路１１２に供給するように構成されている。
【００８０】
表示情報処理回路１１２は、シリアル−パラレル変換回路、増幅・反転回路、ローテーション回路、ガンマ補正回路、クランプ回路などの周知の各種回路を備え、入力した表示情報の処理を実行して、その画像情報をクロック信号ＣＬＫとともに駆動回路１００Ｂへ供給する。駆動回路１００Ｂは、走査線駆動回路、データ線駆動回路及び検査回路を含む。また、電源回路１１３は、上述の各構成要素にそれぞれ所定の電圧を供給する。
【００８１】
次に、本発明に係る液晶表示装置を適用可能な電子機器の具体例について図８を参照して説明する。
【００８２】
まず、本発明に係る液晶表示装置を、可搬型のパーソナルコンピュータ（いわゆるノート型パソコン）の表示部に適用した例について説明する。図８（ａ）は、このパーソナルコンピュータの構成を示す斜視図である。同図に示すように、パーソナルコンピュータ２１０は、キーボード２１１を備えた本体部２１２と、本発明に係る液晶表示装置を適用した表示部２１３とを備えている。
【００８３】
続いて、本発明に係る液晶表示装置を、携帯電話機の表示部に適用した例について説明する。図８（ｂ）は、この携帯電話機の構成を示す斜視図である。同図に示すように、携帯電話機２２０は、複数の操作ボタン２２１のほか、受話口２２２、送話口２２３とともに、本発明に係る液晶表示装置を適用した表示部２２４を備える。
【００８４】
なお、本発明に係る液晶表示パネルを適用可能な電子機器としては、図８（ａ）に示したパーソナルコンピュータや図８（ｂ）に示した携帯電話機の他にも、液晶テレビ、ビューファインダ型・モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、ディジタルスチルカメラなどが挙げられる。
【００８５】
［変形例］
また、本発明の電気光学装置は、パッシブマトリクス型の液晶表示パネルだけではなく、アクティブマトリクス型の液晶表示パネル（例えば、ＴＦＴ（薄膜トランジスタ）やＴＦＤ（薄膜ダイオード）をスイッチング素子として備えた液晶表示パネル）にも同様に適用することが可能である。また、液晶表示パネルだけでなく、エレクトロルミネッセンス装置、有機エレクトロルミネッセンス装置、プラズマディスプレイ装置、電気泳動ディスプレイ装置、フィールド・エミッション・ディスプレイ（電界放出表示装置）などの各種の電気光学装置においても本発明を同様に適用することが可能である。
【図面の簡単な説明】
【図１】本発明の実施形態による実装基板を利用した液晶表示装置を平面的に示した図である。
【図２】本発明の実施形態による実装基板を利用した液晶表示装置の断面図である。
【図３】（ａ）本発明の実施形態による実装基板の接続部を示す拡大図である。
（ｂ）本発明の実施形態による実装基板の接続部を示す断面図である。
【図４】（ａ）本発明の実施形態による実装基板の接続部を示す拡大図である。
（ｂ）本発明の実施形態による実装基板の接続部を示す断面図である。
【図５】本発明の実施形態による実装基板の製造方法を示すフローチャートである。
【図６】図１および図２に示す液晶表示装置の製造方法を示すフローチャートである。
【図７】本発明を適用した液晶表示装置を利用する電子機器の構成を示す。
【図８】本発明を適用した液晶表示装置を備えた電子機器の例を示す。
【符号の説明】
１ａ 第１基板
１ｂ 第２基板
２ａ、２ｂ 透明電極膜
３、３ａ、３ｂ 偏光板
４ 液晶層
５ａ、５ｂ、５ｃ ＡＣＦ
６ ＩＣチップ部品
７ リード
８ チップ部品
９ 半田
１０ 端子
１１ａ，１１ｂ ，１２，１２ａ，１２ｂ，１２ｃ，１２ｄ 配線端子
１３，１５ コの字型端子
１４，１４ａ，１４ｂ，１４ｃ，１４ｄ 検査測定用パッド
１６，１６ａ，１６ｂ，１６ｃ，１６ｄ スルーホール
１００ 液晶表示装置
１０１ 液晶セル
１０２ 液晶パネル
１０３ フレキシブルプリント（ＦＰＣ）基板
１０４ プリント回路（ＰＣＢ）基板[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an electronic component mounting board using a printed circuit board (PCB) and a flexible printed circuit (FPC). The present invention also relates to an electro-optical device and an electronic apparatus configured using the mounting substrate.
[0002]
[Background]
In general, an electro-optical device such as a liquid crystal display device or an EL (Electro Luminescence) device is a circuit in which an electro-optical material such as a liquid crystal or EL is arranged on a substrate to form a panel structure, and an appropriate electronic circuit is mounted. Formed by connecting the substrate to its panel structure. In addition, chip components such as electrolytic capacitors, IC chips, and the like are often mounted on the circuit board (see, for example, Patent Document 1).
[0003]
It is widely known that there is a mounting method based on SMT (Surface Mount Technology) as a method for mounting electronic components, particularly chip components, on a circuit board. This mounting method based on SMT is basically a mounting method using reflow soldering processing. For example, this method is a mounting method that includes a step of mounting an electronic component on a substrate on which solder is placed and then heating the solder to solder the electronic component to the substrate.
[0004]
In recent years, in this mounting method based on SMT, in addition to electronic components mounted by reflow soldering processing, for example, chip components such as electrolytic capacitors, an IC chip is mounted on a substrate. In short, COF (Chip on Film) There is also a growing need for an implementation method based on it.
[0005]
The above-described mounting method substrate form includes, for example, an SMT method part in which chip components are mounted in a chip component mounting area by reflow soldering processing and a COF method part in which IC chips are mounted in an IC chip mounting area by thermocompression processing. There are other types.
[0006]
When mounting an IC chip in addition to a chip component suitable for reflow soldering, generally, the IC chip is thermocompression-bonded, that is, pressed using an adhesive element such as an ACF (Anisotropic Conductive Film). And after mounting on a board | substrate by heating, the reflow soldering process for mounting a chip component is implemented.
[0007]
Thus, when it is necessary to mount various IC chips and electronic components, it can be assumed that a substrate corresponding to each property is used. For example, it is conceivable that a device is configured by electrically connecting a PCB board and an FPC board, each of which is mounted with an IC or an electronic component.
[0008]
[Patent Document 1]
Japanese Patent Laid-Open No. 2002-32020
[0009]
[Problems to be solved by the invention]
The above-described electronic component mounting substrate bonding process, in other words, inspection of electrical connection between substrates performed after the connection of the FPC substrate on which the driver IC chip is mounted by the COF method and the PCB substrate on which the chip component is mounted by the SMT method The process is usually carried out by visual inspection.
[0010]
In general, ACF is often used as a connecting element between an FPC board and a PCB board. ACF is usually composed of conductive particles and an adhesive. The connection is basically a connection by pressure, and the conductive particles share the electrical connection and the adhesive maintains the pressure contact state. In short, it is the conductive particles that perform the conduction function by the ACF connection. Although it depends on the type of conductive particles, it is generally said that reliability can be maintained if about 20 conductive particles are secured between opposing electrodes. If these conductive particles are sufficiently pressed and a sufficient number can be secured, the electrical connection can be said to be good.
[0011]
The observation of the conductive particles at the connection portion between the FPC board and the PCB board is difficult to perform with a microscope because the board is not transparent. Therefore, the inspection of electrical connection for the joining process by ACF is performed as follows.
[0012]
As one of the inspection methods, when evaluating the ACF connection, a method of peeling the PCB substrate and the FPC substrate and observing the conductive particles under a microscope can be considered. However, in this case, the substrate used for evaluation is disassembled.
[0013]
On the other hand, there are the following inspection methods that do not disassemble the connected substrate.
[0014]
The first is a method of evaluating the appearance of the ACF oozing state during pressure bonding in the joining process. By this method, it is possible to evaluate whether or not sufficient pressure is uniformly applied to the crimping region.
[0015]
The second is a method of observing the unevenness of the surface in the substrate crimping region. In the bonding process, when sufficient pressure is uniformly applied to the substrate crimping region, the unevenness of the substrate surface is large and clear. This is because the thickness of the Cu (copper) wiring used as the substrate wiring material is 10 to 30 μm, and the thickness appears on the substrate surface. However, when sufficient pressure is not applied, the unevenness of the substrate surface is small and flat.
[0016]
However, as described above, these visual inspections are not quantitative inspections but visual evaluations, and it is difficult to make the accuracy uniform. Therefore, even if an ACF connection failure has occurred, it may not be determined as a connection failure substrate, and the inspection reliability tends to be lacking.
[0017]
The present invention has been made in view of the above-described contents, and an object thereof is to easily and quantitatively detect a connection state when electrically connecting terminals on a substrate using an ACF. To do.
[0018]
[Means for Solving the Problems]
  In one aspect of the present invention, in an electronic component mounting substrate,An electronic component in which the first substrate and the second substrate are joined so that a terminal provided on the first substrate and a terminal provided on the second substrate are electrically connected by an ACF. A mounting substrate, wherein the first substrate is provided with at least a pair of inspection terminals that are electrically connected to each other when the first substrate and the second substrate are joined to each other. Is a region in which an inspection conduction terminal is provided for electrically connecting the pair of inspection terminals to each other when the first substrate and the second substrate are joined, and the inspection conduction terminal overlaps with the inspection terminal. A through hole communicating with the second substrate and the inspection conduction terminal is provided.Is preferred.
[0019]
In the electronic component mounting substrate, it is preferable that the inspection terminals are arranged at both ends of the one substrate. At the time of mounting, the pressure uniformity may not be achieved due to the inclination of the pressure head. At this time, the pressure shortage appears remarkably at the terminals arranged at both ends on the substrate. In short, the terminals provided at both ends of the substrate are places where poor connection such as electrical continuity is likely to occur. Therefore, by disposing the inspection terminals at both ends of the substrate, the electronic component mounting substrate can efficiently detect a connection failure.
[0020]
In another aspect of the electronic component mounting substrate, the inspection terminal is preferably provided outside the plurality of terminals on the substrate on which the inspection terminal is provided.
[0021]
In still another aspect of the electronic component mounting substrate, the substrate that is different from the substrate provided with the inspection terminal in the pair of substrates is electrically connected to the inspection terminal, and It is preferable to provide a test conduction terminal that conducts the test terminal.
[0022]
In still another aspect of the electronic component mounting substrate, it is preferable that the inspection conduction terminal has a through-hole that can contact the inspection terminal at a position overlapping the inspection terminal. By providing the through hole, for example, it is not necessary to produce another design pattern for resistance measurement.
[0023]
In still another aspect of the electronic component mounting substrate, it is preferable that the pair of substrates is joined by ACF, and the through hole is provided at a position where the ACF is not provided.
[0024]
In still another aspect of the electronic component mounting substrate, one of the pair of substrates may be a flexible printed circuit board on which a semiconductor element is mounted, and the other of the pair of substrates. Can be a flexible printed circuit board on which other semiconductor elements are mounted.
[0025]
In yet another aspect of the electronic component mounting substrate, one of the pair of substrates may be a flexible printed circuit board on which a semiconductor element is mounted, and the other of the pair of substrates. The substrate can be a printed circuit board.
[0026]
The electro-optical device can include an electro-optical panel and a mounting substrate for the electronic component. One of the pair of substrates may be attached to the electro-optical panel.
[0027]
The electro-optical panel may be a liquid crystal panel, and the semiconductor element may be a driving IC (driver IC) for the liquid crystal panel. The liquid crystal panel may use STN (Super Twisted Nematic) mode, TFT-LCD (Thin Film Transistor-Liquid Crystal Display), TFD-LCD (Thin Film Dynode-Liquid Crystal Display), or the like.
[0028]
Furthermore, according to the present invention, an electronic apparatus can be configured by providing the electro-optical device as a display unit.
[0029]
  In another aspect of the present invention, in a method for manufacturing an electronic component mounting substrate,The first substrate provided with at least a pair of inspection terminals that are electrically connected to each other when the first substrate and the second substrate are joined, and the first substrate and the second substrate are joined. Sometimes the second substrate provided with the inspection conduction terminals for electrically connecting the pair of inspection terminals to each other, the terminals provided on the first substrate, and the terminals provided on the second substrate; Is a method of manufacturing an electronic component mounting substrate having a step of joining so as to be electrically connected by an ACF, wherein the inspection conductive terminal overlaps the inspection terminal, and the second substrate and the A through hole communicating with the inspection conduction terminal is provided, and a prober is brought into contact with the inspection terminal through the through hole to measure a resistance between the pair of inspection terminals. Inspection process for checking electrical connectionsAnd having. In the step of bonding the pair of substrates, for example, a thermocompression bonding step may be performed with an adhesive element such as ACF interposed therebetween.
[0030]
  In another aspect of the present invention, in a method for manufacturing an electro-optical device,The first substrate provided with at least a pair of inspection terminals that are electrically connected to each other when the first substrate and the second substrate are joined, and the first substrate and the second substrate are joined. Sometimes the second substrate provided with the inspection conduction terminals for electrically connecting the pair of inspection terminals to each other, the terminals provided on the first substrate, and the terminals provided on the second substrate; And a step of attaching the electro-optic panel to one of the first substrate and the second substrate, and a method of manufacturing the electro-optic device. In the region where the inspection conduction terminal overlaps with the inspection terminal, a through hole communicating with the second substrate and the inspection conduction terminal is provided,
The electrical connection of the pair of substrates is inspected by measuring the resistance between the pair of inspection terminals by bringing a prober into contact with the inspection terminals through the through holes.And an inspection process. In the step of bonding the pair of substrates, for example, a thermocompression bonding step may be performed with an adhesive element such as ACF interposed therebetween. Further, the step of bonding the electro-optical panel to either one of the pair of substrates may be performed by a thermocompression bonding step with an adhesive element such as ACF interposed therebetween.
[0031]
DETAILED DESCRIPTION OF THE INVENTION
Preferred embodiments of the present invention will be described below with reference to the drawings.
[0032]
[First embodiment]
In this embodiment, the wiring terminals arranged on the FPC board by the COF method and the wiring terminals arranged on the PCB substrate by the SMT method are electrically connected by thermocompression bonding. A measurement pad pattern is provided.
[0033]
(Constitution)
FIG. 1 shows an example of a liquid crystal display device on which a COF type FPC substrate and an SMT type PCB substrate according to the present invention are mounted. FIG. 2 is a cross-sectional view taken along line A-A ′ of the liquid crystal display device 100 shown in FIG. 1.
[0034]
In the liquid crystal panel 102, transparent electrode films 2a and 2b are respectively formed on the surfaces of a first substrate 1a and a second substrate 1b, which are insulating substrates such as glass and plastic, and liquid crystal molecules are oriented in a certain direction. A non-alignment film is further provided. The first substrate 1a and the second substrate 1b are bonded to each other with a sealing material so that the transparent electrodes 2a and 2b are opposed to each other while keeping a certain distance with a spacer (not shown). By injecting the liquid crystal material into the gap between the first substrate 1a and the second substrate 1b, the liquid crystal layer 4 is sandwiched between the first substrate 1a and the second substrate 1b. Furthermore, polarizing plates 3a and 3b are provided on the outer sides of the first substrate 1a and the second substrate 1b, respectively, thereby forming the liquid crystal panel 102. When a voltage is applied to the opposing transparent electrode films 2a and 2b, the arrangement of the liquid crystal molecules sandwiched therebetween changes, and the backlight unit (not shown) along with the directions of the absorption axes of the polarizing plates 3a and 3b. The transmission and non-transmission of light from the light source are controlled, and a desired display can be obtained.
[0035]
The electrode terminal portion of the liquid crystal panel 102 has a thermocompression bonding portion 105 for connection with the FPC board 103. An ACF (Anisotropic Conductive Film) 5 a uses an adhesive containing conductive particles, and this is used between the transparent conductive film 2 b that is a wiring terminal of the liquid crystal panel 102 and the wiring terminal 11 a of the FPC board 103. In the region of the thermocompression bonding part 105, heating and pressurization are performed and thermocompression bonding is performed. Thereby, the conductive particles in the ACF 5a electrically connect the respective electrodes. On the aforementioned FPC board 103, the IC chip component 6 is disposed by thermocompression bonding using the ACF 5b. The FPC board 103 is formed with leads 7 that are conductively connected to the bumps of the IC chip component 6.
[0036]
Further, the ACF 5 c is sandwiched between the wiring terminal 11 b of the FPC board 103 and the wiring terminal 12 of the PCB board 104, and heated and pressurized in the region of the thermocompression bonding part 106. As a result, the conductive particles in the ACF 5c electrically connect the electrode terminals on the respective substrates. On the PCB substrate 104, chip components 8, which are electronic components, are arranged with solder 9. On the PCB substrate 104, terminals 10 to which the terminals of the chip component 8 are soldered are formed.
[0037]
(Wiring terminal design example)
FIG. 3A shows an enlarged view of a connecting portion B-B ′ between the FPC board 103 and the PCB board 104 of the present embodiment. This is an observation view from above in FIG. 1 and from above in FIG. FIG. 3B is a cross-sectional view of the connecting portion B-B ′ between the FPC board 103 and the PCB board 104.
[0038]
For the wiring terminal 11b of the FPC board 103, for example, Cu (copper) wiring is used as a main material. Further, the wiring terminal 12 of the PCB substrate 104 also uses, for example, Cu (copper) wiring as a main material.
[0039]
On the FPC board 103, a plurality of wiring terminals 11b each connected to an electronic component are formed. Further, at both ends of the FPC board 103, two wiring terminals that are not connected to the electronic component are formed to be electrically connected to each other so as to have a U-shaped terminal 13 design pattern. That is, the U-shaped terminals 13 are located at both ends of the plurality of wiring terminals 11b arranged on the FPC board.
[0040]
On the other hand, a plurality of wiring terminals 12 each connected to an electronic component are also formed on the PCB substrate 104. In addition, two wiring terminals that are not connected to electronic components are formed at both ends of the PCB substrate 104, and each has inspection and measurement pads 14a to 14d at the end opposite to the crimping region. . The inspection measurement pads 14 a to 14 d are electrically connected to the U-shaped terminal 13 through the ACF 5 c and are positioned at both ends of the plurality of wiring terminals 12 arranged on the PCB substrate 104.
[0041]
The U-shaped terminal 13 and the inspection / measurement pad 14 are located at both ends of a plurality of wiring terminals arranged on the respective substrates. The bonding process of the FPC board 103 and the PCB board 104 includes a process of pressing the heated head against the thermocompression bonding area after mounting the ACF. In the above head, if the pressure is not uniform, the pressure deficiency appears remarkably at the wiring terminals arranged at both ends on each substrate. Therefore, the wiring terminals located at both ends of the substrate are places where connection failures such as electrical continuity are not likely to occur. For the above-described reason, it is preferable that the U-shaped terminal 13 and the inspection / measurement pad 14 are located outside the plurality of wiring terminals, that is, at both ends of the substrate.
[0042]
However, in the present invention, even if the U-shaped terminal 13 and the measurement pad 14 for inspection are not provided at both ends of the substrate, the inspection is performed as to whether or not both substrates are electrically connected by the ACF. Is possible. Further, the shape of the test measurement pad 14 is a quadrangular shape in FIG. 3A, but may be another shape such as a circular shape or an elliptical shape. In contrast to the above example, the U-shaped terminal 13 may be provided on the PCB substrate 104, and the test measurement pad 14 may be provided on the FPC substrate 103.
[0043]
(Inspection method)
In the inspection method in the present embodiment, an inspector brings two probers into contact with the inspection measurement pads 14a and 14b with respect to the inspection measurement pad 14 arranged on the PCB substrate 104, and measures a resistance value between them. To do. At this time, if the conductive particles existing in the ACF 5c are sufficiently pressed and a sufficient number can be secured, the resistance value measured through the U-shaped terminal 13 is a low value of several Ω. Indicates. However, if sufficient pressure and uniform pressure are not applied in the substrate bonding step, electrical bonding is insufficient, and the measured resistance value shows a high value. The same can be applied to the inspection measurement pads 14c and 14d.
[0044]
In the conventional method, since the visual inspection is performed as described above, the inspection cannot be performed quantitatively, and it is difficult to clearly perform the connection defect substrate extraction by the ACF. However, by using this embodiment, it is possible to quantitatively extract poorly connected substrates and improve the reliability of the inspection process.
[0045]
[Second Embodiment]
In this embodiment, the wiring terminals arranged on the FPC board by the COF method and the wiring terminals arranged on the PCB substrate by the SMT method are electrically connected by thermocompression bonding. A through hole for measurement is provided.
[0046]
(Constitution)
The basic configuration of the liquid crystal display device is the same as that of the first embodiment described above. That is, the FPC board 103 and the PCB board 104 are joined via the ACF 5c. However, as described below, the configuration of the wiring terminals is different from that of the first embodiment.
[0047]
(Wiring terminal design example)
FIG. 4A shows an enlarged view of a connecting portion B-B ′ between the FPC board 103 and the PCB board 104 of the present embodiment. It is an observation view from the top of the page in FIG. 1 and from the top in FIG. FIG. 4B is a cross-sectional view of the connecting portion B-B ′ between the FPC board 103 and the PCB board 104.
[0048]
For the wiring terminal 11b of the FPC board 103, for example, Cu (copper) wiring is used as a main material. Further, the wiring terminal 12 of the PCB substrate 104 also uses, for example, Cu (copper) wiring as a main material.
[0049]
On the FPC board 103, a plurality of wiring terminals 11b each connected to an electronic component are formed. Further, at both ends of the FPC board 103, two wiring terminals that are not connected to the electronic component are formed to be electrically connected to each other so as to have a U-shaped terminal 15 design pattern. That is, the U-shaped terminal 15 is positioned at both ends of the plurality of wiring terminals 11b arranged on the FPC board.
[0050]
On the other hand, a plurality of wiring terminals 12 each connected to an electronic component are also formed on the PCB substrate 104. In addition, wiring terminals 12 a to 12 d that are not connected to the electronic components are formed on both ends of the PCB substrate 104. The wiring terminals 12a to 12d not connected to the electronic component are electrically connected to the U-shaped terminal 15 via the ACF 5c, and the plurality of wiring terminals 12 arranged on the PCB substrate 104 are connected. Located at both ends.
[0051]
The U-shaped terminal 15 has one through hole 16a to 16d in each terminal at the connecting portion. In addition, there is an ACF 5 c provided as an adhesive element between the FPC board 103 and the PCB board 104. However, under the through holes 16a to 16d, there are wiring terminals 12a to 12d that are not provided with the ACF 5c and are directly connected to the PCB substrate and are not connected to electronic components or the like. That is, the position of the through hole 16 and the position of the ACF 5c do not match.
[0052]
The U-shaped terminals 15 having through holes 16 a to 16 d are located at both ends of a plurality of wiring terminals 11 b arranged on the FPC board 103. The bonding process of the FPC board 103 and the PCB board 104 includes a process of pressing the heated head against the thermocompression bonding area after mounting the ACF. In the above head, if the pressure is not uniform, the pressure deficiency appears remarkably at the wiring terminals arranged at both ends on each substrate. Therefore, the wiring terminals located at both ends of the substrate are places where connection failures such as electrical continuity are not likely to occur. For the reasons described above, the U-shaped terminal 15 is preferably located outside the plurality of wiring terminals, that is, at both ends of the substrate.
[0053]
However, in the present invention, even if the U-shaped terminals 15 having the through holes 16a to 16d are not provided at both ends of the substrate, it is checked whether or not both substrates are electrically joined by the ACF. It is possible to implement. Further, in the inspection measurement, in order to measure the resistance value, it is preferable that no ACF is provided under the through hole 16.
[0054]
In the present embodiment, even when an ACF is present, the resistance value is slightly high, but it is possible to perform an inspection based on the resistance value. Contrary to the above example, even if the U-shaped terminal 15 having the through holes 16a to 16d is provided on the PCB substrate 104, the resistance measurement can be performed on the same principle.
[0055]
(Inspection method)
In the inspection method in the present embodiment, in the through hole 16 arranged in the FPC board 103, two probers are arranged in the through holes 16a and 16b and brought into contact with the wiring terminals 12a and 12b arranged on the PCB board 104. Measure the resistance value. At this time, if the conductive particles present in the ACF 5c are sufficiently pressed together and a sufficient number can be secured, the resistance value measured through the U-shaped terminal 15 is as low as several Ω. Indicates the value. However, if sufficient pressure and pressure uniformity are not applied in the substrate bonding step, electrical bonding becomes insufficient, and the measured resistance value shows a high value.
[0056]
The same can be applied to the through holes 16c and 16d.
[0057]
In the conventional method, since the visual inspection is performed as described above, the inspection cannot be performed quantitatively, and it is difficult to clearly extract the poorly connected substrate. However, by using this embodiment, it is possible to quantitatively extract poorly connected substrates and improve the reliability of the inspection process.
(Example of manufacturing method)
FIG. 5 shows a manufacturing flowchart of the liquid crystal display device 100 shown in FIG. 1 according to the first and second embodiments.
[0058]
As shown in FIG. 5, in the FPC board manufacturing process Pa by the COF method, the ACF bonding process is performed in the process Pa 1, and the ACF 5 b is mounted on the FPC board 103. The ACF 5b is configured by dispersing a large number of conductive particles in an adhesive. The ACF 5b has a function of performing adhesion between objects by using resin and conductively connecting between opposing terminals while insulating between non-facing terminals.
[0059]
After mounting the ACF 5b to the FPC board 103, the mounting process of the IC chip component 6 is performed in step Pa2. Specifically, the IC chip component 6 is installed via the ACF 5 b so that individual outputs, ie, bumps, of the IC chip component 6 correspond to the leads 7 provided on the FPC board 103.
[0060]
Next, in step Pa3, the IC chip component 6 is pressed against the FPC board 103 by the heated head. As a result, the IC chip component 6 is pressurized and heated, and the entire IC chip component 6 is bonded to the FPC board 103 by the ACF 5b, and the bumps of the IC chip component 6 are electrically connected to the corresponding leads 7 in position. Conductive connection is made by particles. Through the above steps, the FPC substrate 103 by the COF method is manufactured.
[0061]
Next, a bonding process Pb between the FPC board 103 and the liquid crystal panel 102 is performed. The electrode terminal portion of the liquid crystal panel 102 has a thermocompression bonding part 105 for thermocompression bonding the FPC board 103. Therefore, in this process Pb1, the ACF 5a is mounted between the electrodes of the liquid crystal panel 102 and the FPC board 103. Next, in the process Pb2, the heated head is pressed against the thermocompression bonding part 105. Thereby, the thermocompression bonding part 105 is pressurized and heated, and the FPC board 103 and the liquid crystal panel 102 are joined by the ACF 5a. Thus, the conductive particles in the ACF 5a electrically connect the respective electrodes.
[0062]
Further, in the PCB substrate manufacturing process Pc by the SMT method, solder printing is performed in the process Pc1. Next, in the process Pc2, the chip component 8 is mounted and the chip component 8 such as an electrolytic capacitor is placed on the PCB substrate 104. Next, in step Pc3, a reflow process is performed. This is a process of transporting the PCB substrate 104 on which the chip components are placed into a reflow furnace, and supplying hot air to the side of the PCB substrate 104 on which the chip components 8 are placed in the reflow furnace. As a result, the solder 9 is melted and the plurality of chip components 8 are collectively soldered to the plurality of terminals 10.
[0063]
Next, in the process Pd, a bonding process of the FPC board 103 bonded to the liquid crystal panel 102 and the PCB board 104 is performed. In step Pd1, the ACF 5c is mounted between the electrodes of the FPC board 103 and the PCB board 104. Next, in the process Pd2, the heated head is pressed against the thermocompression bonding area 106. Thereby, the thermocompression bonding part 106 is pressurized and heated, and the FPC board 103 and the PCB board 104 are joined by the ACF 5c. In short, the conductive particles in the ACF 5c electrically connect the respective electrodes. Next, in process Pd3, a resistance measurement inspection is performed for connection failure due to ACF connection.
[0064]
Therefore, according to the present invention, it becomes possible to quantitatively extract defective connection substrates, and the reliability of the inspection process is improved.
[0065]
[Other embodiments]
The present invention has been described with reference to the preferred embodiments. However, the present invention is not limited to the embodiments, and various modifications can be made within the scope of the invention described in the claims.
[0066]
For example, although the present invention describes a combination of an FPC board and a PCB board, a combination of an FPC board and an FPC board, a combination of a glass board and an FPC board, a combination of a plastic board and an FPC board, or the like may be used.
[0067]
[Method of manufacturing liquid crystal display device]
Next, an example of a manufacturing method of the liquid crystal display device 100 shown in FIGS. 1 and 2 will be described with reference to FIG.
[0068]
First, in step A1 of FIG. 6, a first electrode that is a transparent electrode 2a is formed on a large first substrate 1a that is an insulating substrate such as glass or plastic. Specifically, a terminal or the like (not shown) is formed by a known pattern forming method such as photolithography using ITO as a material.
[0069]
Next, in step A2, an alignment film made of polyimide resin or the like (not shown) is formed on the transparent electrode film 2a, and in step A3, rubbing treatment or the like is performed.
[0070]
On the other hand, in step B1, the transparent electrode film 2b is formed on the large second substrate 1b by the same method. Further, in step B2, an alignment film (not shown) is formed on the transparent electrode film 2b, and in step B3, a rubbing process or the like is performed.
[0071]
Further, in step A4, a sealing material is formed on the first substrate using, for example, an epoxy resin or the like on the substrate 1a, and spacers are dispersed in step A5.
[0072]
After the first substrate 1a and the second substrate 1b thus formed are manufactured, in step C1, the first substrate 1a and the second substrate 1b are overlapped with each other with a sealing material interposed therebetween, and further bonded. That is, both substrates are bonded together by applying pressure under heating. By this bonding, a large structure (that is, a mother substrate) having a size including a plurality of liquid crystal cells 101 of FIG. 1 is formed.
[0073]
After the mother substrate is manufactured as described above, the first breaking step is performed in step C2. As a result, a plurality of medium-sized panel structures including so-called strip-shaped medium-sized panel structures are cut out.
[0074]
In step C3, liquid crystal is injected inside the liquid crystal panel through a liquid crystal injection port (not shown). After the injection is completed, the liquid crystal injection port is sealed with resin to form the liquid crystal layer 4.
[0075]
Furthermore, the process C4 has implemented the 2nd break process with respect to the medium format panel structure. Specifically, the substrate 1a and the substrate 1b constituting the medium format panel structure are cut, whereby the liquid crystal cells 101 in FIG. 1 are divided one by one.
[0076]
Thereafter, in step C5, the FPC board 103 is mounted on the surface of the thermocompression bonding part 105 on the electrode terminal of the liquid crystal cell 101 via the ACF 5a. Further, the PCB substrate 104 is mounted on the surface of the thermocompression bonding portion 106 of the FPC substrate 103 connected to the liquid crystal cell 101 via the ACF 5c.
[0077]
Next, in steps C6 and C7, a retardation plate, a polarizing plate, or the like is provided on the outside of the first substrate 1a and the second substrate 1b of the liquid crystal cell 101 on which the FPC substrate 103 and the PCB substrate 104 are mounted, as necessary. As a result, the liquid crystal display device 100 shown in FIGS. 1 and 2 is completed.
[0078]
[Electronics]
FIG. 7 is a schematic configuration diagram showing the overall configuration of the present embodiment. The electronic apparatus shown here includes the liquid crystal display device 100 and a control unit 110 that controls the liquid crystal display device 100. Here, the liquid crystal display device 100 is conceptually divided into a panel structure 100A and a drive circuit 100B formed of a semiconductor IC or the like. Further, the control unit 110 includes a display information output source 111, a display information processing circuit 112, a power supply circuit 113, and a timing generator 114.
[0079]
The display information output source 111 includes a memory such as a ROM (Read Only Memory) or a RAM (Random Access Memory), a storage unit such as a magnetic recording disk or an optical recording disk, and a tuning circuit that tunes and outputs a digital image signal. The display information is supplied to the display information processing circuit 112 in the form of an image signal of a predetermined format based on various clock signals generated by the timing generator 114.
[0080]
The display information processing circuit 112 includes various known circuits such as a serial-parallel conversion circuit, an amplification / inversion circuit, a rotation circuit, a gamma correction circuit, and a clamp circuit, executes processing of input display information, and outputs image information thereof. Are supplied to the drive circuit 100B together with the clock signal CLK. The driving circuit 100B includes a scanning line driving circuit, a data line driving circuit, and an inspection circuit. The power supply circuit 113 supplies a predetermined voltage to each component described above.
[0081]
Next, specific examples of electronic devices to which the liquid crystal display device according to the present invention can be applied will be described with reference to FIG.
[0082]
First, an example in which the liquid crystal display device according to the present invention is applied to a display unit of a portable personal computer (so-called notebook personal computer) will be described. FIG. 8A is a perspective view showing the configuration of this personal computer. As shown in the figure, the personal computer 210 includes a main body 212 having a keyboard 211 and a display 213 to which the liquid crystal display device according to the present invention is applied.
[0083]
Next, an example in which the liquid crystal display device according to the present invention is applied to a display unit of a mobile phone will be described. FIG. 8B is a perspective view showing the configuration of this mobile phone. As shown in the figure, the mobile phone 220 includes a plurality of operation buttons 221 and a display unit 224 to which the liquid crystal display device according to the present invention is applied in addition to the earpiece 222 and the mouthpiece 223.
[0084]
Note that as an electronic device to which the liquid crystal display panel according to the present invention can be applied, in addition to the personal computer shown in FIG. 8A and the mobile phone shown in FIG. Monitor direct-view video tape recorders, car navigation devices, pagers, electronic notebooks, calculators, word processors, workstations, videophones, POS terminals, digital still cameras, etc.
[0085]
[Modification]
The electro-optical device of the present invention is not limited to a passive matrix type liquid crystal display panel, but also an active matrix type liquid crystal display panel (for example, a TFT (thin film transistor) or a TFD (thin film diode)) as a switching element. ) Can be applied in the same manner. In addition to the liquid crystal display panel, the present invention is applied to various electro-optical devices such as an electroluminescence device, an organic electroluminescence device, a plasma display device, an electrophoretic display device, and a field emission display (field emission display device). It is possible to apply similarly.
[Brief description of the drawings]
FIG. 1 is a plan view of a liquid crystal display device using a mounting substrate according to an embodiment of the present invention.
FIG. 2 is a cross-sectional view of a liquid crystal display device using a mounting substrate according to an embodiment of the present invention.
FIG. 3A is an enlarged view showing a connection portion of a mounting board according to an embodiment of the present invention.
(B) It is sectional drawing which shows the connection part of the mounting board | substrate by embodiment of this invention.
FIG. 4A is an enlarged view showing a connection portion of a mounting board according to an embodiment of the present invention.
(B) It is sectional drawing which shows the connection part of the mounting board | substrate by embodiment of this invention.
FIG. 5 is a flowchart illustrating a method of manufacturing a mounting board according to an embodiment of the present invention.
6 is a flowchart showing a method for manufacturing the liquid crystal display device shown in FIGS. 1 and 2. FIG.
FIG. 7 illustrates a structure of an electronic device using a liquid crystal display device to which the present invention is applied.
FIG. 8 illustrates an example of an electronic device including a liquid crystal display device to which the present invention is applied.
[Explanation of symbols]
1a First substrate
1b Second substrate
2a, 2b Transparent electrode film
3, 3a, 3b Polarizing plate
4 Liquid crystal layer
5a, 5b, 5c ACF
6 IC chip parts
7 Lead
8 Chip parts
9 Solder
10 terminals
11a, 11b, 12, 12a, 12b, 12c, 12d Wiring terminal
13,15 U-shaped terminal
14, 14a, 14b, 14c, 14d Inspection and measurement pads
16, 16a, 16b, 16c, 16d Through hole
100 Liquid crystal display device
101 liquid crystal cell
102 LCD panel
103 Flexible Printed (FPC) Board
104 Printed Circuit (PCB) Board

Claims (11)

第１の基板に設けられた端子と第２の基板に設けられた端子とがＡＣＦによって電気的に接続されるように、前記第１の基板と前記第２の基板とを接合した電子部品の実装基板であって、
前記第１の基板には、前記第１の基板と前記第２の基板とを接合したときに互いに導通する少なくとも一対の検査用端子が設けられ、
前記第２の基板には、前記第１の基板と前記第２の基板とを接合したときに前記一対の検査用端子を互いに導通させる検査用導通端子が設けられ、
前記検査用導通端子が前記検査用端子と重なる領域において、前記第２の基板と前記検査用導通端子とに連通するスルーホールが設けられていることを特徴とする電子部品の実装基板。 An electronic component in which the first substrate and the second substrate are joined so that a terminal provided on the first substrate and a terminal provided on the second substrate are electrically connected by an ACF. A mounting board,
The first substrate is provided with at least a pair of inspection terminals that are electrically connected to each other when the first substrate and the second substrate are joined together .
The second substrate is provided with a conduction terminal for inspection that connects the pair of inspection terminals to each other when the first substrate and the second substrate are bonded to each other.
A mounting board for electronic parts, wherein a through-hole communicating with the second substrate and the inspection conduction terminal is provided in a region where the inspection conduction terminal overlaps with the inspection terminal . 前記検査用端子は、前記一方の基板における両端部に配置されていることを特徴とする請求項１に記載の電子部品の実装基板。  The electronic component mounting board according to claim 1, wherein the inspection terminals are arranged at both ends of the one board. 前記検査用端子は、前記検査用端子が設けられた基板上の前記複数の端子の外側に設けられていることを特徴とする請求項１に記載の電子部品の実装基板。  2. The electronic component mounting board according to claim 1, wherein the inspection terminals are provided outside the plurality of terminals on the board on which the inspection terminals are provided. 前記スルーホールは、前記ＡＣＦが設けられていない位置に設けられていることを特徴とする請求項１に記載の電子部品の実装基板。2. The electronic component mounting board according to claim 1 , wherein the through hole is provided at a position where the ACF is not provided. 前記一対の基板のうちの一方の基板は、半導体素子を実装したフレキシブルプリント基板であり、前記一対の基板のうちの他方の基板は、他の半導体素子を実装したフレキシブルプリント基板であることを特徴とする請求 項１乃至４に記載の電子部品の実装基板。One of the pair of substrates is a flexible printed circuit board mounted with a semiconductor element, and the other of the pair of substrates is a flexible printed circuit board mounted with another semiconductor element. electronic component mounting board of claim 1 to 4,. 前記一対の基板のうちの一方の基板は、半導体素子を実装したフレキシブルプリント基板であり、前記一対の基板のうちの他方の基板は、プリント回路基板であることを特徴とする請求項１乃至４に記載の電子部品の実装基板。One substrate of the pair of substrates is a flexible printed circuit board on which a semiconductor element, other substrate of the pair of substrates, according to claim 1 to 4, characterized in that a printed circuit board The electronic component mounting board described in 1. 電気光学パネルと、
請求項１乃至６のいずれか一項に記載の電子部品の実装基板と、を備え、
前記一対の基板のうちの一方の基板が前記電気光学パネルに取り付けられていることを特徴とする電気光学装置。An electro-optic panel;
A mounting board for an electronic component according to any one of claims 1 to 6 ,
An electro-optical device, wherein one of the pair of substrates is attached to the electro-optical panel. 前記電気光学パネルは液晶パネルであり、前記半導体素子は前記液晶パネルの駆動用ＩＣであることを特徴とする請求項５または６に記載の電気光学装置。The electro-optical panel is a liquid crystal panel, wherein the semiconductor device is an electro-optical device according to claim 5 or 6, characterized in that a driving IC of the liquid crystal panel. 請求項７または８に記載の電気光学装置を表示部として備えることを特徴とする電子機器。An electronic apparatus, comprising a display unit an electro-optical device according to claim 7 or 8. 第１の基板と第２の基板とを接合したときに互いに導通する少なくとも一対の検査用端子が設けられた該第１の基板と、該第１の基板と該第２の基板とを接合したときに該一対の検査用端子を互いに導通させる検査用導通端子が設けられた該第２の基板とを、該第１の基板に設けられた端子と該第２の基板に設けられた端子とがＡＣＦによって電気的に接続されるように接合する工程を有する電子部品の実装基板の製造方法であって、
前記検査用導通端子が前記検査用端子と重なる領域に、前記第２の基板と前記検査用導通端子とに連通するスルーホールが設けられ、
前記スルーホールを介してプローバを前記検査用端子に接触させて前記一対の検査用端子間の抵抗を測定することにより、前記一対の基板の電気的接続を検査する検査工程を有することを特徴とする電子部品の実装基板の製造方法。 The first substrate provided with at least a pair of inspection terminals that are electrically connected to each other when the first substrate and the second substrate are joined, and the first substrate and the second substrate are joined. Sometimes the second substrate provided with the inspection conduction terminals for electrically connecting the pair of inspection terminals to each other, the terminals provided on the first substrate, and the terminals provided on the second substrate; Is a method of manufacturing a mounting board of an electronic component, which includes a step of joining so as to be electrically connected by an ACF,
In the region where the inspection conduction terminal overlaps with the inspection terminal, a through hole communicating with the second substrate and the inspection conduction terminal is provided,
A test step of inspecting the electrical connection of the pair of substrates by contacting a prober with the test terminal through the through hole and measuring a resistance between the pair of test terminals; A method of manufacturing a mounting board for electronic components. 第１の基板と第２の基板とを接合したときに互いに導通する少なくとも一対の検査用端子が設けられた該第１の基板と、該第１の基板と該第２の基板とを接合したときに該一対の検査用端子を互いに導通させる検査用導通端子が設けられた該第２の基板とを、該第１の基板に設けられた端子と該第２の基板に設けられた端子とがＡＣＦによって電気的に接続されるように接合する工程と、
前記第１の基板と前記第２の基板のうちの一方の基板に電気光学パネルを取り付ける工程と、を有する電気光学装置の製造方法であって、
前記検査用導通端子が前記検査用端子と重なる領域に、前記第２の基板と前記検査用導通端子とに連通するスルーホールが設けられ、
前記スルーホールを介してプローバを前記検査用端子に接触させて前記一対の検査用端子間の抵抗を測定することにより、前記一対の基板の電気的接続を検査する検査工程を有することを特徴とする電気光学装置の製造方法。 The first substrate provided with at least a pair of inspection terminals that are electrically connected to each other when the first substrate and the second substrate are joined, and the first substrate and the second substrate are joined. Sometimes the second substrate provided with the inspection conduction terminals for electrically connecting the pair of inspection terminals to each other, the terminals provided on the first substrate, and the terminals provided on the second substrate; Bonding so that ACFs are electrically connected by ACF;
Attaching an electro-optical panel to one of the first substrate and the second substrate , and a method of manufacturing an electro-optical device,
In the region where the inspection conduction terminal overlaps with the inspection terminal, a through hole communicating with the second substrate and the inspection conduction terminal is provided,
A test step of inspecting the electrical connection of the pair of substrates by contacting a prober with the test terminal through the through hole and measuring a resistance between the pair of test terminals; A method for manufacturing an electro-optical device.
JP2002255253A 2002-08-30 2002-08-30 Electronic component mounting substrate, electro-optical device, electronic component mounting substrate manufacturing method, electro-optical device manufacturing method, and electronic apparatus Expired - Fee Related JP4193453B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002255253A JP4193453B2 (en) 2002-08-30 2002-08-30 Electronic component mounting substrate, electro-optical device, electronic component mounting substrate manufacturing method, electro-optical device manufacturing method, and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002255253A JP4193453B2 (en) 2002-08-30 2002-08-30 Electronic component mounting substrate, electro-optical device, electronic component mounting substrate manufacturing method, electro-optical device manufacturing method, and electronic apparatus

Publications (2)

Publication Number Publication Date
JP2004095872A JP2004095872A (en) 2004-03-25
JP4193453B2 true JP4193453B2 (en) 2008-12-10

Family

ID=32060814

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002255253A Expired - Fee Related JP4193453B2 (en) 2002-08-30 2002-08-30 Electronic component mounting substrate, electro-optical device, electronic component mounting substrate manufacturing method, electro-optical device manufacturing method, and electronic apparatus

Country Status (1)

Country Link
JP (1) JP4193453B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105517337A (en) * 2015-11-25 2016-04-20 武汉光迅科技股份有限公司 High-reliability flexible plate and assembling system thereof
CN110111682A (en) * 2019-04-10 2019-08-09 深圳市华星光电技术有限公司 Flip chip and display device

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100634674B1 (en) 2005-03-14 2006-10-13 엘지전자 주식회사 Method of detecting defect of a panel and luminescnet device employed in the same
US7528327B2 (en) 2005-04-28 2009-05-05 Semiconductor Energy Laboratory Co., Ltd. Inspection method and semiconductor device
JP2007053248A (en) 2005-08-18 2007-03-01 Tdk Corp Flexible substrate, mounting structure, display unit and portable electronic device
KR101234415B1 (en) * 2006-02-03 2013-02-18 엘지디스플레이 주식회사 Test system of LCD
TWI301201B (en) 2006-03-15 2008-09-21 Au Optronics Corp Display circuits
CN100414574C (en) * 2006-03-23 2008-08-27 友达光电股份有限公司 Display circuit
JP2009224564A (en) * 2008-03-17 2009-10-01 Panasonic Corp Wiring board, electronic device using the same and incorrect connection detector therefor
JP2010225922A (en) * 2009-03-24 2010-10-07 Denso Corp Electronic device
CN201657501U (en) * 2010-01-29 2010-11-24 比亚迪股份有限公司 Circuit board golden finger
JP5797805B2 (en) * 2014-04-23 2015-10-21 株式会社ジャパンディスプレイ Display device
JP6415854B2 (en) 2014-05-23 2018-10-31 株式会社ジャパンディスプレイ Substrate unit and electronic device
CN104360509B (en) * 2014-11-21 2018-02-13 京东方科技集团股份有限公司 Lighting test method and device
CN107203075B (en) * 2017-05-22 2020-02-07 京东方科技集团股份有限公司 Touch display panel and liquid crystal display device
CN110505751B (en) 2019-08-29 2021-04-13 武汉天马微电子有限公司 Flexible circuit board, display panel, display device and test method
CN111025130B (en) * 2020-01-07 2021-07-16 电子科技大学 SMT detection method for multilayer interconnected FPC

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105517337A (en) * 2015-11-25 2016-04-20 武汉光迅科技股份有限公司 High-reliability flexible plate and assembling system thereof
CN105517337B (en) * 2015-11-25 2018-03-27 武汉光迅科技股份有限公司 A kind of high reliability flexible board and its assembly system
CN110111682A (en) * 2019-04-10 2019-08-09 深圳市华星光电技术有限公司 Flip chip and display device
CN110111682B (en) * 2019-04-10 2021-06-01 Tcl华星光电技术有限公司 Chip on film and display device

Also Published As

Publication number Publication date
JP2004095872A (en) 2004-03-25

Similar Documents

Publication Publication Date Title
JP4193453B2 (en) Electronic component mounting substrate, electro-optical device, electronic component mounting substrate manufacturing method, electro-optical device manufacturing method, and electronic apparatus
US7535522B2 (en) Liquid crystal display and method of inspecting the same
US9277669B2 (en) Plastic panel and flat panel display device using the same
US7919782B2 (en) Bonding structure of circuit substrate and instant circuit inspection method thereof
KR100640208B1 (en) Bump structure for testing tft-lcd
US6300998B1 (en) Probe for inspecting liquid crystal display panel, and apparatus and method for inspecting liquid crystal display panel
KR100324283B1 (en) Tape Carrier Package and Method of Fabricating the same
JP5239428B2 (en) Electro-optical device and electronic apparatus
KR20050044183A (en) Liquid crystal display device and meothd for inspecting a bonding state with driving circuit
JP2004138704A (en) Display body structure, method for manufacturing the same and electronic equipment
KR101543020B1 (en) Method of testing for connection condition between display panel and pcb and liquid crystal display device using the same
US20070235888A1 (en) Film type package and display apparatus having the same
KR100909417B1 (en) Pad structure for inspection of liquid crystal display panel
JP2004087940A (en) Electronic component mounted board, electro-optical device, method of manufacturing the same, and electronic apparatus
JP3985634B2 (en) Electronic component mounting substrate, electro-optical device, electro-optical device manufacturing method, and electronic apparatus
KR101491161B1 (en) Method of testing for connection condition between display panel and driver ic and display device using the same
US20090201456A1 (en) Liquid crystal display device and inspection method thereof
JP2002217237A (en) Planar display device
JP2005115129A (en) Liquid crystal display and its inspection method
JPH0643473A (en) Liquid crystal display device
JPH10301137A (en) Liquid crystal display device
KR101034683B1 (en) liquid crystal display device
JP2001005016A (en) Liquid crystal device and method for inspecting it
JPH11237642A (en) Active matrix type liquid crystal display device
KR100924494B1 (en) TCP structure for output test on PCB

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050614

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070402

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080212

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080410

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080902

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080915

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111003

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121003

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121003

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131003

Year of fee payment: 5

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees