JP4187376B2 - 受光増幅装置 - Google Patents
受光増幅装置 Download PDFInfo
- Publication number
- JP4187376B2 JP4187376B2 JP2000043555A JP2000043555A JP4187376B2 JP 4187376 B2 JP4187376 B2 JP 4187376B2 JP 2000043555 A JP2000043555 A JP 2000043555A JP 2000043555 A JP2000043555 A JP 2000043555A JP 4187376 B2 JP4187376 B2 JP 4187376B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- wire
- electrode
- terminal
- light receiving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000006243 chemical reaction Methods 0.000 claims description 22
- 239000000758 substrate Substances 0.000 claims description 14
- 230000003287 optical effect Effects 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 description 12
- 230000003321 amplification Effects 0.000 description 9
- 238000003199 nucleic acid amplification method Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 6
- 230000007257 malfunction Effects 0.000 description 5
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005674 electromagnetic induction Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
- H03F3/08—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light
- H03F3/087—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light with IC amplifier blocks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
- H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0216—Coatings
- H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
- H01L31/02162—Coatings for devices characterised by at least one potential jump barrier or surface barrier for filtering or shielding light, e.g. multicolour filters for photodetectors
- H01L31/02164—Coatings for devices characterised by at least one potential jump barrier or surface barrier for filtering or shielding light, e.g. multicolour filters for photodetectors for shielding light, e.g. light blocking layers, cold shields for infrared detectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05553—Shape in top view being rectangular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electromagnetism (AREA)
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Amplifiers (AREA)
- Optical Communication System (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、例えば、赤外線通信の受信機側に必要となる受光増幅装置に関するものである。
【０００２】
【従来の技術】
受光増幅装置は、通常、光電変換素子であるフォトダイオードチップとＩＣチップとが１つのパッケージ内に封入されて成る。従来は、フォトダイオードチップ１００の模式的な構造の断面図を図４の（イ）に、受光増幅装置の等価回路図を図４の（ロ）にそれぞれ示すように、Ｎ型半導体であるサブストレート１０１とＰ型半導体である領域１０２とで形成されたフォトダイオードＰＤのアノード側の電極１０３がＩＣチップ２００の電極２０１にワイヤＷを介して接続されており、一方、カソード側の電極となるフレーム５０は外部から電源電圧ＶDDが印加される。ＩＣチップ２００の内部では、増幅回路ＡＭＰ及び抵抗Ｒが作り込まれており、電極２０１には増幅回路ＡＭＰの入力端子、及び、一端が接地された抵抗Ｒの他端が接続されている。
【０００３】
以上の構成により、フォトダイオードチップ１００により光電変換されて得られた電流信号は、ワイヤＷを介してＩＣチップ２００に入力され、抵抗Ｒにより電圧に変換された後、増幅回路ＡＭＰにより増幅されて、不図示の後段の回路に与えられる。
【０００４】
【発明が解決しようとする課題】
ここで、フォトダイオードチップとＩＣチップとを接続する経路のインピーダンスが高いので、例えば結合容量に起因したり電磁誘導によるノイズがワイヤ等に乗ってしまいやすく、従来の構成では、このノイズがそのまま増幅されてしまうので、誤動作を起こしやすいという問題があった。また、このような問題を低減するためには、例えば電磁シールドのようなノイズ対策を講じる必要があり、コストアップを招くことになる。
【０００５】
その他には、ワイヤボンディングの際には、ワイヤのカットを伴う作業（セカンドボンディング）をチップ上で行う必要があったため、チップにダメージが加わり、チップが破損するといった問題もあった。
【０００６】
そこで、本発明は、光電変換回路と増幅回路とがワイヤで接続されて成る受光増幅装置であって、上記ワイヤ等に乗るノイズによる誤動作を低減した受光増幅装置を提供することを目的とする。
【０００７】
また、本発明は、光電変換回路と増幅回路とがワイヤで接続されて成る受光増幅装置であって、ワイヤボンディング作業によるチップの破損を低減させることができるようにした受光増幅装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】
上記の目的を達成するため、請求項１に記載の発明では、受信した光信号を電気信号に変換する光電変換回路と、該光電変換回路で得られた電気信号を増幅して出力する増幅回路とを備えており、前記光電変換回路と前記増幅回路とがワイヤで接続されて成る受光増幅装置において、前記光電変換回路には光信号を変換して得た電気信号を出力する正規の端子に加えて、前記電気信号と直接はつながらないダミーの端子が設け、前記増幅回路が第１の入力端子と第２の入力端子との２つの入力端子を有し、該２つの入力端子に入力される信号の差分を増幅する構成とし、前記光電変換回路の正規の端子と前記増幅回路の一方の入力端子とを第１のワイヤで接続するとともに、前記光電変換回路のダミーの端子と前記増幅回路の他方の入力端子とを第２のワイヤで接続している。
【０００９】
この構成により、受光回路で光電変換されて得られた電気信号を増幅回路に伝送する第１のワイヤにノイズが乗る場合には、第２のワイヤにも同様なノイズが乗るので、第１のワイヤに乗ったノイズと第２のワイヤに乗ったノイズとにより、ノイズが増幅回路で相殺されるようになる。
【００１０】
また、請求項２に記載の発明では、上記請求項１に記載の構成の受光増幅装置において、前記第１のワイヤと第２のワイヤとが略同一の長さで、かつ、平行になった上でできるだけ近接するように、前記光電変換回路の正規の端子及びダミーの端子、並びに、前記増幅回路の第１の入力端子及び第２の入力端子を設けている。
【００１１】
この構成により、第１のワイヤと第２のワイヤとでノイズの受け方がより等しくなり、ノイズが相殺される度合いが高まる。
【００１２】
また、請求項３に記載の発明では、上記請求項１または２に記載の構成の受光増幅装置において、前記光電変換回路が形成された第１の素子及び増幅回路が形成された第２の素子を搭載する共通の基板上に２つの導電パターンを形成し、前記光電変換回路の正規の端子と前記増幅回路の一方の入力端子とを前記２つの導電パターンのうちの一方を介して接続するとともに、前記光電変換回路のダミーの端子と前記増幅回路の他方の入力端子とを前記２つの導電パターンのうちの他方を介して接続している。
【００１３】
この構成により、ワイヤボンディングの際には、まず、ワイヤの一端をチップ側の電極にボンディングし（ファーストボンディング）、次に、ボート上の導電パターンにボンディングしてワイヤをカットする（セカンドボンディング）ようにして、ダメージを与えやすいセカンドボンディングを光電変換回路を作り込んだチップ及び増幅回路を作り込んだチップ上で行わずに済むようになる。
【００１４】
【発明の実施の形態】
以下に、本発明の実施形態を図面を参照しながら説明する。本発明の第１実施形態である受光増幅装置の構造の斜視図を図１の（イ）に示すようにフォトダイオードチップ１とＩＣチップ２とから成る。フォトダイオードチップ１の図１の（イ）中のＡ−Ａ’での断面図を図１の（ロ）に、図１の（イ）中のＢ−Ｂ’での断面図を図１の（ハ）に、受光増幅装置の等価回路図を図１の（ニ）にそれぞれ示す。
【００１５】
フォトダイオードチップ１について説明する。Ｎ型半導体であるサブストレート１１の上面側にはＰ型半導体である第１の領域１２が形成されており、サブストレート１１と第１の領域１２とでフォトダイオードＰＤを構成している。また、サブストレート１１の上面側には第１の領域１２に比して十分小さな第２の領域１３が形成されており、サブストレート１１と第２の領域１３とでダイオードＤを構成している。
【００１６】
サブストレート１１の下面はフレーム５０にダイボンディングされており、フレーム５０がフォトダイオードＰＤ及びダイオードＤのカソード電極となる。フレーム５０には外部から電源電圧ＶDDが印加される。
【００１７】
フォトダイオードチップ１の上面は絶縁膜１４で覆われているが、第１の領域１２に接する部分では絶縁膜１４の一部が取り除かれて電極１５が設けられており、電極１５がフォトダイオードＰＤのアノード側の電極となる。また、第２の領域１３に接する部分では絶縁膜１４の一部が取り除かれて電極１６が設けられており、電極１６がダイオードＤのアノード側の電極となる。尚、以下、電極１５を「アノード電極」、電極１６を「ダミー電極」と呼ぶ。
【００１８】
フォトダイオードチップ１のアノード電極１５は第１のワイヤＷ１を介してＩＣチップ２の第１の電極２１に、フォトダイオードチップ１のダミー電極１６は第２のワイヤＷ２を介してＩＣチップ２の第２の電極２２に、それぞれ電気的に接続されている。
【００１９】
尚、本第１実施形態及び後述する第２実施形態では、フォトダイオードチップのサブストレートがＮ型半導体を示しているが、これはＰ型半導体であっても同様にして構成できる。
【００２０】
ＩＣチップ２について説明する。ＩＣチップ２の内部では、演算増幅器ＯＰ、並びに、抵抗Ｒ１及びＲ２が作り込まれており、第１の電極２１に演算増幅器ＯＰの非反転入力端子（＋）、及び、一端が接地された抵抗Ｒ１の他端が接続されており、また、第２の電極２２に演算増幅器ＯＰの反転入力端子（−）、及び、一端が接地された抵抗Ｒ２の他端が接続されている。
【００２１】
本発明の第２実施形態である受光増幅装置の構造の斜視図を図２の（イ）に、図２の（イ）中のＡ−Ａ’での断面図を図２の（ロ）に、図２の（イ）中のＢ−Ｂ’での断面図を図２の（ハ）に、受光増幅装置の等価回路図を図２の（ニ）にそれぞれ示す。尚、上記第１実施形態の受光増幅装置と同一部分には同一符号を付して説明を省略する。
【００２２】
フォトダイオードチップ３について説明する。Ｎ型半導体であるサブストレート３１の上面側にはＰ型半導体である領域３２が形成されており、サブストレート３１と第１の領域３２とでフォトダイオードＰＤを構成している。
【００２３】
サブストレート３１の下面はフレーム５０にダイボンディングされており、フレーム５０がフォトダイオードＰＤのカソード側の電極となる。フレーム５０には外部から電源電圧ＶDDが印加される。
【００２４】
フォトダイオードチップ３の上面は絶縁膜３３で覆われているが、第１の領域３２に接する部分では絶縁膜３３の一部が取り除かれて電極３４が設けられており、電極３４がフォトダイオードＰＤのアノード側の電極となる。電極３５は絶縁膜３３上に設けられている。尚、以下、電極３４を「アノード電極」、電極３５を「ダミー電極」と呼ぶ。
【００２５】
フォトダイオードチップ３のアノード電極３４は第１のワイヤＷ１を介してＩＣチップ２の第１の電極２１に、フォトダイオードチップ３のダミー電極３５は第２のワイヤＷ２を介してＩＣチップ２の第２の電極２２に、それぞれ電気的に接続されている。
【００２６】
以上の第１、第２の各実施形態の構成により、フォトダイオードチップ１、３で光電変換されて得られた電流信号は、第１のワイヤＷ１を介してＩＣチップ２の第１の電極２１に入力され、抵抗Ｒ１により電圧に変換された後、電気的に解放状態にある（正確には、光電変換されて得られた電流信号と直接はつながらない）ダミー電極１６、３５に第２のワイヤＷ２によって接続された第２の電極２２の電圧との差分が演算増幅器ＯＰにて増幅される。そして、第１のワイヤＷ１にノイズが乗る場合には、第２のワイヤＷ２にも同様なノイズが乗るので、第１のワイヤＷ１に乗ったノイズが第２のワイヤＷ２に乗ったノイズの分だけ演算増幅器ＯＰにより相殺されることになる。
【００２７】
したがって、フォトダイオードチップにて光電変換により得られた電気信号をＩＣチップに伝送するワイヤに乗るノイズがそのまま増幅されることはなくなり、誤動作を低減させることができる。また、これにより、例えば電磁シールドのようなノイズ対策を簡単に済ませたり、場合によっては対策を全く講じる必要がなくなり、コストダウンを実現することができる。
【００２８】
尚、上記第１、第２の各実施形態では、フォトダイオートチップのアノード電極とＩＣチップの第１の電極との間の距離と、フォトダイオードチップのダミー電極とＩＣチップの第２の電極との間の距離とを等しくしておき、また、フォトダイオートチップのアノード電極とダミー電極との間の距離と、ＩＣチップの第１の電極と第２の電極との間の距離とをできるだけ小さくした上で等しくするなどして、フォトダイオードチップとＩＣチップとを第１のワイヤと第２のワイヤとが同一の長さで、かつ、平行になった上で、できるだけ近接するようにしておけば、第１のワイヤと第２のワイヤとでノイズの受け方がより等しくなり、ノイズが相殺される度合いが高まるので、効果的である。
【００２９】
本発明の第３実施形態である受光増幅装置では、上記第１（または第２）実施形態である受光増幅装置において、フォトダイオードチップ１（または３）、及び、ＩＣチップ２を搭載するプリント基板６０上に導電パターンＰ１及びＰ２が形成されており、フォトダイオードチップ１（または３）のアノード電極１５（または３４）、ＩＣチップ２の第１の電極２１がそれぞれ別々のワイヤＷ１１、Ｗ１２を介して共通の導通パターンＰ１に電気的に接続されており、また、フォトダイオードチップ１（または３）のダミー電極１６（または３５）、ＩＣチップ２の第２の電極２２がそれぞれ別々のワイヤＷ２１、Ｗ２２を介して共通の導通パターンＰ２に電気的に接続されている。尚、フォトダイオードチップ１（または３）、ＩＣチップ２はそれぞれプリント基板６０の導電パターンＰ３、Ｐ４上に搭載されている。
【００３０】
この構成により、ワイヤボンディングの際には、まず、ワイヤの一端をチップ側の電極にボンディングし（ファーストボンディング）、次に、プリント基板６０上の導電パターンＰ１またはＰ２にボンディングしてワイヤをカットする（セカンドボンディング）ようにして、ダメージを与えやすいセカンドボンディングをチップ側で行わずに済むようになるので、ワイヤボンディング作業によるチップの破損を低減することができる。
【００３１】
【発明の効果】
以上説明したように、請求項１に記載の受光増幅装置によれば、受光回路で光電変換されて得られた電気信号を増幅回路に伝送する第１のワイヤにノイズが乗る場合には、第２のワイヤにも同様なノイズが乗るので、第１のワイヤに乗ったノイズが第２のワイヤに乗ったノイズの分だけ相殺され、したがって、受光回路と増幅回路とを接続するワイヤ等の経路に乗るノイズがそのまま増幅されることはなくなり、誤動作を低減させることができる。また、これにより、例えば電磁シールドのようなノイズ対策を簡単に済ませたり、場合によっては対策を全く講じる必要がなくなり、コストダウンを実現することができる。
【００３２】
また、請求項２に記載の受光増幅装置によれば、第１のワイヤと第２のワイヤとでノイズの受け方がより等しくなり、ノイズが相殺される度合いが高まるので、ノイズによる誤動作をより確実に低減することができる。
【００３３】
また、請求項３に記載の受光増幅装置によれば、ワイヤボンディングの際には、まず、ワイヤの一端をチップ側の電極にボンディングし（ファーストボンディング）、次に、基板上の導電パターンにボンディングしてワイヤをカットする（セカンドボンディング）ようにして、ダメージを与えやすいセカンドボンディングを光電変換回路を作り込んだチップ及び増幅回路を作り込んだチップ上で行わずに済むようになるので、ワイヤボンディング作業によるチップの破損を低減することができる。
【図面の簡単な説明】
【図１】（イ）本発明の第１実施形態である受光増幅装置の構造を示す斜視図である。
（ロ）フォトダイオードチップのＡ−Ａ’での断面図である。
（ハ）フォトダイオードチップのＢ−Ｂ’での断面図である。
（ニ）受光増幅装置の等価回路図である。
【図２】（イ）本発明の第２実施形態である受光増幅装置の構造を示す斜視図である。
（ロ）フォトダイオードチップのＡ−Ａ’での断面図である。
（ハ）フォトダイオードチップのＢ−Ｂ’での断面図である。
（ニ）受光増幅装置の等価回路図である。
【図３】 本発明の第３実施形態である受光増幅装置の構造を示す斜視図である。
【図４】（イ）従来の受光増幅装置の構造を示す斜視図である。
（ロ）受光増幅装置の等価回路図である。
【符号の説明】
１ フォトダイオードチップ
２ ＩＣチップ
３ フォトダイオードチップ
１１ Ｎ型半導体（サブストレート）
１２ Ｐ型半導体（第１の領域）
１３ Ｐ型半導体（第２の領域）
１４ 絶縁膜
１５ アノード電極
１６ ダミー電極
２１ 第１の電極
２２ 第２の電極
３１ Ｎ型半導体（サブストレート）
３２ Ｐ型半導体
３３ 絶縁膜
３４ アノード電極
３５ ダミー電極
５０ フレーム
６０ プリント基板
Ｄ ダイオード
ＯＰ 演算増幅器
Ｐ１、Ｐ２、Ｐ３、Ｐ４ 導電パターン
ＰＤ フォトダイオード
Ｒ１、Ｒ２ 抵抗
Ｗ１、Ｗ２、Ｗ１１、Ｗ１２、Ｗ２１、Ｗ２２ ワイヤ
【発明の属する技術分野】
本発明は、例えば、赤外線通信の受信機側に必要となる受光増幅装置に関するものである。
【０００２】
【従来の技術】
受光増幅装置は、通常、光電変換素子であるフォトダイオードチップとＩＣチップとが１つのパッケージ内に封入されて成る。従来は、フォトダイオードチップ１００の模式的な構造の断面図を図４の（イ）に、受光増幅装置の等価回路図を図４の（ロ）にそれぞれ示すように、Ｎ型半導体であるサブストレート１０１とＰ型半導体である領域１０２とで形成されたフォトダイオードＰＤのアノード側の電極１０３がＩＣチップ２００の電極２０１にワイヤＷを介して接続されており、一方、カソード側の電極となるフレーム５０は外部から電源電圧ＶDDが印加される。ＩＣチップ２００の内部では、増幅回路ＡＭＰ及び抵抗Ｒが作り込まれており、電極２０１には増幅回路ＡＭＰの入力端子、及び、一端が接地された抵抗Ｒの他端が接続されている。
【０００３】
以上の構成により、フォトダイオードチップ１００により光電変換されて得られた電流信号は、ワイヤＷを介してＩＣチップ２００に入力され、抵抗Ｒにより電圧に変換された後、増幅回路ＡＭＰにより増幅されて、不図示の後段の回路に与えられる。
【０００４】
【発明が解決しようとする課題】
ここで、フォトダイオードチップとＩＣチップとを接続する経路のインピーダンスが高いので、例えば結合容量に起因したり電磁誘導によるノイズがワイヤ等に乗ってしまいやすく、従来の構成では、このノイズがそのまま増幅されてしまうので、誤動作を起こしやすいという問題があった。また、このような問題を低減するためには、例えば電磁シールドのようなノイズ対策を講じる必要があり、コストアップを招くことになる。
【０００５】
その他には、ワイヤボンディングの際には、ワイヤのカットを伴う作業（セカンドボンディング）をチップ上で行う必要があったため、チップにダメージが加わり、チップが破損するといった問題もあった。
【０００６】
そこで、本発明は、光電変換回路と増幅回路とがワイヤで接続されて成る受光増幅装置であって、上記ワイヤ等に乗るノイズによる誤動作を低減した受光増幅装置を提供することを目的とする。
【０００７】
また、本発明は、光電変換回路と増幅回路とがワイヤで接続されて成る受光増幅装置であって、ワイヤボンディング作業によるチップの破損を低減させることができるようにした受光増幅装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】
上記の目的を達成するため、請求項１に記載の発明では、受信した光信号を電気信号に変換する光電変換回路と、該光電変換回路で得られた電気信号を増幅して出力する増幅回路とを備えており、前記光電変換回路と前記増幅回路とがワイヤで接続されて成る受光増幅装置において、前記光電変換回路には光信号を変換して得た電気信号を出力する正規の端子に加えて、前記電気信号と直接はつながらないダミーの端子が設け、前記増幅回路が第１の入力端子と第２の入力端子との２つの入力端子を有し、該２つの入力端子に入力される信号の差分を増幅する構成とし、前記光電変換回路の正規の端子と前記増幅回路の一方の入力端子とを第１のワイヤで接続するとともに、前記光電変換回路のダミーの端子と前記増幅回路の他方の入力端子とを第２のワイヤで接続している。
【０００９】
この構成により、受光回路で光電変換されて得られた電気信号を増幅回路に伝送する第１のワイヤにノイズが乗る場合には、第２のワイヤにも同様なノイズが乗るので、第１のワイヤに乗ったノイズと第２のワイヤに乗ったノイズとにより、ノイズが増幅回路で相殺されるようになる。
【００１０】
また、請求項２に記載の発明では、上記請求項１に記載の構成の受光増幅装置において、前記第１のワイヤと第２のワイヤとが略同一の長さで、かつ、平行になった上でできるだけ近接するように、前記光電変換回路の正規の端子及びダミーの端子、並びに、前記増幅回路の第１の入力端子及び第２の入力端子を設けている。
【００１１】
この構成により、第１のワイヤと第２のワイヤとでノイズの受け方がより等しくなり、ノイズが相殺される度合いが高まる。
【００１２】
また、請求項３に記載の発明では、上記請求項１または２に記載の構成の受光増幅装置において、前記光電変換回路が形成された第１の素子及び増幅回路が形成された第２の素子を搭載する共通の基板上に２つの導電パターンを形成し、前記光電変換回路の正規の端子と前記増幅回路の一方の入力端子とを前記２つの導電パターンのうちの一方を介して接続するとともに、前記光電変換回路のダミーの端子と前記増幅回路の他方の入力端子とを前記２つの導電パターンのうちの他方を介して接続している。
【００１３】
この構成により、ワイヤボンディングの際には、まず、ワイヤの一端をチップ側の電極にボンディングし（ファーストボンディング）、次に、ボート上の導電パターンにボンディングしてワイヤをカットする（セカンドボンディング）ようにして、ダメージを与えやすいセカンドボンディングを光電変換回路を作り込んだチップ及び増幅回路を作り込んだチップ上で行わずに済むようになる。
【００１４】
【発明の実施の形態】
以下に、本発明の実施形態を図面を参照しながら説明する。本発明の第１実施形態である受光増幅装置の構造の斜視図を図１の（イ）に示すようにフォトダイオードチップ１とＩＣチップ２とから成る。フォトダイオードチップ１の図１の（イ）中のＡ−Ａ’での断面図を図１の（ロ）に、図１の（イ）中のＢ−Ｂ’での断面図を図１の（ハ）に、受光増幅装置の等価回路図を図１の（ニ）にそれぞれ示す。
【００１５】
フォトダイオードチップ１について説明する。Ｎ型半導体であるサブストレート１１の上面側にはＰ型半導体である第１の領域１２が形成されており、サブストレート１１と第１の領域１２とでフォトダイオードＰＤを構成している。また、サブストレート１１の上面側には第１の領域１２に比して十分小さな第２の領域１３が形成されており、サブストレート１１と第２の領域１３とでダイオードＤを構成している。
【００１６】
サブストレート１１の下面はフレーム５０にダイボンディングされており、フレーム５０がフォトダイオードＰＤ及びダイオードＤのカソード電極となる。フレーム５０には外部から電源電圧ＶDDが印加される。
【００１７】
フォトダイオードチップ１の上面は絶縁膜１４で覆われているが、第１の領域１２に接する部分では絶縁膜１４の一部が取り除かれて電極１５が設けられており、電極１５がフォトダイオードＰＤのアノード側の電極となる。また、第２の領域１３に接する部分では絶縁膜１４の一部が取り除かれて電極１６が設けられており、電極１６がダイオードＤのアノード側の電極となる。尚、以下、電極１５を「アノード電極」、電極１６を「ダミー電極」と呼ぶ。
【００１８】
フォトダイオードチップ１のアノード電極１５は第１のワイヤＷ１を介してＩＣチップ２の第１の電極２１に、フォトダイオードチップ１のダミー電極１６は第２のワイヤＷ２を介してＩＣチップ２の第２の電極２２に、それぞれ電気的に接続されている。
【００１９】
尚、本第１実施形態及び後述する第２実施形態では、フォトダイオードチップのサブストレートがＮ型半導体を示しているが、これはＰ型半導体であっても同様にして構成できる。
【００２０】
ＩＣチップ２について説明する。ＩＣチップ２の内部では、演算増幅器ＯＰ、並びに、抵抗Ｒ１及びＲ２が作り込まれており、第１の電極２１に演算増幅器ＯＰの非反転入力端子（＋）、及び、一端が接地された抵抗Ｒ１の他端が接続されており、また、第２の電極２２に演算増幅器ＯＰの反転入力端子（−）、及び、一端が接地された抵抗Ｒ２の他端が接続されている。
【００２１】
本発明の第２実施形態である受光増幅装置の構造の斜視図を図２の（イ）に、図２の（イ）中のＡ−Ａ’での断面図を図２の（ロ）に、図２の（イ）中のＢ−Ｂ’での断面図を図２の（ハ）に、受光増幅装置の等価回路図を図２の（ニ）にそれぞれ示す。尚、上記第１実施形態の受光増幅装置と同一部分には同一符号を付して説明を省略する。
【００２２】
フォトダイオードチップ３について説明する。Ｎ型半導体であるサブストレート３１の上面側にはＰ型半導体である領域３２が形成されており、サブストレート３１と第１の領域３２とでフォトダイオードＰＤを構成している。
【００２３】
サブストレート３１の下面はフレーム５０にダイボンディングされており、フレーム５０がフォトダイオードＰＤのカソード側の電極となる。フレーム５０には外部から電源電圧ＶDDが印加される。
【００２４】
フォトダイオードチップ３の上面は絶縁膜３３で覆われているが、第１の領域３２に接する部分では絶縁膜３３の一部が取り除かれて電極３４が設けられており、電極３４がフォトダイオードＰＤのアノード側の電極となる。電極３５は絶縁膜３３上に設けられている。尚、以下、電極３４を「アノード電極」、電極３５を「ダミー電極」と呼ぶ。
【００２５】
フォトダイオードチップ３のアノード電極３４は第１のワイヤＷ１を介してＩＣチップ２の第１の電極２１に、フォトダイオードチップ３のダミー電極３５は第２のワイヤＷ２を介してＩＣチップ２の第２の電極２２に、それぞれ電気的に接続されている。
【００２６】
以上の第１、第２の各実施形態の構成により、フォトダイオードチップ１、３で光電変換されて得られた電流信号は、第１のワイヤＷ１を介してＩＣチップ２の第１の電極２１に入力され、抵抗Ｒ１により電圧に変換された後、電気的に解放状態にある（正確には、光電変換されて得られた電流信号と直接はつながらない）ダミー電極１６、３５に第２のワイヤＷ２によって接続された第２の電極２２の電圧との差分が演算増幅器ＯＰにて増幅される。そして、第１のワイヤＷ１にノイズが乗る場合には、第２のワイヤＷ２にも同様なノイズが乗るので、第１のワイヤＷ１に乗ったノイズが第２のワイヤＷ２に乗ったノイズの分だけ演算増幅器ＯＰにより相殺されることになる。
【００２７】
したがって、フォトダイオードチップにて光電変換により得られた電気信号をＩＣチップに伝送するワイヤに乗るノイズがそのまま増幅されることはなくなり、誤動作を低減させることができる。また、これにより、例えば電磁シールドのようなノイズ対策を簡単に済ませたり、場合によっては対策を全く講じる必要がなくなり、コストダウンを実現することができる。
【００２８】
尚、上記第１、第２の各実施形態では、フォトダイオートチップのアノード電極とＩＣチップの第１の電極との間の距離と、フォトダイオードチップのダミー電極とＩＣチップの第２の電極との間の距離とを等しくしておき、また、フォトダイオートチップのアノード電極とダミー電極との間の距離と、ＩＣチップの第１の電極と第２の電極との間の距離とをできるだけ小さくした上で等しくするなどして、フォトダイオードチップとＩＣチップとを第１のワイヤと第２のワイヤとが同一の長さで、かつ、平行になった上で、できるだけ近接するようにしておけば、第１のワイヤと第２のワイヤとでノイズの受け方がより等しくなり、ノイズが相殺される度合いが高まるので、効果的である。
【００２９】
本発明の第３実施形態である受光増幅装置では、上記第１（または第２）実施形態である受光増幅装置において、フォトダイオードチップ１（または３）、及び、ＩＣチップ２を搭載するプリント基板６０上に導電パターンＰ１及びＰ２が形成されており、フォトダイオードチップ１（または３）のアノード電極１５（または３４）、ＩＣチップ２の第１の電極２１がそれぞれ別々のワイヤＷ１１、Ｗ１２を介して共通の導通パターンＰ１に電気的に接続されており、また、フォトダイオードチップ１（または３）のダミー電極１６（または３５）、ＩＣチップ２の第２の電極２２がそれぞれ別々のワイヤＷ２１、Ｗ２２を介して共通の導通パターンＰ２に電気的に接続されている。尚、フォトダイオードチップ１（または３）、ＩＣチップ２はそれぞれプリント基板６０の導電パターンＰ３、Ｐ４上に搭載されている。
【００３０】
この構成により、ワイヤボンディングの際には、まず、ワイヤの一端をチップ側の電極にボンディングし（ファーストボンディング）、次に、プリント基板６０上の導電パターンＰ１またはＰ２にボンディングしてワイヤをカットする（セカンドボンディング）ようにして、ダメージを与えやすいセカンドボンディングをチップ側で行わずに済むようになるので、ワイヤボンディング作業によるチップの破損を低減することができる。
【００３１】
【発明の効果】
以上説明したように、請求項１に記載の受光増幅装置によれば、受光回路で光電変換されて得られた電気信号を増幅回路に伝送する第１のワイヤにノイズが乗る場合には、第２のワイヤにも同様なノイズが乗るので、第１のワイヤに乗ったノイズが第２のワイヤに乗ったノイズの分だけ相殺され、したがって、受光回路と増幅回路とを接続するワイヤ等の経路に乗るノイズがそのまま増幅されることはなくなり、誤動作を低減させることができる。また、これにより、例えば電磁シールドのようなノイズ対策を簡単に済ませたり、場合によっては対策を全く講じる必要がなくなり、コストダウンを実現することができる。
【００３２】
また、請求項２に記載の受光増幅装置によれば、第１のワイヤと第２のワイヤとでノイズの受け方がより等しくなり、ノイズが相殺される度合いが高まるので、ノイズによる誤動作をより確実に低減することができる。
【００３３】
また、請求項３に記載の受光増幅装置によれば、ワイヤボンディングの際には、まず、ワイヤの一端をチップ側の電極にボンディングし（ファーストボンディング）、次に、基板上の導電パターンにボンディングしてワイヤをカットする（セカンドボンディング）ようにして、ダメージを与えやすいセカンドボンディングを光電変換回路を作り込んだチップ及び増幅回路を作り込んだチップ上で行わずに済むようになるので、ワイヤボンディング作業によるチップの破損を低減することができる。
【図面の簡単な説明】
【図１】（イ）本発明の第１実施形態である受光増幅装置の構造を示す斜視図である。
（ロ）フォトダイオードチップのＡ−Ａ’での断面図である。
（ハ）フォトダイオードチップのＢ−Ｂ’での断面図である。
（ニ）受光増幅装置の等価回路図である。
【図２】（イ）本発明の第２実施形態である受光増幅装置の構造を示す斜視図である。
（ロ）フォトダイオードチップのＡ−Ａ’での断面図である。
（ハ）フォトダイオードチップのＢ−Ｂ’での断面図である。
（ニ）受光増幅装置の等価回路図である。
【図３】 本発明の第３実施形態である受光増幅装置の構造を示す斜視図である。
【図４】（イ）従来の受光増幅装置の構造を示す斜視図である。
（ロ）受光増幅装置の等価回路図である。
【符号の説明】
１ フォトダイオードチップ
２ ＩＣチップ
３ フォトダイオードチップ
１１ Ｎ型半導体（サブストレート）
１２ Ｐ型半導体（第１の領域）
１３ Ｐ型半導体（第２の領域）
１４ 絶縁膜
１５ アノード電極
１６ ダミー電極
２１ 第１の電極
２２ 第２の電極
３１ Ｎ型半導体（サブストレート）
３２ Ｐ型半導体
３３ 絶縁膜
３４ アノード電極
３５ ダミー電極
５０ フレーム
６０ プリント基板
Ｄ ダイオード
ＯＰ 演算増幅器
Ｐ１、Ｐ２、Ｐ３、Ｐ４ 導電パターン
ＰＤ フォトダイオード
Ｒ１、Ｒ２ 抵抗
Ｗ１、Ｗ２、Ｗ１１、Ｗ１２、Ｗ２１、Ｗ２２ ワイヤ
Claims (3)
- 受信した光信号を電気信号に変換する光電変換回路が形成された第１のチップと、該光電変換回路で得られた電気信号を増幅して出力する増幅回路が形成された第２のチップとが１つのパッケージ内に封入されており、前記第１のチップと前記第２のチップとがワイヤを介して接続されて成る受光増幅装置であって、
前記第１のチップには光信号を変換して得た電気信号を出力する正規の端子に加えて、前記電気信号と直接はつながらないダミーの端子が設けられており、前記第２のチップが第１の入力端子と第２の入力端子との２つの入力端子を有し、該２つの入力端子に入力される信号の差分を増幅するよう前記増幅回路と接続される構成であり、前記第１のチップの正規の端子と前記第２のチップの一方の入力端子とが第１のワイヤを介して接続されているとともに、前記第１のチップのダミーの端子と前記第２のチップの他方の入力端子とが第２のワイヤを介して接続されており、
前記第１のワイヤと第２のワイヤとが略同一の長さで、かつ、平行になった上でできるだけ近接するように、前記第１のチップの正規の端子及びダミーの端子、並びに、前記第２のチップの第１の入力端子及び第２の入力端子が設けられ、前記パッケージ内に封入されていることを特徴とする受光増幅装置。 - 前記第１のチップ及び前記第２のチップを搭載する共通の基板上に２つの導電パターンが形成されており、前記第１のチップの正規の端子と前記第２のチップの一方の入力端子とが前記２つの導電パターンのうちの一方を介して接続されているとともに、前記第１のチップのダミーの端子と前記第２のチップの他方の入力端子とが前記２つの導電パターンのうちの他方を介して接続されていることを特徴とする請求項１に記載の受光増幅装置。
- 前記ダミー端子にはダイオードが接続されていることを特徴とする請求項１または請求項２に記載の受光増幅装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000043555A JP4187376B2 (ja) | 2000-02-16 | 2000-02-16 | 受光増幅装置 |
| US09/783,007 US6781108B2 (en) | 2000-02-16 | 2001-02-15 | Noise canceling photosensor-amplifier device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000043555A JP4187376B2 (ja) | 2000-02-16 | 2000-02-16 | 受光増幅装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001230428A JP2001230428A (ja) | 2001-08-24 |
| JP4187376B2 true JP4187376B2 (ja) | 2008-11-26 |
Family
ID=18566458
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000043555A Expired - Fee Related JP4187376B2 (ja) | 2000-02-16 | 2000-02-16 | 受光増幅装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6781108B2 (ja) |
| JP (1) | JP4187376B2 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002217447A (ja) * | 2001-01-16 | 2002-08-02 | Toshiba Corp | 半導体受光装置及び半導体受送信システム |
| US20020191263A1 (en) * | 2001-06-14 | 2002-12-19 | Nurlogic Design, Inc. | Method and apparatus for optical data signaling using dark photodiode |
| US6781468B1 (en) * | 2003-04-30 | 2004-08-24 | Agilent Technologies, Inc | Photo-amplifier circuit with improved power supply rejection |
| US7792196B2 (en) * | 2004-12-28 | 2010-09-07 | Intel Corporation | Single conductor bidirectional communication link |
| JP2006332226A (ja) * | 2005-05-25 | 2006-12-07 | Toshiba Corp | 半導体光センサ装置 |
| JP4844196B2 (ja) * | 2006-03-30 | 2011-12-28 | 株式会社日立製作所 | 放射線検出回路 |
| US20080002993A1 (en) * | 2006-06-30 | 2008-01-03 | Kirkpatrick Peter E | Optical receiver with dual photodetector for common mode noise suppression |
| US7932783B2 (en) * | 2008-07-25 | 2011-04-26 | Park Larry A | Resonant operating mode for a transistor |
| US8067985B2 (en) * | 2008-08-29 | 2011-11-29 | Park Larry A | Resonant operating mode for a transistor |
| JP2010098189A (ja) * | 2008-10-17 | 2010-04-30 | Toshiba Corp | 半導体装置 |
| US20100283474A1 (en) * | 2009-05-11 | 2010-11-11 | Panasonic Corporation | Test circuit and optical pickup device |
| EP3066683B1 (en) * | 2013-11-07 | 2019-04-24 | NXP USA, Inc. | Bond wire arrangement with adjustable losses |
| JP2017152776A (ja) * | 2016-02-22 | 2017-08-31 | 技術研究組合光電子融合基盤技術研究所 | 光受信回路 |
| US10135545B2 (en) * | 2016-06-20 | 2018-11-20 | Oclaro Japan, Inc. | Optical receiver module and optical module |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57159073A (en) * | 1981-03-26 | 1982-10-01 | Minolta Camera Co Ltd | Semiconductor position detector |
| JPS59185432A (ja) * | 1983-04-05 | 1984-10-22 | Sumitomo Electric Ind Ltd | 光受信回路 |
| JPH01105134A (ja) * | 1987-10-19 | 1989-04-21 | Komatsugawa Kakoki Kk | 測光装置 |
| JP3067151B2 (ja) * | 1990-03-13 | 2000-07-17 | 日本電気株式会社 | 光電気変換素子サブキャリア |
| JP3047735B2 (ja) * | 1994-05-16 | 2000-06-05 | 住友電気工業株式会社 | 光受信モジュ−ルとその製造方法 |
| JP3680303B2 (ja) * | 1994-11-08 | 2005-08-10 | 住友電気工業株式会社 | 光電変換モジュール |
| US5724967A (en) * | 1995-11-21 | 1998-03-10 | Nellcor Puritan Bennett Incorporated | Noise reduction apparatus for low level analog signals |
| US5781233A (en) * | 1996-03-14 | 1998-07-14 | Tritech Microelectronics, Ltd. | MOS FET camera chip and methods of manufacture and operation thereof |
| US6175438B1 (en) * | 1998-03-18 | 2001-01-16 | Lucent Technologies, Inc. | Differential optical signal receiver |
-
2000
- 2000-02-16 JP JP2000043555A patent/JP4187376B2/ja not_active Expired - Fee Related
-
2001
- 2001-02-15 US US09/783,007 patent/US6781108B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001230428A (ja) | 2001-08-24 |
| US6781108B2 (en) | 2004-08-24 |
| US20010013573A1 (en) | 2001-08-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4187376B2 (ja) | 受光増幅装置 | |
| US11221452B2 (en) | Communication receiver | |
| US8777496B2 (en) | Optical device | |
| KR100575950B1 (ko) | 티오 캔 구조의 광수신 모듈 | |
| JPH05110048A (ja) | 光−電子集積回路 | |
| JP3668926B2 (ja) | 光インタコネクション受信モジュール | |
| JP4828103B2 (ja) | 光送受信モジュール | |
| US20050100293A1 (en) | High-frequency signal transmitting optical module and method of fabricating the same | |
| CN108574018B (zh) | 光接收模块及光模块 | |
| JP4816397B2 (ja) | 光電変換モジュール | |
| JP2003332590A (ja) | 光モジュール及び光送受信モジュール | |
| WO2022224308A1 (ja) | 受光素子および光受信回路 | |
| WO2018078788A1 (ja) | 裏面入射型受光素子及び光モジュール | |
| US6498294B1 (en) | Package for high frequency device | |
| JP4045830B2 (ja) | 受光モジュール | |
| JP2005051031A (ja) | 半導体モジュール | |
| JP4065673B2 (ja) | 赤外線通信ユニット | |
| US11953375B2 (en) | Light receiving module comprising stem and block on an upper surface of the stem | |
| JP3623144B2 (ja) | 光受信モジュ−ル | |
| CN110034076B (zh) | 光电子器件及其封装结构 | |
| US20220069143A1 (en) | Optical receiver module | |
| WO2023153188A1 (ja) | 半導体装置 | |
| JP2012114342A (ja) | 光受信サブアセンブリ、光受信サブアセンブリの製造方法及び光受信モジュール | |
| JP4228619B2 (ja) | 光受信モジュ−ル | |
| JPH0864846A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040421 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060825 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060905 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061106 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061226 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070226 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070417 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20070518 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080909 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110919 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |