JP4184376B2

JP4184376B2 - フラットパネルディスプレイおよび走査駆動装置

Info

Publication number: JP4184376B2
Application number: JP2005378075A
Authority: JP
Inventors: 平羅
Original assignee: TPO Displays Corp
Current assignee: TPO Displays Corp
Priority date: 2005-11-30
Filing date: 2005-12-28
Publication date: 2008-11-19
Anticipated expiration: 2025-12-28
Also published as: TWI338272B; JP2007156369A; TW200721078A

Description

この発明は、駆動装置に関するものであり、特に、フラットパネルディスプレイおよび走査駆動装置に関するものである。

液晶ディスプレイは、軽くて薄く、低消費電力で放射線がなく、しかも低い電磁干渉であるという利点から、携帯電話、ノート型パソコン、パーソナルデジタルアシスト（ＰＤＡ）、デジタルカメラ、デジタル撮影機など各種の電子製品に大量に応用されている。加えて、業界の積極的な研究開発への投入により、液晶ディスプレイの品質が絶えず向上されている。

図１は、従来の液晶ディスプレイの回路であり、図１において、それは、タイミング制御器１０２と、走査駆動器１０４と、ソース駆動器１０６と、液晶パネル１０８とを含んでいる。液晶パネル１０８内部には、走査信号を伝送する多数本のゲート線１１０と、画像信号を伝送する多数本のソース線１１２と、画素アレイとを含み、ゲート線１１０およびソース線１１２によって囲まれた領域から構成される。画素アレイ内部には薄膜トランジスター１１４が含まれおり、走査信号および伝送画像信号に基づいて液晶を駆動するために用いられる。

図２は、従来の液晶画面走査駆動器１０４部分の回路を示す図であり、図２において、それは、５つの逆相論理ゲート（インバーター）を含んでおり、図中の符号２００，２０２，２０４，２０６，２０８がそうであって、さらに２つの伝送ゲート２１０，２１２ならびに２つのノアゲート２１４，２１６を含むものからなり、図中、ノードＡ，Ｂ，Ｃ，Ｄ，Ｅ，Ｆを標示しており、走査駆動器は、多数の図２に示した回路を直列接続してなるものである。

図３は、図２に示した回路の操作波形を示す図であり、図２と図３とにおいて、先ず、スタート信号ＳＴＶがアップした後、１つの画面が開始されることを示し、スタート信号ＳＴＶがアップしたので、ノアゲート２１４の出力ノードＡが低電圧となって、伝送ゲート２１０が導通となるが、この時、走査信号ＣＫＶもまた高電位を出し始め、伝送ゲート２１０を介して、ノードＢの電位もアップとなり、ノードＢの電位が逆相論理ゲート（インバーター）２０４，２０６を介して少し遅延してノードＣに達するので、ノードＣもまた高電位となる。ノードＣの高電位が次のノアゲート２１６に伝送されて、ノアゲート２１６がノードＤの低電位を出力して、伝送ゲート２１２を導通とさせる。伝送ゲート２１２が導通なので、ノードＥが走査信号ＣＫＶの高電位を受信し、逆相論理ゲート（インバーター）２０８を経てノードＦを引き続き低電位に維持する。そして、第１本のゲート線の走査信号がノードＣから送り出される。

次に、スタート信号ＳＴＶが低電位である時、走査信号ＣＫＶがすぐに低電位となり、この時、ノードＣがなお高電位であって、ノードＡおよびノードＤが低電位を継続しており、伝送ゲート２１０，２１２が導通している。ノードＢおよびノードＤが走査信号ＣＫＶに伴って低電位へ変化し、ノードＢの電位が逆相論理ゲート（インバーター）２０４，２０６の伝送遅延を経て低電位に降下し、この時、第１本目のゲート線の走査信号が走査を停止する。そして、ノードＥの低電位が逆相論理ゲート（インバーター）２０８の伝送遅延を経て、ノードＦが高電位に変わり、この時、第２本目のゲート線の走査信号が送り出され始める。ノードＦが高電位であるので、ノアゲート２１６がノードＤの低電位を継続するよう出力し、伝送ゲート２１２を引き続き導通とする。

走査信号ＣＫＶが再び高電位に変わる時、伝送ゲート２１２が導通を継続しているため、ノードＥも高電位に変わり、逆相論理ゲート（インバーター）２０８の伝送遅延を経て、ノードＦが低電位に変わり、この時、第２本目のゲート線の走査信号が走査を終了する。ノードＦおよびノードＣがいずれも低電位であるので、ノードＤが高電位となり、伝送ゲート２１２を遮断する。

しかしながら、このような構成は、２つのシフトレジスターを一対として使用する必要があり、しかも、そのうち、第１シフトレジスターには偶数の逆相器（インバーター）２０４，２０６を有し、第２シフトレジスターには奇数の逆相器（インバーター）２０８を有するため、奇数本だけの走査を行う必要がある時、例えば、携帯電話およびパーソナルデジタルアシストＰＤＡの画面設計では、一部の素子が未使用となる、あるいは非表示領域スペースを専用してしまう結果となる。

そこで、この発明の目的は、走査駆動回路の設計複雑度を軽減させ、チップまたはパネルレイアウトのスペースを縮減するフラットパネルディスプレイおよびそれが使用する走査駆動回路を提供することにある。

この発明の別な目的は、同一個数の逆相器（インバーター）を組み合わせたシフトレジスターを駆動回路の一部として直列接続して、従来技術が奇数個のシフトレジスターだけを必要とする時に発生していた素子の浪費を減少させるフラットパネルディスプレイおよびそれが使用する走査駆動回路を提供することにある。

上記課題を解決し、所望の目的を達成するために、この発明にかかるフラットパネルディスプレイは、走査駆動回路と表示パネルとを含み、この走査駆動回路が多数個の内部構成が同一のシフトレジスターを含み、かつ奇数レベルのシフトレジスターが受信する入力クロック信号と偶数レベルのシフトレジスターが受信する入力クロック信号とが逆相（位相反転）となるものである。

この発明にかかる走査駆動回路は、複数Ｎ個のシフトレジスターを含み、そのうち、複数Ｎ個の各シフトレジスターが入力ノードと出力ノードと論理ゲートとスイッチ素子と逆相論理ゲート（インバーター）とを含み、論理ゲートが第１入力端と第２入力端と第１出力端とを含み、その第１入力端が前記入力ノードにカップリングされ、その第２入力端が前記出力ノードにカップリングされ、スイッチ素子が第１端と第２端とを含み、スイッチ素子が論理ゲートの第１出力端の出力信号を受信して、その第１端および第２端間の回路を導通させるか否かを決定し、逆相論理ゲート（インバーター）セットであり、入力端および出力端を含み、その入力端が前記スイッチ素子の第２端にカップリングされ、その出力端が前記出力ノードにカップリングされ、前記逆相論理ゲート（インバーター）セットが一つ或いは複数の逆相論理ゲートの直列接続であり、その中、第１の逆相論理ゲートの入力端が前記入力端で最後の逆送論理ゲートの出力端が前記出力端であるものと、逆相論理ゲート（インバーター）であり、入力端および出力端を含み、その入力端が前記論理ゲートの出力端にカップリングされ、その出力端が前記スイッチ素子にカップリングされ、前記スイッチ素子のオン或いはオフを制御するものとを含むものであり、そのうち、Ｎを自然数とし、かつ第Ｎ個のシフトレジスターの前記入力ノードが第（Ｎ−１）個のシフトレジスターの前記出力ノードにカップリングされ、第１個のシフトレジスターの前記入力ノードがスタート信号を受信し、奇数番目のシフトレジスターの前記スイッチ素子の第１端が走査信号を受信し、偶数番目のシフトレジスターの前記スイッチ素子の第１端が前記走査信号の逆相信号を受信するものである。

（作用）
この発明は、単一構成のシフトレジスターを採用したため、奇数走査線の駆動器として設計でき、素子の浪費を減少できるだけでなく、チップまたはパネルレイアウト複雑度を軽減することができる。

この発明は、単一構成のシフトレジスターを採用したので、奇数走査線のドライバーとして設計できて、素子の浪費を減少させるだけでなく、チップまたはパネルのレイアウト複雑度を軽減することができるものである。従って、産業上の利用価値が高いものとなる。

以下、この発明を実施するための最良の形態を図面に基づいて説明する。
この発明の実施形態において使用する走査駆動回路の内部回路構成を図４Ａに示す。また、この発明の実施形態において図４Ａの走査駆動回路を使用して駆動するフラットパネルディスプレイを図４Ｂに示す。この実施形態中、Ｎ個のシフトレジスターＳＲ１〜ＳＲＮを含み、各シフトレジスターが入力ノードnode_iと出力node_oとナンド論理ゲートＮＡＮＤとスイッチ素子ＳＷと逆相論理ゲート（インバーター）ＩＮＶ１，ＩＮＶ２，ＩＮＶ３とを含む。そのうち、スタート信号ＳＴＶがシフトレジスターＳＲ１に入力され、奇数番目のシフトレジスター（例えばＳＲ１，ＳＲ３）が走査信号ＣＫＶを受信し、偶数番目のシフトレジスター（例えばＳＲ２，ＳＲ４）が走査信号ＣＫＶの逆相（反転）信号を受信するようになっている。

図４Ｂのフラットパネルディスプレイがこの実施形態において使用するのは、液晶ディスプレイパネルであり、１つの参考例である。図４Ｂにおいて、走査駆動装置４０は、即ち図４Ａの装置であり、走査駆動装置４０がスタート信号ＳＴＶおよび走査信号ＣＫＶを受信するとともに、液晶パネル４１を駆動する信号が各レベルのシフトレジスターの出力端から液晶パネルのゲート線ＳＬへ出力されて走査信号となる。また、スイッチ素子ＳＷが伝送ゲートとして用いられ、Ｎ型トランジスターおよびＰ型トランジスターから構成されるが、この技能に習熟した者であれば当然知っているように、スイッチ素子としては多くの異なる実施方式があるため、ここでは改めて説明しない。

そのうち、ナンド論理ゲートＮＡＮＤの第１入力端を入力ノードnode_iとし、その第２入力端を出力ノードnode_oとする。スイッチ素子ＳＷが２つの端子Ｎ１，Ｎ２を有し、ナンド論理ゲートＮＡＮＤの出力信号を受信して、端子Ｎ１，Ｎ２のオープン（ＯＦＦ）またはクローズ（ＯＮ）を決定する。逆相論理ゲート（インバーター）ＩＮＶ１がナンド論理ゲートＮＡＮＤの出力信号を受信するとともに、それを逆相（反転）とし、スイッチ素子ＳＷのＰ型トランジスターのゲートに供給してスイッチの導通および遮断を決定する。逆相論理ゲート（インバーター）ＩＮＶ２がスイッチ素子ＳＷの端子Ｎ２にカップリングされて、その信号を逆相（反転）するとともに、出力ノードnode_oへ出力し、また、逆相論理ゲート（インバーター）ＩＮＶ３が再び出力ノードnode_oの信号を逆相（反転）して出力する。

説明に便利なように、図４Ａの実施形態中のＳＲ１，ＳＲ２を図５Ａに示すが、この図５Ａにおいて、６個の逆相論理ゲート（インバーター）が符号５００，５０２，５０４，５０６，５０８，５１０として含まれ、さらに２つの伝送ゲート５１２，５１４（つまり図４Ａ上方のスイッチ素子ＳＷ）および２つのナンド論理ゲート５１６，５１８が含まれる。図中、Ａ，Ｂ，Ｃ，Ｄ，Ｅ，Ｆ，Ｇ，Ｈという８個のノードが標示され、また、図５Ａ上の８個のノードのタイミング波形図と逆相（反転）スタート信号ＳＴＶおよび走査信号ＣＫＶをそれぞれ図５Ｂに示しており、図５Ａと図５Ｂとを同時に参照されたい。

先ず、スタート信号ＳＴＶが１画面の開始時に、電圧レベルを低電位に引き下げるとともに、ナンド論理ゲート５１６へ出力される。この時、ナンド論理ゲート５１６が低電位信号を受信して、ノードＡの出力が高電位に変わる。ノードＡが高電位であるため伝送ゲート５１２内部のＮ型トランジスターが高電位を受信し、また、ノードＡの高電位が逆相論理ゲート（インバーター）５００を介して低電圧をＰ型トランジスターのゲートに印加され、伝送ゲート５１２を導通とする。走査信号ＣＫＶが高電位に変わるので、ノードＢも高電位に変わる。ノードＢの高電位が逆相論理ゲート（インバーター）５０４を介して伝送遅延され、ノードＣが低電位に変わる。

同様に、ノードＣの低電位が逆相論理ゲート（インバーター）５０２を介してノードＧへ伝送され、この時、第１本目の走査線が走査を開始する。また、ノードＣの低電位がナンド論理ゲート５１８の入力端を低電位とし、ノードＤを高電位として伝送ゲート５１４を導通とすると同時に、ノードＥが走査信号ＣＫＶの逆相（反転）を受信し、逆相論理ゲート（インバーター）５１０を介して伝送遅延されてノードＦを高電位にする。

スタート信号が低電位から高電位に変わる時、この時、走査信号ＣＫＶも直ぐに高電位から低電位に変わり、直ぐにノードＣが逆相論理ゲート（インバーター）５０４を介して伝送遅延されて高電位となり、ナンド論理ゲート５１６が２つの高電位入力を受信した後、低電位をノードＡへ出力して、伝送ゲート５１２を遮断する。ノードＣが高電位であるため、ノードＧが低電位に変わり、この時、第１本目の走査が終了する。

同様に、走査信号ＣＫＶが高電位から低電位に変わるので、走査信号ＣＫＶの逆相（反転）信号が低電位から高電位に変わってノードＥに印加され、逆相論理ゲート（インバーター）５１０を介してノードＦを低電位に変える。また、ノードＦの低電位が逆相論理ゲート（インバーター）５０８を介してノードＨへ出力されて、ノードＨが高電位となり、第２の走査が開始される。走査信号ＣＫＶが低電位から高電位に変わる時、走査信号ＣＫＶの逆相信号が高電位から低電位に変わり、この時、ノードＦが高電位に変わってナンド論理ゲート５１８の入力がいずれも高電位となり、ノードＤが低電位にかわって伝送ゲート５１４を遮断する。また、ノードＦが高電位に変わるのでノードＨが低電位に変わり、この時、第２の走査が終了する。以下は、上述した操作の繰り返しなので、改めて説明しない。

そして、注意すべきことは、上記したシフトレジスターＳＲ１〜ＳＲＮは、いずれも同じ構成であるから、チップまたはパネルのレイアウトにおいて、チップまたはパネルのレイアウト複雑度を軽減することができるということである。

この発明の別な実施形態において使用する走査駆動装置の内部回路構成図を図６Ａに示し、また、この発明の実施形態において図６Ａの走査駆動装置を使用して駆動するフラットパネルディスプレイを図６Ｂに示す。この実施形態中、Ｎ個のシフトレジスターＳＲ１〜ＳＲＮを含み、各シフトレジスターが入力ノードnode_iと出力node_oとノア論理ゲートＮＯＲとスイッチ素子ＳＷと逆相論理ゲート（インバーター）ＩＮＶ１，ＩＮＶ２，ＩＮＶ３，ＩＮＶ４とを含む。

スタート信号ＳＴＶがシフトレジスターＳＲ１に入力され、奇数番目のシフトレジスター（例えばＳＲ１，ＳＲ３）が走査信号ＣＫＶを受信し、偶数番目のシフトレジスター（例えばＳＲ２，ＳＲ４）が走査信号ＣＫＶの逆相信号を受信する。図６Ｂのフラットパネルディスプレイは、この実施形態中で使用する液晶ディスプレイパネルを一例として示すものである。図６Ｂ中、走査駆動装置６０が即ち図６Ａの走査駆動装置であり、走査駆動装置６０がスタート信号ＳＴＶおよび走査信号ＣＫＶを受信するとともに、液晶パネル６１を駆動する信号を各レベルのシフトレジスターの出力端から液晶パネルゲート線ＳＬへ出力して走査信号とする。また、スイッチ素子ＳＷは伝送ゲートとして用いる、つまりＮ型トランジスターおよびＰ型トランジスターからなるものであって、この技能に習熟した者であれば当然知っているように、スイッチ素子には多くの異なる実施方式があるので、ここでは改めて説明しない。

説明に便利なように、図６Ａの実施形態中のＳＲ１，ＳＲ２を図７Ａに示すが、図７Ａにおいて、６個の逆相論理ゲートを含み、それぞれ図中の符号７００，７０２，７０４，７０６，７０８，７１０で示し、さらに２つの伝送ゲート７１２，７１４（つまり上記したスイッチ素子ＳＷ）および２つのノア論理ゲート７１６，７１８からなり、図中、符号Ａ，Ｂ，Ｃ，Ｄ，Ｅ，Ｆという６ノードを標示し、また、図７Ａ上の６ノードのタイミング波形図、スタート信号ＳＴＶおよび走査信号ＣＫＶをそれぞれ図７Ｂに示しているので、図７Ａと図７Ｂとを同時に参照されたい。

先ず、スタート信号ＳＴＶが１画面のスタート時期に電圧レベルを高電位に引き上げるとともにノア論理ゲート７１６に入力して、ノードＡを低電位に変えるが、ノードＡが低電位であるために伝送ゲート７１２内部のＰ型トランジスターのゲートが低電位を受信し、また、ノードＡの低電位が逆相論理ゲート（インバーター）７００を介して低電位をＰ型トランジスターのゲートに印加して伝送ゲート７１２を導通とする。直ぐに走査信号ＣＫＶが高電位に変わり、伝送ゲート７１２を介してノードＢが高電位に変わる。ノードＢの高電位が逆相論理ゲート（インバーター）７０４，７０２を介して伝送遅延されて、ノードＣが高電位に変わり、この時、第１走査線が走査を開始する。

同様に、ノア論理ゲート７１８がノードＣの高電位を受信して低電位を出力し、伝送ゲート７１４を導通として、ノードＥが走査信号ＣＫＶの逆相信号ＣＫＶを受信し、逆相論理ゲート（インバーター）７１０，７０８を介して伝送遅延されて、ノードＦが低電位に変わる。

次に、走査信号ＣＫＶが低電位に変わり始める時、この時、ノードＢが低電位に変わり、逆相論理ゲート（インバーター）７０４，７０２を介して伝送遅延されて、ノードＣも低電位に変わり、この時、第１走査線の走査が完了する。この時、ノア論理ゲート７１６の入力端が２つの低電位を受信して、高電位を出力するので、伝送ゲート７１２を遮断する。

走査信号ＣＫＶが低電位に変わり始めるので、その逆相信号が高電位に変わり、ノードＥもまた高電位に変わって、逆相論理ゲート（インバーター）７１０，７０８を介して伝送遅延されて、ノードＦが高電位に変わり、この時、第２走査線の走査が開始される。

走査信号ＣＫＶが次に低電位から高電位に変わる時、ノードＥが高電位から低電位に変わって、逆相論理ゲート（インバーター）７１０，７０８を介して伝送遅延されて、ノードＦが低電位に変わり、この時、第２走査線の走査が終了する。また、ノードＦとノードＣとがいずれも低電位であるため、ノア論理ゲート７１８が高電位を出力して、伝送ゲート７１４を遮断する。以下は、上記した操作モードの繰り返しであるから、改めて説明しない。

以上のごとく、この発明を好適な実施例により開示したが、もとより、この発明を限定するためのものではなく、当業者であれば容易に理解できるように、この発明の技術思想の範囲内において、適当な変更ならびに修正が当然なされうるものであるから、その特許権保護の範囲は、特許請求の範囲および、それと均等な領域を基準として定めなければならない。

従来の液晶ディスプレイを示す構成図である。従来の液晶画面走査駆動器を示す回路構成図である。図２に示した回路の操作波形図である。この発明の実施形態にかかる走査駆動回路を示す回路構成図である。この発明の実施形態のフラットパネルディスプレイを示す回路構成図である。この発明の実施形態にかかる図４Ａの走査駆動回路を示す回路構成図である。この発明の実施形態の図５Ａの走査駆動回路の操作波形を示す説明図である。この発明の別な実施形態にかかる走査駆動回路を示す回路構成図である。この発明の別な実施形態のフラットパネルディスプレイを示す回路構成図である。この発明の別な実施形態にかかる図６Ａの走査駆動回路を示す回路構成図である。この発明の別な実施形態の図７Ａの走査駆動回路の操作波形を示す説明図である。

符号の説明

５１２，５１４，７１２，７１４伝送ゲート
４０，６０走査駆動装置
４１，６１液晶パネル
Ａ，Ｂ，Ｃ，Ｄ，Ｅ，Ｆ，Ｈノード
ＳＴＶスタート信号、逆相スタート信号
ＳＬゲート線
ＣＫＶ走査信号
ＩＮＶ１，ＩＮＶ２，ＩＮＶ３，２００，２０２，２０４，２０６，２０８，５００，５０２，５０４，５０６，５０８，５１０，７００，７０２，７０４，７０６，７０８，７１０逆相論理ゲート（インバーター）
Ｎ１，Ｎ２端子
node_i 入力ノード
node_o 出力ノード
ＮＡＮＤ，５１６，５１８ナンド論理ゲート
ＮＯＲ，２１４，２１６，７１６，７１８ノア論理ゲート
ＳＲ１〜ＳＲＮシフトレジスター
ＳＷスイッチ素子

Claims

一種の走査駆動装置であって：
複数Ｎ個のシフトレジスターであり、前記複数Ｎ個の各シフトレジスターが：
入力ノード；
出力ノード；
論理ゲートであり、第１入力端・第２入力端および第１出力端を含み、その第１入力端が前記入力ノードにカップリングされ、その第２入力端が前記出力ノードにカップリングされるものを含むものと；
スイッチ素子であり、第１端および第２端を含み、前記スイッチ素子が前記論理ゲートの第１出力端の出力信号を受信し、その第１端および第２端間の回路を導通するか否かを決定するものと；
逆相論理ゲート（インバーター）セットであり、入力端および出力端を含み、その入力端が前記スイッチ素子の第２端にカップリングされ、その出力端が前記出力ノードにカップリングされ、前記逆相論理ゲート（インバーター）セットが一つ或いは複数の逆相論理ゲートの直列接続であり、その中、第１の逆相論理ゲートの入力端が前記入力端で最後の逆送論理ゲートの出力端が前記出力端であるものと、
逆相論理ゲート（インバーター）であり、入力端および出力端を含み、その入力端が前記論理ゲートの出力端にカップリングされ、その出力端が前記スイッチ素子にカップリングされ、前記スイッチ素子のオン或いはオフを制御するものとを含むものであり、
そのうち、Ｎを自然数とし、かつ第Ｎ個のシフトレジスターの前記入力ノードが第（Ｎ−１）個のシフトレジスターの前記出力ノードにカップリングされ、第１個のシフトレジスターの前記入力ノードがスタート信号を受信し、奇数番目のシフトレジスターの前記スイッチ素子の第１端が走査信号を受信し、偶数番目のシフトレジスターの前記スイッチ素子の第１端が前記走査信号の逆相信号を受信するものであることを特徴とする走査駆動装置。
一種のフラットパネルディスプレイであって：
ディスプレイパネルであり、画面を表示するために用いるもの；および
走査駆動装置であり、複数Ｎ個のシフトレジスターを含み、前記ディスプレイパネルを駆動するために用いられ、そのうち、前記複数Ｎ個の各シフトレジスターが：
入力ノード；
出力ノード；
論理ゲートであり、第１入力端・第２入力端および第１出力端を含み、その第１入力端が前記入力ノードにカップリングされ、その第２入力端が前記出力ノードにカップリングされるものを含むものと；
スイッチ素子であり、第１端および第２端を含み、前記スイッチ素子が前記論理ゲートの第１出力端の出力信号を受信し、その第１端および第２端間の回路を導通するか否かを決定するものと；
逆相論理ゲート（インバーター）セットであり、入力端および出力端を含み、その入力端が前記スイッチ素子の第２端にカップリングされ、その出力端が前記出力ノードにカップリングされ、前記逆相論理ゲート（インバーター）セットが一つ或いは複数の逆相論理ゲートの直列接続であり、その中、第１の逆相論理ゲートの入力端が前記入力端で最後の逆送論理ゲートの出力端が前記出力端であるものと、
逆相論理ゲート（インバーター）であり、入力端および出力端を含み、その入力端が前記論理ゲートの出力端にカップリングされ、その出力端が前記スイッチ素子にカップリングされ、前記スイッチ素子のオン或いはオフを制御するものとを含むものであり、
そのうち、Ｎを自然数とし、かつ第Ｎ個のシフトレジスターの前記入力ノードが第（Ｎ−１）個のシフトレジスターの前記出力ノードにカップリングされ、第１個のシフトレジスターの前記入力ノードがスタート信号を受信し、奇数番目のシフトレジスターの前記スイッチ素子の第１端が走査信号を受信し、偶数番目のシフトレジスターの前記スイッチ素子の第１端が前記走査信号の逆相信号を受信するものであることを特徴とするフラットパネルディスプレイ。
前記論理ゲートがナンド論理ゲートおよびノア論理ゲートのうちの１つであることを特徴とする請求項１記載の走査駆動装置。
前記論理ゲートがナンド論理ゲートおよびノア論理ゲートのうちの１つであることを特徴とする請求項２記載のフラットパネルディスプレイ。
前記論理ゲートがナンド論理ゲートである時、逆相論理ゲート（インバーター）セットが奇数個の逆相論理ゲート（インバーター）を含むものであることを特徴とする請求項３記載の走査駆動装置。
前記論理ゲートがナンド論理ゲートである時、逆相論理ゲート（インバーター）セットが奇数個の逆相論理ゲート（インバーター）を含むものであることを特徴とする請求項４記載のフラットパネルディスプレイ。
前記論理ゲートがノア論理ゲートである時、逆相論理ゲート（インバーター）セットが偶数個の逆相論理ゲート（インバーター）を含むものであることを特徴とする請求項３記載の走査駆動装置。
前記論理ゲートがノア論理ゲートである時、逆相論理ゲート（インバーター）セットが偶数個の逆相論理ゲート（インバーター）を含むものであることを特徴とする請求項４記載のフラットパネルディスプレイ。
前記複数Ｎ個の各シフトレジスターの前記スイッチ素子が伝送ゲートを含むものであることを特徴とする請求項１記載の走査駆動装置。
前記複数Ｎ個の各シフトレジスターの前記スイッチ素子が伝送ゲートを含むものであることを特徴とする請求項２記載のフラットパネルディスプレイ。
前記伝送ゲートが：
Ｐ型トランジスターであり、そのゲートが前記第１出力端の信号を受信するもの；および
Ｎ型トランジスターであり、その第１ソースが前記Ｐ型トランジスターの第１ソースにカップリングされ、その第２ソースが前記Ｐ型トランジスターの第２ソースにカップリングされ、そのゲートが前記第１出力端の出力信号の逆相信号を受信するものを含むものであることを特徴とする請求項９記載の走査駆動装置。
前記伝送ゲートが：
Ｐ型トランジスターであり、そのゲートが前記第１出力端の信号を受信するもの；および
Ｎ型トランジスターであり、その第１ソースが前記Ｐ型トランジスターの第１ソースにカップリングされ、その第２ソースが前記Ｐ型トランジスターの第２ソースにカップリングされ、そのゲートが前記第１出力端の出力信号の逆相信号を受信するものを含むものであることを特徴とする請求項10記載のフラットパネルディスプレイ。