JP4182375B2 - 画像サイズ変換装置及び画像サイズ変換方法 - Google Patents
画像サイズ変換装置及び画像サイズ変換方法 Download PDFInfo
- Publication number
- JP4182375B2 JP4182375B2 JP33776998A JP33776998A JP4182375B2 JP 4182375 B2 JP4182375 B2 JP 4182375B2 JP 33776998 A JP33776998 A JP 33776998A JP 33776998 A JP33776998 A JP 33776998A JP 4182375 B2 JP4182375 B2 JP 4182375B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- horizontal
- image
- image size
- pixel data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000006243 chemical reaction Methods 0.000 title claims description 22
- 238000000034 method Methods 0.000 title claims description 11
- 238000010586 diagram Methods 0.000 description 7
- 238000003384 imaging method Methods 0.000 description 7
- 230000006866 deterioration Effects 0.000 description 3
- 230000002542 deteriorative effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000000007 visual effect Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000011946 reduction process Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Images
Landscapes
- Image Processing (AREA)
- Studio Circuits (AREA)
- Editing Of Facsimile Originals (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は画像サイズ変換装置及び画像サイズ変換方法に関し、例えばビデオカメラに適用して好適なものである。
【０００２】
【従来の技術】
従来、ビデオカメラにおいては、被写体から到来する撮像光をＣＣＤ（CCD:Charge Coupled Device 、固体撮像素子）によって受光することによりこのＣＣＤから得られた被写体の像を含む視野映像に応じたアナログ波形の撮像出力信号をアナログ／ディジタル変換器を介してディジタル化した後、カメラ信号処理回路において所定のディジタル信号処理を施すことにより画像データを生成し、これを外部に出力するようになされている。
【０００３】
ところでこの種のビデオカメラとして、生成した画像データに基づく画像のサイズを印刷等のために縮小するようになされたものがある。
【０００４】
かかる構成のビデオカメラにおいては、入力される縮小すべき画像データ（以下、これを原画像データと呼ぶ）を形成する水平方向及び垂直方向の画素データに対してそれぞれ所定の間引き処理を施すようにして、当該原画像データに基づく画像の画像サイズを所望する画像サイズに縮小する。
【０００５】
【発明が解決しようとする課題】
ところが、このようにして画像サイズを縮小する場合では、原画像データを形成する水平方向及び垂直方向の画素データのうちの使用しない画素データを単純に間引くようにして原画像を所望する画像サイズに縮小していた。
【０００６】
これにより縮小した画像を形成する画素データの高周波成分が増加して当該画素データの隣接画素データ間の輝度等に極度の差が生じるおそれがあり、このため例えば原画像において直線を示していたものが縮小後にギザギザに角の立つ線を示すようなジャギを発生すると共にこれに起因するちらつきを発生し、視感上画像を見づらくする問題があった。またこれは縮小後の画質を劣化させる問題でもあった。
【０００７】
かかる問題を解決する手段として、例えば上述のように間引いた画素データの隣接する画素データに対し、例えば必要に応じた複数の加算器及び切換え入力端等の各種フィルタでなる演算器を必要に応じて複数設け、これらを用いて所定係数に基づくビットシフト演算を実行するようにして補間処理を施すことにより、当該隣接する画素データ間の輝度等に極度の差が生じないようにしてジャギに起因するちらつきを効果的に抑圧し、画質が劣化するのを未然に防止する画像サイズ変換装置が提案されていた。
【０００８】
しかしながらこのような画像サイズ変換装置において、縮小する画像サイズを任意に選定できるようにした場合、原画像データに対して補間処理を施す各種フィルタを所望する画像サイズに対応させて設ける必要があるため、原画像をより小さく縮小するのに伴いこの画像サイズ変換装置の回路構成が煩雑になる問題があった。
【０００９】
本発明は以上の点を考慮してなされたもので、画質を一定状態に維持しながら構成を格段的に簡易化する画像サイズ変換装置及び画像サイズ変換方法を提案するものである。
【００１０】
【課題を解決するための手段】
かかる課題を解決するため本発明においては、入力画像データに基づく画像サイズでなる第１の画像サイズを１／２ ｎ に縮小することにより第２の画像サイズに変換する画像サイズ変換装置において、入力画像データを形成する複数の画素データにおける水平方向の水平画素データに対し互いに隣接する２つの当該水平画素データ同志をｎ個の加算手段を用いてそれぞれ加算し、その複数の加算結果を加算対象がなくなるまで繰り返し加算することにより得られる最終加算結果を１画素の水平縮小画素データとして出力する水平縮小画像データ処理手段と、水平縮小画素データに対して下位のｎビットを切り捨てることにより、水平画素データと同じ有効ビット数となるようにビットシフトを行うビットシフト手段とを設けるようにした。
【００１１】
この結果、この画像サイズ変換装置では、隣合う画素データ間の輝度等に極度の差が生じないようにしてジャギに起因するちらつきを効果的に抑圧し、画質が劣化するのを未然に防止することができる。
【００１２】
また本発明においては、入力画像データに基づく画像サイズでなる第１の画像サイズを１／２ ｎ に縮小することにより第２の画像サイズに変換する画像サイズ変換方法において、入力画像データを形成する複数の画素データにおける水平方向の水平画素データに対し互いに隣接する２つの当該水平画素データ同志をｎ個の加算手段を用いてそれぞれ加算し、その複数の加算結果を加算対象がなくなるまで繰り返し加算することにより得られる最終加算結果を１画素の水平縮小画素データとして出力する水平縮小画像データ処理ステップと、水平縮小画素データに対して下位のｎビットを切り捨てることにより、水平画素データと同じ有効ビット数となるようにビットシフトを行うビットシフトステップとを設けるようにした。
【００１３】
この結果、この画像サイズ変換方法では、隣合う画素データ間の輝度等に極度の差が生じないようにしてジャギに起因するちらつきを効果的に抑圧し、画質が劣化するのを未然に防止することができる。
【００１４】
【発明の実施の形態】
以下図面について、本発明の一実施の形態を詳述する。
【００１５】
（１）本実施の形態によるビデオカメラの構成
図１において１は、全体として本発明を適用したビデオカメラを示し、図示しない被写体から到来する撮像光Ｌ１をＣＣＤ２によって受光する。
【００１６】
ＣＣＤ２は、例えば図２に示すように、１画素当たり８ビットでなる画素が水平方向に 720画素及び垂直方向に 525本の走査線でなるＮＴＳＣ（National Television System Committee）方式の第１の画像サイズの受光面を有し、当該受光面を介して受光した撮像光Ｌ１に基づいて被写体の像を含む視野映像に応じたアナログ波形でなる撮像出力信号Ｓ１を生成し、これをアナログ／ディジタル変換器３を介してディジタルの撮像出力データＤ１に変換した後、カメラ信号処理回路４に送出する。
【００１７】
カメラ信号処理回路４は、アナログ／ディジタル変換器３を介して与えられた撮像出力データＤ１に対してγ補正、白色と黒色とのレベルバランスの補正、明るさの不均一の補正及び画素欠陥の補正等の所定のディジタル信号処理を施し、得られた原画像データＤ２を画像縮小回路５に送出する。
【００１８】
画像縮小回路５は、カメラ信号処理回路４から与えられた原画像データＤ２に対して画素単位でビットシフト演算処理を用いた水平方向及び垂直方向にそれぞれ所望する画像サイズの縮小処理を施し、これにより当該原画像データＤ２に基づく画像が有する第１の画像サイズを所望する画像サイズでなる第２の画像サイズに縮小してなる縮小画像データＤ１３を生成し、これを外部に出力する。
【００１９】
（２）画像縮小回路５の構成
（２−１）全体構成
ここで実際上画像縮小回路５は、図３に示すように構成され、カメラ信号処理回路４（図１）から与えられた原画像データＤ２を形成する複数の画素データに対し水平縮小フィルタ５Ａにおいて、当該原画像データＤ２に基づく画像の水平方向の画像サイズを所望する画像サイズに縮小する水平縮小処理を施し、得られた水平縮小画像データＤ９を垂直縮小フィルタ５Ｂに送出する。
【００２０】
垂直縮小フィルタ５Ｂは、水平縮小フィルタ５Ａから与えられた水平縮小画像データＤ９を形成する複数の画素データに対して、当該水平縮小画像データＤ９に基づく画像の垂直方向の画像サイズを所望する画像サイズに縮小する垂直縮小処理を施し、得られた縮小画像データＤ１３を外部に出力する。
【００２１】
（２−２）水平縮小フィルタ５Ａの構成
この場合水平縮小フィルタ５Ａは、図４に示すように、カメラ信号処理回路４から与えられる１画素当たり８ビットでなる図５に示すような原画像データＤ２（Ａ、Ｂ、Ｃ、……）を制御部１０から第１の処理部６Ａのラッチ部８Ａに供給されるクロック信号ＣＬＫの立ち上がる時点ｔ１、ｔ２、……のタイミングでセレクタ７Ａ及び第１の加算器９Ａに順次入力する。
【００２２】
第１の加算器９Ａには、時点ｔ１のタイミングで原画像データＤ２としてデータＡが存在しているだけであるため、第１の加算器９ＡはデータＡをそのままセレクタ７Ａに送出する。
【００２３】
セレクタ７Ａは、制御部１０から供給される制御信号Ｓ１０に基づいて、入力されたデータＡ及び第１の加算器９Ａから供給されたデータＡのうちの一方（この場合データＡは、同一のものである）を選択し、これをラッチ部８Ａに送出する。
【００２４】
ラッチ部８Ａは、セレクタ７Ａから与えられるデータＡを取り込み、制御部１０から供給される制御信号Ｓ１１に基づいて、データＡを時点ｔ２のタイミングでラッチし、これを第２の処理部６Ｂに送出すると共に、第１の加算器９Ａにフィードバックする。
【００２５】
このとき第１の加算器９Ａは、カメラ信号処理回路４から次に入力されたデータＢとラッチ部８ＡからフィードバックされたデータＡとを加算し、得られた加算結果（Ａ＋Ｂ）を加算データＤ３としてセレクタ７Ａに送出する。
【００２６】
セレクタ７Ａは、第１の加算器９Ａから与えられる加算データＤ３とカメラ信号処理回路４から次に入力されたデータＢとのうち、制御部１０から供給される制御信号Ｓ１０に基づいて加算データＤ３を選択し、これをラッチ部８Ａに送出する。
【００２７】
ラッチ部８Ａは、セレクタ７Ａから与えられる加算データＤ３を制御信号Ｓ１１に基づいて時点ｔ３のタイミングでラッチし、これを第１の処理データＤ４として第２の処理部６Ｂに送出すると共に、第１の処理データＤ４を第１の加算器９Ａにフィードバックする。
【００２８】
このとき第１の加算器９Ａは、カメラ信号処理回路４から次に入力されたデータＣとラッチ部８Ａからフィードバックされた加算結果（Ａ＋Ｂ）とを加算し、得られた加算結果（Ａ＋Ｂ＋Ｃ）を加算データＤ３としてセレクタ７Ａに送出する。
【００２９】
セレクタ７Ａは、第１の加算器９Ａから与えられた加算データＤ３とカメラ信号処理回路４から次に入力されたデータＣとのうち、制御信号Ｓ１０に基づいてデータＣを選択し、これをラッチ部８Ａに送出する。
【００３０】
ラッチ部８Ａは、セレクタ７Ａから与えられるデータＣを取り込むと共に、制御信号Ｓ１１に基づいてデータＣを時点ｔ４のタイミングでラッチし、これを第２の処理部６Ｂに送出すると共に、第１の加算器９Ａにフィードバックする。
【００３１】
このようにして第１の処理部６Ａは、制御部１０の制御に基づいて上述の処理を繰り返すことにより、原画像データＤ２の偶数番目のデータＢ、Ｄ、Ｆ、……と、その直前に隣接する奇数番目のデータＡ、Ｃ、Ｅ、……とを偶数番目のデータＢ、Ｄ、Ｆ、……が与えられたタイミングで順次加算（すなわち隣合う各画素データを重複しないように加算）し、この加算データＤ３（Ａ＋Ｂ、Ｃ＋Ｄ、……）を最大９ビットの第１の処理データＤ４として第２の処理部６Ｂに送出するようになされている。
【００３２】
第２の処理部６Ｂは、クロック信号ＣＬＫが供給された時点ｔ２のタイミングで第１の処理部６Ａのラッチ部８Ａから供給されたデータＡをセレクタ７Ｂ及び第２の加算器９Ｂに入力する。
【００３３】
このとき第２の加算器９Ｂには、データＡが存在しているだけであるため、第２の加算器９ＢはデータＡをそのままセレクタ７Ｂに送出する。セレクタ７Ｂは、制御部１０から供給される制御信号Ｓ１２に基づいて第１の処理部６Ａから与えられたデータＡ及び第２の加算器９Ｂから供給されたデータＡのうちの一方を選択し、これをラッチ部８Ｂに送出する。
【００３４】
ラッチ部８Ｂは、セレクタ７Ｂから与えられるデータＡを制御部１０から供給される制御信号Ｓ１３に基づいて時点ｔ３のタイミングでラッチし、これを第３の処理部６Ｃに送出すると共に、第２の加算器９Ｂにフィードバックする。
【００３５】
このとき第２の加算器９Ｂは、第１の処理部６Ａから第１の処理データＤ４として次に与えられた加算結果（Ａ＋Ｂ）とラッチ部８ＢからフィードバックされたデータＡとを加算し、得られた加算結果（Ａ＋Ａ＋Ｂ）を加算データＤ５としてセレクタ７Ｂに送出する。
【００３６】
セレクタ７Ｂは、第２の加算器９Ｂから与えられた加算データＤ５と第１の処理部６Ａから与えられた加算結果（Ａ＋Ｂ）とのうち、制御信号Ｓ１２に基づいて加算結果（Ａ＋Ｂ）を選択し、これをラッチ部８Ｂに送出する。
【００３７】
ラッチ部８Ｂは、セレクタ７Ｂから与えられる加算結果（Ａ＋Ｂ）を制御信号Ｓ１３に基づいて時点ｔ４のタイミングでラッチし、これを第３の処理部６Ｃに送出すると共に、第２の加算器９Ｂにフィードバックする。
【００３８】
このとき第２の加算器９Ｂは、第１の処理部６Ａから次に与えられたデータＣとラッチ部８Ｂからフィードバックされた加算結果（Ａ＋Ｂ）とを加算し、得られた加算結果（Ａ＋Ｂ＋Ｃ）を加算データＤ５としてセレクタ７Ｂに送出する。
【００３９】
セレクタ７Ｂは、第２の加算器９Ｂから与えられた加算データＤ５と第１の処理部６Ａから供給されたデータＣとのうち、制御信号Ｓ１２に基づいていずれのデータも選択することなく、これらのデータを破棄する。
【００４０】
第２の加算器９Ｂは、第１の処理部６Ａから次に与えられた加算結果（Ｃ＋Ｄ）とラッチ部８Ｂからフィードバックされた加算結果（Ａ＋Ｂ）とを加算し、得られた加算結果（Ａ＋Ｂ＋Ｃ＋Ｄ）を加算データＤ５としてセレクタ７Ｂに送出する。
【００４１】
セレクタ７Ｂは、第２の加算器９Ｂから与えられた加算データＤ５と第１の処理部６Ａから供給された加算結果（Ｃ＋Ｄ）とのうち、制御信号Ｓ１２に基づいて加算データＤ５を選択し、これをラッチ部８Ｂに送出する。
【００４２】
ラッチ部８Ｂは、セレクタ７Ｂから与えられる加算データＤ５を制御信号Ｓ１３に基づいて時点ｔ６のタイミングでラッチし、これを第２の処理データＤ６として第３の処理部６Ｃに送出すると共に、第２の加算器９Ｂにフィードバックする。
【００４３】
このとき第２の加算器９Ｂは、第１の処理部６Ａから次に与えられたデータＥとラッチ部８Ｂからフィードバックされた第２の処理データＤ６としての加算結果（Ａ＋Ｂ＋Ｃ＋Ｄ）とを加算し、得られた加算結果（Ａ＋Ｂ＋Ｃ＋Ｄ＋Ｅ）を加算データＤ５としてセレクタ７Ｂに送出する。
【００４４】
セレクタ７Ｂは、第２の加算器９Ｂから与えられた加算データＤ５と第１の処理部６Ａから供給されたデータＥとのうち、制御信号Ｓ１２に基づいていずれのデータも選択することなく、これらのデータを破棄する。
【００４５】
この後ラッチ部８Ｂは、時点ｔ１０のタイミングで制御信号Ｓ１３に基づいて、加算結果（Ｅ＋Ｆ＋Ｇ＋Ｈ）をラッチし、これを第２の処理データＤ６として第３の処理部６Ｃに送出すると共に、当該ラッチ部８Ｂを初期化した後、次に与えられたデータＩを取り込む。
【００４６】
このようにして第２の処理部６Ｂでは、制御部１０の制御に基づいて上述の処理を繰り返すことにより最大９ビットでなる第１の処理データＤ４（Ａ＋Ｂ、Ｃ＋Ｄ、……）を互いに重複しないように隣合う同士で順次加算し、この加算結果（Ａ＋Ｂ＋Ｃ＋Ｄ、Ｅ＋Ｆ＋Ｇ＋Ｈ……）を最大10ビットの第２の処理データＤ６として第３の処理部６Ｃに送出するようになされている。
【００４７】
第３の処理部６Ｃは、ラッチ部８Ｃにクロック信号ＣＬＫが供給された時点ｔ３のタイミングで第２の処理部６Ｂから供給されるデータＡをセレクタ７Ｃ及び第３の加算器９Ｃに入力する。
【００４８】
このとき第３の加算器９Ｃには、データＡが存在しているだけであるため、第３の加算器９Ｃは、当該データＡをそのままセレクタ７Ｃに送出する。セレクタ７Ｃは、制御部１０から供給される制御信号Ｓ１４に基づいて第２の処理部６Ｂから与えられたデータＡ及び第３の加算器９Ｃから供給されたデータＡのうちの一方を選択し、これをラッチ部８Ｃに送出する。
【００４９】
ラッチ部８Ｃは、セレクタ７Ｃから与えられるデータＡを制御部１０から供給される制御信号Ｓ１５に基づいて時点ｔ４のタイミングでラッチし、これをシフタ１１に送出すると共に、フィードバックして第３の加算器９Ｃに送出する。
【００５０】
このとき第３の加算器９Ｃは、第２の処理部６Ｂから次に与えられた加算結果（Ａ＋Ｂ）とラッチ部８ＣからフィートバックされたデータＡとを加算し、得られた加算結果（Ａ＋Ａ＋Ｂ）を加算データＤ７としてセレクタ７Ｃに送出する。
【００５１】
セレクタ７Ｃは、第３の加算器９Ｃから与えられる加算データＤ７と第２の処理部６Ｂから与えられる加算結果（Ａ＋Ｂ）とのうち、制御信号Ｓ１４に基づいて加算結果（Ａ＋Ｂ）を選択し、これをラッチ部８Ｃに送出する。
【００５２】
ラッチ部８Ｃは、セレクタ７Ｃから与えられる加算結果（Ａ＋Ｂ）を制御信号Ｓ１５に基づいて時点ｔ５のタイミングでラッチし、これをシフタ１１に送出すると共に、フィードバックして第３の加算器９Ｃに送出する。
【００５３】
このとき第３の加算器９Ｃは、第２の処理部６Ｂから次に与えられる加算結果（Ａ＋Ｂ）とラッチ部８Ｃから与えられる加算結果（Ａ＋Ｂ）とを加算し、得られた加算結果（Ａ＋Ｂ＋Ａ＋Ｂ）を加算データＤ７としてセレクタ７Ｃに送出する。
【００５４】
セレクタ７Ｃは、第３の加算器９Ｃから与えられる加算データＤ７と第２の処理部６Ｂから与えられる加算結果（Ａ＋Ｂ）とのうち、制御部１０から供給される制御信号Ｓ１４に基づいて加算結果（Ａ＋Ｂ）を選択し、これをラッチ部８Ｃに送出する。
【００５５】
ラッチ部８Ｃは、制御部１０から供給される制御信号Ｓ１５に基づいてラッチしていた加算結果（Ａ＋Ｂ）を時点ｔ６のタイミングで再びラッチし、これをシフタ１１に送出すると共に、フィードバックして第３の加算器９Ｃに送出する。
【００５６】
このとき第３の加算器９Ｃは、第２の処理部６Ｂから次に与えられた第２の処理データＤ６としての加算結果（Ａ＋Ｂ＋Ｃ＋Ｄ）とラッチ部８Ｃから与えられる加算結果（Ａ＋Ｂ）とを加算し、得られた加算結果（Ａ＋Ｂ＋Ａ＋Ｂ＋Ｃ＋Ｄ）を加算データＤ７としてセレクタ７Ｃに送出する。
【００５７】
セレクタ７Ｃは、第３の加算器９Ｃから与えられる加算データＤ７と第２の処理部６Ｂから与えられる加算結果（Ａ＋Ｂ＋Ｃ＋Ｄ）とのうち、制御部１０から供給される制御信号Ｓ１４に基づいて加算結果（Ａ＋Ｂ＋Ｃ＋Ｄ）を選択し、これをラッチ部８Ｃに送出する。
【００５８】
ラッチ部８Ｃは、セレクタ７Ｃから与えられる加算結果（Ａ＋Ｂ＋Ｃ＋Ｄ）を取り込むと共に、制御部１０から供給された制御信号Ｓ１５に基づいて加算結果（Ａ＋Ｂ＋Ｃ＋Ｄ）を時点ｔ７のタイミングでラッチし、これをシフタ１１に送出すると共に、フィードバックして第３の加算器９Ｃに送出する。
【００５９】
このとき第３の加算器９Ｃは、第２の処理部６Ｂから次に与えられた加算結果（Ａ＋Ｂ＋Ｃ＋Ｄ）とラッチ部８Ｃから与えられた加算結果（Ａ＋Ｂ＋Ｃ＋Ｄ）とを加算し、得られた加算結果（Ａ＋Ｂ＋Ｃ＋Ｄ＋Ａ＋Ｂ＋Ｃ＋Ｄ）を加算データＤ７としてセレクタ７Ｃに送出する。
【００６０】
セレクタ７Ｃは、第３の加算器９Ｃから与えられた加算データＤ７と第２の処理部６Ｂから与えられた加算結果（Ａ＋Ｂ＋Ｃ＋Ｄ）とのうち、制御部１０から供給される制御信号Ｓ１４に基づいて加算結果（Ａ＋Ｂ＋Ｃ＋Ｄ）を選択し、これをラッチ部８Ｃに送出する。
【００６１】
ラッチ部８Ｃは、セレクタ７Ｃから与えられた加算結果（Ａ＋Ｂ＋Ｃ＋Ｄ）を取り込むと共に、制御部１０から供給される制御信号Ｓ１５に基づいて加算結果（Ａ＋Ｂ＋Ｃ＋Ｄ）を時点ｔ８のタイミングでラッチし、これをシフタ１１に送出すると共に、フィードバックして第３の加算器９Ｃに送出する。
【００６２】
このとき第３の加算器９Ｃは、第２の処理部６Ｂから次に与えられた加算結果（Ｅ＋Ｆ）とラッチ部８Ｃからフィードバックされた加算結果（Ａ＋Ｂ＋Ｃ＋Ｄ）とを加算し、得られた加算結果（Ａ＋Ｂ＋Ｃ＋Ｄ＋Ｅ＋Ｆ）を加算データＤ７としてセレクタ７Ｃに送出する。
【００６３】
セレクタ７Ｃは、第３の加算器９Ｃから与えられた加算データＤ７と第２の処理部６Ｂから与えられる加算結果（Ｅ＋Ｆ）とのうち、制御部１０から供給される制御信号Ｓ１４に基づいてどちらのデータも選択することなく、これらのデータを破棄する。
【００６４】
この後ラッチ部８Ｃは、セレクタ７Ｃから与えられる加算結果（Ａ＋Ｂ＋Ｃ＋Ｄ）を取り込むと共に、制御部１０から供給される制御信号Ｓ１５に基づいて加算結果（Ａ＋Ｂ＋Ｃ＋Ｄ）を時点ｔ１０のタイミングでラッチし、これをシフタ１１に送出すると共に、フィードバックして第３の加算器９Ｃに送出する。
【００６５】
このとき第３の加算器９Ｃは、第２の処理部６Ｂから次に与えられた第２の処理データＤ６としての加算結果（Ｅ＋Ｆ＋Ｇ＋Ｈ）とラッチ部８Ｃから与えられた加算結果（Ａ＋Ｂ＋Ｃ＋Ｄ）とを加算し、得られた加算結果（Ａ＋Ｂ＋Ｃ＋Ｄ＋Ｅ＋Ｆ＋Ｇ＋Ｈ）を加算データＤ７としてセレクタ７Ｃに送出する。
【００６６】
セレクタ７Ｃは、第３の加算器９Ｃから与えられた加算データＤ７と第２の処理部６Ｂから与えられた加算結果（Ｅ＋Ｆ＋Ｇ＋Ｈ）とのうち、制御部１０から供給される制御信号Ｓ１４に基づいて加算データＤ７を選択し、これをラッチ部８Ｃに送出する。
【００６７】
ラッチ部８Ｃは、セレクタ７Ｃから与えられた加算データＤ７を取り込むと共に、制御部１０から供給される制御信号Ｓ１５に基づいて加算データＤ７を時点ｔ１１のタイミングでラッチし、これを第３の処理データＤ８としてシフタ１１に送出すると共に、当該ラッチ部８Ｃを初期化して次に与えられたデータＩをラッチ部８Ｃに取り込む。
【００６８】
このようにしてこの第３の処理部６Ｃでは、制御部１０の制御に基づいて上述の処理を繰り返すことにより最大10ビットでなる第２の処理データＤ６（Ａ＋Ｂ＋Ｃ＋Ｄ、Ｅ＋Ｆ＋Ｇ＋Ｈ、……）を互いに重複しないように隣合い同士で順次加算し、この加算結果（Ａ＋Ｂ＋Ｃ＋Ｄ＋Ｅ＋Ｆ＋Ｇ＋Ｈ、……）を最大11ビットの第３の処理データＤ８としてシフタ１１に送出するようになされている。
【００６９】
シフタ１１は、第３の処理部６Ｃから供給される第３の処理データＤ８に基づく画像の水平方向の画像サイズを制御部１０から供給される制御信号Ｓ１６に基づいて所望する縮小率（この場合1/8 ）で縮小するために、第３の処理データＤ８としての加算結果（Ａ＋Ｂ＋Ｃ＋Ｄ＋Ｅ＋Ｆ＋Ｇ＋Ｈ）の下位３桁を切り捨てる（ビットシフトする）ことにより、原画像データＤ２に基づく画像の水平方向の画像サイズを1/8 縮小し、得た８ビットの水平縮小画像データＤ９を垂直縮小フィルタ５Ｂに送出する。
【００７０】
（２−３）垂直縮小フィルタ５Ｂの構成
垂直縮小フィルタ５Ｂは、図６に示すように、水平縮小フィルタ５Ａから１水平ライン毎に８ビットの画素データ単位で供給される水平縮小画像データＤ９を第１の切換スイッチ２１Ａに入力すると共に、加算器２３を介してラッチ部２４に入力する。
【００７１】
第１の切換スイッチ２１Ａは、水平縮小画像データＤ９に対する画像の垂直方向の縮小率（1/1 、1/2 、1/4 、1/8 等）に応じて、制御部２０から供給される制御信号Ｓ２０に基づいて、当該第１の切換スイッチ２１Ａを「ＯＮ」状態又は「ＯＦＦ」状態に切換える。
【００７２】
因みに第１の切換スイッチ２１Ａは、縮小率が1/1 の場合にのみ、制御部２０から供給される制御信号Ｓ２０に基づいて、「ＯＮ」状態を選択することにより水平縮小画像データＤ９をシフタ２２に送出する。
【００７３】
この後シフタ２２は、与えられる水平縮小画像データＤ９を制御部２０から供給される制御信号Ｓ２９に基づいてそのまま縮小画像データＤ１３として外部に出力するようになされている。
【００７４】
ラッチ部２４は、図７に示すように、制御部２０から供給される水平同期信号Ｈの立ち上がりタイミング（時点Ｔ１、Ｔ２、Ｔ３……）で水平縮小フィルタ５Ａから与えられる水平縮小画像データＤ９の１水平ライン（ａ、ｂ、……）毎の各画素データを制御部２０から供給される制御信号Ｓ２１に基づいて順次ラッチし、これをラッチデータＤ１０として順次第２の切換スイッチ２１Ｂに送出すると共に、入力セレクタ２５に送出する。
【００７５】
第２の切換スイッチ２１Ｂは、縮小率に応じて制御部２０から供給される制御信号Ｓ２２に基づいて「ＯＮ」状態又は「ＯＦＦ」状態を選択するようになされており、縮小率1/2 、1/4 、1/8 （すなわち1/ 2n ）の場合に「ＯＮ」状態を選択し、ラッチ部２４から与えられるラッチデータＤ１０をシフタ２２に送出する。
【００７６】
一方第２の切換スイッチ２１Ｂは、縮小率1/3 、1/5 、1/6 、1/7 、1/9 ……（すなわち２の累乗分の１以外）の場合には「ＯＦＦ」状態を選択する。
【００７７】
入力セレクタ２５は、ラッチ部２４から順次与えられたラッチデータＤ１０の送出先として第１及び第２のＲＡＭ（Randam Access Memor ）２６Ａ、２６Ｂのうちのいずれか一方を制御部２０から供給される制御信号Ｓ２３に基づいて選択し、水平縮小データＤ９の初めの４ライン分（ラインａ〜ｄ）のラッチデータＤ１０を第１のＲＡＭ２６Ａに送出し、次の４ライン分（ラインｅ〜ｈ）のラッチデータＤ１０を第２のＲＡＭ２６Ｂに送出する。
【００７８】
第１及び第２のＲＡＭ２６Ａ、２６Ｂは、それぞれ図８に示すように、１水平ライン分の各画素データにそれぞれ対応したアドレス（０〜 719）に垂直方向の縮小率（1/2 、1/4 、1/8 等）に応じた複数水平ライン分の各画素データの加算値をそれぞれ格納できるように11ビット分のデータ容量を有しており、これにより最大８水平ラインを１水平ラインに縮小するときの８水平ライン分の各画素データの加算値を格納し得るようになされている。
【００７９】
そして第１及び第２のＲＡＭ２６Ａ、２６Ｂは、供給されるラッチデータＤ１０を制御部２０から供給されるアドレス制御信号Ｓ２４及び書込及び読出信号Ｓ２５に基づいて対応するアドレスに書き込む。
【００８０】
また第１及び第２ののＲＡＭ２６Ａ、２６Ｂは、制御部２０からアドレス制御信号Ｓ２４及び書込及び読出信号Ｓ２５が与えられると、これに基づいて対応するアドレスからラッチデータＤ１０を読出し、これを記録データＤ１１として出力セレクタ２７に送出する。
【００８１】
出力セレクタ２７は、制御部２０から供給される制御信号Ｓ２６に基づいて、第１又は第２のＲＡＭ２６Ａ、２６Ｂから与えられた記録データＤ１１を第３の切換スイッチ２１Ｃに送出すると共に、セレクタ２８にフィードバックする。
【００８２】
第３の切換スイッチ２１Ｃは、縮小率に応じて制御部２０から供給される制御信号Ｓ２７に基づき「ＯＮ」状態又は「ＯＦＦ」状態を選択するようになされており、縮小率1/2 、1/4 、1/8 （すなわち1/ 2n ）の場合に「ＯＦＦ」状態を選択する。
【００８３】
一方第３の切換スイッチ２１Ｃは、縮小率1/3 、1/5 、1/6 、1/7 、1/9 ……（すなわち1/ 2n 以外）の場合には「ＯＮ」状態を選択し、出力セレクタ２７から与えられる記録データＤ１１をシフタ２２に送出する。
【００８４】
セレクタ２８は、制御部２０から縮小率に応じて供給される制御信号Ｓ２８に基づいて、出力セレクタ２７から与えられる記録データＤ１１と、これに対応させて図示しない無信号源から与えられる８ビットの論理「０」レベルデータ（以下、これを無信号と呼ぶ）とのうちのいずれかを選択し、これを加算器２３に出力する。
【００８５】
すなわちセレクタ２８は、例えば縮小率1/2 の場合、垂直縮小フィルタ５Ｂに与えられる水平縮小データＤ９が奇数ライン（水平ラインａ、ｃ、ｅ、……）のときにのみ、また例えば縮小率1/4 の場合、垂直縮小フィルタ５Ｂに与えられる水平縮小データＤ９が４の倍数＋１ライン（水平ラインａ、ｅ、……）のときにのみ、さらに例えば縮小率1/8 の場合、垂直縮小フィルタ５Ｂに与えられる水平縮小データＤ９が８の倍数＋１ライン（水平ラインａ、ｉ、……）のときにのみ、それぞれ無信号を選択してこれを加算器２３に送出する。
【００８６】
加算器２３は、縮小率に応じてセレクタ２８から供給される記録データＤ１１又は無信号と、水平縮小フィルタ５Ａから与えられる水平縮小画像データＤ９の１水平ライン分の各画素データとをそれぞれ垂直方向に対応する同士で順次加算することにより加算データＤ１２を生成し、これをラッチ部２４に送出する。
【００８７】
これにより加算器２３は、例えば縮小率1/2 の場合、水平縮小画像データＤ９の１水平ラインａに基づく記録データＤ１１と水平縮小画像データＤ９の次の１水平ラインｂ分の各画素データとをそれぞれ垂直方向に対応する各画素データ単位で順次加算し、以下同様にして１水平ラインｃとｄ、ｅとｆ、……についても垂直方向に対応する各画素データ単位で順次加算する。
【００８８】
ラッチ部２４は、水平同期信号Ｈの時点Ｔ２、Ｔ４、……のタイミングで加算器２３から与えられる加算データＤ１２を制御部２０から供給される制御信号Ｓ２１に基づいて順次ラッチし、これをラッチデータＤ１０として順次第２の切換スイッチ２１Ｂに送出すると共に、入力セレクタ２５に送出する。
【００８９】
このようにして垂直縮小フィルタ５Ｂでは、上述のような動作を順次繰り返すことによって水平縮小画像データＤ９に対応する画像の垂直方向の縮小率が1/2 、1/4 、1/8 の場合、それぞれラッチ部２４から出力されるラッチデータＤ１０を第２の切換スイッチ２１Ｂを介してシフタ２２に送出する。
【００９０】
シフタ２２は、制御部２０から縮小率に応じて供給される制御信号Ｓ２９に基づいて、第２の切換スイッチ２１Ｂを介して与えられるラッチデータＤ１０に対して、このラッチデータＤ１０のビット数を８ビットにするために下位数桁を切り捨てて（ビットシフトして）縮小画像データＤ１３を生成し、これを出力する。
【００９１】
一方シフタ２２は、例えば縮小率1/3 の場合に制御部２０から供給される制御信号Ｓ２９に基づいて、第３の切換スイッチ２１Ｃを介して与えられる最大９ビットの記録データＤ１１のビット数を８ビットにするために下位１桁を切り捨てて（ビットシフトして）縮小率1/2 のデータを生成し、当該データのうち縮小率1/3 にするために不要なデータ（水平ラインｃ＋ｄ、ｉ＋ｊ、……の各画素データをそれぞれ上述と同様に各画素データ毎に加算した後にビットシフトして得られたデータ）を破棄することにより縮小率1/3 の縮小画像データＤ１３を生成してこれを出力する。
【００９２】
またシフタ２２は、例えば縮小率1/5 〜1/7 の場合、第３の切換スイッチ２１Ｃを介して与えられる最大10ビットの記録データＤ１１のビット数を８ビットにするように下位２桁を切り捨てて（ビットシフトして）縮小率1/4 のデータを生成し、当該データのうち縮小率1/5 〜1/7 にするために不要なデータを破棄することにより縮小率1/5 〜1/7 の縮小画像データＤ１３を生成してこれを出力する。
【００９３】
さらにシフタ２２は、例えば縮小率1/9 〜の場合、第２のＲＡＭ２６Ｂから第３の切換スイッチ２１Ｃを介して供給された最大11ビットの記録データＤ１１のビット数を８ビットにするように下位３桁を切り捨てて（ビットシフトして）縮小率1/8 のデータを生成し、当該データのうち縮小率1/9 〜にするために不要なデータを破棄することにより縮小率1/9 〜の縮小画像データＤ１３を生成してこれを出力する。
【００９４】
（３）本実施の形態による動作及び効果
以上の構成において、このビデオカメラ１では、画像縮小回路５の水平縮小フィルタ５Ａにおいて、制御部１０の制御のもとに、カメラ信号処理回路４から与えられる原画像データＤ２に基づく画像の水平方向の画像サイズを第１の処理部６Ａにおいて、８ビットでなる各画素データ単位で与えられる原画像データＤ２の偶数番目のデータＢ、Ｄ、Ｆ、……と、その直前の隣接する奇数番目のデータＡ、Ｃ、Ｅ、……とを隣合う各画素データを重複しないように加算し、この加算データＤ３（Ａ＋Ｂ、Ｃ＋Ｄ、……）を最大９ビットの第１の処理データＤ４（すなわち縮小率1/2 に対応するデータ）として第２の処理部６Ｂに送出する。
【００９５】
また第２の処理部６Ｂでは、第１の処理部６Ａから供給される第１の処理データＤ４（Ａ＋Ｂ、Ｃ＋Ｄ、……）を制御部１０の制御に基づいて互いに重複しないように隣合い同士で加算し、この加算結果（Ａ＋Ｂ＋Ｃ＋Ｄ、Ｅ＋Ｆ＋Ｇ＋Ｈ……）を最大10ビットの第２の処理データＤ６（すなわち縮小率1/4 に対応するデータ）として第３の処理部６Ｃに送出する。
【００９６】
さらに第２の処理データＤ６（Ａ＋Ｂ＋Ｃ＋Ｄ、Ｅ＋Ｆ＋Ｇ＋Ｈ……）を第３の処理部６Ｃにおいて、制御部１０の制御に基づいて互いに重複しないように隣合い同士で加算し、この加算結果（Ａ＋Ｂ＋Ｃ＋Ｄ＋Ｅ＋Ｆ＋Ｇ＋Ｈ、……）を最大11ビットの第３の処理データＤ８（すなわち縮小率1/8 に対応するデータ）としてシフタ１１に送出する。
【００９７】
従ってシフタ１１は、縮小率に応じて第３の処理部６Ｃから供給される第３の処理データＤ８（Ａ＋Ｂ＋Ｃ＋Ｄ＋Ｅ＋Ｆ＋Ｇ＋Ｈ、……）をビットシフトすることにより、原画像データＤ２に基づく画像のサイズを水平方向に所望する縮小率（この場合1/8 ）で縮小した８ビットでなる水平縮小画像データＤ９を形成し、これを垂直縮小フィルタ５Ｂに送出する。
【００９８】
垂直縮小フィルタ５Ｂでは、制御部２０の制御のもとに、水平縮小フィルタ５Ａから与えられる８ビットでなる水平縮小画像データＤ９に基づく画像の垂直方向のサイズを縮小する縮小率に応じて１水平ライン毎に各画素データ単位で与えられる水平縮小画像データＤ９をフィードバックさせて、垂直方向に隣接する各画素データ同士を順次加算させる加算処理を施し、得られた加算データＤ１２をラッチ部２４にラッチし、これをラッチデータＤ１０として入力セレクタ２５を介して対応する第１又は第２のＲＡＭ２６Ａ、２６Ｂに記録する一方、これを出力セレクタ２７を用いて読み出し、得られる最大11ビットでなる記録データＤ１１に対しシフタ２２において、８ビットにビットシフトして得られる縮小画像データＤ１３を外部に出力する。
【００９９】
かくするにつきこのビデオカメラ１では、水平縮小フィルタ５Ａにおいて原画像データＤ２に基づく画像の水平方向の画像サイズをジャギに起因するちらつきを効果的に抑圧しながら所望する画像サイズに縮小することができ、かくして得られた水平縮小画像データＤ９に基づく画像の垂直方向のサイズを垂直縮小フィルタ５Ｂにおいてジャギに起因するちらつきを効果的に抑圧しながら所望する画像サイズ（この場合原画像データＤ２に基づく画像サイズの1/8 のサイズ）に縮小することができる。
【０１００】
以上の構成によれば、このビデオカメラ１では、画像縮小回路５の水平縮小フィルタ５Ａにおいて、制御部１０の制御のもとに、原画像データＤ２に基づく画像の水平方向の画像サイズを所望する画像サイズに縮小する縮小率に応じて第１〜第３の処理部を用いて原画像データＤ２に対し、所定の第１〜第３の演算処理を施し、得られる第３の処理データＤ８に対しシフタ１１においてビットシフトするようにしたことにより、原画像データＤ２に基づく画像の水平方向の画像サイズをジャギに起因するちらつきを効果的に抑圧しながら所望する画像サイズ（この場合原画像データＤ２に基づく画像サイズの1/8 のサイズ）に縮小することができる。
【０１０１】
また垂直縮小フィルタ５Ｂにおいて、制御部２０の制御のもとに、水平縮小画像データＤ９に基づく画像の垂直方向の画像サイズを所望する画像サイズに縮小する縮小率に応じて水平縮小画像データＤ９に対して所定の演算処理を施し、これを対応する第１又は第２のＲＡＭ２６Ａ、２６Ｂに記録する一方、出力セレクタ２７を用いて読み出し、得られる記録データＤ１１に対しシフタ２２においてビットシフトするようにしたことにより、水平縮小画像データＤ９に基づく画像の垂直方向の画像サイズをジャギに起因するちらつきを効果的に抑圧しながら所望する画像サイズに縮小することができ、かくして画質を一定状態に維持しながら構成を格段的に簡易化する画像縮小装置及びその方法を実現できる。
【０１０２】
（４）他の実施の形態
なお上述の実施の形態においては、本発明をＮＴＳＣ方式の原画像データＤ２に基づく画像の第１の画像サイズを第２の画像サイズに縮小するビデオカメラ１に適用するようにした場合について述べたが、本発明はこれに限らず、例えばＰＡＬ（Phase Alternation by Line ）方式の原画像データをＮＴＳＣ方式の画像データに変換するように縮小する画像縮小装置等のように、原画像データに対して画像サイズを水平方向及び又は垂直方向に縮小するものであれば、この他種々の画像縮小装置に広く適用することができる。
【０１０３】
また上述の実施の形態においては、画像縮小回路５をカメラ信号処理回路４の出力段に設けるようにした場合について述べたが、本発明はこれに限らず、画像縮小回路５をアナログ／ディジタル変換器３及びカメラ信号処理回路４間に設けるようにしても良い。
【０１０４】
さらに上述の実施の形態においては、水平縮小フィルタ５Ａにおける原画像データＤ２に基づく画像の水平方向の縮小率を1/8 とした場合について述べたが、本発明はこれに限らず、要は、原画像データＤ２に基づく画像の水平方向の縮小率に応じて、第１〜第３の処理部６Ａ〜６Ｃと同様の処理部を設けるようにすれば良い。
【０１０５】
さらに上述の実施の形態においては、水平縮小フィルタ５Ａにおける原画像データＤ２に基づく画像の水平方向の縮小率を1/8 とした場合について述べたが、本発明はこれに限らず、例えば図９に示すように、当該縮小率を1/3 とした場合、第１の処理データＤ４（すなわち縮小率1/2 のデータ）を用いて、縮小率1/3 に対応しないデータ（Ｃ＋Ｄ、Ｉ＋Ｊ、等）を破棄するようにして対応するデータ（Ａ＋Ｂ、Ｅ＋Ｆ、等）を得るようにし、この他の縮小率（1/5 、1/6 、1/7 等）の場合においても第２の処理データＤ６（すなわち縮小率1/4 のデータ）を用いて同様に対応する縮小率（1/5 、1/6 、1/7 等）のデータを得るようにすれば良い。因みにこの他の縮小率（1/16等）については、第１〜第３の処理部６Ａ〜６Ｃと同様の構成の処理部を必要に応じて増設することにより対応することができる。
【０１０６】
さらに上述の実施の形態においては、垂直縮小フィルタ５Ｂによって縮小率1/9 〜の縮小を行う場合、縮小率1/8 のデータを生成した後、当該データのうち所望の縮小率に対応しないデータを破棄するようにした場合について述べたが、本発明はこれに限らず、第１及び第２のＲＡＭ２６Ａ及び２６Ｂに続けて第３のＲＡＭ、第４のＲＡＭ、……によって縮小率1/16〜の画質劣化の少ない縮小画像を生成するようにしても良い。
【０１０７】
【発明の効果】
上述のように本発明によれば、入力画像データに基づく画像サイズでなる第１の画像サイズを１／２ ｎ に縮小することにより第２の画像サイズに変換する画像サイズ変換装置において、入力画像データを形成する複数の画素データにおける水平方向の水平画素データに対し互いに隣接する２つの当該水平画素データ同志をｎ個の加算手段を用いてそれぞれ加算し、その複数の加算結果を加算対象がなくなるまで繰り返し加算することにより得られる最終加算結果を１画素の水平縮小画素データとして出力する水平縮小画像データ処理手段と、水平縮小画素データに対して下位のｎビットを切り捨てることにより、水平画素データと同じ有効ビット数となるようにビットシフトを行うビットシフト手段とを設けるようにしたことにより、隣合う画素データ間の輝度等に極度の差が生じないようにしてジャギに起因するちらつきを効果的に抑圧しながら所望する画像サイズに縮小することができるため、画質が劣化するのを未然に防止することができ、かくして画質を一定状態に維持しながら構成を格段的に簡易化する画像サイズ変換装置を実現することができる。
【０１０８】
また本発明によれば、入力画像データに基づく画像サイズでなる第１の画像サイズを１／２ ｎ に縮小することにより第２の画像サイズに変換する画像サイズ変換方法において、入力画像データを形成する複数の画素データにおける水平方向の水平画素データに対し互いに隣接する２つの当該水平画素データ同志をｎ個の加算手段を用いてそれぞれ加算し、その複数の加算結果を加算対象がなくなるまで繰り返し加算することにより得られる最終加算結果を１画素の水平縮小画素データとして出力する水平縮小画像データ処理ステップと、水平縮小画素データに対して下位のｎビットを切り捨てることにより、水平画素データと同じ有効ビット数となるようにビットシフトを行うビットシフトステップとを設けるようにしたことにより、隣合う画素データ間の輝度等に極度の差が生じないようにしてジャギに起因するちらつきを効果的に抑圧しながら所望する画像サイズに縮小することができるため、画質が劣化するのを未然に防止することができ、かくして画質を一定状態に維持しながら構成を格段的に簡易化する画像サイズ変換方法を実現することができる。
【図面の簡単な説明】
【図１】本実施の形態によるビデオカメラの構成を示すブロック図である。
【図２】画像構成の説明に供する概略図である。
【図３】画像縮小回路の構成を示すブロック図である。
【図４】水平縮小フィルタの構成を示すブロック図である。
【図５】水平縮小フィルタにおける各データのタイミングチャートである。
【図６】垂直縮小フィルタの構成を示すブロック図である。
【図７】ＲＡＭの構成を示す概略図である。
【図８】垂直縮小フィルタにおける各データのタイミングチャートである。
【図９】他の実施の形態による水平縮小フィルタのシフタによる縮小処理の様子を示す概略図である。
【符号の説明】
１……ビデオカメラ、２……ＣＣＤ、３……アナログ／ディジタル変換器、４……カメラ信号処理回路、５……画像縮小回路、５Ａ……水平縮小フィルタ、５Ｂ……垂直縮小フィルタ、６Ａ〜６Ｃ……第１〜第３の処理部、７Ａ〜７Ｃ、２８……セレクタ、８Ａ〜８Ｃ、２４……ラッチ部、９Ａ〜９Ｃ、２３……加算器、１０、２０……制御部、１１、２２……シフタ、２１Ａ〜２１Ｃ……第１〜第３の切換スイッチ、２５……入力セレクタ、２６Ａ、２６Ｂ……第１、第２のＲＡＭ、２７……出力セレクタ。
【発明の属する技術分野】
本発明は画像サイズ変換装置及び画像サイズ変換方法に関し、例えばビデオカメラに適用して好適なものである。
【０００２】
【従来の技術】
従来、ビデオカメラにおいては、被写体から到来する撮像光をＣＣＤ（CCD:Charge Coupled Device 、固体撮像素子）によって受光することによりこのＣＣＤから得られた被写体の像を含む視野映像に応じたアナログ波形の撮像出力信号をアナログ／ディジタル変換器を介してディジタル化した後、カメラ信号処理回路において所定のディジタル信号処理を施すことにより画像データを生成し、これを外部に出力するようになされている。
【０００３】
ところでこの種のビデオカメラとして、生成した画像データに基づく画像のサイズを印刷等のために縮小するようになされたものがある。
【０００４】
かかる構成のビデオカメラにおいては、入力される縮小すべき画像データ（以下、これを原画像データと呼ぶ）を形成する水平方向及び垂直方向の画素データに対してそれぞれ所定の間引き処理を施すようにして、当該原画像データに基づく画像の画像サイズを所望する画像サイズに縮小する。
【０００５】
【発明が解決しようとする課題】
ところが、このようにして画像サイズを縮小する場合では、原画像データを形成する水平方向及び垂直方向の画素データのうちの使用しない画素データを単純に間引くようにして原画像を所望する画像サイズに縮小していた。
【０００６】
これにより縮小した画像を形成する画素データの高周波成分が増加して当該画素データの隣接画素データ間の輝度等に極度の差が生じるおそれがあり、このため例えば原画像において直線を示していたものが縮小後にギザギザに角の立つ線を示すようなジャギを発生すると共にこれに起因するちらつきを発生し、視感上画像を見づらくする問題があった。またこれは縮小後の画質を劣化させる問題でもあった。
【０００７】
かかる問題を解決する手段として、例えば上述のように間引いた画素データの隣接する画素データに対し、例えば必要に応じた複数の加算器及び切換え入力端等の各種フィルタでなる演算器を必要に応じて複数設け、これらを用いて所定係数に基づくビットシフト演算を実行するようにして補間処理を施すことにより、当該隣接する画素データ間の輝度等に極度の差が生じないようにしてジャギに起因するちらつきを効果的に抑圧し、画質が劣化するのを未然に防止する画像サイズ変換装置が提案されていた。
【０００８】
しかしながらこのような画像サイズ変換装置において、縮小する画像サイズを任意に選定できるようにした場合、原画像データに対して補間処理を施す各種フィルタを所望する画像サイズに対応させて設ける必要があるため、原画像をより小さく縮小するのに伴いこの画像サイズ変換装置の回路構成が煩雑になる問題があった。
【０００９】
本発明は以上の点を考慮してなされたもので、画質を一定状態に維持しながら構成を格段的に簡易化する画像サイズ変換装置及び画像サイズ変換方法を提案するものである。
【００１０】
【課題を解決するための手段】
かかる課題を解決するため本発明においては、入力画像データに基づく画像サイズでなる第１の画像サイズを１／２ ｎ に縮小することにより第２の画像サイズに変換する画像サイズ変換装置において、入力画像データを形成する複数の画素データにおける水平方向の水平画素データに対し互いに隣接する２つの当該水平画素データ同志をｎ個の加算手段を用いてそれぞれ加算し、その複数の加算結果を加算対象がなくなるまで繰り返し加算することにより得られる最終加算結果を１画素の水平縮小画素データとして出力する水平縮小画像データ処理手段と、水平縮小画素データに対して下位のｎビットを切り捨てることにより、水平画素データと同じ有効ビット数となるようにビットシフトを行うビットシフト手段とを設けるようにした。
【００１１】
この結果、この画像サイズ変換装置では、隣合う画素データ間の輝度等に極度の差が生じないようにしてジャギに起因するちらつきを効果的に抑圧し、画質が劣化するのを未然に防止することができる。
【００１２】
また本発明においては、入力画像データに基づく画像サイズでなる第１の画像サイズを１／２ ｎ に縮小することにより第２の画像サイズに変換する画像サイズ変換方法において、入力画像データを形成する複数の画素データにおける水平方向の水平画素データに対し互いに隣接する２つの当該水平画素データ同志をｎ個の加算手段を用いてそれぞれ加算し、その複数の加算結果を加算対象がなくなるまで繰り返し加算することにより得られる最終加算結果を１画素の水平縮小画素データとして出力する水平縮小画像データ処理ステップと、水平縮小画素データに対して下位のｎビットを切り捨てることにより、水平画素データと同じ有効ビット数となるようにビットシフトを行うビットシフトステップとを設けるようにした。
【００１３】
この結果、この画像サイズ変換方法では、隣合う画素データ間の輝度等に極度の差が生じないようにしてジャギに起因するちらつきを効果的に抑圧し、画質が劣化するのを未然に防止することができる。
【００１４】
【発明の実施の形態】
以下図面について、本発明の一実施の形態を詳述する。
【００１５】
（１）本実施の形態によるビデオカメラの構成
図１において１は、全体として本発明を適用したビデオカメラを示し、図示しない被写体から到来する撮像光Ｌ１をＣＣＤ２によって受光する。
【００１６】
ＣＣＤ２は、例えば図２に示すように、１画素当たり８ビットでなる画素が水平方向に 720画素及び垂直方向に 525本の走査線でなるＮＴＳＣ（National Television System Committee）方式の第１の画像サイズの受光面を有し、当該受光面を介して受光した撮像光Ｌ１に基づいて被写体の像を含む視野映像に応じたアナログ波形でなる撮像出力信号Ｓ１を生成し、これをアナログ／ディジタル変換器３を介してディジタルの撮像出力データＤ１に変換した後、カメラ信号処理回路４に送出する。
【００１７】
カメラ信号処理回路４は、アナログ／ディジタル変換器３を介して与えられた撮像出力データＤ１に対してγ補正、白色と黒色とのレベルバランスの補正、明るさの不均一の補正及び画素欠陥の補正等の所定のディジタル信号処理を施し、得られた原画像データＤ２を画像縮小回路５に送出する。
【００１８】
画像縮小回路５は、カメラ信号処理回路４から与えられた原画像データＤ２に対して画素単位でビットシフト演算処理を用いた水平方向及び垂直方向にそれぞれ所望する画像サイズの縮小処理を施し、これにより当該原画像データＤ２に基づく画像が有する第１の画像サイズを所望する画像サイズでなる第２の画像サイズに縮小してなる縮小画像データＤ１３を生成し、これを外部に出力する。
【００１９】
（２）画像縮小回路５の構成
（２−１）全体構成
ここで実際上画像縮小回路５は、図３に示すように構成され、カメラ信号処理回路４（図１）から与えられた原画像データＤ２を形成する複数の画素データに対し水平縮小フィルタ５Ａにおいて、当該原画像データＤ２に基づく画像の水平方向の画像サイズを所望する画像サイズに縮小する水平縮小処理を施し、得られた水平縮小画像データＤ９を垂直縮小フィルタ５Ｂに送出する。
【００２０】
垂直縮小フィルタ５Ｂは、水平縮小フィルタ５Ａから与えられた水平縮小画像データＤ９を形成する複数の画素データに対して、当該水平縮小画像データＤ９に基づく画像の垂直方向の画像サイズを所望する画像サイズに縮小する垂直縮小処理を施し、得られた縮小画像データＤ１３を外部に出力する。
【００２１】
（２−２）水平縮小フィルタ５Ａの構成
この場合水平縮小フィルタ５Ａは、図４に示すように、カメラ信号処理回路４から与えられる１画素当たり８ビットでなる図５に示すような原画像データＤ２（Ａ、Ｂ、Ｃ、……）を制御部１０から第１の処理部６Ａのラッチ部８Ａに供給されるクロック信号ＣＬＫの立ち上がる時点ｔ１、ｔ２、……のタイミングでセレクタ７Ａ及び第１の加算器９Ａに順次入力する。
【００２２】
第１の加算器９Ａには、時点ｔ１のタイミングで原画像データＤ２としてデータＡが存在しているだけであるため、第１の加算器９ＡはデータＡをそのままセレクタ７Ａに送出する。
【００２３】
セレクタ７Ａは、制御部１０から供給される制御信号Ｓ１０に基づいて、入力されたデータＡ及び第１の加算器９Ａから供給されたデータＡのうちの一方（この場合データＡは、同一のものである）を選択し、これをラッチ部８Ａに送出する。
【００２４】
ラッチ部８Ａは、セレクタ７Ａから与えられるデータＡを取り込み、制御部１０から供給される制御信号Ｓ１１に基づいて、データＡを時点ｔ２のタイミングでラッチし、これを第２の処理部６Ｂに送出すると共に、第１の加算器９Ａにフィードバックする。
【００２５】
このとき第１の加算器９Ａは、カメラ信号処理回路４から次に入力されたデータＢとラッチ部８ＡからフィードバックされたデータＡとを加算し、得られた加算結果（Ａ＋Ｂ）を加算データＤ３としてセレクタ７Ａに送出する。
【００２６】
セレクタ７Ａは、第１の加算器９Ａから与えられる加算データＤ３とカメラ信号処理回路４から次に入力されたデータＢとのうち、制御部１０から供給される制御信号Ｓ１０に基づいて加算データＤ３を選択し、これをラッチ部８Ａに送出する。
【００２７】
ラッチ部８Ａは、セレクタ７Ａから与えられる加算データＤ３を制御信号Ｓ１１に基づいて時点ｔ３のタイミングでラッチし、これを第１の処理データＤ４として第２の処理部６Ｂに送出すると共に、第１の処理データＤ４を第１の加算器９Ａにフィードバックする。
【００２８】
このとき第１の加算器９Ａは、カメラ信号処理回路４から次に入力されたデータＣとラッチ部８Ａからフィードバックされた加算結果（Ａ＋Ｂ）とを加算し、得られた加算結果（Ａ＋Ｂ＋Ｃ）を加算データＤ３としてセレクタ７Ａに送出する。
【００２９】
セレクタ７Ａは、第１の加算器９Ａから与えられた加算データＤ３とカメラ信号処理回路４から次に入力されたデータＣとのうち、制御信号Ｓ１０に基づいてデータＣを選択し、これをラッチ部８Ａに送出する。
【００３０】
ラッチ部８Ａは、セレクタ７Ａから与えられるデータＣを取り込むと共に、制御信号Ｓ１１に基づいてデータＣを時点ｔ４のタイミングでラッチし、これを第２の処理部６Ｂに送出すると共に、第１の加算器９Ａにフィードバックする。
【００３１】
このようにして第１の処理部６Ａは、制御部１０の制御に基づいて上述の処理を繰り返すことにより、原画像データＤ２の偶数番目のデータＢ、Ｄ、Ｆ、……と、その直前に隣接する奇数番目のデータＡ、Ｃ、Ｅ、……とを偶数番目のデータＢ、Ｄ、Ｆ、……が与えられたタイミングで順次加算（すなわち隣合う各画素データを重複しないように加算）し、この加算データＤ３（Ａ＋Ｂ、Ｃ＋Ｄ、……）を最大９ビットの第１の処理データＤ４として第２の処理部６Ｂに送出するようになされている。
【００３２】
第２の処理部６Ｂは、クロック信号ＣＬＫが供給された時点ｔ２のタイミングで第１の処理部６Ａのラッチ部８Ａから供給されたデータＡをセレクタ７Ｂ及び第２の加算器９Ｂに入力する。
【００３３】
このとき第２の加算器９Ｂには、データＡが存在しているだけであるため、第２の加算器９ＢはデータＡをそのままセレクタ７Ｂに送出する。セレクタ７Ｂは、制御部１０から供給される制御信号Ｓ１２に基づいて第１の処理部６Ａから与えられたデータＡ及び第２の加算器９Ｂから供給されたデータＡのうちの一方を選択し、これをラッチ部８Ｂに送出する。
【００３４】
ラッチ部８Ｂは、セレクタ７Ｂから与えられるデータＡを制御部１０から供給される制御信号Ｓ１３に基づいて時点ｔ３のタイミングでラッチし、これを第３の処理部６Ｃに送出すると共に、第２の加算器９Ｂにフィードバックする。
【００３５】
このとき第２の加算器９Ｂは、第１の処理部６Ａから第１の処理データＤ４として次に与えられた加算結果（Ａ＋Ｂ）とラッチ部８ＢからフィードバックされたデータＡとを加算し、得られた加算結果（Ａ＋Ａ＋Ｂ）を加算データＤ５としてセレクタ７Ｂに送出する。
【００３６】
セレクタ７Ｂは、第２の加算器９Ｂから与えられた加算データＤ５と第１の処理部６Ａから与えられた加算結果（Ａ＋Ｂ）とのうち、制御信号Ｓ１２に基づいて加算結果（Ａ＋Ｂ）を選択し、これをラッチ部８Ｂに送出する。
【００３７】
ラッチ部８Ｂは、セレクタ７Ｂから与えられる加算結果（Ａ＋Ｂ）を制御信号Ｓ１３に基づいて時点ｔ４のタイミングでラッチし、これを第３の処理部６Ｃに送出すると共に、第２の加算器９Ｂにフィードバックする。
【００３８】
このとき第２の加算器９Ｂは、第１の処理部６Ａから次に与えられたデータＣとラッチ部８Ｂからフィードバックされた加算結果（Ａ＋Ｂ）とを加算し、得られた加算結果（Ａ＋Ｂ＋Ｃ）を加算データＤ５としてセレクタ７Ｂに送出する。
【００３９】
セレクタ７Ｂは、第２の加算器９Ｂから与えられた加算データＤ５と第１の処理部６Ａから供給されたデータＣとのうち、制御信号Ｓ１２に基づいていずれのデータも選択することなく、これらのデータを破棄する。
【００４０】
第２の加算器９Ｂは、第１の処理部６Ａから次に与えられた加算結果（Ｃ＋Ｄ）とラッチ部８Ｂからフィードバックされた加算結果（Ａ＋Ｂ）とを加算し、得られた加算結果（Ａ＋Ｂ＋Ｃ＋Ｄ）を加算データＤ５としてセレクタ７Ｂに送出する。
【００４１】
セレクタ７Ｂは、第２の加算器９Ｂから与えられた加算データＤ５と第１の処理部６Ａから供給された加算結果（Ｃ＋Ｄ）とのうち、制御信号Ｓ１２に基づいて加算データＤ５を選択し、これをラッチ部８Ｂに送出する。
【００４２】
ラッチ部８Ｂは、セレクタ７Ｂから与えられる加算データＤ５を制御信号Ｓ１３に基づいて時点ｔ６のタイミングでラッチし、これを第２の処理データＤ６として第３の処理部６Ｃに送出すると共に、第２の加算器９Ｂにフィードバックする。
【００４３】
このとき第２の加算器９Ｂは、第１の処理部６Ａから次に与えられたデータＥとラッチ部８Ｂからフィードバックされた第２の処理データＤ６としての加算結果（Ａ＋Ｂ＋Ｃ＋Ｄ）とを加算し、得られた加算結果（Ａ＋Ｂ＋Ｃ＋Ｄ＋Ｅ）を加算データＤ５としてセレクタ７Ｂに送出する。
【００４４】
セレクタ７Ｂは、第２の加算器９Ｂから与えられた加算データＤ５と第１の処理部６Ａから供給されたデータＥとのうち、制御信号Ｓ１２に基づいていずれのデータも選択することなく、これらのデータを破棄する。
【００４５】
この後ラッチ部８Ｂは、時点ｔ１０のタイミングで制御信号Ｓ１３に基づいて、加算結果（Ｅ＋Ｆ＋Ｇ＋Ｈ）をラッチし、これを第２の処理データＤ６として第３の処理部６Ｃに送出すると共に、当該ラッチ部８Ｂを初期化した後、次に与えられたデータＩを取り込む。
【００４６】
このようにして第２の処理部６Ｂでは、制御部１０の制御に基づいて上述の処理を繰り返すことにより最大９ビットでなる第１の処理データＤ４（Ａ＋Ｂ、Ｃ＋Ｄ、……）を互いに重複しないように隣合う同士で順次加算し、この加算結果（Ａ＋Ｂ＋Ｃ＋Ｄ、Ｅ＋Ｆ＋Ｇ＋Ｈ……）を最大10ビットの第２の処理データＤ６として第３の処理部６Ｃに送出するようになされている。
【００４７】
第３の処理部６Ｃは、ラッチ部８Ｃにクロック信号ＣＬＫが供給された時点ｔ３のタイミングで第２の処理部６Ｂから供給されるデータＡをセレクタ７Ｃ及び第３の加算器９Ｃに入力する。
【００４８】
このとき第３の加算器９Ｃには、データＡが存在しているだけであるため、第３の加算器９Ｃは、当該データＡをそのままセレクタ７Ｃに送出する。セレクタ７Ｃは、制御部１０から供給される制御信号Ｓ１４に基づいて第２の処理部６Ｂから与えられたデータＡ及び第３の加算器９Ｃから供給されたデータＡのうちの一方を選択し、これをラッチ部８Ｃに送出する。
【００４９】
ラッチ部８Ｃは、セレクタ７Ｃから与えられるデータＡを制御部１０から供給される制御信号Ｓ１５に基づいて時点ｔ４のタイミングでラッチし、これをシフタ１１に送出すると共に、フィードバックして第３の加算器９Ｃに送出する。
【００５０】
このとき第３の加算器９Ｃは、第２の処理部６Ｂから次に与えられた加算結果（Ａ＋Ｂ）とラッチ部８ＣからフィートバックされたデータＡとを加算し、得られた加算結果（Ａ＋Ａ＋Ｂ）を加算データＤ７としてセレクタ７Ｃに送出する。
【００５１】
セレクタ７Ｃは、第３の加算器９Ｃから与えられる加算データＤ７と第２の処理部６Ｂから与えられる加算結果（Ａ＋Ｂ）とのうち、制御信号Ｓ１４に基づいて加算結果（Ａ＋Ｂ）を選択し、これをラッチ部８Ｃに送出する。
【００５２】
ラッチ部８Ｃは、セレクタ７Ｃから与えられる加算結果（Ａ＋Ｂ）を制御信号Ｓ１５に基づいて時点ｔ５のタイミングでラッチし、これをシフタ１１に送出すると共に、フィードバックして第３の加算器９Ｃに送出する。
【００５３】
このとき第３の加算器９Ｃは、第２の処理部６Ｂから次に与えられる加算結果（Ａ＋Ｂ）とラッチ部８Ｃから与えられる加算結果（Ａ＋Ｂ）とを加算し、得られた加算結果（Ａ＋Ｂ＋Ａ＋Ｂ）を加算データＤ７としてセレクタ７Ｃに送出する。
【００５４】
セレクタ７Ｃは、第３の加算器９Ｃから与えられる加算データＤ７と第２の処理部６Ｂから与えられる加算結果（Ａ＋Ｂ）とのうち、制御部１０から供給される制御信号Ｓ１４に基づいて加算結果（Ａ＋Ｂ）を選択し、これをラッチ部８Ｃに送出する。
【００５５】
ラッチ部８Ｃは、制御部１０から供給される制御信号Ｓ１５に基づいてラッチしていた加算結果（Ａ＋Ｂ）を時点ｔ６のタイミングで再びラッチし、これをシフタ１１に送出すると共に、フィードバックして第３の加算器９Ｃに送出する。
【００５６】
このとき第３の加算器９Ｃは、第２の処理部６Ｂから次に与えられた第２の処理データＤ６としての加算結果（Ａ＋Ｂ＋Ｃ＋Ｄ）とラッチ部８Ｃから与えられる加算結果（Ａ＋Ｂ）とを加算し、得られた加算結果（Ａ＋Ｂ＋Ａ＋Ｂ＋Ｃ＋Ｄ）を加算データＤ７としてセレクタ７Ｃに送出する。
【００５７】
セレクタ７Ｃは、第３の加算器９Ｃから与えられる加算データＤ７と第２の処理部６Ｂから与えられる加算結果（Ａ＋Ｂ＋Ｃ＋Ｄ）とのうち、制御部１０から供給される制御信号Ｓ１４に基づいて加算結果（Ａ＋Ｂ＋Ｃ＋Ｄ）を選択し、これをラッチ部８Ｃに送出する。
【００５８】
ラッチ部８Ｃは、セレクタ７Ｃから与えられる加算結果（Ａ＋Ｂ＋Ｃ＋Ｄ）を取り込むと共に、制御部１０から供給された制御信号Ｓ１５に基づいて加算結果（Ａ＋Ｂ＋Ｃ＋Ｄ）を時点ｔ７のタイミングでラッチし、これをシフタ１１に送出すると共に、フィードバックして第３の加算器９Ｃに送出する。
【００５９】
このとき第３の加算器９Ｃは、第２の処理部６Ｂから次に与えられた加算結果（Ａ＋Ｂ＋Ｃ＋Ｄ）とラッチ部８Ｃから与えられた加算結果（Ａ＋Ｂ＋Ｃ＋Ｄ）とを加算し、得られた加算結果（Ａ＋Ｂ＋Ｃ＋Ｄ＋Ａ＋Ｂ＋Ｃ＋Ｄ）を加算データＤ７としてセレクタ７Ｃに送出する。
【００６０】
セレクタ７Ｃは、第３の加算器９Ｃから与えられた加算データＤ７と第２の処理部６Ｂから与えられた加算結果（Ａ＋Ｂ＋Ｃ＋Ｄ）とのうち、制御部１０から供給される制御信号Ｓ１４に基づいて加算結果（Ａ＋Ｂ＋Ｃ＋Ｄ）を選択し、これをラッチ部８Ｃに送出する。
【００６１】
ラッチ部８Ｃは、セレクタ７Ｃから与えられた加算結果（Ａ＋Ｂ＋Ｃ＋Ｄ）を取り込むと共に、制御部１０から供給される制御信号Ｓ１５に基づいて加算結果（Ａ＋Ｂ＋Ｃ＋Ｄ）を時点ｔ８のタイミングでラッチし、これをシフタ１１に送出すると共に、フィードバックして第３の加算器９Ｃに送出する。
【００６２】
このとき第３の加算器９Ｃは、第２の処理部６Ｂから次に与えられた加算結果（Ｅ＋Ｆ）とラッチ部８Ｃからフィードバックされた加算結果（Ａ＋Ｂ＋Ｃ＋Ｄ）とを加算し、得られた加算結果（Ａ＋Ｂ＋Ｃ＋Ｄ＋Ｅ＋Ｆ）を加算データＤ７としてセレクタ７Ｃに送出する。
【００６３】
セレクタ７Ｃは、第３の加算器９Ｃから与えられた加算データＤ７と第２の処理部６Ｂから与えられる加算結果（Ｅ＋Ｆ）とのうち、制御部１０から供給される制御信号Ｓ１４に基づいてどちらのデータも選択することなく、これらのデータを破棄する。
【００６４】
この後ラッチ部８Ｃは、セレクタ７Ｃから与えられる加算結果（Ａ＋Ｂ＋Ｃ＋Ｄ）を取り込むと共に、制御部１０から供給される制御信号Ｓ１５に基づいて加算結果（Ａ＋Ｂ＋Ｃ＋Ｄ）を時点ｔ１０のタイミングでラッチし、これをシフタ１１に送出すると共に、フィードバックして第３の加算器９Ｃに送出する。
【００６５】
このとき第３の加算器９Ｃは、第２の処理部６Ｂから次に与えられた第２の処理データＤ６としての加算結果（Ｅ＋Ｆ＋Ｇ＋Ｈ）とラッチ部８Ｃから与えられた加算結果（Ａ＋Ｂ＋Ｃ＋Ｄ）とを加算し、得られた加算結果（Ａ＋Ｂ＋Ｃ＋Ｄ＋Ｅ＋Ｆ＋Ｇ＋Ｈ）を加算データＤ７としてセレクタ７Ｃに送出する。
【００６６】
セレクタ７Ｃは、第３の加算器９Ｃから与えられた加算データＤ７と第２の処理部６Ｂから与えられた加算結果（Ｅ＋Ｆ＋Ｇ＋Ｈ）とのうち、制御部１０から供給される制御信号Ｓ１４に基づいて加算データＤ７を選択し、これをラッチ部８Ｃに送出する。
【００６７】
ラッチ部８Ｃは、セレクタ７Ｃから与えられた加算データＤ７を取り込むと共に、制御部１０から供給される制御信号Ｓ１５に基づいて加算データＤ７を時点ｔ１１のタイミングでラッチし、これを第３の処理データＤ８としてシフタ１１に送出すると共に、当該ラッチ部８Ｃを初期化して次に与えられたデータＩをラッチ部８Ｃに取り込む。
【００６８】
このようにしてこの第３の処理部６Ｃでは、制御部１０の制御に基づいて上述の処理を繰り返すことにより最大10ビットでなる第２の処理データＤ６（Ａ＋Ｂ＋Ｃ＋Ｄ、Ｅ＋Ｆ＋Ｇ＋Ｈ、……）を互いに重複しないように隣合い同士で順次加算し、この加算結果（Ａ＋Ｂ＋Ｃ＋Ｄ＋Ｅ＋Ｆ＋Ｇ＋Ｈ、……）を最大11ビットの第３の処理データＤ８としてシフタ１１に送出するようになされている。
【００６９】
シフタ１１は、第３の処理部６Ｃから供給される第３の処理データＤ８に基づく画像の水平方向の画像サイズを制御部１０から供給される制御信号Ｓ１６に基づいて所望する縮小率（この場合1/8 ）で縮小するために、第３の処理データＤ８としての加算結果（Ａ＋Ｂ＋Ｃ＋Ｄ＋Ｅ＋Ｆ＋Ｇ＋Ｈ）の下位３桁を切り捨てる（ビットシフトする）ことにより、原画像データＤ２に基づく画像の水平方向の画像サイズを1/8 縮小し、得た８ビットの水平縮小画像データＤ９を垂直縮小フィルタ５Ｂに送出する。
【００７０】
（２−３）垂直縮小フィルタ５Ｂの構成
垂直縮小フィルタ５Ｂは、図６に示すように、水平縮小フィルタ５Ａから１水平ライン毎に８ビットの画素データ単位で供給される水平縮小画像データＤ９を第１の切換スイッチ２１Ａに入力すると共に、加算器２３を介してラッチ部２４に入力する。
【００７１】
第１の切換スイッチ２１Ａは、水平縮小画像データＤ９に対する画像の垂直方向の縮小率（1/1 、1/2 、1/4 、1/8 等）に応じて、制御部２０から供給される制御信号Ｓ２０に基づいて、当該第１の切換スイッチ２１Ａを「ＯＮ」状態又は「ＯＦＦ」状態に切換える。
【００７２】
因みに第１の切換スイッチ２１Ａは、縮小率が1/1 の場合にのみ、制御部２０から供給される制御信号Ｓ２０に基づいて、「ＯＮ」状態を選択することにより水平縮小画像データＤ９をシフタ２２に送出する。
【００７３】
この後シフタ２２は、与えられる水平縮小画像データＤ９を制御部２０から供給される制御信号Ｓ２９に基づいてそのまま縮小画像データＤ１３として外部に出力するようになされている。
【００７４】
ラッチ部２４は、図７に示すように、制御部２０から供給される水平同期信号Ｈの立ち上がりタイミング（時点Ｔ１、Ｔ２、Ｔ３……）で水平縮小フィルタ５Ａから与えられる水平縮小画像データＤ９の１水平ライン（ａ、ｂ、……）毎の各画素データを制御部２０から供給される制御信号Ｓ２１に基づいて順次ラッチし、これをラッチデータＤ１０として順次第２の切換スイッチ２１Ｂに送出すると共に、入力セレクタ２５に送出する。
【００７５】
第２の切換スイッチ２１Ｂは、縮小率に応じて制御部２０から供給される制御信号Ｓ２２に基づいて「ＯＮ」状態又は「ＯＦＦ」状態を選択するようになされており、縮小率1/2 、1/4 、1/8 （すなわち1/ 2n ）の場合に「ＯＮ」状態を選択し、ラッチ部２４から与えられるラッチデータＤ１０をシフタ２２に送出する。
【００７６】
一方第２の切換スイッチ２１Ｂは、縮小率1/3 、1/5 、1/6 、1/7 、1/9 ……（すなわち２の累乗分の１以外）の場合には「ＯＦＦ」状態を選択する。
【００７７】
入力セレクタ２５は、ラッチ部２４から順次与えられたラッチデータＤ１０の送出先として第１及び第２のＲＡＭ（Randam Access Memor ）２６Ａ、２６Ｂのうちのいずれか一方を制御部２０から供給される制御信号Ｓ２３に基づいて選択し、水平縮小データＤ９の初めの４ライン分（ラインａ〜ｄ）のラッチデータＤ１０を第１のＲＡＭ２６Ａに送出し、次の４ライン分（ラインｅ〜ｈ）のラッチデータＤ１０を第２のＲＡＭ２６Ｂに送出する。
【００７８】
第１及び第２のＲＡＭ２６Ａ、２６Ｂは、それぞれ図８に示すように、１水平ライン分の各画素データにそれぞれ対応したアドレス（０〜 719）に垂直方向の縮小率（1/2 、1/4 、1/8 等）に応じた複数水平ライン分の各画素データの加算値をそれぞれ格納できるように11ビット分のデータ容量を有しており、これにより最大８水平ラインを１水平ラインに縮小するときの８水平ライン分の各画素データの加算値を格納し得るようになされている。
【００７９】
そして第１及び第２のＲＡＭ２６Ａ、２６Ｂは、供給されるラッチデータＤ１０を制御部２０から供給されるアドレス制御信号Ｓ２４及び書込及び読出信号Ｓ２５に基づいて対応するアドレスに書き込む。
【００８０】
また第１及び第２ののＲＡＭ２６Ａ、２６Ｂは、制御部２０からアドレス制御信号Ｓ２４及び書込及び読出信号Ｓ２５が与えられると、これに基づいて対応するアドレスからラッチデータＤ１０を読出し、これを記録データＤ１１として出力セレクタ２７に送出する。
【００８１】
出力セレクタ２７は、制御部２０から供給される制御信号Ｓ２６に基づいて、第１又は第２のＲＡＭ２６Ａ、２６Ｂから与えられた記録データＤ１１を第３の切換スイッチ２１Ｃに送出すると共に、セレクタ２８にフィードバックする。
【００８２】
第３の切換スイッチ２１Ｃは、縮小率に応じて制御部２０から供給される制御信号Ｓ２７に基づき「ＯＮ」状態又は「ＯＦＦ」状態を選択するようになされており、縮小率1/2 、1/4 、1/8 （すなわち1/ 2n ）の場合に「ＯＦＦ」状態を選択する。
【００８３】
一方第３の切換スイッチ２１Ｃは、縮小率1/3 、1/5 、1/6 、1/7 、1/9 ……（すなわち1/ 2n 以外）の場合には「ＯＮ」状態を選択し、出力セレクタ２７から与えられる記録データＤ１１をシフタ２２に送出する。
【００８４】
セレクタ２８は、制御部２０から縮小率に応じて供給される制御信号Ｓ２８に基づいて、出力セレクタ２７から与えられる記録データＤ１１と、これに対応させて図示しない無信号源から与えられる８ビットの論理「０」レベルデータ（以下、これを無信号と呼ぶ）とのうちのいずれかを選択し、これを加算器２３に出力する。
【００８５】
すなわちセレクタ２８は、例えば縮小率1/2 の場合、垂直縮小フィルタ５Ｂに与えられる水平縮小データＤ９が奇数ライン（水平ラインａ、ｃ、ｅ、……）のときにのみ、また例えば縮小率1/4 の場合、垂直縮小フィルタ５Ｂに与えられる水平縮小データＤ９が４の倍数＋１ライン（水平ラインａ、ｅ、……）のときにのみ、さらに例えば縮小率1/8 の場合、垂直縮小フィルタ５Ｂに与えられる水平縮小データＤ９が８の倍数＋１ライン（水平ラインａ、ｉ、……）のときにのみ、それぞれ無信号を選択してこれを加算器２３に送出する。
【００８６】
加算器２３は、縮小率に応じてセレクタ２８から供給される記録データＤ１１又は無信号と、水平縮小フィルタ５Ａから与えられる水平縮小画像データＤ９の１水平ライン分の各画素データとをそれぞれ垂直方向に対応する同士で順次加算することにより加算データＤ１２を生成し、これをラッチ部２４に送出する。
【００８７】
これにより加算器２３は、例えば縮小率1/2 の場合、水平縮小画像データＤ９の１水平ラインａに基づく記録データＤ１１と水平縮小画像データＤ９の次の１水平ラインｂ分の各画素データとをそれぞれ垂直方向に対応する各画素データ単位で順次加算し、以下同様にして１水平ラインｃとｄ、ｅとｆ、……についても垂直方向に対応する各画素データ単位で順次加算する。
【００８８】
ラッチ部２４は、水平同期信号Ｈの時点Ｔ２、Ｔ４、……のタイミングで加算器２３から与えられる加算データＤ１２を制御部２０から供給される制御信号Ｓ２１に基づいて順次ラッチし、これをラッチデータＤ１０として順次第２の切換スイッチ２１Ｂに送出すると共に、入力セレクタ２５に送出する。
【００８９】
このようにして垂直縮小フィルタ５Ｂでは、上述のような動作を順次繰り返すことによって水平縮小画像データＤ９に対応する画像の垂直方向の縮小率が1/2 、1/4 、1/8 の場合、それぞれラッチ部２４から出力されるラッチデータＤ１０を第２の切換スイッチ２１Ｂを介してシフタ２２に送出する。
【００９０】
シフタ２２は、制御部２０から縮小率に応じて供給される制御信号Ｓ２９に基づいて、第２の切換スイッチ２１Ｂを介して与えられるラッチデータＤ１０に対して、このラッチデータＤ１０のビット数を８ビットにするために下位数桁を切り捨てて（ビットシフトして）縮小画像データＤ１３を生成し、これを出力する。
【００９１】
一方シフタ２２は、例えば縮小率1/3 の場合に制御部２０から供給される制御信号Ｓ２９に基づいて、第３の切換スイッチ２１Ｃを介して与えられる最大９ビットの記録データＤ１１のビット数を８ビットにするために下位１桁を切り捨てて（ビットシフトして）縮小率1/2 のデータを生成し、当該データのうち縮小率1/3 にするために不要なデータ（水平ラインｃ＋ｄ、ｉ＋ｊ、……の各画素データをそれぞれ上述と同様に各画素データ毎に加算した後にビットシフトして得られたデータ）を破棄することにより縮小率1/3 の縮小画像データＤ１３を生成してこれを出力する。
【００９２】
またシフタ２２は、例えば縮小率1/5 〜1/7 の場合、第３の切換スイッチ２１Ｃを介して与えられる最大10ビットの記録データＤ１１のビット数を８ビットにするように下位２桁を切り捨てて（ビットシフトして）縮小率1/4 のデータを生成し、当該データのうち縮小率1/5 〜1/7 にするために不要なデータを破棄することにより縮小率1/5 〜1/7 の縮小画像データＤ１３を生成してこれを出力する。
【００９３】
さらにシフタ２２は、例えば縮小率1/9 〜の場合、第２のＲＡＭ２６Ｂから第３の切換スイッチ２１Ｃを介して供給された最大11ビットの記録データＤ１１のビット数を８ビットにするように下位３桁を切り捨てて（ビットシフトして）縮小率1/8 のデータを生成し、当該データのうち縮小率1/9 〜にするために不要なデータを破棄することにより縮小率1/9 〜の縮小画像データＤ１３を生成してこれを出力する。
【００９４】
（３）本実施の形態による動作及び効果
以上の構成において、このビデオカメラ１では、画像縮小回路５の水平縮小フィルタ５Ａにおいて、制御部１０の制御のもとに、カメラ信号処理回路４から与えられる原画像データＤ２に基づく画像の水平方向の画像サイズを第１の処理部６Ａにおいて、８ビットでなる各画素データ単位で与えられる原画像データＤ２の偶数番目のデータＢ、Ｄ、Ｆ、……と、その直前の隣接する奇数番目のデータＡ、Ｃ、Ｅ、……とを隣合う各画素データを重複しないように加算し、この加算データＤ３（Ａ＋Ｂ、Ｃ＋Ｄ、……）を最大９ビットの第１の処理データＤ４（すなわち縮小率1/2 に対応するデータ）として第２の処理部６Ｂに送出する。
【００９５】
また第２の処理部６Ｂでは、第１の処理部６Ａから供給される第１の処理データＤ４（Ａ＋Ｂ、Ｃ＋Ｄ、……）を制御部１０の制御に基づいて互いに重複しないように隣合い同士で加算し、この加算結果（Ａ＋Ｂ＋Ｃ＋Ｄ、Ｅ＋Ｆ＋Ｇ＋Ｈ……）を最大10ビットの第２の処理データＤ６（すなわち縮小率1/4 に対応するデータ）として第３の処理部６Ｃに送出する。
【００９６】
さらに第２の処理データＤ６（Ａ＋Ｂ＋Ｃ＋Ｄ、Ｅ＋Ｆ＋Ｇ＋Ｈ……）を第３の処理部６Ｃにおいて、制御部１０の制御に基づいて互いに重複しないように隣合い同士で加算し、この加算結果（Ａ＋Ｂ＋Ｃ＋Ｄ＋Ｅ＋Ｆ＋Ｇ＋Ｈ、……）を最大11ビットの第３の処理データＤ８（すなわち縮小率1/8 に対応するデータ）としてシフタ１１に送出する。
【００９７】
従ってシフタ１１は、縮小率に応じて第３の処理部６Ｃから供給される第３の処理データＤ８（Ａ＋Ｂ＋Ｃ＋Ｄ＋Ｅ＋Ｆ＋Ｇ＋Ｈ、……）をビットシフトすることにより、原画像データＤ２に基づく画像のサイズを水平方向に所望する縮小率（この場合1/8 ）で縮小した８ビットでなる水平縮小画像データＤ９を形成し、これを垂直縮小フィルタ５Ｂに送出する。
【００９８】
垂直縮小フィルタ５Ｂでは、制御部２０の制御のもとに、水平縮小フィルタ５Ａから与えられる８ビットでなる水平縮小画像データＤ９に基づく画像の垂直方向のサイズを縮小する縮小率に応じて１水平ライン毎に各画素データ単位で与えられる水平縮小画像データＤ９をフィードバックさせて、垂直方向に隣接する各画素データ同士を順次加算させる加算処理を施し、得られた加算データＤ１２をラッチ部２４にラッチし、これをラッチデータＤ１０として入力セレクタ２５を介して対応する第１又は第２のＲＡＭ２６Ａ、２６Ｂに記録する一方、これを出力セレクタ２７を用いて読み出し、得られる最大11ビットでなる記録データＤ１１に対しシフタ２２において、８ビットにビットシフトして得られる縮小画像データＤ１３を外部に出力する。
【００９９】
かくするにつきこのビデオカメラ１では、水平縮小フィルタ５Ａにおいて原画像データＤ２に基づく画像の水平方向の画像サイズをジャギに起因するちらつきを効果的に抑圧しながら所望する画像サイズに縮小することができ、かくして得られた水平縮小画像データＤ９に基づく画像の垂直方向のサイズを垂直縮小フィルタ５Ｂにおいてジャギに起因するちらつきを効果的に抑圧しながら所望する画像サイズ（この場合原画像データＤ２に基づく画像サイズの1/8 のサイズ）に縮小することができる。
【０１００】
以上の構成によれば、このビデオカメラ１では、画像縮小回路５の水平縮小フィルタ５Ａにおいて、制御部１０の制御のもとに、原画像データＤ２に基づく画像の水平方向の画像サイズを所望する画像サイズに縮小する縮小率に応じて第１〜第３の処理部を用いて原画像データＤ２に対し、所定の第１〜第３の演算処理を施し、得られる第３の処理データＤ８に対しシフタ１１においてビットシフトするようにしたことにより、原画像データＤ２に基づく画像の水平方向の画像サイズをジャギに起因するちらつきを効果的に抑圧しながら所望する画像サイズ（この場合原画像データＤ２に基づく画像サイズの1/8 のサイズ）に縮小することができる。
【０１０１】
また垂直縮小フィルタ５Ｂにおいて、制御部２０の制御のもとに、水平縮小画像データＤ９に基づく画像の垂直方向の画像サイズを所望する画像サイズに縮小する縮小率に応じて水平縮小画像データＤ９に対して所定の演算処理を施し、これを対応する第１又は第２のＲＡＭ２６Ａ、２６Ｂに記録する一方、出力セレクタ２７を用いて読み出し、得られる記録データＤ１１に対しシフタ２２においてビットシフトするようにしたことにより、水平縮小画像データＤ９に基づく画像の垂直方向の画像サイズをジャギに起因するちらつきを効果的に抑圧しながら所望する画像サイズに縮小することができ、かくして画質を一定状態に維持しながら構成を格段的に簡易化する画像縮小装置及びその方法を実現できる。
【０１０２】
（４）他の実施の形態
なお上述の実施の形態においては、本発明をＮＴＳＣ方式の原画像データＤ２に基づく画像の第１の画像サイズを第２の画像サイズに縮小するビデオカメラ１に適用するようにした場合について述べたが、本発明はこれに限らず、例えばＰＡＬ（Phase Alternation by Line ）方式の原画像データをＮＴＳＣ方式の画像データに変換するように縮小する画像縮小装置等のように、原画像データに対して画像サイズを水平方向及び又は垂直方向に縮小するものであれば、この他種々の画像縮小装置に広く適用することができる。
【０１０３】
また上述の実施の形態においては、画像縮小回路５をカメラ信号処理回路４の出力段に設けるようにした場合について述べたが、本発明はこれに限らず、画像縮小回路５をアナログ／ディジタル変換器３及びカメラ信号処理回路４間に設けるようにしても良い。
【０１０４】
さらに上述の実施の形態においては、水平縮小フィルタ５Ａにおける原画像データＤ２に基づく画像の水平方向の縮小率を1/8 とした場合について述べたが、本発明はこれに限らず、要は、原画像データＤ２に基づく画像の水平方向の縮小率に応じて、第１〜第３の処理部６Ａ〜６Ｃと同様の処理部を設けるようにすれば良い。
【０１０５】
さらに上述の実施の形態においては、水平縮小フィルタ５Ａにおける原画像データＤ２に基づく画像の水平方向の縮小率を1/8 とした場合について述べたが、本発明はこれに限らず、例えば図９に示すように、当該縮小率を1/3 とした場合、第１の処理データＤ４（すなわち縮小率1/2 のデータ）を用いて、縮小率1/3 に対応しないデータ（Ｃ＋Ｄ、Ｉ＋Ｊ、等）を破棄するようにして対応するデータ（Ａ＋Ｂ、Ｅ＋Ｆ、等）を得るようにし、この他の縮小率（1/5 、1/6 、1/7 等）の場合においても第２の処理データＤ６（すなわち縮小率1/4 のデータ）を用いて同様に対応する縮小率（1/5 、1/6 、1/7 等）のデータを得るようにすれば良い。因みにこの他の縮小率（1/16等）については、第１〜第３の処理部６Ａ〜６Ｃと同様の構成の処理部を必要に応じて増設することにより対応することができる。
【０１０６】
さらに上述の実施の形態においては、垂直縮小フィルタ５Ｂによって縮小率1/9 〜の縮小を行う場合、縮小率1/8 のデータを生成した後、当該データのうち所望の縮小率に対応しないデータを破棄するようにした場合について述べたが、本発明はこれに限らず、第１及び第２のＲＡＭ２６Ａ及び２６Ｂに続けて第３のＲＡＭ、第４のＲＡＭ、……によって縮小率1/16〜の画質劣化の少ない縮小画像を生成するようにしても良い。
【０１０７】
【発明の効果】
上述のように本発明によれば、入力画像データに基づく画像サイズでなる第１の画像サイズを１／２ ｎ に縮小することにより第２の画像サイズに変換する画像サイズ変換装置において、入力画像データを形成する複数の画素データにおける水平方向の水平画素データに対し互いに隣接する２つの当該水平画素データ同志をｎ個の加算手段を用いてそれぞれ加算し、その複数の加算結果を加算対象がなくなるまで繰り返し加算することにより得られる最終加算結果を１画素の水平縮小画素データとして出力する水平縮小画像データ処理手段と、水平縮小画素データに対して下位のｎビットを切り捨てることにより、水平画素データと同じ有効ビット数となるようにビットシフトを行うビットシフト手段とを設けるようにしたことにより、隣合う画素データ間の輝度等に極度の差が生じないようにしてジャギに起因するちらつきを効果的に抑圧しながら所望する画像サイズに縮小することができるため、画質が劣化するのを未然に防止することができ、かくして画質を一定状態に維持しながら構成を格段的に簡易化する画像サイズ変換装置を実現することができる。
【０１０８】
また本発明によれば、入力画像データに基づく画像サイズでなる第１の画像サイズを１／２ ｎ に縮小することにより第２の画像サイズに変換する画像サイズ変換方法において、入力画像データを形成する複数の画素データにおける水平方向の水平画素データに対し互いに隣接する２つの当該水平画素データ同志をｎ個の加算手段を用いてそれぞれ加算し、その複数の加算結果を加算対象がなくなるまで繰り返し加算することにより得られる最終加算結果を１画素の水平縮小画素データとして出力する水平縮小画像データ処理ステップと、水平縮小画素データに対して下位のｎビットを切り捨てることにより、水平画素データと同じ有効ビット数となるようにビットシフトを行うビットシフトステップとを設けるようにしたことにより、隣合う画素データ間の輝度等に極度の差が生じないようにしてジャギに起因するちらつきを効果的に抑圧しながら所望する画像サイズに縮小することができるため、画質が劣化するのを未然に防止することができ、かくして画質を一定状態に維持しながら構成を格段的に簡易化する画像サイズ変換方法を実現することができる。
【図面の簡単な説明】
【図１】本実施の形態によるビデオカメラの構成を示すブロック図である。
【図２】画像構成の説明に供する概略図である。
【図３】画像縮小回路の構成を示すブロック図である。
【図４】水平縮小フィルタの構成を示すブロック図である。
【図５】水平縮小フィルタにおける各データのタイミングチャートである。
【図６】垂直縮小フィルタの構成を示すブロック図である。
【図７】ＲＡＭの構成を示す概略図である。
【図８】垂直縮小フィルタにおける各データのタイミングチャートである。
【図９】他の実施の形態による水平縮小フィルタのシフタによる縮小処理の様子を示す概略図である。
【符号の説明】
１……ビデオカメラ、２……ＣＣＤ、３……アナログ／ディジタル変換器、４……カメラ信号処理回路、５……画像縮小回路、５Ａ……水平縮小フィルタ、５Ｂ……垂直縮小フィルタ、６Ａ〜６Ｃ……第１〜第３の処理部、７Ａ〜７Ｃ、２８……セレクタ、８Ａ〜８Ｃ、２４……ラッチ部、９Ａ〜９Ｃ、２３……加算器、１０、２０……制御部、１１、２２……シフタ、２１Ａ〜２１Ｃ……第１〜第３の切換スイッチ、２５……入力セレクタ、２６Ａ、２６Ｂ……第１、第２のＲＡＭ、２７……出力セレクタ。
Claims (3)
- 入力画像データに基づく画像サイズでなる第１の画像サイズを１／２ ｎ に縮小することにより第２の画像サイズに変換する画像サイズ変換装置において、
上記入力画像データを形成する複数の画素データにおける水平方向の水平画素データに対し互いに隣接する２つの当該水平画素データ同志をｎ個の加算手段を用いてそれぞれ加算し、その複数の加算結果を加算対象がなくなるまで繰り返し加算することにより得られる最終加算結果を１画素の水平縮小画素データとして出力する水平縮小画像データ処理手段と、
上記水平縮小画素データに対して下位のｎビットを切り捨てることにより、上記水平画素データと同じ有効ビット数となるようにビットシフトを行うビットシフト手段と
を具える画像サイズ変換装置。 - 上記第２の画像サイズに対応させて、上記加算手段が直列に複数接続された
請求項１に記載の画像サイズ変換装置。 - 入力画像データに基づく画像サイズでなる第１の画像サイズを１／２ ｎ に縮小することにより第２の画像サイズに変換する画像サイズ変換方法において、
上記入力画像データを形成する複数の画素データにおける水平方向の水平画素データに対し互いに隣接する２つの当該水平画素データ同志をｎ個の加算手段を用いてそれぞれ加算し、その複数の加算結果を加算対象がなくなるまで繰り返し加算することにより得られる最終加算結果を１画素の水平縮小画素データとして出力する水平縮小画像データ処理ステップと、
上記水平縮小画素データに対して下位のｎビットを切り捨てることにより、上記水平画素データと同じ有効ビット数となるようにビットシフトを行うビットシフトステップと
を具える画像サイズ変換方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33776998A JP4182375B2 (ja) | 1998-11-27 | 1998-11-27 | 画像サイズ変換装置及び画像サイズ変換方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33776998A JP4182375B2 (ja) | 1998-11-27 | 1998-11-27 | 画像サイズ変換装置及び画像サイズ変換方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000165744A JP2000165744A (ja) | 2000-06-16 |
| JP4182375B2 true JP4182375B2 (ja) | 2008-11-19 |
Family
ID=18311800
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33776998A Expired - Fee Related JP4182375B2 (ja) | 1998-11-27 | 1998-11-27 | 画像サイズ変換装置及び画像サイズ変換方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4182375B2 (ja) |
-
1998
- 1998-11-27 JP JP33776998A patent/JP4182375B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000165744A (ja) | 2000-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2011041306A (ja) | 映像信号のデインタレース | |
| US4639763A (en) | Interlace to non-interlace scan converter for RGB format video input signals | |
| US4654695A (en) | Apparatus for reducing the resolution of video samples by truncating the most significant bits | |
| JP4182375B2 (ja) | 画像サイズ変換装置及び画像サイズ変換方法 | |
| JP3415215B2 (ja) | ディジタルズーミングシステム | |
| JPH05252483A (ja) | 映像受信機の走査ライン変換方法及びその装置 | |
| JPH04275776A (ja) | 画像読み取り装置 | |
| US7825977B2 (en) | Image pickup apparatus and image pickup method | |
| US5481304A (en) | Apparatus for zooming a digital video signal of a predetermined color order which is derived from a charge-coupled device | |
| JPH08149361A (ja) | デジタルカメラ | |
| JP3271443B2 (ja) | 撮像装置 | |
| JP3443989B2 (ja) | 垂直輪郭強調回路用信号発生回路およびアスペクト比変換回路 | |
| JP3671448B2 (ja) | 画像信号処理装置 | |
| JPH1042311A (ja) | 映像信号処理装置 | |
| JPH09311669A (ja) | 画像処理装置及びその画像処理方法 | |
| JP2004153848A (ja) | 画像入力装置の画像処理回路 | |
| JP4109328B2 (ja) | ビデオ信号符号化装置 | |
| JP3106759B2 (ja) | 撮像装置 | |
| JPH08149499A (ja) | γ補正付き画像変換装置 | |
| JP2576032B2 (ja) | テレビジョン信号受信装置 | |
| JP3372667B2 (ja) | 表示制御装置 | |
| JPH1066095A (ja) | ノンインターレース／インターレース変換方法および画像入力装置 | |
| JP3542396B2 (ja) | 撮像装置及び撮像方法 | |
| JPH0258987A (ja) | トランスコーダ | |
| JPH02288478A (ja) | テレビ画像表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050908 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080404 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080602 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080807 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080820 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110912 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110912 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |