JP4180237B2

JP4180237B2 - 磁気結合自律形バッテリィ等化回路

Info

Publication number: JP4180237B2
Application number: JP2000370963A
Authority: JP
Inventors: ウィリアム・アンダース・ピーターソン; ガレイ・ジョージ・ローデン
Original assignee: BAE Systems Controls Inc
Current assignee: BAE Systems Controls Inc
Priority date: 1999-12-06
Filing date: 2000-12-06
Publication date: 2008-11-12
Anticipated expiration: 2020-12-06
Also published as: KR20010062159A; ATE367675T1; ES2289993T3; EP1107418A2; KR100683922B1; MXPA00012071A; US6222344B1; EP1107418B1; DE60035569D1; NO20006203L; CA2327629C; DK1107418T3; CA2327629A1; TW480760B; EP1107418A3; JP2001211561A; NO20006203D0

Description

【０００１】
【発明の属する技術分野】
この発明はバッテリィ等化技術に係り、より特定すると、磁気的に結合されたバッテリィ等化回路であって、バッテリィに対して自律的な（オートノマスな）接続をするのに適した回路に関する。
【０００２】
【従来の技術】
単一のバッテリィから得られるよりも高い電圧を生成するために、複数のバッテリィが一般に直列に接続されて、相対的に大きな全電圧が負荷をドライブするために利用可能となる。再充電可能なバッテリィを利用することが望ましいことであるから、バッテリィ充電器回路が開発されていて、これが直列ストリング内にあるすべてのバッテリィを一度に充電するようにしている。
【０００３】
一のバッテリィが他のバッテリィの充電よりも高い充電（チャージ）状態にあるということがなく、直列ストリング内の各バッテリィを完全充電するには注意を要するところである。もし一のバッテリィ上に直列となっている他のバッテリィに対して比較的低い電荷があるという差が存在すると、バッテリィの直列ストリングの全有効容量はチャージ（充電）の低状態をもつバッテリィの容量にまで低減される。
【０００４】
バッテリィ等化回路が開発されていて、直列ストリング内のすべてのバッテリィが実質的に同じ充電状態を得ることを確かとしている。米合衆国特許No.5,479,083(Brainard)は従来形のバッテリィ等化回路を示し、この回路は１対の直列接続されたトランジスタが１対の直列接続されたバッテリィをまたいで接続されたものである。インダクタＬがこの１対のトランジスタとバッテリィとの間に接続されている。発振器がゲート駆動信号をトランジスタに向けて作り、トランジスタが実質的に等接続期間にわたりオンとオフとに交番でバイアスされるようにする。インダクタは非分散性シャントとして動作し、このシャントは各バッテリィと並列に交番に切換えられて（スイッチされて）、一方のバッテリィ上の過剰チャージが他のバッテリィへ転送されるようにしている。不運にも、Brainard等化回路内の部品公差はバッテリィ間で得られる等化の程度に影響を及ぼし、とくに公差で発振器のデュティサイクルとトランジスタによりバッテリィに与えられる結果的なデュティサイクルとで影響が著しい。したがって満足な等化を得るためには、各バッテリィのチャージの測定値が得られて、それが必要とされるデュティサイクルを変更するために発振器に帰還されなければならない（Brainar特許の図３参照）。
【０００５】
米合衆国特許No.5,710,504(Pascual)は適当な等化を達成するために各バッテリィからの帰還機構を必要としないバッテリィ等化回路を開示する。しかしPascual特許の回路は回路内にあるすべてのスイッチングデバイスが同期されていることを求めていて、どのくらいの数が直列組合せの中にあるかを問わない。直列結合されたバッテリィの数が比較的大きいときには一番上のバッテリィから一番下のバッテリィまでの高端子電圧をもたらし、Pascual回路のトポロジイは好ましくない故障状態を結果することになる。
【０００６】
Pascual特許の図１を見ると、複数の直列接続されたバッテリィが示されていて、すべてのスイッチ１６が制御線１８と制御ユニット１２を介して同期されている。一番上のバッテリィから一番下のバッテリィまでの全電圧が実質的に大きい（例えば６００Ｖ）と仮定すると、実用回路は、等化回路の配線を介した一番上のバッテリィ端子から一番下のバッテリィ端子までの故障に耐えられるように設計されていなければならない。しばしば直列接続されたバッテリィは何アンペアもの（１０００アンペアとかそれ以上に達するような）電流を送出して、故障でも生き残り、しかもバッテリィに何の損傷も生じないような設計をすることをむずかしくしている。
【０００７】
米合衆国特許No.5,821,729(Schmidt)が開示した方法と装置では、複数のバッテリィ間でチャージ（電荷）を交換するための変成器（トランスフォーマ）巻線が所定時間間隔にわたり各バッテリィと並列に接続されている。各バッテリィは同じ巻線のセンスで巻線のそれぞれの１つに同時に接続されている。不運にも、Schmidt装置はスイッチング素子の精密なタイミングを要求するものであり、このスイッチング素子は巻線をそれぞれのバッテリィに接続する。実際に、もしスイッチング素子のタイミングがきちんと制御されていないとすると、変圧器巻線の共通磁気コアが飽和することになる。
【０００８】
【発明が解決しようとする課題】
そこで新しいバッテリィ等化回路であって自律的動作（すなわち直列接続されたバッテリィに作用する他の等化回路との同期を必要としない動作）をすることができ、しかも閉ループ補償とか複雑な制御回路とかを満足な等化を達成するために必要としない回路が当該技術分野で求められている。
【０００９】
【課題を解決するための手段】
この発明によると、先行技術の不都合を克服するために、バッテリィ等化回路が用意されていて、少くとも第１と第２の直列接続されたバッテリィ間でチャージを等化するようにし、各バッテリィには正端と負端とがあって、第２のバッテリィの正端は共通ノードにある第１のバッテリィの負端に接続されている。この発明のバッテリィ等化回路は次の構成である：（ｉ）第１のバッテリィの正端は正ノードに、また（ii）第２のバッテリィの負端は負のノードに接続できるようにしたスイッチング回路；第１と第２の磁気的に結合された巻線を有し、各巻線はその巻線の極性を規定する第１端と反対の第２端とを有する変圧器（トランスフォーマ）；変圧器の巻線から正と負とのノードに向けて接続された変圧器リセット回路；及び第１と第２の巻線を並列に第１と第２のバッテリィとそれぞれ同時に接続するように動作することができるスイッチング回路とがあり、ここでの接続は同じ極性となっていて、チャージが第１と第２のバッテリィ間で、両者間のチャージ不均衡（インバランス）の関数として、転送されるようにしてあり、また該変圧器リセット回路は第１と第２の巻線の一方を第１と第２のバッテリィの一方と反対極性で接続するように動作できるものとし、変圧器からそのバッテリィへのリセット電流が両者間のチャージ不均等を減少させるように流す構成である。
【００１０】
この発明の別な特徴によると、このバッテリィ等化回路は第１のスイッチングトランジスタを含み、それが一端で正ノードにある第１のバッテリィの正端に接続可能であり；第２のスイッチングトランジスタがあって、これが一端で負ノードにある第２のバッテリィの負端に接続可能であり；第１と第２の磁気的に結合された巻線を有する変圧器があって、各巻線にはその巻線の極性を定義する第１の端と反対の第２の端とがあって；（ｉ）第１の巻線の第１の端は第１のスイッチングトランジスタの反対端に接続され、（ii）第２の巻線の第１の端は第２のスイッチングトランジスタの反対端に接続され、また（iii）第１の巻線の第２端は第２の巻線の第１端に接続されている；第１のダイオードがあって、そのアノードは第２の巻線の第２端に接続され、またカソードは正ノードに接続されている；第２のダイオードは負ノードから接続されたアノードと第１の巻線の第１の端に接続されたカソードとを有している。駆動回路はスイッチングトランジスタをオンとオフとにそれぞれオンとオフの時間に実質的に同時にバイアスし、しかもデュティサイクルは約５０％よりも小さいものとするように動作可能である。
【００１１】
この発明は、さらに、第１と第２の直列接続されたバッテリィ間でチャージを等化する方法を提供しており、それには次の段階を使用することに依っている：変圧器の第１と第２の磁気的に結合された巻線の異なる１つを第１と第２のバッテリィの関係する１つと並列にそれぞれ同時に接続すること、この接続は同じ極性で行なわれて、より多くチャージをもっている第１と第２のバッテリィの一方が第１と第２の巻線の対応する一方に電流を送って、誘導電流が第１と第２の巻線の他方から流れ出てより少いチャージをもつ第１と第２のバッテリィの他方に流れるようにして、それにより第１と第２のバッテリィ間のチャージが等しくなるようにする；第１と第２の変圧器巻線を第１と第２のバッテリィから同時に接続をはずすこと；またリセット電流のための電流経路を用意して、第１と第２の巻線の対応する一方を通って少い方のチャージをもつ第１と第２のバッテリィの他方にリセット電流が流れるようにし、それによって第１と第２のバッテリィ間のチャージが等しくなるようにすること。
【００１２】
この発明のさらに別な特徴によると、このバッテリィ等化回路には次のものが含まれている：第１と第２の磁気的に結合された巻線を有する変圧器であって、各巻線はその巻線の極性を規定する第１の端と反対側の第２の端とを有している；第１のキャパシタ；変圧器の第１の巻線から正ノードへ向けて接続された変圧器；及びオンの時間では（ｉ）第１と第２の巻線を並列に第１と第２のバッテリィにそれぞれ同じ極性で並列に同時に接続し、かつ（ii）第１のキャパシタを並列に第１の巻線と接続するように動作できるスイッチング回路。
【００１３】
この発明の別な特徴によると、このバッテリィ等化回路は次のものを含んでいる：第１と第２の磁気的に結合された巻線を有する変圧器であって、各巻線はその巻線の極性を規定する第１の端と反対側の第２の端とを有する変圧器；第１のキャパシタ；正ノードから共通ノードに接続された第２のキャパシタ；変圧器の第１の巻線から正ノードへ向けて接続された変圧器リセット回路；オンの時間に（ｉ）第１と第２の巻線を第１と第２のバッテリィに並列にそれぞれ同じ極性で同時に接続し、また（ii）第１のキャパシタを第１の巻線と並列に接続するように動作できるスイッチング回路。
【００１４】
この発明の他の目的、特徴及び利点はここに教示するところを添付の図面を参照して読むことにより当業者にとって明らかになると考える。
【００１５】
【発明の実施の形態】
この発明を説明する目的で図面を示したが、これは現在好ましいとされている形態にすぎず、この発明に示した構成や機器に限定されないことが理解できよう。
【００１６】
添付の図面を参照すると、同じ素子には同じ数字が付与されており、図１にはこの発明を第１の観点でとらえた特徴をもつチャージ（充電）等化回路１００が示されている。
【００１７】
チャージ等化回路１００は各直列接続されたバッテリィ１０２，１０４上に含まれるチャージ（電荷）を等しくするように動作する。バッテリィ１０２は正端をもち、それが正ノード１０６に接続され、また負端があって、それが共通ノード１１０に接続されている。バッテリィ１０４は共通ノード１１０に接続された正端と、負ノード１０８に接続された負端とを含んでいる。
【００１８】
当業者が理解するところであろうが、チャージ等化回路でこの発明のものは２つの完全に独立したバッテリィ、例えば別個のバッテリィ１０２と１０４で動作する必要はなく、特定の単一のバッテリィユニット内部での個別のセルで動作することもできる。このような場合には、バッテリィ１０２とバッテリィ１０４とは個別の直列接続されたセルで１個のバッテリィユニット内部にあるものと考えられる。
【００１９】
この発明によるチャージ等化回路１００は正ノード１０６と負ノード１０８とによって直列接続されたバッテリィ１０２，１０４と接続できるスイッチング回路１１２を含んでいる。このチャージ等化回路１００はまた変圧器Ｔ１と、変圧器リセット回路１１４と、ゲート駆動（ドライブ）回路１１６を含んでいる。変圧器Ｔ１は上側の巻線１１８と下側の巻線１２０とを含み、共通のコア上に巻かれている。各巻線１１８，１２０はドット（点）で示した端（エンド）を含み、その巻線に関する極性（センス）を示している。
【００２０】
スイッチング回路１１２は上側と下側のスイッチングトランジスタＱ１，Ｑ２を含んでいるのが好く、その各々は制御された導電回路（例えばソース・ドレイン回路）を有し、それが変圧器Ｔ１の上側と下側の巻線１１８，１２０の関連する１つと直列に接続されている。トランジスタＱ１とＱ２とはMOSFETデバイスであるのが好いが、当業者であれば他の形式のスイッチングトランジスタがこの発明の範囲を逸脱せずに利用できることは理解できよう。トランジスタＱ１のドレインは正のノード１０６に接続されていて、またトランジスタＱ１のソースは上側巻線１１８の一端に接続されている。トランジスタＱ２のソースは負のノード１０８に接続されていて、またトランジスタＱ２のドレインは下側巻線１２０の下側端に接続されている。上側と下側の巻線１１８，１２０は一緒に共通ノード１１０に接続されている。
【００２１】
ゲート駆動回路１１６は２つの出力を有し、各出力は選定されたデュティサイクルでトランジスタＱ１とＱ２のそれぞれ一方をオンとオフとにバイアスするためのものである。このデュティサイクルは約５０％よりも小さいことが望ましく、それは変圧器Ｔ１が飽和しないことを確保するためである。実際に、この回路は５０％よりも小さなどんなデュティサイクルに対しても完全に動作し、例えばデュティサイクル１０％、２０％あるいは４９％ですべて使用可能である。
【００２２】
変圧器リセット回路１１４が変圧器Ｔ１の巻線１１８，１２０から正と負のノード１０６，１０８に接続されている。リセット回路１１４は１対のダイオードＤ１，Ｄ２を含んでいるのがよい。ダイオードＤ１のアノードは下側巻線１２０とスイッチングトランジスタＱ２との接合点に接続され、またそのカソードは正ノード１０６に接続されている。ダイオードＤ２のアノードは負ノード１０８に接続され、またそのカソードはトランジスタＱ１のソースと上側巻線との接合点に接続されている。
【００２３】
スイッチング回路１１２は実質的には同時に上側と下側の巻線１１８，１２０を上側と下側のバッテリィ１０２，１０４に、それぞれ同じ極性で（すなわち、各巻線のドットがそれぞれのバッテリィの正端に接続された状態で）並列に接続するように動作できるのがよい。言い換えると、ゲート駆動回路はトランジスタＱ１とＱ２とを同じにオンにすることである：トランジスタＱ１の導通は上側の巻線１１８が上側バッテリィ１０２の正端に接続され；また実質的に同時に、トランジスタＱ２の導通が下側巻線１２０を下側バッテリィ１０４と並列に接続するようにし、下側巻線１２０のドット端が下側バッテリィ１０４の正端に接続されるようにしている。
【００２４】
トランジスタＱ１とＱ２がオンのときは（すなわちオン時間中は）、上側バッテリィ１０２と下側バッテリィ１０４とはそれぞれ電流を上側巻線１１８と下側巻線１２０とに駆動させようとする。例えば上側バッテリィ１０２が多くのチャージ（すなわちより高い電位）をもっているとすると、電流は上側バッテリィ１０２の正端から、トランジスタＱ１を通って、上側巻線１１８に入り、上側バッテリィ１０２の負端に入るように戻る。下側バッテリィ１０４はそこで下側巻線１２０のドット端から出て下側バッテリィ１０４の正端に流れ込む誘導電流に対抗することはできなくなる。これが実効的にチャージ（電荷）を上側バッテリィ１０２から下側バッテリィ１０４へ向けてオン時間中に転送する。当業者は理解できると考えるが、もし下側バッテリィ１０４が上側バッテリィ１０２よりも多くのチャージをもっていたとすると、そのときは電流の向きは変圧器Ｔ１の上側と下側の巻線１１８，１２０で反対となり、誘導された電流が上側バッテリィ１０２の正端子に向って流れ込むことが駆動電流（この場合は下側バッテリィ１０４の正端から出て下側巻線１２０のドット端に入って流れる）に応答して行なわれる。
【００２５】
再び、上側バッテリィ１０２が下側バッテリィ１０４よりも大きいと仮定すると、スイッチング回路１１２のオンの時間中では、バッテリィ１０２から上側巻線１１８のドット端に流れ込む駆動電流は変圧器Ｔ１の磁化インダクタンスに作用するので、変圧器Ｔ１内にエネルギーを貯える。ゲート駆動回路１１６がトランジスタＱ１とＱ２とをオフにバイアスすると（すなわちオフの時間中）、は変圧器リセット回路１１４が低い方のチャージを持つバッテリィ（ここでは下側バッテリィ１０４）へ向けた電流（言い換えると変圧器Ｔ１のコア内の磁界を壊すことによって誘導される電流）を直接リセットするように好都合に動作できる。とくに、リセット電流は変圧器Ｔ１の上側巻線１１８の下側端から出て、下側バッテリィ１０４の正端に入り、ダイオードＤ２を通って、上側巻線１１８のドット端に入るように流れて戻る。効果的なのは、オフ時間中に、変圧器リセット回路１１４が下側バッテリィ１０４と並列にオン時間中とは反対の極性で上側巻線１１８と接続するように動作することである。好都合なのは、リセット電流がオフの時間中は上側バッテリィ１０２と下側バッテリィ１０４との間のチャージを等しくするために使用されることである。
【００２６】
当業者はリセット電流が上側と下側の各バッテリィ１０２，１０４にダイオードＤ１とＤ２とを経て向けられるようになることで、そのときの条件は上側と下側とのバッテリィ１０２と１０４とが実質的に同じチャージである（すなわち両者が等化されている）ことを理解できよう。
【００２７】
ここで図２を参照することとし、この図は図１のチャージ等化回路１００のもっと詳細な模式図である。当業者は図２の特定部品が例としての目的でのみ記述されていることと、他の数多くの修正と変形とがこの発明の範囲を逸脱しないで作られることとを理解できよう。
【００２８】
図３を参照すると、ここにはチャージ等化回路２００がこの発明の別な特徴により示されている。このチャージ等化回路２００は上側と下側とのバッテリィ２０２，２０４を含んでいる直列接続対のバッテリィに、正と負と共通とのノード（それぞれ２０６，２０８，２１０）で接続可能とされている。チャージ等化回路はスイッチング回路２１２と、変圧器Ｔ１と、変圧器リセット回路２１４と、ゲート駆動回路２１６とを含んでいる。
【００２９】
変圧器Ｔ１の上側と下側の各巻線２１８，２２０はパランティックリーケージ（寄生洩れ）インダクタンス（Ｌ_leak）でそこに直列に接続されたものとして示してある。当業者が理解できることであるが、実用上の変圧器では、いずれものリーケージインダクタンスも非理想的な回路素子であり、一般には回路性能を劣化する結果をもたらす。変圧器を利用する電荷等化回路の場合には、リーケージインダクタンスは一般に一方のバッテリィから抽き出し他方のバッテリィに供給できる電流とチャージ（電荷）の大きさを制限する。実際に、より多くのチャージをもっているバッテリィからの駆動電流はそのバッテリィと変圧器巻線と、スイッチング回路と、変圧器動作によって反射された他の回路部品のインピーダンスとの組合せたインピーダンスによって制限されている。
【００３０】
不運なことに、寄生リーケージインダクタンスは変圧器内での対応する負の効果なしでは低減できず、磁化インダクタンスを減らしたり、磁化エネルギーを増すといったことがなければならない。リーケージインダクタンスを磁化インダクタンスを対応して低減したり（また磁化エネルギーを増す）といったことをせずに減らすとする先行技術の方法は変圧器の磁化インダクタンス対リーケージインダクタンス比を同軸巻線を使用するといった複雑な巻線構成によっての改良に絞られていた。
【００３１】
スイッチング回路２１２は変圧器Ｔ１の上側と下側の巻線２１８，２２０と直列に接続された上側と下側のスイッチングトランジスタＱ１，Ｑ２を含んでいるのがよい。トランジスタＱ１，Ｑ２はMOSFETデバイスがよいが、しかし、当業者が理解できるように、この発明の範囲を逸脱しないで他の形式のスイッチングトランジスタが利用できる。スイッチング回路２１２は、上側と下側の巻線２１８，２２０（及び関係するリーケージインダクタンス）を並列に上側と下側のバッテリィ２０２，２０４に、それぞれ、同じ極性で同時に接続するように動作できるのがよい。トランジスタＱ２は図１の等化回路と実質的には同じやり方で変圧器１と下側バッテリィ２０４とに接続されている。しかしトランジスタＱ１は上側と下側の巻線２１８，２２０との間に接続されていて、ドレインは上側巻線２１８の下端に、またソースは下側巻線のドット端に向けて接続されており、リーケージインダクタンスは下側巻線２２０全体にわたって分散されていると理解される。上側巻線２１８のドット端は正のノード２０６と上側バッテリィの正端とに、上側バッテリィ２０２が等化回路２００に接続されたときに、接続されている。
【００３２】
上側のキャパシタＣ１は正ノード２０６から、（ｉ）トランジスタＱ１のソースと、（ii）下側巻線２２０のドット端と、（iii）共通ノード２１０との接合に接続されている。当業者は、上側キャパシタＣ１が実効的には上側バッテリィ２０２と並列に接続されていることを理解するであろう。下側キャパシタＣ２は上側巻線２１８とトランジスタＱ１のドレインとの接合から、下側巻線２２０とトランジスタＱ２のドレインとの接合へと接続されている。
【００３３】
好ましいのは、変圧器リセット回路２１４がダイオードを含む、そのアノードが下側巻線２２０と、キャパシタＣ２と、トランジスタＱ２のドレインとの接合に接続されていることである。ダイオードＤ１はまたカソードが正ノードに接続されている。
【００３４】
ゲート駆動回路２１６はトランジスタＱ１とＱ２とを次のようにバイアスするように動作することができるのがよい：（ｉ）オン時間中は実質的に同時にオン；（ii）オフ時間中は実質的に同時にオフ。トランジスタＱ１とＱ２とがオンのときは、上側と下側との巻線２１８，２２０とは並列に上側と下側のバッテリィ２０２，２０４にそれぞれ接続されている。さらに、下側キャパシタＣ２は並列に下側バッテリィ２０４と接続されている。こうして上側キャパシタＣ１と下側キャパシタＣ２とは充電もしくは放電をすることになってそれらの端子電圧がバッテリィ２０２と２０４のそれぞれの電圧と整合がとれるようにする。トランジスタＱ１とＱ２とがオンのとき（すなわちオン時間中は）上側のバッテリィ２０２と下側のバッテリィ２０４とは上側の巻線２１８と下側の巻線２２０とにそれぞれ電流を送るように試みる。例えば、上側のバッテリィ２０２がより多いチャージをもっている（すなわち、より大きな電圧をまたいでもっている）とすると、電流が上側バッテリィ２０２の正端から上側巻線２１８に入り、トランジスタＱ１を通って上側バッテリィ２０２の負端に戻る。そこで下側のバッテリィ２０４は下側巻線２２０のドット端を出て下側バッテリィ２０４の正端に入るように流れる誘導電流に対抗することができなくなる。これが上側バッテリィ２０２から下側バッテリィ２０４へオンの時間中にチャージを転送する。もし下側のバッテリィ２０４が上側のバッテリィ２０２よりも多くのチャージをもっていたとすると、そのときは電流の流れる方向は変圧器Ｔ１の上側と下側の巻線２１８，２２０で反対となり、誘導された電流は、下側バッテリィ２０４の正端から出て下側巻線２２０のドット端に入って流れる駆動電流に応答して、上側バッテリィ２０２の正端子に流れ込む。
【００３５】
上側バッテリィ２０２が下側バッテリィ２０４よりも多くのチャージをもっていると仮定すると、上側バッテリィ２０２によって上側巻線２１８へ駆動される電流のそれぞれの大きさは、（ｉ）上側バッテリィ２０２と、上側巻線２１８（リーケージインダクタンスを含んでいる）と、トランジスタＱ１との組合せたインピーダンス、及び（ii）下側バッテリィ２０４と、下側巻線２２０と、下側キャパシタＣ２とのインピーダンスの反射並列組合せとの関数となる。好都合なのは、下側キャパシタＣ２が下側巻線２２０（及びそのリーケージインダクタンス）とスイッチング回路２１２のオンの時間中は実効的に並列となっていて、それによって上側巻線２１８に向けて反射されたインピーダンスを低減することである。その結果、上側バッテリィ２０２から下側巻線２１８に向う駆動電流の振幅は下側のキャパシタＣ２がないときよりも大きくなる。
【００３６】
再び上側バッテリィ２０２が下側バッテリィ２０４よりも多くのチャージを有しているとし、ゲート駆動回路２１６が実質的に同時に上側と下側の巻線２１８，２２０を上側と下側のバッテリィ２０２，２０４からそれぞれ実質的に同時に接続を解除するときには（すなわちオフの磁化内では）、変圧器リセット回路２１４はリセット電流に対する電流経路を用意するように動作可能であることが好ましく、キャパシタＣ２を通り、またダイオードＤ１を通って上側巻線２１８のドット端に流れるようにする。これがキャパシタＣ２をオン時間中に変圧器Ｔ１内に貯えられたエネルギーでキャパシタＣ２を充電する。したがって、ゲート駆動回路２１６が、トランジスタＱ１とＱ２とをオンにし、これによってキャパシタＣ２を並列に下側バッテリィ２０４に接続し、リセット電流からキャパシタＣ２上に積み上げられたチャージが下側バッテリィ２０４を充電し、それによってバッテリィ２０２と２０４とを等化する傾向をとる。
【００３７】
下側バッテリィ２０４が上側バッテリィ２０２よりも多いチャージをもつときには、オンの時間中に下側のバッテリィ２０４が電流を下側巻線２２０のドット端内に送り、それによって誘導電流が上側巻線２１８のドット端から出て、（ｉ）上側キャパシタＣ１、及び（ii）上側バッテリィ２０２の少くとも一方の内に流れ込むようにし、それによって上側と下側とのバッテリィ２０２，２０４上のチャージを等化する傾向をとる。
【００３８】
スイッチング回路２１６がトランジスタＱ１とＱ２とをオフとすると、変圧器リセット回路２１４はリセット電流のための電流経路を用意するように動作可能となるのがよく、リセット電流が下側巻線２２０のドット端に入り、ダイオードＤ１を通って、（ｉ）キャパシタＣ１と、（ii）上側バッテリィ２０２との少くとも１つに入るように流して、それによりオフ時間中に上側と下側のバッテリィ２０２，２０４上のチャージを等化する傾向をとる。当業者は上側キャパシタＣ１へ向けてリセット電流を介して転送されるチャージは終局的には上側バッテリィ２０２へ転送され、その程度は上側キャパシタＣ１をまたぐ端子電圧が上側バッテリィ２０２の電圧を越えることになることは理解できよう。
【００３９】
ここで図４を参照すると、等化用電流対上側と下側のバッテリィ２０２，２０４間の電圧差が次の３条件の下で示されている：すなわち、（ｉ）リーケージインダクタンスなし（すなわち、理想的な条件）；（ii）リーケージインダクタンスがあるが補償回路は何もない（すなわち、図１の回路）；及び（iii）リーケージインダクタンスと図３の回路ありである。好都合なのは、図３の回路を流れている等化電流の振幅は実質的に図１の回路を流れるものよりも実質的に大きい。したがって、上側と下側とのバッテリィ２０２，２０４の間の等化は図３の回路を用いてもっと素早く達成される。
【００４０】
図５をここで参照すると、図３の等化器回路２００の代りの実施例が示されている。図５の等化器回路２００は実質的に図３の回路と似ていて、例外は上側キャパシタＣ１が利用されていないことである。図５の回路の動作は図３の回路の動作と実質的に同じであるが、誘導電流も、リセット電流も、あるいは充電電流もいずれもキャパシタＣ１を通って流れないことを除く。キャパシタＣ２についての充電及び／又は放電電流はしかし図３の回路の場合と同じである。
【００４１】
ここで図６を参照すると、そこには図５の等化回路２００を実施するためのより詳細な模式図が示されている。当業者はこの特定の回路部品と構成とが例として示してあることと、この発明の範囲を逸脱せずに数多くの修正と変形が作れることとは理解できよう。
【００４２】
最も好ましいのは、この発明のチャージ等化回路が回路カード上で実施されて、このカードがバッテリィ１０２，１０４の近くに置かれることである。バッテリィの数が２を越えて、例えば３，４，５，６などとなるときには、１つのチャージ等化回路３００が各バッテリィ対に対して採用されてよい。
【００４３】
好都合なのは、同期もしくは他の制御信号は、一切、他のバッテリィ対についてのチャージ等化回路間で共用される必要がないことである（言い換えると、各チャージ等化回路は自律的（オートノマス））である。チャージ等化回路はこうしてバッテリィに分散されて、便利でしかも安全な動作にあてられる。
【００４４】
この発明はその特定の実施例と関係して記述されてきたが、数多くの他の変形及び修正と他の使用とが当業者にとって明らかとなろう。そこでこの発明がここでの特定の開示によっては制限されず、添付のクレームのみによって限定されるのが好い。
【図面の簡単な説明】
【図１】この発明の１つの特徴によるバッテリィ（充電）等化回路の模式図。
【図２】図１の充電等化回路のより詳細な回路図。
【図３】この発明の他の特徴によるバッテリィ等化回路の模式図。
【図４】図１と図３との回路で達成できる等化電流振幅の比較を示すグラフ。
【図５】図３のバッテリィ（充電）等化回路の別の実施例を示す図。
【図６】図５の充電等化回路のより詳細な模式図。

Claims

少なくも第１と第２の直列接続されたバッテリィ間でチャージを等化させるバッテリィ等化回路であり、各バッテリィが正端と負端を含み、前記第２のバッテリィの前記正端が前記第１のバッテリィの前記負端に接続されてその接続点が共通ノードを形成し、前記バッテリィ等化回路が：
（ｉ）前記第１のバッテリィの前記正端に、その正端を正ノードとして、（ｉｉ）前記第２のバッテリィの前記負端に、その負端を負ノードとして、接続可能なスイッチング回路と；
第１と第２の磁気的に結合された巻線を有する変圧器であって、各巻線が前記巻線のある極性を定める第１の端と、そのある極性と反対の極性の第２の端を有する変圧器と；
前記変圧器の前記第１の巻線の第１の端を前記正ノードに、前記第２の巻線の第２の端を前記負ノードに結合する変圧器リセット回路であって、前記第１の巻線と前記第２の巻線の他の端は前記共通ノードに結合されている、変圧器リセット回路とを備え、
前記スイッチング回路が、前記第１の巻線と前記第２の巻線をそれぞれ前記第１のバッテリィと前記第２のバッテリィと並列に、かつ同じ極性で接続され、チャージが、前記第１のバッテリィと前記第２のバッテリィ間でこれらの間の不平衡の関数として伝達されるように動作可能であり；
前記変圧器リセット回路が、前記第１の巻線と前記第２の巻線の内の一方を前記第１と前記第２のバッテリィの内の一方と並列に、かつ反対の極性で接続して、前記変圧器からのリセット電流をそのバッテリィに出力し、これによってこれらの間における前記チャージの不平衡を減少させるように動作可能であるバッテリィ等化回路。
前記変圧器リセット回路がさらに、前記第１の巻線と前記第２の巻線をそれぞれ前記第２のバッテリィと前記第１のバッテリィと並列に、かつ反対の極性で接続し、前記変圧器からのリセット電流を前記バッテリィに向けて、チャージの不平衡が存在しない場合に出力するように動作可能である請求項１記載のバッテリィ等化回路。
前記スイッチング回路が、一方の端が前記正端に接続された第１のスイッチングトランジスタと、一方の端が前記負ノードに接続された第２のスイッチングトランジスタとを含み、；
前記変圧器の前記第１の巻線の前記第１の端が前記第１のスイッチングトランジスタの反対側端に接続され、前記第２の巻線の前記第１の端が前記第２のスイッチングトランジスタの反対側端に接続され、前記第１の巻線の前記第２の端が前記第２の巻線の前記第１の端に接続される請求項１記載のバッテリィ等化回路。
前記第のスイッチングトランジスタと前記第２のスイッチングトランジスタを、約５０％未満のデューティサイクルで実質的に同時のオン／オフするようにバイアスするように動作可能な駆動回路をさらに備える請求項１記載のバッテリィ等化回路。
前記変圧器リセット回路が：
前記第２の巻線の前記第２の端に接続されたアノードと前記正ノードに接続されたカソードを有する第１のダイオードと；
前記負端から接続されたアノードと前記第１の巻線の前記第１の端に接続されたカソードを有する第２のダイオードとを備える請求項１記載のバッテリィ等化回路。
前記第１のスイッチングトランジスタと前記第２のスイッチングトランジスタが：（ｉ）前記第１のスイッチングトランジスタのドレインが正ノードに接続され、前記第１のスイッチングトランジスタのソースが前記第１の巻線の前記第１の端に接続され；（ｉｉ）前記第２のスイッチングトランジスタのドレインが前記第２の巻線の前記第２の端に接続され、前記第２のスイッチングトランジスタのソースが前記負ノードに接続されるように接続されたＭＯＳＦＥＴである請求項１記載のバッテリィ等化回路。
前記第１のバッテリィと前記第２のバッテリィがバッテリィユニットの少なくとも１部を形成するバッテリィセルである請求項１記載のバッテリィ等化回路。
少なくとも第１と第２の直列接続されたバッテリィ間におけるチャージを等化させるバッテリィ等化回路であり、各バッテリィが正端と負端を含み、前記第２のバッテリィの前記正端が前記第１のバッテリィの前記負端に接続されてその接続点が共有ノードを形成し、前記バッテリィ等化回路が：
一方の端が前記第１のバッテリィの前記正端に、その正端を正ノードとして接続可能な第１のスイッチングトランジスタと；
一方の端が前記第２のバッテリィの前記負端に、その負端を負ノードとして接続可能な第２のスイッチングトランジスタと；
第１と第２の磁気的に結合された巻線を有する変圧器であり、各巻線が：（ｉ）前記第１の巻線の前記第１の端が前記第１のスイッチングトランジスタの他端に接続され；（ｉｉ）前記第２の巻線の前記第１の端が前記第２のスイッチングトランジスタの他端に接続され；（ｉｉｉ）前記第１の巻線の前記第２の端が前記第２の巻線の前記第２の端に結合され、更に前記共通ノードに結合されるように前記巻線のある極性を定める第１の端と、そのある極性と反対の極性の第２の端を有する前記変圧器と；
前記第２の巻線の前記第２の端に接続されたアノードと前記第１の巻線の前記第１の端に接続されたカソードを有する第１のダイオードと；
前記負ノードから接続されたアノードと前記第１の巻線の前記第１の端に接続されたカソードを有する第２のダイオードと；
オン時とオフ時に実質的に同時に、かつデューティサイクルが５０％以下で、前記スイッチングトランジスタをそれぞれオン／オフさせるようにバイアスする駆動回路とを備えるバッテリィ等化回路。
前記第１のスイッチングトランジスタと前記第２のスイッチングトランジスタが、前記第１の巻線と前記第２の巻線をそれぞれ前記第１のバッテリィと前記第２のバッテリィと、前記オン時に同じ極性で同時に接続し；
前記第１のバッテリィと前記第２のバッテリィの内のより大きいチャージを有するどちらか一方が前記第１の巻線と前記第２の巻線の内の対応する一方に対して、誘導電流が前記第１の巻線と前記第２の巻線の内の他方から流出して、前記第１のバッテリィと前記第２のバッテリィの内のどちらかより少ないチャージを有する他方中に流入するようにして、前記第１のバッテリィと前記第２のバッテリィ間においてチャージがオン時に等化する傾向を持つように電流を駆動する請求項８記載のバッテリィ等化回路。
前記第１のスイッチングトランジスタと前記第２のスイッチングトランジスタが、前記第１の巻線と前記第２の巻線を前記第１のバッテリィと前記第２のバッテリィからオフ時にそれぞれ接続を断ち；
前記第１のダイオードと前記第２のダイオードの内の一方が、前記第１の巻線と前記第２の巻線の内の対応する一方を介してリセット電流が前記第１のバッテリィと前記第２のバッテリィの内のより少ないチャージを有する他方に、前記第１のバッテリィと前記第２のバッテリィ間でチャージがオフ時に等化する傾向を持つように流入するための経路となる請求項９記載のバッテリィ等化回路。
少なくとも第１と第２の直列接続されたバッテリィ間でチャージを等化させる方法であり、各バッテリィが正端と負端を含み、前記第２のバッテリィの前記正端が前記第１のバッテリィの前記負端に接続されてその接続点が共通ノードを形成し、前記方法が：
変圧器の第１と第２の磁気的に結合された巻線をそれぞれ前記第１のバッテリィと前記第２のバッテリィと並列に、かつ同じ極性で接続して、前記第１のバッテリィと前記第２のバッテリィの内のより大きいチャージを有する一方が前記第１の巻線と前記第２の巻線の内の対応する一方に対して電流を駆動するステップと；
前記第１のバッテリィと前記第２のバッテリィ間のチャージが等化する傾向を持たせるように、誘導電流が前記第１の巻線と前記第２の巻線の内の他方から流出して前記第１のバッテリィと前記第２のバッテリィの内のより少ないチャージを有する他方に流入させるステップと；
前記変圧器の前記第１の巻線と前記第２の巻線を前記第１のバッテリィと前記第２のバッテリィから同時に接続を断つステップと；
前記第１のバッテリィと前記第２のバッテリィ間のチャージが等化する傾向を持たせるように、前記第１の巻線と前記第２の巻線の内の前記対応する一方を介して、前記第１のバッテリィと前記第２のバッテリィの内のより少ないチャージを有する前記他方に流すリセット電流の電流経路を形成するステップとを含む方法。
前記第１の巻線と前記第２の巻線を前記第１のバッテリィと前記第２のバッテリィから同時に接続を断つ前記ステップが前記第１のスイッチングトランジスタと前記第２のスイッチングトランジスタを用いて実行される請求項１１項記載の方法。
前記第１の巻線及び前記第２の巻線を前記第１のバッテリィ及び前記第２のバッテリィと並列にそして同時に接続する前記ステップが：
一方の端が前記第１のバッテリィの前記正端に対して正ノードのところで接続された第１のスイッチングトランジスタと；
一方の端が前記第２のバッテリィの前記負端に対して負ノードのところで接続された第２のスイッチングトランジスタと；
を用いて実行され；
前記変圧器の各巻線が前記巻線の極性を定める第１の端と反対側の第２のの端を：（ｉ）前記第１の巻線の前記第１の端が前記第１のスイッチングトランジスタの反対側の端に接続され；（ｉｉ）前記第２の巻線の前記第１の端が前記第２のスイッチングトランジスタの反対側の端に接続され；（ｉｉｉ）前記第１の巻線の前記第２の端が前記第２の巻線の前記第１の端に接続されるように含んでいる請求項１１記載の方法。
前記第１の巻線と前記第２の巻線の内の対応する一方中をリセット電流が流れる電流経路を提供するステップが：
前記第２の巻線の前記第２の端に接続されたアノードと前記正ノードに接続されたカソードを有する第１のダイオードと；
前記負ノードから接続されたアノードと前記第１の巻線の前記第１の端に接続されたカソードを有する第２のダイオードとを用いて実行される請求項１３記載の方法。
少なくとも第１と第２の直列接続されたバッテリィ間でチャージを等化させるバッテリィ等化回路であり、各バッテリィが正端と負端を含み、前記第１のバッテリィの前記負端が前記等化回路の負ノードに接続可能であり、前記第１のバッテリィの前記正端が前記第２のバッテリィの前記負端に結合されてかつ前記等化回路の共有ノードに接続可能であり、また、前記第２のバッテリィの前記正端が前記等化回路の正ノードに接続可能であり、
第１と第２の磁気的に結合された巻線を有する変圧器であり、各巻線が前記巻線のある極性を定める第１の端とその極性と反対の極性を有する第２の端を有する前記変圧器と；
第１のキャパシタと；
前記変圧器の前記第１の巻線から前記正ノードに結合された変圧器リセット回路と；
オン時に、（ｉ）前記第１の巻線及び前記第２の巻線を前記第１のバッテリィ及び前記第２のバッテリィとそれぞれ並列に同じ極性で同時に結合し；（ｉｉ）前記第１のキャパシタを前記第１の巻線と並列に結合するように動作可能であるスイッチング回路とを備えるバッテリィ等化回路。
オン時に、前記第１のバッテリィと前記第２のバッテリィの内のより大きいチャージを有する一方が前記第１の巻線と前記第２の巻線の内の対応する一方に対して電流を駆動し、また、誘導された電流が、前記第１の巻線徒然貴台２の巻線の内の他方から流出して、前記第１のバッテリィと前記第２のバッテリィの内のより少ないチャージを有する他方に、前記第１のバッテリィと前記第２のバッテリィ間でチャージがオン時に等化するように流入する請求項１５記載のバッテリィ等化回路。
（ｉ）オン時と；（ｉｉ）前記第２のバッテリィが前記第１のバッテリィより大きいチャージを有するときに；前記第２のバッテリィが前記第２の巻線中に電流を駆動し、また、誘導された電流が前記第１の巻線から流出して前記第１のバッテリィと前記第１のキャパシタの内の少なくとも一方を充電する請求項１５記載のバッテリィ等化回路。
前記第２の巻線中に駆動される前記電流と前記第１の巻線から流出する前記誘導電流のそれぞれの大きさが前記第１のキャパシタと前記第１の巻線と前記第１のバッテリィのインピーダンスの並列組合せの関数である請求項１７記載のバッテリィ等化回路。
前記スイッチング回路が前記変圧器の前記第１の巻線と前記第２の巻線をオフ時に前記第１のバッテリィと前記第２のバッテリィから接続を断ち；
前記変圧器が、リセット電流が前記第２の巻線を通って前記第１のキャパシタに、前記第１のキャパシタがオフ時に充電するように流入する電流経路となるように動作可能である請求項１７記載のバッテリィ等化回路。
前記オフ時の前記リセット電流による前記第１のキャパシタ上の前記チャージの内の少なくとも１部が前記オン時に前記第１のバッテリィを充電する請求項１９記載のバッテリィ等化回路。
（ｉ）オン時と；（ｉｉ）前記第１のバッテリィが前記第２のバッテリィより大きいチャージを有するときに；前記第１のバッテリィが前記第１の巻線中に電流を駆動し、また、誘導された電流が前記第２の巻線から流出して第２のバッテリィを充電する請求項１５記載のバッテリィ等化回路。
前記スイッチング回路が、オフ時に前記変圧器の前記第１の巻線と前記第２の巻線を前記第１のバッテリィと前記第２のバッテリィから同時に接続を断つように動作可能であり；
前記変圧器リセット回路が、リセット電流が前記第１の巻線中を流れて前記第２のバッテリィ中に、前記第１のバッテリィと前記第２のバッテリィ間でチャージが前記オフ時に等化する傾向を持つように流入する電流経路を提供するように動作可能である請求項２１記載のバッテリィ等化回路。
前記スイッチング回路が、前記負ノードから前記変圧器の前記第１の巻線の前記第２の端に接続された第１のスイッチングトランジスタと、前記変圧器の前記第２の巻線の前記第２の端から：（ｉ）前記共通ノードと；（ｉｉ）前記第１のマイ線の前記第１の端とに接続された第２のスイッチングトランジスタとを含み；
前記変圧器の前記第２の巻線の前記第１の端が前記正ノードに接続される請求項１５記載のバッテリィ等化回路。
５０％未満のデューティサイクルで実質的に同時に前記第１のスイッチングトランジスタと前記第２のスイッチングトランジスタをオン／オフにバイアスするように動作可能な駆動回路をさらに備える請求項１５記載のバッテリィ等化回路。
前記変圧器リセット回路が、前記第１の巻線の前記第２の端に接続されたアノードと前記正ノードに接続されたカソードを有するダイオードを備える、請求項１５記載のバッテリィ等化回路。
前記第１のスイッチングトランジスタと前記第２のスイッチングトランジスタが：（ｉ）前記第１のスイッチングトランジスタのソースが前記負ノードに接続され、前記第１のスイッチングトランジスタのドレインが前記第１の巻線の前記第２の端に接続され；（ｉｉ）前記第２のスイッチングトランジスタのドレインが前記第２の巻線の前記第２の端に接続され、前記第２のスイッチングトランジスタのソースが前記共通ノードに接続される；ように接続されたＭＯＳＦＥＴである請求項１５記載のバッテリィ等化回路。
前記第１のバッテリィと前記第２のバッテリィがバッテリィユニットの少なくとも１部を形成するバッテリィセルである請求項１５記載のバッテリィ等化回路。
少なくとも第１と第２の直列接続されたバッテリィ間でチャージを等化させるバッテリィ等化回路であり、各バッテリィが正端と負端を含み、前記第１のバッテリィの前記負端が前記等化回路の負ノードに接続可能であり、前記第１のバッテリィの前記正端が前記第２のバッテリィの前記負端に接続されていて前記等化回路の共通ノードに接続可能であり、また、前記第２のバッテリィの前記正端が前記等化回路の正ノードに接続可能であり、前記バッテリィ等化回路が：
第１と第２の磁気的に結合された巻線を有する変圧器であり、各巻線が前記巻線のある極性を定める第１の端とその極性と反対の極性の第２の端を有する、前記変圧器と；
第１のキャパシタと；
前記正ノードから前記共通ノードに接続された第２のキャパシタと；
前記変圧器の前記第１の巻線から前記正ノードに接続された変圧器リセット回路と；
オン時に：（ｉ）前記第１の巻線及び前記第２の巻線をそれぞれ前記第１のバッテリィ及び前記第２のバッテリィと並列に同じ極性で同時に接続させ；（ｉｉ）前記第１のキャパシタを前記第１の巻線と並列に接続させるように動作可能なスイッチング回路とを備えるバッテリィ等化回路。
前記オン時に、前記第１のバッテリィと前記第２のバッテリィの内の大きいチャージを有する一方が前記第１の巻線と前記第２の巻線の内の対応する一方の中に電流を駆動し、また、誘導された電流が前記第１の巻線と前記第２の巻線の内の他方から流出して、前記第１のバッテリィと前記第２のバッテリィの内の少ないチャージを有する他方に、前記第１のバッテリィと前記第２のバッテリィ間でチャージが前記オン時に等化する傾向を持つように流入する請求項２８記載のバッテリィ等化回路。
（ｉ）オン時と；（ｉｉ）前記第２のバッテリィが前記第１のバッテリィより大きいチャージを有するときに；前記第２のバッテリィが前記第２の巻線中に電流を駆動し、また、誘導された電流が前記第１の巻線から流出して、前記第１のバッテリィと前記第１のキャパシタの内の少なくとも一方を充電する請求項２８記載のバッテリィ等化回路。
前記第２の巻線中に駆動される前記電流と前記第１の巻線から流出する前記誘導電流のそれぞれの大きさが、前記第１のキャパシタと前記第１の巻線と前記第１のバッテリィのインピーダンスの並列組合せの関数である請求項３０記載のバッテリィ等化回路。
オフ時に、前記スイッチング回路が、前記変圧器の前記第１の巻線と前記第２の巻線を前記第１のバッテリィと前記第２のバッテリィから同時に接続を断つように動作可能であり；
前記変圧器リセット回路が、リセット電流が前記第２の巻線中を流れて前記第１のキャパシタ中に、前記第１のキャパシタが前記オフ時に充電するように流入する電流経路を提供するように動作可能である請求項３０記載のバッテリィ等化回路。
前記オフ時に前記リセット電流によって蓄積された前記第１のキャパシタ上の前記チャージの少なくとも１部が前記オン時に前記第１のバッテリィに充電する請求項３２記載のバッテリィ等化回路。
（ｉ）オン時と；（ｉｉ）前記第１のバッテリィが前記第２のバッテリィより大きいチャージを有するときに；前記第１のバッテリィが前記第１の巻線中に電流を駆動し、また、誘導された電流が前記第２の巻線から流出して、前記第２のバッテリィと前記第２のキャパシタの内の少なくとも一方を充電する請求項２８記載のバッテリィ等化回路。
前記第１の巻線中に駆動される前記電流と前記第２の巻線から流出する前記誘導電流のそれぞれの大きさが、前記第２のキャパシタと前記第２の巻線と前記第２のバッテリィのインピーダンスの並列組合せの関数である請求項３４記載のバッテリィ等化回路。
オフ時に、前記スイッチング回路が、前記変圧器の前記第１の巻線及び前記第２の巻線を前記第１のバッテリィと前記第２のバッテリィから同時に接続を断ち；
前記変圧器リセット回路が、リセット電流が前記第１の巻線中を通って前記第２のバッテリィと前記第２のキャパシタの内の少なくとも一方の中に、前記第２のバッテリィが前記オフ時に充電するように流入する電流経路を提供するように動作可能である請求項３４記載のバッテリィ等化回路。
前記オフ時に前記リセット電流によって前記第２のキャパシタ上に蓄積された前記チャージの内の少なくとも１部が前記オン時に前記第２のバッテリィを充電する請求項３６記載のバッテリィ等化回路。
前記スイッチング回路が前記負ノードから前記変圧器の前記第１の巻線の前記第２の端に接続された第１のスイッチングトランジスタと、前記変圧器の前記第２の巻線の前記第２の端から：（ｉ）前記共通モードと；（ｉｉ）前記第１の巻線の前記第１の端とに接続された第２のスイッチングトランジスタとを含み；
前記変圧器の前記第２の巻線の前記第１の端が前記正ノードに接続された請求項２８記載のバッテリィ等化回路。
約５０％未満のデューティサイクルで実質的に同時に前記第１のスイッチングトランジスタと前記第２のスイッチングトランジスタをオン／オフするようにバイアスするように動作可能である駆動回路をさらに備える請求項２８記載のバッテリィ等化回路。
前記変圧器リセット回路が、前記第１の巻線の前記第２の端に接続されたアノードと前記正ノードに接続されたカソードを有するダイオードを備える請求項２８記載のバッテリィ等化回路。
前記第１のスイッチングトランジスタと前記第２のスイッチングトランジスタが：（ｉ）前記第１のスイッチングトランジスタのソースが前記負ノードに接続され、また、前記第１のスイッチングトランジスタのドレインが前記第１の巻線の前記第２の端に接続され、また、（ｉｉ）前記第２のスイッチングトランジスタのドレインが前記第２の巻線の前記第２の端に接続され、前記第２のスイッチングトランジスタのソーが前記共通ノードに接続されるように接続されたＭＯＳＦＥＴである請求項２８記載のバッテリィ等化回路。
前記第１のバッテリィと前記第２のバッテリィがバッテリィユニットの少なくとも１部を形成する請求項２８記載のバッテリィ等化回路。