KR100683922B1 - 자기적으로 연결된 자발적인 전지 등화 회로 및 전지 등화방법 - Google Patents
자기적으로 연결된 자발적인 전지 등화 회로 및 전지 등화방법 Download PDFInfo
- Publication number
- KR100683922B1 KR100683922B1 KR1020000073703A KR20000073703A KR100683922B1 KR 100683922 B1 KR100683922 B1 KR 100683922B1 KR 1020000073703 A KR1020000073703 A KR 1020000073703A KR 20000073703 A KR20000073703 A KR 20000073703A KR 100683922 B1 KR100683922 B1 KR 100683922B1
- Authority
- KR
- South Korea
- Prior art keywords
- winding
- terminal
- battery
- transformer
- cell
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
- H02J7/0013—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries acting upon several batteries simultaneously or sequentially
- H02J7/0014—Circuits for equalisation of charge between batteries
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Charge And Discharge Circuits For Batteries Or The Like (AREA)
- Secondary Cells (AREA)
- Networks Using Active Elements (AREA)
- Circuits Of Receivers In General (AREA)
- Amplifiers (AREA)
Abstract
본 발명은 자기적으로 연결된 자발적인 전지 등화 회로 및 등화 방법에 관한 것으로서, 특히 공유되는 등화나 다른 제어 신호들이 필요하지 않는 자기적으로 연결된 자발적인 전지 등화 회로 및 등화 방법에 관한 것이다.
본 발명인 자기적으로 연결된 자발적인 전지 등화 회로는 적어도 제 1 및 제 2 직렬 연결 전지 간의 전하를 등화시키는 전지 등화 회로에 있어서, 상기 제 2 전지의 양단자는 공통 노드에서 상기 제 1 전지의 음단자와 연결되고, 상기 전지 등화 회로는: (i)양노드에서 상기 제 1전지의 상기 양단자와, (ii)음노드에서 상기 제 2 전지의 상기 음단자와 연결될 수 있는 스위칭 회로와; 제 1 및 제 2 자기적 연결 권선들을 구비한 변압기로, 상기 각 권선은 상기 권선의 극성을 정의하는 제 1 단자와 제 2 타 단자를 구비하고;상기 변압기의 상기 권선들로부터 상기 양노드와 음노드로 연결된 변압기 리셋 회로를 포함하고, 상기 스위칭 회로는 상기 제 1 및 제 2 권선들을 상기 제 1 및 제 2 전지들과 병렬로 동시에 각각 동일 극성으로 연결할 수 있어서 전하가 상기 제 1 및 제 2 전지 간의 전하 불균형의 함수로서 상기 제 1 및 제 2 전지들 간에 전송되고, 상기 변압기 리셋 회로는 상기 제 1 및 제 2 권선들 중의 하나를 상기 변압기로부터 상기 전지로의 직접적인 리셋 전류의 반대 극성으로 상기 제 1 및 제 2 전지들의 하나에 병렬적으로 연결한다.
Description
도 1은 본 발명에 따른 전지 등화 회로의 구성도.
도 2는 도 1의 상기 전하 등화 회로의 상세 구성도.
도 3은 본 발명에 따른 다른 전지 등화 회로의 구성도.
도 4는 도 1 및 3의 회로에서 실행될 수 있는 등화 전류 크기를 비교한 그래프.
도 5는 도 3의 상기 전지 등화 회로의 다른 실시예의 구성도.
도 6은 도 5의 상기 전하 등화 회로의 상세 구성도.
*** 도면의 주요 부분에 대한 부호의 설명 ***
100: 전하 등화 회로 102, 104: 전지
110: 공통 노드
본 발명은 자기적으로 연결된 자발적인 전지 등화 회로 및 등화 방법에 관한 것으로서, 특히 공유되는 등화나 다른 제어 신호들이 필요하지 않는 자기적으로 연결된 자발적인 전지 등화 회로 및 등화 방법에 관한 것이다.
단일 전지로부터 사용 가능한 전압보다 높은 전압을 생성하기 위해, 일반적으로 다수의 전지들이 직렬로 연결됨으로써 상대적으로 큰 전체 전압이 부하를 구동하도록 사용될 수 있다. 재충전 전지들을 사용하는 것이 바람직하기 때문에, 전지 충전 회로들이 한번에 직렬로 연결된 모든 전지들을 충전하도록 발전되었다.
하나의 전지가 다른 전지보다 더 높은 상태의 전하에 있지 않고 상기 직렬로 연결된 각 전지를 충분히 충전하기 위해서는 주의를 요한다. 만약 하나의 전지가 다른 전지들에 비하여 상대적으로 낮은 전하로 인한 차이가 존재하면, 상기 전지들의 상기 직렬 연결의 전체 유효 용량(effective capacity)은 상기 낮은 상태의 전하를 구비한 상기 전지 용량으로 감소된다.
전지 등화 회로들은 직렬로 연결된 모든 전지들이 실질적으로 동일한 상태의 전하를 얻도록 발전한다. 브레나드(Brainard)에 허여된 미국 특허 제 5,479,083호는 한 쌍의 직렬 연결된 전지들에 걸쳐 연결된 한 쌍의 직렬 연결 트랜지스터들를 포함하는 종래의 전지 등화 회로를 개시한다. 인덕터(L)는 상기 쌍의 트랜지스터들과 상기 전지들 간에 연결된다. 발진기는 상기 트랜지스터들로의 게이트 구동 신호들(gate drive signals)을 생성하여 실질적인 등화 기간들 동안에 온(on)과 오프(off)에 선택적으로 바이어스된다. 상기 인덕터는 흩어지지 않는(non-dissipative) 분류기(shunt)로서 동작하여 하나의 전지상의 과도한 전하가 다른 전지로 이동되게 하고, 상기 분류기는 각 전지와 병렬적으로 선택적으로 스위치된다. 불행하게도, 상기 브레나드 등화 회로내의 구성 요소의 허용차들은 상기 전지들간에서 이루어지는 등화의 정도에 영향을 미칠 것이고, 특히 상기 트랜지스터들에 의해 상기 전지들로 제시되는 합성적인 의무 주기와 상기 발진기의 의무 주기에 영향을 미친다. 따라서, 만족스러운 등화를 얻기 위해서, 각 전지 상의 상기 전하의 측정들이 이루어져야 하고 필요하다면 상기 의무 주기를 변동하도록 상기 발진기로 회귀되어야 한다(상기 브레나드 특허의 도 3을 참조).
파스큘(Pascual)에게 허여된 미국 특허 제 5,710,504호는 각 전지로부터 적절한 등화를 성취하기 위한 회귀(feed back) 메커니즘을 요구하지 않는 전지 등화 회로를 개시한다. 그러나, 상기 파스큘 특허의 상기 회로는 직렬로 연결된 전지의 개수에 관계없이 상기 회로내의 모든 스위칭 디바이스들이 등화되는 것을 요구한다. 상기 직렬 연결 전지들의 개수는 상대적으로 많고 상기 최상 전지로부터 최하 전지로의 높은 단자 전압을 야기할 때, 상기 파스큘 회로의 구성은 바람직하지 않은 고장 상태들을 야기한다.
상기 파스큘 특허의 도 1을 보면, 다수의 직렬 연결 전지들이 도시된다; 모든 스위치들(16)은 제어 라인들(18)과 제어 유닛(12)을 통해 등화된다. 상기 최상 전지로부터 상기 최하 전지로의 상기 전체 전압이 실질적으로 크다고(예를 들면 600볼트) 가정하면, 실제적인 회로는 상기 등화 회로의 배선을 통한 상기 최상 전지 단자로부터 최하 전지 단자로의 고장에 견딜 수 있도록 설계되어야 한다. 종종, 상기 직렬 연결 전지들은 많은 앰프들(amps)(1000 앰프들 이상)을 제공하고, 상기 앰프들은 고장에 견디고 상기 전지들 중의 어느 것에 손상을 주지 않도록 하는 것 에 어려움이 있다.
쉬미트(Schmidt)에 허여된 미국 특허 제 5,821,729호는 다수의 전지들 간의 전하를 교환하는 방법과 장치를 개시하고, 변압기의 권선들은 미리 예정된 시간 간격들에서 각 전지와 병렬적으로 연결된다. 각 전지는 동일한 권선 센스(sense)에서의 상기 권선들 중의 별도의 하나에 동시에 연결된다. 불행하게도, 상기 쉬미트 장치는 상기 별도의 전지들에 상기 권선들을 연결하는 단시간의 스위칭 소자를 요구한다. 또한, 만약 상기 스위칭 소자들이 정확하게 제어되지 않으면, 상기 변압기 권선들의 공통 자기 코어는 포화될 것이다.
본 발명은 상기한 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 자발적인 동작(즉, 상기 직렬 연결 전지들을 다루는 다른 등화 회로들을 구비한 등화를 요구하지 않는)이 가능하고 만족스러운 등화를 위한 폐쇄 루프 보상이나 상당히 복합적인 제어 회로를 요구하지 않는 전지 등화 회로를 제공하는 것이다.
본 발명인 전지 등화 회로는 적어도 제 1 및 제 2 직렬 연결 전지들 간의 전하를 등화시키는 과정이 제공되고, 각 전지는 양단자(positive end)와 음단자(negative end)를 구비하고, 상기 제 2 전지의 양단자는 공통 노드에서 상기 제 1 전지의 상기 음단자에 연결된다. 본 발명의 상기 전지 등화 회로는: (i)양노드(positive node)에서 상기 제 1 전지의 상기 양단자에 연결될 수 있고, (ii)음노드(negative node)에서 상기 제 2 전지의 상기 음단자와 연결될 수 있는 스위칭 회로와; 제 1 및 제 2 자기적 연결 권선들을 구비한 변압기로, 상기 각 권선은 상기 권선의 극성을 정의하는 제 1 단자와 제 2 타 단자(opposing end)를 구비하고; 상기 변압기의 권선들로부터 상기 양노드 및 음노드에 연결된 변압기 리셋 회로로, 상기 스위칭 회로는 개별적으로 동일한 극성으로 상기 제 1 및 제 2 전지들에 병렬인 상기 제 1 및 제 2 권선들에 동시에 연결하도록 동작함으로써 전하가 상기 제 1 및 제 2 전지들 간의 전하 불균형의 함수로서 상기 제 1 및 제 2 전지들 간에 이동되고, 상기 변압기 리셋 회로는 상기 변압기로부터 상기 전지로의 직접 리셋 전류에 대한 반대 극성으로 상기 제 1 및 제 2 전지들의 하나와 병렬인 상기 제 1 및 제 2 권선들 중의 하나를 연결하도록 동작함으로써 상기 제 1 및 제 2 권선들 간의 전하 불균형을 감소시킨다.
본 발명인 전지 등화 회로는 양노드에서 상기 제 1 전지의 상기 양단자로 하나의 단자를 연결할 수 있는 제 1 스위칭 트랜지스터와; 음노드에서 상기 제 2 전지의 음단자에 하나의 단자를 연결할 수 있는 제 2 스위칭 트랜지스터와; 제 1 및 제 2 자기적 연결 권선들을 구비한 변압기와, 상기 각 권선은 상기 권선의 극성을 정의하는 제 1 단자와 제 2 타 단자를 구비하여:(i)상기 제 1 권선의 제 1 단자가 상기 제 1 스위칭 트랜지스터의 타 단자에 연결되고, (ii)상기 제 2 권선의 상기 제 1 단자가 상기 제 2 스위칭 트랜지스터의 타 단자에 연결되고, (iii) 상기 제 1 권선의 상기 제 2 단자가 상기 제 2 권선의 상기 제 1 단자에 연결된다; 상기 제 2 권선의 상기 제 2 단자에 연결된 애노드과 상기 양노드에 연결된 캐소드를 구비한 제 1 다이오드와; 상기 음노드로부터 연결된 애노드과 상기 제 1 권선의 상기 제 1 단자에 연결된 캐소드를 구비한 제 2 다이오드 및; 상기 스위칭 트랜지스터들을 온(ON) 또는 오프(OFF)로 ON 및 OFF 시기와, 50%이하의 의무 주기와 실질적으로 동시에 바이어스시키도록 동작되는 구동 회로를 포함한다.
본 발명인 전지 등화 방법은 하기의 단계들에 의해 상기 제 1 및 제 2 직렬 연결 전지들간의 전하를 등화시키는 방법을 제공한다: 상기 제 1 및 제 2 전지들 중의 관련된 하나와 병렬인 변압기의 제 1 및 제 2 자기적 연결 권선들 중의 다른 하나를 각각 동일 극성으로 동시에 연결하여, 더 큰 전하를 가진 제 1 및 제 2 전지들 중의 하나가 상기 제 1 및 제 2 권선들 중의 대응하는 하나에 전하를 인가하고, 유도된 전류를 상기 제 1 및 제 2 권선들 중의 다른 하나로부터 흐르게 하여 더 적은 전하를 가진 상기 제 1 및 제 2 전지들 중의 다른 하나로 흐르게 하여, 상기 제 1 및 제 2 전지들이 등화되도록 하는 단계와; 상기 변압기의 상기 제 1 및 제 2 권선들을 상기 제 1 및 제 2 전지들로부터 동시에 단절시키는 단계 및; 전류 경로를 리셋 전류에 제공하여 상기 제 1 및 제 2 권선들 중의 상기 대응하는 하나를 통하여 더 적은 전하를 가진 상기 제 1 및 제 2 전지들 중의 다른 하나로 흐르게 함으로써 상기 제 1 및 제 2 전지들간의 전하가 등화되는 단계를 포함한다.
본 발명인 전지 등화 회로는: 제 1 및 제 2 자기적 연결 권선들을 구비한 변압기와, 상기 각 권선은 상기 권선의 극성을 정의하는 제 1 단자와 제 2 타 단자를 구비하고; 제 1 커패시터와; 상기 변압기의 제 1 권선으로부터 상기 양노드로 연결된 변압기 리셋 회로와; ON 시기에는 (i)상기 제 1 및 제 2 전지들과 각각 동일 극성에서 병렬인 상기 제 1 및 제 2 권선들과 동시에 연결되고; (ii) 상기 제 1 권선과 병렬인 상기 제 1 커패시터와 연결되어 동작하는 스위칭 회로를 포함한다.
본 발명인 전지 등화 회로는: 제1 및 제 2 자기적 연결 권선들을 구비한 변압기와, 상기 각 권선은 상기 권선의 극성을 정의하는 제 1 단자와 제 2 타 단자를 구비하고; 제 1 커패시터와; 상기 양노드에서 상기 공통 노드로 연결된 제 2 커패시터와; 상기 변압기의 상기 제 1 권선으로부터 상기 양노드로 연결된 변압기 리셋 회로와; ON 시기에는 (i) 상기 제 1 및 제 2 전지들과 병렬로 각각 동일한 극성에서 동시에 연결되고; (ii) 상기 제 1 권선과 병렬인 상기 제 1 커패시터와 연결되어 동작하는 스위칭 회로를 포함한다.
도 1은 본 발명에 따른 전지 등화 회로의 구성도로서, 상기 전하 등화 회로(100)는 각각 직렬-연결 전지들(102), (104)에 포함되는 상기 전하를 등화시키도록 동작된다. 전지(102)는 양노드(106)와 연결된 양단자와 공통 노드(110)와 연결된 음단자를 포함한다. 전지(104)는 공통 노드(110)에 연결된 양단자와 음노드(108)에 연결된 음단자를 포함한다.
종래 기술에 숙련된 사람들은 본 발명의 상기 전하 등화 회로(100)가 별개의 전지들(102) 및 (104)와 같은 2개의 완전히 독립된 전지들로 동작하지 않고, 특정 단일 전지 유닛내의 상기 개별 셀들로 동작하는 것을 인식할 것이다. 상기의 경우에, 전지(102) 및 전지(104)는 하나의 전지 유닛 내의 개별 직렬-연결 셀들로 여겨질 것이다.
본 발명에 따른 상기 전하 등화 회로(100)는 상기 양노드(106)와 상기 음노드(108)를 통하여 상기 직렬 연결 전지들(102), (104)에 연결될 수 있는 스위칭 회 로(112)를 포함한다. 상기 전하 등화 회로(100)는 변압기(T1)와, 변압기-리셋 회로(114) 및 게이트 구동 회로(116)를 포함한다. 상기 변압기(T1)는 공통 코어 상에 감겨진 상위 권선(118)과 하위 권선(120)을 포함한다. 각 권선(118), (120)은 상기 권선과 관련된 상기 극성(또는 센스)을 나타내는 점으로 도시된 단자를 포함한다.
상기 스위칭 회로(112)는 상기 변압기(T1)의 상기 상위 및 하위 권선들(118), (120)의 관련된 하나와 직렬로 연결된 제어-전도 회로(controlled-conduction circuit)(예를 들면 상기 소스-드레인 회로)를 각각 포함하는 상위 및 하위 스위칭 트랜지스터들(Q1), (Q2)을 바람직하게 포함한다. 상기 트랜지스터들(Q1), (Q2)는 바람직하게 모스페트(MOSFET) 디바이스들이다; 그러나, 종래 기술에 수련된 사람들은 다른 형태의 스위칭 트랜지스터들이 본 발명의 범위를 벗어남이 없이 사용될 수 있음을 이해할 것이다. 트랜지스터(Q1)의 드레인은 양노드(106)에 연결되고, 트랜지스터(Q1)의 소스는 상위 권선(118)의 하나의 단자에 연결된다. 트랜지스터(Q2)의 소스는 음노드(108)에 연결되고, 반면에 상기 트랜지스터(Q2)의 드레인은 상기 하위 권선(12)의 하위 단자에 연결된다. 상위 및 하위 권선들(118), (120)은 상기 공통 노드(110)에 함께 연결된다.
상기 게이트 구동 회로(116)는 2개의 출력들을 구비하고, 각 출력은 선택된 의무 주시에서의 트랜지스터들(Q1) 및 (Q2)의 각 하나를 온 및 오프되도록 바이어스시키는 것이다. 상기 의무 주기는 약 50%이하가 되어 상기 변압기(T1)가 포화되지 않도록 한다. 사실적으로, 상기 회로는 50%보다 작은 어느 의무 주기(예를 들면 10%, 20%, 또는 49%의 의무주기 모두가 사용가능하다)에서 완벽하게 동작된다.
상기 변압기 리셋 회로(114)는 상기 변압기(T1)의 상기 권선들(118), (120)으로부터 상기 양 및 음노드들(106), (108)로 연결된다. 상기 리셋 회로(114)는 바람직하게는 한 쌍의 다이오드들(D1), (D2)을 구비한다. 상기 다이오드(D1)의 애노드는 상기 하위 권선(120)과 상기 스위칭 트랜지스터(Q2)의 상기 드레인의 결합부분에 연결되고, 상기 캐소드는 양노드(106)에 연결된다. 상기 다이오드(D2)의 애노드는 음노드(108)에 연결되고, 상기 캐소드는 상기 트랜지스터(Q1)의 소스와 상위 권선(118)의 결합부분에 연결된다.
상기 스위칭 회로(112)는 바람직하게는 상기 상위 및 하위 전지들(102), (104)과 병렬적으로 각각 동일한 극성으로(즉, 상기 각 전지의 양단자에 연결된 각 권선들의 점으로) 상기 상위 및 하위 권선들(118), (120)에 실질적으로 동시에 연결되어 동작할 수 있다. 반면에, 상기 게이트 구동 회로(116)는 동시에 트랜지스터(Q1), (Q2)를 구동시킨다: 트랜지스터(Q1)의 전도는 상기 상위 권선(118)이 상기 상위 전지(102)와 병렬적으로 연결되게 함으로써 상기 상위 권선(118)의 상기 점 단자는 상기 상위 전지(102)의 상기 양단자에 연결된다; 실질적으로 동시에, 상기 트랜지스터(Q2)의 전도는 상기 하위 권선(120)이 상기 하위 전지(104)의 상기 양단자에 연결된 상기 하위 권선(120)의 상기 점 단자로 상기 하위 전지(104)와 병렬로 연결되도록 한다.
상기 트랜지스터들(Q1) 및 (Q2)이 온일 때(즉, ON 시간동안에), 상기 상위 전지(102) 및 하위 전지(104)는 각각 상기 상위 권선(118)과 하위 권선(120)으로 각각 전류를 인가하려고 한다. 예를 들면, 상기 상위 전지(102)는 높은 전하(예를들면 더 높은 전압 전위)를 가진다고 가정하면, 전류는 상기 트랜지스터(Q1)를 통하여 상기 상위 전지(102)의 상기 양단자로부터 상기 상위 권선(118)로 또한 상기 상위 전지(102)의 상기 음단자로 다시 흐르게 될 것이다. 따라서, 상기 하위 전지(104)는 상기 하위 권선(120)의 점단자로부터 상기 하위 전지(104)의 상기 양단자로 흐르는 유도된 전류를 방해할 수 없을 것이다. 그럼으로써 ON 시간동안에 상기 상위 전지(102)로부터 하위 전지(104)로의 전하를 효율적으로 전송한다. 종래 기술에 숙련된 사람은 만약 상기 하위 전지(104)가 상기 상위 전지(102)보다 더 큰 전하를 구비하면, 상기 전류의 방향들은 상기 변압기(T1)의 상기 상위 및 하위 권선들과 반대 방향일 것이고, 유도된 전류는 상기 하위 전지(104)의 상기 양단자로부터 상기 하위 권선(120)의 상기 점 단자로 흐르는 상기 구동 전류에 대한 응답으로 상기 상위 전지(102)의 상기 양단자로 흐르게 되는 것을 이해할 것이다.
상기 상위 전지(102)가 상기 하위 전지(104)보다 더 큰 전하를 구비한다고 가정하면, 상기 스위칭 회로(112)의 상기 ON 시간동안에, 상기 전지(102)로부터 상기 상위 권선 (118)의 상기 점 단자로의 상기 구동 전류는 상기 변압기(T1)의 상기 자화 인덕턴스를 충전시킴으로써, 상기 변압기(T1)의 에너지를 저장한다. 상기 게이트 구동 회로(116)가 상기 트랜지스터들(Q1), (Q2)을 바이어스시킬 때(즉 OFF 시간동안에), 상기 변압기 리셋 회로(114)는 바람직하게 하위 전하를, 즉 하위 전지(104)를 구비한 상기 전지로의 전류(즉, 상기 변압기(T1)의 코어의 붕괴 자기장(collapsing magnetic field)에 의해 유도된 전류)를 직접적으로 리셋시킬 수 있다. 특히, 상기 리셋 전류는 상기 변압기(T1)의 상기 상위 권선(118)의 상기 하위 단자로부터 상기 다이오드(D2)를 통하여 상기 하위 전지(104)의 상기 양단자로 흐르고, 다시 상기 상위 권선(118)의 상기 점 단자로 흐를 것이다. 또한, 상기 OFF 시간동안에, 상기 변압기 리셋 회로(114)는 상기 ON 시간동안보다 반대 극성으로 상기 상위 권선(118)과 병렬인 상기 하위 전지(104)와 연결되어 동작할 수 있다. 장점으로, 상기 리셋 전류는 OFF 시간 동안에 상기 상위 전지(102)와 하위 전지(104)간의 전하를 등화시키게 된다.
종래 기술에 숙련된 사람은 리셋 전류가 상기 상위 및 하위 전지들(102), (104)가 실질적으로 동일한 전하일 때(즉, 상기 전지들이 등화된 때) 상기 다이오드(D1) 및 (D2)를 통하여 상기 상위 및 하위 전지들(102) 및 (104)의 각각을 향하게 될 것을 이해할 것이다.
도 2는 도 1의 상기 전하 등화 회로(100)의 상세 구성도를 도시한 것으로서,종래 기술에 숙련된 사람은 도 2의 특성 구성요소들이 예로서 도시된 것이고 다른 많은 변형과 변경들이 본 발명의 범위를 벗어남이 없이 이루어질 수 있음을 알 수 있다.
도 3은 본 발명에 따른 다른 전지 등화 회로의 구성도를 도시한 것으로서, 상기 전하 등화 회로(200)는 양노드, 음노드 및 공통 노드(206), (208), (210)에서 상위 전지(202)와 하위 전지(204)를 각각 포함하는 직렬-연결 쌍인 전지들과 연결될 수 있다. 상기 전하 등화 회로는 스위칭 회로(212)와, 변압기(T1)와 변압기 리셋 회로(214) 및 게이트 구동 회로(216)를 포함한다.
상기 변압기(T1)의 상위 및 하위 권선들(218), (220)의 각각은 상기 권선들과 직렬로 연결된 기생 누설 인덕턴스(parasite leakage inductance)(Lleak)가 도시된다. 종래 기술에 숙련된 사람은 실제적인 변압기에서, 어느 누설 인덕턴스는 비-이상적인 회로 소자이고 일반적으로 감소된 회로 성능을 야기한다는 것을 알고 있다. 변압기들을 사용하는 전하 등화 회로들의 경우에, 누설 인덕턴스는 일반적으로 하나의 전지로부터 인출되고 다른 전지로 전달되는 전류 및 전하의 크기를 제한한다. 사실적으로, 보다 큰 전하를 구비한 전지로부터의 구동 전류는 상기 전지와, 상기 변압기 권선과, 상기 스위칭 회로의 임피던스와 변압기 동작으로 반사된 다른 회로 구성요소의 임피던스의 조합에 의해 제한된다.
상기 기생 누설 인덕턴스는 상기 자화 인덕턴스를 감소시키고 자화 에너지를 증가시키는 것과 같은 변압기의 대응 부정 효과없이 감소될 수 없다. 자화 인덕턴스의 대응하는 감소들( 및 자화 에너지의 감소)없는 누설 인덕턴스를 감소시키는 종래 기술에 따른 방법은 동축 권선들과 같은, 복합 권선 배치에 의해 상기 변압기의 상기 자화 인덕턴스-대- 누선 인덕턴스 비를 향상시키는 것에 중점을 두고 있다.
상기 스위칭 회로(212)는 바람직하게는 상기 변압기(T1)의 상기 상위 및 하위 권선들(218), (220)과 직렬로 연결된 상위 및 하위 스위칭 트랜지스터들(Q1), (Q2)를 포함한다. 상기 트랜지스터들(Q1), (Q2)는 바람직하게는 MOSFET 디바이스들이다; 그러나 종래 기술에 숙련된 사람은 본 발명의 범위를 벗어남이 없이 다른 형태의 스위칭 트랜지스터들이 사용될 수 있음을 알 것이다. 상기 스위칭 회로(212)는 바람직하게는 상기 상위 및 하위 전지들(202), (204)와 직렬인 상기 상위 및 하위 권선들(218), (220)(및 관련된 누선 인덕턴스들)과 각각 동일한 극성으로 동시에 연결되어 동작될 수 있다. 상기 트랜지스터(Q2)는 도 1의 상기 등화 회로와 같이 변압기(T1)와 하위 전지(204)에 실질적으로 동일한 방법으로 연결된다. 그러나, 상기 트랜지스터(Q1)는 상기 상위 권선(218)의 하위 단자와 연결된 상기 드레인와 상기 하위 권선(220)의 상기 점 단자를 향하여 연결된 상기 소스로 상기 상위 및 하위 권선들(218), (220)과 연결되고, 상기 누설 인덕턴스는 상기 하위 권선(220)을 통털어 분배된다. 상기 상위 전지(202)가 상기 등화 회로(200)에 연결된 때, 상기 상위 권선(218)의 상기 점 단자는 상기 양노드(206)와 상기 상위 전지(202)의 상기 양단자에 연결된다.
상위 커패시터(C1)는 상기 양노드(206)로부터 (i) 트랜지스터(Q1)의 상기 소스와; (ii) 상기 하위 권선(220)의 상기 점 단자 및; (iii) 상기 공통 노드(210)의 접합부분에 연결된다. 종래 기술에 숙련된 사람은 상기 상위 커패시터(C1)가 상기 상위 전지(202)와 병렬로 효과적으로 연결되는 것을 알 것이다. 하위 커패시터(C2)는 상기 상위 권선(218)과 상기 트랜지스터(Q1)의 접합부분으로부터 상기 하위 권선(220)과 상기 트랜지스터(Q2)의 드레인의 접합부분으로 연결된다.
상기 변압기 리셋 회로(214)는 상기 하위 권선(220)과, 커패시터(C2) 및 상기 트랜지스터(Q2)의 드레인의 접합부분에 연결된 애노드를 가진 다이오드(D1)를 포함한다. 상기 다이오드(D1)는 양노드(206)에 연결된 캐소드를 또한 포함한다.
상기 게이트 구동 회로(216)는 (i)ON 시간동안에 실질적으로 동시에; (ii)OFF 시간동안에 실질적으로 동시에 상기 트랜지스터들(Q1), (Q2)을 바이어스시키도록 동작될 수 있다. 상기 트랜지스터들(Q1), (Q2)이 ON일 때, 상기 상위 및 하위 권선들(218), (220)은 각각 상기 상위 및 하위 전지들(202), (204)에 병렬로 연결된다. 또한, 상기 하위 커패시터(C2)는 상기 하위 전지(204)와 병렬로 연결된다. 따라서, 상기 상위 커패시터(C1)와 하위 커패시터(C2)는 충전하거나 방전하여 상기 단자 전압들이 상기 전지들(202), (204)의 전압과 대등하게 한다. 상기 트랜지스터(Q1), (Q2)이 ON일 때(즉, ON 시간동안에), 상기 전지(202) 및 하위 전지(204)는 각각 상기 상위 권선(218)과 하위 권선(220)에 전류를 인가하려 한다. 예를 들면, 상기 상위 전지(202)가 더 높은 전하(즉 전지의 양단에 더 높은 전압 전위)를 구비한다고 가정하면, 전류를 상기 상위 전지(202)의 상기 양단자로부터 상기 트랜지스터(Q1)를 통하여 상기 상위 권선(218)로 흐르고, 다시 상기 상위 전지(202)의 음단자로 흐르게 될 것이다. 따라서, 상기 하위 전지(204)는 상기 하위 권선(220)의 상기 점 단자로부터 상기 하위 전지(204)의 상기 양단자로 흐르는 유도 전류를 방지할 수 없을 것이다. 상기 ON 시간 동안에 상기 유도 전류는 상기 상위 전지(202)로부터 상기 하위 전지(204)로 전하를 전송한다. 종래 기술에 숙련된 사람은 만약 상기 하위 전지(204)가 상기 상위 전지(202)보다 더 큰 전하를 구비하였다면, 상기 전류 흐름의 방향은 상기 변압기(T1)의 상기 상위 및 하위 권선들(218), (220)에서 반대방향이 될 것이고, 유도 전류는 상기 하위 전지(204)의 상기 양단자로부터 상기 하위 권선(220)의 상기 점 단자로 흐르는 구동 전류에 응답하여 상기 상위 전지(202)의 상기 양단자로 흐르는 것을 인식할 것이다.
상기 상위 전지(202)가 상기 하위 전지(204)보다 더 큰 전하를 가진다고 가정하면, 상기 상위 전지(202)에 의해 상기 상위 권선(218)으로 인가되는 전류의 각각의 크기는: (i) 상기 상위 전지(202)와, 상위 권선(218)(누선 인덕턴스를 포함)의 조합 임피던스들과 상기 트랜지스터(Q1)의 임피던스; 및 (ii) 상기 하위 전지(204)와, 하위 권선(220) 및 하위 커패시터(C2)의 임피던스들의 반사 병렬 조합(reflected parallel combination)의 함수이다. 장점으로서, 상기 하위 커패시터(C2)는 상기 스위칭 회로(212)의 상기 ON 시간 동안에 상기 하위 권선(220)(및 권선의 누설 인덕턴스)과 병렬적인 것이 효과적이고, 따라서 상기 상위 권선(218)으로 반사된 상기 임피던스를 감소시킨다. 결과적으로, 상기 상위 전지(202)로부터 상기 상위 권선(218)으로의 상기 구동 전압의 크기는 상기 하위 커패시터(C2)가 없을 때보다 더 높다.
상기 상위 전지(202)가 상기 하위 전지(204)보다 더 높은 전하를 가진다고 가정하면, 상기 게이트 구동 회로(216)가 상기 상위 및 하위 전지들(202), (204)로부터 각각 상기 상위 및 하위 권선들(218), (220)이 동시에 단절된 때(즉, OFF 시간동안에), 상기 변압기 리셋 회로(214)는 전류 경로를 상기 상위 권선(218)의 상기 점 단자로의, 상기 커패시터(C2)를 통하여 또한, 상기 다이오드(D1)를 통하여 흐르는 리셋 전류에 제공하도록 동작될 수 있다. 상기 리셋 전류는 상기 ON 시간동안에 상기 변압기(T1)에 저장된 상기 에너지로 상기 커패시터(C2)를 충전한다. 따라서, 상기 게이트 구동 회로(216)가 상기 트랜지스터들(Q1), (Q2)을 ON시킴으로써, 상기 커패시터(C2)를 상기 하위 전지(204)와 병렬로 연결한 때, 상기 리셋 전류로부터 상기 커패시터(C2)상의 상승된 전하는 상기 하위 전지(204)를 충전하고, 그럼으로써 전지들(202) 및 (204)을 등화시킨다.
상기 하위 전지(204)가 상기 상위 전지(202)보다 더 큰 전하를 가진 때, ON 시간동안에 상기 하위 전지(204)는 상기 하위 권선(220)의 상기 점 단자로 전류를 인가함으로써 유도된 전류는 상기 상위 권선(218)의 상기 점 단자로부터 (i) 상기 상위 커패시터(C1)와; (ii) 상기 상위 전지(202) 중의 적어도 하나로 흐르고, 그럼으로써 상기 상위 및 하위 전지들(202), (204)상의 상기 전하를 등화시킨다.
상기 스위칭 회로(216)가 상기 트랜지스터(Q1), (Q2)를 OFF시킬 때, 상기 변압기 리셋 회로(214)는 바람직하게 전류 경로를 상기 하위 권선(220)의 상기 점 단자로, 상기 다이오드(D1) 및 (i)상기 커패시터(C1)와; (ii) 상기 상위 전지(202) 중의 적어도 하나로 흐르는 리셋 전류에 제공하도록 동작하고, 그럼으로써 OFF 기간동안에 상기 상위 및 하위 전지(202) 및 (204)상의 상기 전하들을 등화시킨다. 종래 기술에 숙련된 사람은 상기 리셋 전류를 통하여 상기 상위 커패시터(C1)으로 전송된 전하는 상기 상위 커패시터(C1) 간의 상기 단자 전압이 상기 상위 전지(202)의 전압을 초과하는 범위까지 상기 상위 전지(202)로 전송될 것이다.
도 4는 도 1 및 3의 회로에서 실행될 수 있는 등화 전류 크기를 비교한 그래프를 도시한 것으로서, 상기 상위 및 하위 전지들(202),(204)간의 전압차에 대한 상기 등화 전류의 크기가 :(i)누설 인덕턴스(즉, 이상적인 조건)가 없는 경우; (ii) 누설 인덕턴스가 있고 보상 회로가 없는 경우(즉, 도 1의 회로); 및 (iii) 누 설 인덕턴스가 있는 도 3의 회로 상의 조건하에서 도시된다. 장점으로, 도 3의 상기 회로에서 흐르는 등화 전류의 크기는 실질적으로 도 1의 상기 회로에 흐르는 전류보다 크다. 따라서, 상기 상위 및 하위 전지들(202), (204)간의 등화는 도 3의 회로를 사용함으로써 보다 신속하게 성취될 수 있을 것이다.
도 5는 도 3의 상기 전지 등화 회로의 다른 실시예의 구성도를 도시한 것으로서, 상기 등화 회로(200)는 상기 상위 커패시터(C1)가 사용되지 않는 점을 제외하면 도 3의 상기 회로와 실질적으로 유사하다. 도 5의 상기 회로의 동작은 유도 전류와 리셋 전류 및 충전 전류가 상기 커패시터(C1)를 통해 흐르지 않는 점을 제외하면 실질적으로 도 3의 상기 회로의 동작과 유사하다. 상기 커패시터(C2)의 충전 및/또는 방전은 도 3의 상기 회로와 동일하다.
도 6은 도 5의 상기 전하 등화 회로의 상세 구성도를 도시한 것으로서, 종래 기술에 숙련된 사람은 상기 특정 회로 구성요소들 및 배치가 단지 예로서 도시된 것이고 다른 변형과 변경들이 본 발명의 범위를 벗어남이 없이 이루어질 수 있음을 알 수 있을 것이다.
본 발명의 상기 전하 등화 회로는 전지(102) 및 (104)로 대략적으로 배치된 회로 상에 구현된다. 전지의 개수가 예를 들면 3, 4, 5, 6 등의 2를 초과할 때, 하나의 전하 등화 회로(300)는 각 한쌍의 전지들을 위해 설치될 것이다.
상기한 구성의 본 발명에 따르면, 다른 쌍의 전지들을 위한 전하 등화 회로(즉, 각 전하 등화 회로는 자발적이다)간의 공유되는 등화나 다른 제어 신호들은 필 요하지 않게 하여 최대의 편리하고 안전한 동작을 위해 상기 전지들에 분배하는 효과가 있다.
Claims (42)
- 적어도 제 1 및 제 2의 직렬 연결된 전지들 간의 전하를 등화시키는 전지 등화 회로-여기서, 상기 각 전지는 양(+)단자와 음(-)단자를 구비하고, 상기 제 2 전지의 양단자는 공통 노드가 상기 제 1 전지의 음단자와 연결된다-에 있어서,(i)양(+)노드에서 상기 제 1전지의 상기 양단자에 연결되고, (ii)음(-)노드에서 상기 제 2 전지의 상기 음단자와 연결될 수 있는 스위칭 회로와;제 1 및 제 2의 자기적으로 연결되는 권선들을 구비한 변압기와, 여기서 상기 각 권선은 상기 권선의 극성을 정의하는 제 1 단자와 제 2 타 단자를 구비하고;상기 변압기의 상기 권선들로부터 상기 양노드와 음노드에 연결된 변압기 리셋 회로를 포함하며,상기 스위칭 회로는 전하가 상기 제 1 및 제 2 전지 간의 전하 불균형에 따라 상기 제 1 과 제 2 전지 간에 전하가 전송될 수 있도록, 상기 제 1 및 제 2 권선들을 각각 상기 제 1 및 제 2 전지들과 병렬로 동시에 동일 극성으로 연결하는 동작을 하며,상기 변압기 리셋 회로는 상기 제 1 권선과 제 2 권선 중의 하나를 반대 극성으로 상기 제 1 전지와 제 2 전지 중 하나에 병렬로 연결하는 동작을 하여, 상기 변압기로부터의 리셋 전류가 상기 하나의 전지에 인가되도록 하여 상기 제 1 전지와 제 2 전지 간의 전하 불균형을 감소시키는 것을 특징으로 하는 전지 등화 회로.
- 제 1 항에 있어서,상기 변압기 리셋 회로는 또한, 상기 전지들간에 전하 불균형이 없을 때에 상기 변압기로부터의 리셋 전류가 상기 전지들에 인가되도록, 상기 제 1 권선과 제 2 권선을 각각 상기 제 2 전지와 제 1 전지에 병렬로 동일 극성으로 연결하는 동작을 하는 것을 특징으로 하는 전지 등화 회로.
- 제 1 항에 있어서,상기 스위칭 회로는 일 단자가 상기 양노드에 연결된 제 1 스위칭 트랜지스터와, 그리고 일 단자가 상기 음노드에 연결된 제 2 스위칭 트랜지스터를 포함하고;상기 변압기의 상기 제 1 권선의 상기 제 1 단자는 상기 스위칭 트랜지스터의 타 단자에 연결되고, 상기 제 2 권선의 상기 제 1 단자는 상기 제 2 스위칭 트랜지스터의 타 단자에 연결되고, 상기 제 1 권선의 상기 제 2 단자는 상기 제 2 권선의 상기 제 1 단자에 연결되는 것을 특징으로 하는 전지 등화 회로.
- 제 1 항에 있어서,상기 제 1 및 제 2 스위칭 트랜지스터를 50%이하의 듀티 사이클에서 실질적으로 동시에 ON 및 OFF로 바이어스시키는 구동 회로를 더 포함하는 것을 특징으로 하는 전지 등화 회로.
- 제 1 항에 있어서,상기 변압기 리셋 회로는:애노드가 상기 제 2 권선의 상기 제 2 단자와 연결되고, 캐소드가 상기 양노드에 연결된 제 1 다이오드와; 그리고애노드가 상기 음노드로부터 연결되고, 캐소드가 상기 제 1 권선의 상기 제 1 단자에 연결된 제 2 다이오드를 포함하는 것을 특징으로 하는 전지 등화 회로.
- 제 1 항에 있어서,상기 제 1 및 제 2 스위칭 트랜지스터는 MOSFET들로 되며, 이들 MOSFET은 (i)상기 제 1 스위칭 트랜지스터의 드레인이 상기 양노드에 연결되고, 상기 제 1 스위칭 트랜지스터의 소스가 상기 제 1 권선의 상기 제 1 단자에 연결되며, (ii)상기 제 2 스위칭 트랜지스터의 드레인은 상기 제 2 권선의 상기 제 2 단자에 연결되고, 상기 제 2 스위칭 트랜지스터의 소스가 상기 음노드에 연결되는 것을 특징으로 하는 전지 등화 회로.
- 제 1 항에 있어서,상기 제 1 및 제 2 전지들은 적어도 전지 유닛의 일부분을 형성하는 전지 셀들인 것을 특징으로 하는 전지 등화 회로.
- 적어도 제 1 및 제 2의 직렬 연결된 전지들간의 전하를 등화시키는 전지 등화 회로-여기서, 상기 각 전지는 양(+)단자와 음(-)단자를 구비하고, 상기 제 2 전지의 양단자는 공통 노드가 상기 제 1 전지의 음단자와 연결된다-에 있어서,일 단자가 양(+)노드에서 상기 제 1 전지의 양단자에 연결되는 제 1 스위칭 트랜지스터와;일 단자가 음노드에서 상기 제 2 전지의 상기 음단자에 연결되는 제 2 스위칭 트랜지스터와;제 1 및 제 2의 자기적으로 연결되는 권선들을 구비한 변압기와, 여기서 상기 각 권선은 상기 권선의 극성을 정의하는 제 1 단자와 제 2 타 단자를 구비하고,(i)상기 제 1 권선의 상기 제 1 단자는 상기 제 1 스위칭 트랜지스터의 타 단자에 연결되고,(ii)상기 제 2 권선의 상기 제 1 단자는 상기 제 2 스위칭 트랜지스터의 타 단자에 연결되며, (iii)상기 제 1 권선의 상기 제 2 단자는 상기 제 2 권선의 상기 제 1 단자에 연결되고;애노드가 상기 제 2 권선의 상기 제 2 단자에 연결되고, 캐소드가 상기 양노드에 연결된 제 1 다이오드와;애노드가 상기 음노드로부터 연결되고, 캐소드가 상기 제 1 권선의 상기 제 1 단자에 연결된 제 2 다이오드와; 그리고상기 스위칭 트랜지스터들을 각각 ON 및 OFF시간 동안에 그리고 50%이하의 듀티 사이클에서, ON 및 OFF로 실질적으로 동시에 바이어스시키는 구동 회로를 포함하는 것을 특징으로 하는 전지 등화 회로.
- 제 8 항에 있어서,상기 제 1 및 제 2 스위칭 트랜지스터들은 상기 ON 시간동안에 동일한 극성으로 상기 제 1 및 제 2 전지와 각각 병렬로 상기 제 1 및 제 2 권선을 동시에 연결하고;상기 제 1과 제 2 전지 중 하나는 상기 제 1 권선과 제 2 권선 중 해당 권선에 전류를 유도하는 보다 큰 전하를 가져, 이렇게 유도된 전류가 상기 제 1 권선과 제 2 권선 중 다른 하나로부터 나와 보다 적은 전하를 갖는 상기 제 1 전지와 제 2 전지 중의 다른 하나내로 흐르게 함으로써 ON 시간동안에 상기 제 1 및 제 2 전지들간의 전하가 등화되게 하는 것을 특징으로 하는 전지 등화 회로.
- 제 9 항에 있어서,상기 제 1 및 제 2 스위칭 트랜지스터들은 각각, OFF 시간동안에 상기 제 1 및 제 2 전지들로부터 각각 상기 제 1 권선과 제 2 권선을 동시에 단절시키고;상기 제 1 다이오드와 제 2 다이오드 중 하나는, 리셋 전류가 상기 제 1 권선과 제 2 권선 중 대응하는 하나를 통하여 흘러 상기 제 1 전지와 제 2 전지 중 보다 적은 전하를 갖는 다른 하나로 흐르게 하기 위한 경로를 제공함으로써, 상기 제 1 전지와 제 2 전지 사이의 전하가 OFF 시간 동안에 등화되게 하는 것을 특징으로 하는 전지 등화 회로.
- 적어도 제 1 및 제 2의 직렬 연결된 전지들간의 전하를 등화시키는 방법-여기서, 상기 각 전지는 양(+)단자와 음(-)단자를 구비하고, 상기 제 2 전지의 양단자는 공통 노드가 상기 제 1 전지의 음단자와 연결된다-에 있어서,변압기의 제 1 및 제 2의 자기적으로 연결된 권선들을 각각 상기 제 1 전지와 제 2 전지와 병렬로 동시에 동일한 극성으로 연결함으로써, 상기 제 1 전지와 제 2 전지 중 보다 큰 전하를 갖는 하나가 상기 제 1 권선과 제 2 권선 중에 대응하는 하나에 전류를 구동하게 하는 단계와;유도 전류가 상기 제 1 권선과 제 2 권선 중의 다른 하나로부터 나와 상기 제 1 전지와 제 2 전지 중 보다 적은 전하를 갖는 다른 하나로 흐르게함으로써, 상기 제 1 및 제 2 전지들 간의 전하가 등화되게 하는 단계와;상기 제 1 전지와 제 2 전지로부터 상기 변압기의 상기 제 1 권선과 제 2 권선을 동시에 단절시키는 단계와; 그리고리셋 전류가 상기 제 1 권선과 제 2 권선 중 대응하는 하나를 통하여 흘러 상기 제 1 전지와 제 2 전지 중 보다 적은 전하를 갖는 다른 하나로 흐르게 하기 위한 전류 경로를 제공함으로써, 상기 제 1 전지와 제 2 전지 사이의 전하가 등화되게 하는 단계를 포함하는 것을 특징으로 하는 전하 등화 방법.
- 제 11 항에 있어서,상기 제 1 전지와 제 2 전지로부터 상기 제 1 권선과 제 2 권선을 동시에 단절시키는 동작은 상기 제 1 및 제 2 스위칭 트랜지스터들을 사용하여 실행되는 것을 특징으로 하는 전하 등화 방법.
- 제 11 항에 있어서,상기 제 1 권선과 제 2 권선을 상기 제 1 전지 및 제 2 전지와 병렬로 동시에 연결시키는 동작은:일 단자가 양(+)노드에서 상기 제 1 전지의 양단자에 연결되는 제 1 스위칭 트랜지스터와; 그리고일 단자가 음(-)노드에서 상기 제 2 전지의 상기 음단자에 연결되는 제 2 스위칭 트랜지스터를 사용하여 실행되며,상기 변압기의 각 권선은 상기 권선의 극성을 정의하는 제 1 단자와 제 2 타 단자를 포함하며, (i)상기 제 1 권선의 상기 제 1 단자는 상기 제 1 스위칭 트랜지스터의 타 단자에 연결되고, (ii)상기 제 2 권선의 상기 제 1 단자는 상기 제 2 스위칭 트랜지스터의 타 단자에 연결되며, (iii)상기 제 1 권선의 상기 제 2 단자는 상기 제 2 권선의 상기 제 1 단자에 연결되는 것을 특징으로 하는 전하 등화 방법.
- 제 13 항에 있어서,리셋 전류가 상기 제 1 권선과 제 2 권선 중 대응하는 하나를 통하여 흐르게 하는 전류 경로를 제공하는 동작은:애노드가 상기 제 2 권선의 상기 제 2 단자와 연결되고, 캐소드가 상기 양노드에 연결된 제 1 다이오드와; 그리고애노드가 상기 음노드로부터 연결되고, 캐소드가 상기 제 1 권선의 상기 제 1 단자에 연결된 제 2 다이오드를 사용하여 실행되는 것을 특징으로 하는 전하 등화 방법.
- 적어도 제 1 및 제 2의 직렬 연결된 전지들 간의 전하를 등화시키는 전지 등화 회로-여기서, 상기 각 전지는 양(+)단자와 음(-)단자를 구비하고, 상기 제 1 전지의 음단자는 음노드에 연결되고, 상기 제 1 전지의 양단자는 상기 제 2 전지의 음단자와 연결되어 공통 노드에 연결되며, 상기 제 2 전지의 양단자는 양노드에 연결된다-에 있어서,제 1 및 제 2의 자기적으로 연결된 권선들을 구비한 변압기와, 여기서 각 권선은 상기 권선의 극성을 정의하는 제 1 단자와 제 2 타 단자를 구비하고;제 1 커패시터와;상기 변압기의 제 1 권선으로부터 상기 양노드에 연결된 변압기 리셋 회로와; 그리고ON 시간 동안에 (i) 상기 제 1 권선과 제 2 권선을, 각각 상기 제 1 전지 및 제 2 전지와 병렬로 동시에 동일한 극성으로 연결하고; (ii) 상기 제 1 커패시터를 상기 제 1 권선과 병렬로 연결하도록 동작가능한 스위칭 회로를 포함하는 것을 특징으로 하는 전지 등화 회로.
- 제 15 항에 있어서,상기 ON 시간 동안에, 상기 제 1 전지와 제 2 전지 중 보다 큰 전하를 갖는 하나가 상기 제 1 권선과 제 2 권선 중 대응하는 하나에 전류를 구동시키고, 유도 전류가 상기 제 1 권선과 제 2 권선 중 다른 하나로부터 나와 상기 제 1 전지와 제 2 전지 중 보다 작은 전하를 갖는 다른 하나로 흐르게 함으로써, 상기 제 1 전지와 제 2 전지 사이의 전하가 상기 ON 시간 동안에 등화되게 하는 것을 특징으로 하는 전지 등화 회로.
- 제 15 항에 있어서,(i) ON 시간 동안에; 그리고 (ii) 상기 제 2 전지가 상기 제 1 전지보다 큰 전하를 갖는 때에, 상기 제 2 전지는 상기 제 2 권선으로 전류를 구동하여 유도 전류가 상기 제 1 권선으로부터 흘러나와 상기 제 1 전지 및 제 1 커패시터 중 적어도 하나를 충전하는 것을 특징으로 하는 전지 등화 회로.
- 제 17 항에 있어서,상기 제 2 권선으로 구동된 상기 전류와 상기 제 1 권선으로부터 흘러나오는 상기 유도 전류의 각 크기는 상기 제 1 커패시터와, 상기 제 1 권선 및 상기 제 1 전지의 임피던스들의 병렬 조합의 함수들인 것을 특징으로 하는 전지 등화 회로.
- 제 17 항에 있어서,상기 스위칭 회로는 상기 변압기의 상기 제 1 권선과 제 2 권선을 OFF 시간 동안에 상기 제 1 전지와 제 2 전지로부터 동시에 단절시키도록 동작가능하고;상기 변압기 리셋 회로는 상기 제 2 권선을 통하여 상기 제 1 커패시터로 흐르는 리셋 전류에 대한 전류 경로를 제공함으로써 상기 제 1 커패시터가 OFF 시간 동안에 충전되게 하는 것을 특징으로 하는 전지 등화 회로.
- 제 19 항에 있어서,상기 OFF 시간 동안에 상기 리셋 전류로부터의 상기 제 1 커패시터 상의 전하중 적어도 일부는 상기 ON 시간 동안에 상기 제 1 전지를 충전하는 것을 특징으로 하는 전지 등화 회로.
- 제 15 항에 있어서,(i) ON 시간 동안에; (ii) 상기 제 1 전지가 상기 제 2 전지 보다 더 큰 전하를 가질 때에, 상기 제 1 전지는 상기 제 1 권선으로 전류를 구동하고 유도 전류가 상기 제 2 권선으로부터 흘러나와 상기 제 2 전지를 충전하는 것을 특징으로 하는 전지 등화 회로.
- 제 21 항에 있어서,상기 스위칭 회로는 OFF 시간 동안 상기 변압기의 상기 제 1 권선과 제 2 권선을 상기 제 1 전지와 제 2 전지로부터 동시에 단절시키도록 동작가능하고;상기 변압기 리셋 회로는 상기 제 1 권선을 통하여 상기 제 2 전지로 흐르는 리셋 전류에 대한 전류 경로를 제공함으로써 상기 제 1 전지와 제 2 전지 사이의 전하를 상기 OFF 시간동안에 등화되게 하는 것을 특징으로 하는 전지 등화 회로.
- 제 15 항에 있어서,상기 스위칭 회로는 상기 음노드로부터 상기 변압기의 상기 제 1 권선의 상기 제 2 단자에 연결된 상기 제 1 스위칭 트랜지스터와, 상기 변압기의 상기 제 2 권선의 상기 제 2 단자로부터:(i) 상기 공통 노드에, 그리고 (ii)상기 제 1 권선의 상기 제 1 단자에 연결된 제 2 스위칭 트랜지스터를 포함하며, 상기 변압기의 상기 제 2 권선의 상기 제 1 단자는 상기 양노드에 연결된 것을 특징으로 하는 전지 등화 회로.
- 제 15 항에 있어서,상기 제 1 및 제 2 스위칭 트랜지스터들을 50%이하의 듀티 사이클에서 실질적으로 동시에 ON 및 OFF로 바이어스시키는 구동 회로를 더 포함하는 것을 특징으로 하는 전지 등화 회로.
- 제 15 항에 있어서,상기 변압기 리셋 회로는 애노드가 상기 제 1 권선의 상기 제 2 단자와 연결되고, 캐소드가 상기 양노드에 연결된 다이오드를 포함하는 것을 특징으로 하는 전지 등화 회로.
- 제 15 항에 있어서,상기 제 1 및 제 2 스위칭 트랜지스터는 MOSFET들로 되며, 이들 MOSFET은 (i)상기 제 1 스위칭 트랜지스터의 소스가 상기 음노드에 연결되고, 상기 제 1 스위칭 트랜지스터의 드레인이 상기 제 1 권선의 상기 제 2 단자에 연결되며, (ii)상기 제 2 스위칭 트랜지스터의 드레인은 상기 제 2 권선의 상기 제 2 단자에 연결되고, 상기 제 2 스위칭 트랜지스터의 소스가 상기 공통 노드에 연결되는 것을 특징으로 하는 전지 등화 회로.
- 제 15 항에 있어서,상기 제 1 전지와 제 2 전지는 전지 유닛의 적어도 일부분을 형성하는 전지 셀들인 것을 특징으로 하는 전지 등화 회로.
- 적어도 제 1 및 제 2의 직렬 연결된 전지들 간의 전하를 등화시키는 전지 등화 회로-여기서, 상기 각 전지는 양(+)단자와 음(-)단자를 구비하고, 상기 제 1 전지의 음단자는 음노드에 연결되고, 상기 제 1 전지의 양단자는 상기 제 2 전지의 음단자와 연결되어 공통 노드에 연결되며, 상기 제 2 전지의 양단자는 양노드에 연결된다-에 있어서,제 1 및 제 2의 자기적으로 연결된 권선들을 구비한 변압기와, 여기서 각 권선은 상기 권선의 극성을 정의하는 제 1 단자와 제 2 타 단자를 구비하고;제 1 커패시터와;상기 양노드로부터 상기 공통 노드에 연결된 제 2 캐패시터와;상기 변압기의 제 1 권선으로부터 상기 양노드에 연결된 변압기 리셋 회로와; 그리고ON 시간 동안에 (i) 상기 제 1 권선과 제 2 권선을, 각각 상기 제 1 전지 및 제 2 전지와 병렬로 동시에 동일한 극성으로 연결하고; (ii) 상기 제 1 커패시터를 상기 제 1 권선과 병렬로 연결하도록 동작가능한 스위칭 회로를 포함하는 것을 특징으로 하는 전지 등화 회로.
- 제 28 항에 있어서,상기 ON 시간 동안에, 상기 제 1 전지와 제 2 전지 중 보다 큰 전하를 갖는 하나가 상기 제 1 권선과 제 2 권선 중 대응하는 하나에 전류를 구동시키고, 유도 전류가 상기 제 1 권선과 제 2 권선 중 다른 하나로부터 나와 상기 제 1 전지와 제 2 전지 중 보다 작은 전하를 갖는 다른 하나로 흐르게 함으로써, 상기 제 1 전지와 제 2 전지 사이의 전하가 상기 ON 시간 동안에 등화되게 하는 것을 특징으로 하는 전지 등화 회로.
- 제 28 항에 있어서,(i) ON 시간 동안에; 그리고 (ii) 상기 제 2 전지가 상기 제 1 전지보다 큰 전하를 갖는 때에, 상기 제 2 전지는 상기 제 2 권선으로 전류를 구동하여 유도 전류가 상기 제 1 권선으로부터 흘러나와 상기 제 1 전지 및 제 1 커패시터 중 적어도 하나를 충전하는 것을 특징으로 하는 전지 등화 회로.
- 제 30 항에 있어서,상기 제 2 권선으로 구동된 상기 전류와 상기 제 1 권선으로부터 흘러나오는 상기 유도 전류의 각 크기는 상기 제 1 커패시터와, 상기 제 1 권선 및 상기 제 1 전지의 임피던스들의 병렬 조합의 함수들인 것을 특징으로 하는 전지 등화 회로.
- 제 30 항에 있어서,상기 스위칭 회로는 상기 변압기의 상기 제 1 권선과 제 2 권선을 OFF 시간 동안에 상기 제 1 전지와 제 2 전지로부터 동시에 단절시키도록 동작가능하고;상기 변압기 리셋 회로는 상기 제 2 권선을 통하여 상기 제 1 커패시터로 흐르는 리셋 전류에 대한 전류 경로를 제공함으로써 상기 제 1 커패시터가 OFF 시간 동안에 충전되게 하는 것을 특징으로 하는 전지 등화 회로.
- 제 32 항에 있어서,상기 OFF 시간 동안에 상기 리셋 전류로부터의 상기 제 1 커패시터 상의 전하중 적어도 일부는 상기 ON 시간 동안에 상기 제 1 전지를 충전하는 것을 특징으로 하는 전지 등화 회로.
- 제 28 항에 있어서,(i) ON 시간 동안에; (ii) 상기 제 1 전지가 상기 제 2 전지 보다 더 큰 전하를 가질 때에, 상기 제 1 전지는 상기 제 1 권선으로 전류를 구동하고 유도 전류가 상기 제 2 권선으로부터 흘러나와 상기 제 2 전지와 상기 제 2 커패시터 중 적어도 하나를 충전하는 것을 특징으로 하는 전지 등화 회로.
- 제 34 항에 있어서,상기 제 1 권선으로 구동된 상기 전류와 상기 제 2 권선으로부터 흘러나오는 상기 유도 전류의 각 크기는 상기 제 2 커패시터와, 상기 제 2 권선 및 상기 제 2 전지의 임피던스들의 병렬 조합의 함수들인 것을 특징으로 하는 전지 등화 회로.
- 제 34 항에 있어서,상기 스위칭 회로는 상기 변압기의 상기 제 1 권선과 제 2 권선을 OFF 시간 동안에 상기 제 1 전지와 제 2 전지로부터 동시에 단절시키도록 동작가능하고;상기 변압기 리셋 회로는 상기 제 1 권선을 통하여 상기 제 2 전지와 상기 제 2 커패시터 중 적어도 하나로 흐르는 리셋 전류에 대한 전류 경로를 제공함으로써 상기 제 2 배터리가 OFF 시간 동안에 충전되게 하는 것을 특징으로 하는 전지 등화 회로.
- 제 36 항에 있어서,상기 OFF 시간 동안에 상기 리셋 전류로부터의 상기 제 2 커패시터 상의 전하중 적어도 일부는 상기 ON 시간 동안에 상기 제 2 전지를 충전하는 것을 특징으로 하는 전지 등화 회로.
- 제 28 항에 있어서,상기 스위칭 회로는 상기 음노드로부터 상기 변압기의 상기 제 1 권선의 상기 제 2 단자에 연결된 상기 제 1 스위칭 트랜지스터와, 상기 변압기의 상기 제 2 권선의 상기 제 2 단자로부터:(i) 상기 공통 노드에, 그리고 (ii)상기 제 1 권선의 상기 제 1 단자에 연결된 제 2 스위칭 트랜지스터를 포함하며, 상기 변압기의 상기 제 2 권선의 상기 제 1 단자는 상기 양노드에 연결된 것을 특징으로 하는 전지 등화 회로.
- 제 28 항에 있어서,상기 제 1 및 제 2 스위칭 트랜지스터들을 50%이하의 듀티 사이클에서 실질적으로 동시에 ON 및 OFF로 바이어스시키는 구동 회로를 더 포함하는 것을 특징으로 하는 전지 등화 회로.
- 제 28 항에 있어서,상기 변압기 리셋 회로는 애노드가 상기 제 1 권선의 상기 제 2 단자와 연결되고, 캐소드가 상기 양노드에 연결된 다이오드를 포함하는 것을 특징으로 하는 전지 등화 회로.
- 제 28 항에 있어서,상기 제 1 및 제 2 스위칭 트랜지스터는 MOSFET들로 되며, 이들 MOSFET은 (i)상기 제 1 스위칭 트랜지스터의 소스가 상기 음노드에 연결되고, 상기 제 1 스위칭 트랜지스터의 드레인이 상기 제 1 권선의 상기 제 2 단자에 연결되며, (ii)상기 제 2 스위칭 트랜지스터의 드레인은 상기 제 2 권선의 상기 제 2 단자에 연결되고, 상기 제 2 스위칭 트랜지스터의 소스가 상기 공통 노드에 연결되는 것을 특징으로 하는 전지 등화 회로.
- 제 28 항에 있어서,상기 제 1 전지와 제 2 전지는 전지 유닛의 적어도 일부분을 형성하는 전지 셀들인 것을 특징으로 하는 전지 등화 회로.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/456,078 | 1999-12-06 | ||
| US09/456,078 US6222344B1 (en) | 1999-12-06 | 1999-12-06 | Magnetically coupled autonomous battery equalization circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010062159A KR20010062159A (ko) | 2001-07-07 |
| KR100683922B1 true KR100683922B1 (ko) | 2007-02-16 |
Family
ID=23811331
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000073703A KR100683922B1 (ko) | 1999-12-06 | 2000-12-06 | 자기적으로 연결된 자발적인 전지 등화 회로 및 전지 등화방법 |
Country Status (12)
| Country | Link |
|---|---|
| US (1) | US6222344B1 (ko) |
| EP (1) | EP1107418B1 (ko) |
| JP (1) | JP4180237B2 (ko) |
| KR (1) | KR100683922B1 (ko) |
| AT (1) | ATE367675T1 (ko) |
| CA (1) | CA2327629C (ko) |
| DE (1) | DE60035569D1 (ko) |
| DK (1) | DK1107418T3 (ko) |
| ES (1) | ES2289993T3 (ko) |
| MX (1) | MXPA00012071A (ko) |
| NO (1) | NO20006203L (ko) |
| TW (1) | TW480760B (ko) |
Families Citing this family (37)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8026637B2 (en) | 2001-01-24 | 2011-09-27 | Cochlear Limited | Power supply having an auxiliary power cell |
| AUPR269301A0 (en) * | 2001-01-24 | 2001-02-22 | Cochlear Limited | Power supply for a cochlear implant |
| US20030214267A1 (en) * | 2002-05-20 | 2003-11-20 | Long Laurence P. | Ultracapacitor balancing circuit |
| US6841971B1 (en) | 2002-05-29 | 2005-01-11 | Alpha Technologies, Inc. | Charge balancing systems and methods |
| KR20040024754A (ko) * | 2002-09-16 | 2004-03-22 | 삼성전자주식회사 | 배터리 충전시스템 및 충전방법 |
| EP1568114B1 (en) * | 2002-11-25 | 2013-01-16 | Tiax Llc | Cell balancing system for equalizing state of charge among series-connected electrical energy storage units |
| TWI228340B (en) * | 2003-08-08 | 2005-02-21 | Ind Tech Res Inst | Voltage balance circuit for rechargeable batteries |
| JP3795499B2 (ja) * | 2003-12-26 | 2006-07-12 | 富士重工業株式会社 | 蓄電素子の電圧均等化装置 |
| DE102004020792B4 (de) * | 2004-04-28 | 2013-06-06 | Leopold Kostal Gmbh & Co. Kg | Elektrischer Schaltwandler mit hoher Eingangsspannung |
| US20050253557A1 (en) * | 2004-05-14 | 2005-11-17 | Grand Power Sources Inc. | Electric charging system |
| US20050269988A1 (en) * | 2004-06-04 | 2005-12-08 | Maxwell Technologies, Inc. | Voltage balancing circuit for multi-cell modules |
| DE102004031216A1 (de) * | 2004-06-28 | 2006-01-19 | Siemens Ag | Vorrichtung und Verfahren zum Ladungsausgleich in Reihe geschalteter Energiespeicher |
| US20060097700A1 (en) * | 2004-11-10 | 2006-05-11 | Eaglepicher Technologies, Llc | Method and system for cell equalization with charging sources and shunt regulators |
| US7928691B2 (en) * | 2004-11-10 | 2011-04-19 | EaglePicher Technologies | Method and system for cell equalization with isolated charging sources |
| US20060097697A1 (en) * | 2004-11-10 | 2006-05-11 | Eaglepicher Technologies, Llc | Method and system for cell equalization with switched charging sources |
| CN101577439B (zh) * | 2005-07-28 | 2011-04-27 | 财团法人工业技术研究院 | 晶格式电池电位平衡器 |
| CA2523240C (en) * | 2005-10-11 | 2009-12-08 | Delaware Systems Inc. | Universal battery module and controller therefor |
| WO2007148745A1 (ja) * | 2006-06-22 | 2007-12-27 | Fdk Corporation | 多直列蓄電セル、直列蓄電セル装置、直列セルの電圧バランス補正回路 |
| KR101124800B1 (ko) * | 2007-02-09 | 2012-03-23 | 한국과학기술원 | 전하 균일 장치 |
| CN101409455B (zh) * | 2008-11-19 | 2011-10-26 | 华为终端有限公司 | 一种电池系统的电压平衡装置及电压平衡方法 |
| EP2441151A4 (en) * | 2009-06-09 | 2013-12-04 | Andre Poskatcheev Willis | CIRCUIT AND METHOD FOR ENERGY RECOVERY APPLIED TO SERIAL CONTINUED CURRENT SOURCES |
| DE102009027833A1 (de) | 2009-07-20 | 2011-01-27 | SB LiMotive Company Ltd., Suwon | Serienschaltung von Schaltreglern zur Energieübertragung in Batteriesystemen |
| DE102009045514A1 (de) * | 2009-10-09 | 2011-04-14 | SB LiMotive Company Ltd., Suwon | Batteriesystem und Verfahren zum Balancieren der Batteriezellen eines Batteriesystems |
| EP2502323A1 (de) * | 2009-11-19 | 2012-09-26 | Robert Bosch GmbH | Verfahren und vorrichtung zum angleichen elektrischer spannungen in elektrischen speichereinheiten |
| DE102010011279A1 (de) * | 2010-03-13 | 2011-09-15 | Continental Automotive Gmbh | Verfahren zum Ladungsausgleich in einem Batteriesystem und Batteriesystem mit einer Ladungsausgleichsschaltung |
| US8723482B2 (en) * | 2010-11-04 | 2014-05-13 | Elite Power Solutions Llc | Battery unit balancing system |
| TWI478464B (zh) * | 2010-11-09 | 2015-03-21 | Hon Hai Prec Ind Co Ltd | 電池控制電路 |
| DE102011002452A1 (de) * | 2011-01-05 | 2012-07-05 | Sb Limotive Company Ltd. | Batterie mit autonomem Cell-Balancing |
| MX339881B (es) | 2011-01-22 | 2016-06-14 | Alpha Tech Inc | Sistemas y metodos de igualación de carga. |
| EP2709254B1 (de) * | 2012-09-18 | 2019-03-13 | AZUR SPACE Solar Power GmbH | Getakteter Gleichspannungswandler |
| EP2760115A1 (de) * | 2013-01-24 | 2014-07-30 | Siemens Aktiengesellschaft | Verfahren zum Angleichen von Kondensatorspannungen in einem Zwischenkreis |
| US8901888B1 (en) | 2013-07-16 | 2014-12-02 | Christopher V. Beckman | Batteries for optimizing output and charge balance with adjustable, exportable and addressable characteristics |
| US10381917B2 (en) * | 2017-03-23 | 2019-08-13 | Eaton Intelligent Power Limited | Power converter apparatus and methods using adaptive node balancing |
| US10811987B2 (en) * | 2017-03-31 | 2020-10-20 | Schneider Electric It Corporation | Bi-directional DC-DC converter with load and source synchronized power control |
| WO2019037793A1 (zh) * | 2017-08-25 | 2019-02-28 | 苏州宝时得电动工具有限公司 | 电动工具及电动工具供电方法 |
| JP7344435B2 (ja) * | 2019-06-03 | 2023-09-14 | マツダ株式会社 | 車両駆動装置 |
| GB2590676A (en) * | 2019-12-23 | 2021-07-07 | Dyson Technology Ltd | Power supply unit |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4079303A (en) | 1976-07-28 | 1978-03-14 | The United States Of America As Represented By The United States Department Of Energy | Charging system and method for multicell storage batteries |
| US4502001A (en) | 1983-07-19 | 1985-02-26 | Energy Development Associates, Inc. | Current balancing for battery strings |
| US4949028A (en) | 1988-10-18 | 1990-08-14 | Sure Power, Inc. | Multiple voltage battery charge balancing and load protecting device |
| US5003244A (en) | 1989-05-09 | 1991-03-26 | Digital Equipment Corporation | Battery charger for charging a plurality of batteries |
| US4967136A (en) | 1989-09-25 | 1990-10-30 | Prestolite Electric Incorporated | Battery equalization circuit for a dual voltage charging system |
| US5479083A (en) | 1993-06-21 | 1995-12-26 | Ast Research, Inc. | Non-dissipative battery charger equalizer |
| DE4422409C2 (de) | 1994-06-29 | 1996-07-11 | Fraunhofer Ges Forschung | Vorrichtung zum Ladungsaustausch zwischen einer Vielzahl von in Reihe geschalteten Energiespeichern oder -wandlern |
| US5594320A (en) * | 1994-09-09 | 1997-01-14 | Rayovac Corporation | Charge equalization of series connected cells or batteries |
| US5528122A (en) | 1994-11-29 | 1996-06-18 | Ventron Corporation | Battery voltage equalizer circuit |
| US5710504A (en) | 1996-05-20 | 1998-01-20 | The Board Of Trustees Of The University Of Illinois | Switched capacitor system for automatic battery equalization |
| US5742150A (en) | 1996-09-16 | 1998-04-21 | Khuwatsamrit; Thakoengdet | Power supply and method of protecting batteries therein |
| US6150795A (en) * | 1999-11-05 | 2000-11-21 | Power Designers, Llc | Modular battery charge equalizers and method of control |
-
1999
- 1999-12-06 US US09/456,078 patent/US6222344B1/en not_active Expired - Lifetime
-
2000
- 2000-12-04 EP EP00126644A patent/EP1107418B1/en not_active Expired - Lifetime
- 2000-12-04 ES ES00126644T patent/ES2289993T3/es not_active Expired - Lifetime
- 2000-12-04 AT AT00126644T patent/ATE367675T1/de not_active IP Right Cessation
- 2000-12-04 DE DE60035569T patent/DE60035569D1/de not_active Expired - Lifetime
- 2000-12-04 DK DK00126644T patent/DK1107418T3/da active
- 2000-12-05 CA CA002327629A patent/CA2327629C/en not_active Expired - Fee Related
- 2000-12-06 MX MXPA00012071A patent/MXPA00012071A/es active IP Right Grant
- 2000-12-06 KR KR1020000073703A patent/KR100683922B1/ko not_active IP Right Cessation
- 2000-12-06 NO NO20006203A patent/NO20006203L/no not_active Application Discontinuation
- 2000-12-06 JP JP2000370963A patent/JP4180237B2/ja not_active Expired - Fee Related
- 2000-12-19 TW TW089125994A patent/TW480760B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| EP1107418A3 (en) | 2004-03-17 |
| EP1107418A2 (en) | 2001-06-13 |
| MXPA00012071A (es) | 2003-03-12 |
| NO20006203L (no) | 2001-06-07 |
| KR20010062159A (ko) | 2001-07-07 |
| ATE367675T1 (de) | 2007-08-15 |
| DK1107418T3 (da) | 2007-12-03 |
| US6222344B1 (en) | 2001-04-24 |
| TW480760B (en) | 2002-03-21 |
| JP2001211561A (ja) | 2001-08-03 |
| NO20006203D0 (no) | 2000-12-06 |
| DE60035569D1 (de) | 2007-08-30 |
| CA2327629C (en) | 2007-11-13 |
| JP4180237B2 (ja) | 2008-11-12 |
| ES2289993T3 (es) | 2008-02-16 |
| EP1107418B1 (en) | 2007-07-18 |
| CA2327629A1 (en) | 2001-06-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100683922B1 (ko) | 자기적으로 연결된 자발적인 전지 등화 회로 및 전지 등화방법 | |
| KR100690039B1 (ko) | 자율 배터리 등화회로 | |
| US6356055B1 (en) | Cell voltage balancer | |
| US5594320A (en) | Charge equalization of series connected cells or batteries | |
| US7804276B2 (en) | Circuit arrangement and method for transferring electrical charge between accumulators of an accumulator arrangement including a series circuit of accumulators | |
| US6272023B1 (en) | High efficiency coupled inductor soft switching power converters | |
| EP1230723A1 (en) | Modular battery charge equalizers and method of control | |
| US10615612B2 (en) | Battery apparatus and cell balancing circuits | |
| US20130148382A1 (en) | Passive resonant bidirectional converter with galvanic barrier | |
| US6121756A (en) | Charger | |
| JP4682482B2 (ja) | スイッチング電源回路 | |
| CN110912409B (zh) | 一种正反激式开关电源电路 | |
| CN112187056A (zh) | 电力供给系统和直流-直流转换机 | |
| US20220115956A1 (en) | Flyback converter and electronic device | |
| JP3407137B2 (ja) | Ｄｃ−ｄｃコンバータ及び電圧イコライザ | |
| CN116686182A (zh) | 一种双向dc/dc变换器及其控制方法及车辆 | |
| JPH04251532A (ja) | 無停電直流電源装置 | |
| WO2021130464A1 (en) | Power supply unit | |
| CN116455229A (zh) | 一种功率变换器及储能系统 | |
| KR20180057016A (ko) | 배터리 셀 및 트레이간 밸런싱을 수행하는 집합 전지 시스템 | |
| JPS6258720A (ja) | ゲ−ト回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130503 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20140127 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20150203 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |