JP4178206B2 - Ｋｉｃｋｂ信号生成器 - Google Patents
Ｋｉｃｋｂ信号生成器 Download PDFInfo
- Publication number
- JP4178206B2 JP4178206B2 JP2002236965A JP2002236965A JP4178206B2 JP 4178206 B2 JP4178206 B2 JP 4178206B2 JP 2002236965 A JP2002236965 A JP 2002236965A JP 2002236965 A JP2002236965 A JP 2002236965A JP 4178206 B2 JP4178206 B2 JP 4178206B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- kickb
- circuit
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000003111 delayed effect Effects 0.000 claims description 9
- 238000000034 method Methods 0.000 claims description 3
- 238000001514 detection method Methods 0.000 description 9
- 230000001934 delay Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000004913 activation Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Static Random-Access Memory (AREA)
- Dram (AREA)
- Read Only Memory (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、一般にメモリ装置へのアクセスに関し、特に、実効性を改善するために、メモリ装置に使用されるメモリ・アクセス信号を生成する信号生成器に関する。
【０００２】
【従来の技術】
処理システムの実効性が向上するにつれて、対応するメモリの実効性の向上も必要とされる。これまでの実効性の要請に対応するために、バースト・モード・メモリ動作が導入されていた。バースト・モード動作の間に、メモリは同期クロックを利用して動作し、複数の一連のメモリ・ロケーションにアクセスする。例えば、バースト・モード読み出し動作の間に、クロック・サイクル毎に以前読み込んだデータをクロック・アウトしつつ、同期クロックを利用して連続的なメモリ・ロケーションを読み出す。この技術を利用して、高データ転送レートが実現される。しかしながら最近は更に高いメモリの実効性が必要とされる。
【０００３】
バースト・モード動作は連続的な動作なので、メモリ・アクセスの際に、セルの行アドレスは、内部列アドレスの終端に到達するまで不変である。通常は、メモリ電源供給電圧（Ｖｃｃ）は、約２．５ボルトの閾電圧を有し得るコア・セルをターン・オンさせるのに充分に高くはない。コア・セルにアクセスするために充分なワード・ライン電圧を作成するために、Ｖｃｃ電圧は昇圧される。ワード・ラインは、内部アドレスが列アドレスの終端にヒットするまで切り替わらないので、ワード・ライン昇圧回路(boosting circuit)は、内部列アドレスの終端に達するまで切り替わる必要はない。
【０００４】
コア・データ・アクセス動作に関し、コアからデータを出力するために２つのクロック・サイクルを使用するところの２つのセンス増幅器（ＳＹＡ）の組が存在し、アドレス変化を検出するために使用されるアドレス検出信号（ＡＴＤ）が２クロック毎に生成されると仮定する。通常は、昇圧動作はＡＴＤ信号により起動され、典型的な昇圧回路は、ブーストを起動するためのＡＴＤ信号を検出および使用するよう設計される。
【０００５】
図１は、メモリ・ワード・ライン信号の電圧を昇圧するために使用される典型的な昇圧回路１０２を示す。昇圧回路１０２は、アドレス入力１０７をデコードすることによりワード・ライン出力信号１０６を生成するところのデコーダ１０４に結合されるよう図示されている。ｋｉｃｋｂ信号が高レベルである場合に、出力・ノードＮｂにおける昇圧器出力電圧（Ｖｂ）は、ｎチャネル・デプレッション形トランジスタ１０８によってＶｃｃのレベルに設定される。ｋｉｃｋｂ信号が低くなってくると、信号の昇圧Ｖｂが生じ、次式で表現される：
Ｖｂ＝（（Ｃｂ／（Ｃｂ＋Ｃｄ）＋１）＊Ｖｃｃ
ここで、Ｃｄは１１０に示されるようなデコーダのキャパシタ効果である。
【０００６】
図２は、図１の昇圧回路に関連する信号の信号タイミングを示す。アドレス信号はｋｉｃｋｂ信号の発生を説明するよう示される。アドレス信号Ａ０が高レベルであってクロック（ＣＬＫ）の立ち上がりエッジが生じる毎に、ＡＴＤ信号が生成される。また、ＡＴＤ信号は、「最終列Ａｄ」信号によって示されるようなアドレス信号の総てが高（ハイ）であってＣＬＫの立ち上がりエッジが生じる場合にも生成される。このＡＴＤ信号はｋｉｃｋｂ信号を生成し、Ｖｂに関する波形によって示されるような昇圧信号をリセットおよび起動するために使用される。この信号タイミングを実現するために、以後のリセットおよび昇圧動作を実行するために使用されるｋｉｃｋｂ信号を生成するために使用されるところのＡＴＤ信号を生成するＡＴＤ生成器を有することが必要である。
【０００７】
図３は、典型的なＡＴＤ生成回路３００を示す。アドレス・ビットＡ０がハイ・レベルであってクロック（ＣＬＫ）信号がハイ・レベル（立ち上がりエッジ）に向かう場合に、ノード「ａ」における信号レベルはロー・レベルに向かい、その結果として、ＡＴＤ信号が起動されて出力３０２にハイ・レベルが生じるようにする。ノード「ａ」における信号が遅延素子を介して伝播した後に、ノード「ｂ」における信号はロー・レベルに向かい、出力３０２にロー・レベルが生じるようにＡＴＤ信号を終了させる。このようにして、アドレス・ビットＡ０およびクロック信号（ＣＬＫ）はＡＴＤ信号を生成するために使用される。
【０００８】
図４は、典型的な昇圧起動回路４００を示す。昇圧起動回路４００はＡＴＤ生成回路３００からＡＴＤ信号を受信し、リセットおよび昇圧動作を起動するｋｉｃｋｂ信号を生成する。列アドレスの全部が高であってＣＬＫ信号がハイ・レベルに向かう場合に、ノードＢｔにおける信号はハイ・レベルに向かう。この状態において、ＡＴＤ信号がハイ・レベルならば、ｋｉｃｋｂ信号は高に向かって昇圧回路をリセットする（図１参照）。ＡＴＤ信号がロー・レベルに向かうと、ｋｉｃｋｂ信号はロー・レベルに向かって昇圧機能を起動する。
【０００９】
図４の回路において、ｋｉｃｋｂ信号は、ＢｔおよびＡＴＤ信号を入力とするＡＮＤ論理を利用して生成される。昇圧モード・アーキテクチャの主目的は、メモリの実効性を改善することであるが、メモリが益々高速になるにつれて、ｋｉｃｋｂ信号は対応してより高速の活性化時間を有する必要がある。上述したｋｉｃｋｂ生成回路に関する１つの問題は、ＢｔおよびＡＴＤの生成および結合に関連した遅延が存在することによる速度限界があることである。これらの遅延はｋｉｃｋｂ信号の生成を遅くする。例えば、ＡＴＤラインにおける容量性負荷は、ＡＴＤ信号を遅延させ、最終的にはｋｉｃｋｂ信号の生成を遅延させ、メモリの動作速度を制限してしまう。
【００１０】
【発明が解決しようとする課題】
したがって、ｋｉｃｋｂ信号の生成が、ＢｔおよびＡＴＤ信号の検出および結合に関連する遅延によらないところの、メモリ装置の昇圧動作をリセットおよび起動するｋｉｃｋｂ信号を生成する手法が望まれている。
【００１１】
【課題を解決するための手段】
本発明はメモリ装置に関して使用するｋｉｃｋｂ信号を生成するシステムを包含する。ｋｉｃｋｂ信号は、メモリ・アクセス信号を昇圧するために昇圧回路をリセットおよび活性化させるために使用されるところの昇圧起動信号である。例えば、昇圧回路は、バースト・モード・メモリ・アクセス中に使用されるワード・ライン信号を昇圧する。システムは、従来の回路に関連する時間遅延を導入することなしに、ｋｉｃｋｂ信号を生成し、メモリの実効性の向上を可能にする。例えば、高実効性のメモリ装置のバースト・モード動作中に、システムは、ｋｉｃｋｂ信号の迅速な起動を行い、高実効性メモリ装置のコア・セルへのアクセスに使用されるメモリ信号の電圧を昇圧するところの電圧昇圧回路の迅速なリセットを可能にする。
【００１２】
本発明の一形態にあっては、メモリ装置を動作させるために使用する昇圧信号をリセットするｋｉｃｋｂ信号を生成する信号生成器が提供される。信号生成器は、１つ又はそれ以上のアドレス・ラインおよびクロック信号を受信し、検出器出力を生成するアドレス検出器を包含する。スイッチ回路も包含され、前記検出器出力、前記クロック信号およびフィードバック信号を受信して、スイッチ出力を生成する。遅延回路は、スイッチ出力を受信するよう結合され、遅延したスイッチ出力を生成し、出力回路は前記スイッチ出力および前記遅延したスイッチ出力を受信するよう結合され、前記ｋｉｃｋｂ信号を生成し、ｋｉｃｋｂ信号はフィードバック信号を形成する。
【００１３】
本発明の更なる形態および付随する利点は、添付図面に関連する以下の詳細な説明を参照することにより、一層明瞭になるであろう。
【００１４】
【発明の実施の形態】
本発明は、メモリ装置にアクセスするのに使用するｋｉｃｋｂ信号を生成するシステムを包含する。本発明に包含される１つ又はそれ以上の実施例が説明されるが、本発明の範囲から逸脱することなしに、説明される実施例を変更および変形させることが可能である。
【００１５】
（Ｋｉｃｋｂ信号生成器の実施例）
図５は、本発明により構築されたｋｉｃｋｂ信号生成器５００の一実施例である。信号生成器５００は、アドレスおよびクロック信号を受信し、ｋｉｃｋｂ出力信号５１８を生成する。信号生成器５００は、アドレス検出回路５０２、スイッチ回路５０４、遅延回路５０６および出力回路５０８を包含する。
【００１６】
アドレス検出回路５０２は、クロック信号（ＣＬＫ）および１組の列アドレス・ライン（Ａ０−Ａｌｃａ）を受信し、ここでＡｌｃａは最終的な列アドレス・ラインである。検出回路５０２は検出出力５１０をスイッチ回路５０４に出力する。１組のアドレス・ラインはＮＡＮＤゲート５２０により受信され、これはＮチャネル・トランジスタ５２２に結合された出力を有する。ＣＬＫ信号はインバータ５２４を介してトランジスタ５２２のゲートに結合される。トランジスタ５２２は、検出出力５１０を形成するラッチ回路５２６にも結合される。
【００１７】
スイッチ回路５０４は検出出力およびＣＬＫ信号を受信し、遅延回路５０６および出力回路５０８に結合されるスイッチ出力５１２を生成する。スイッチ回路は、フィードバック入力としてｋｉｃｋｂ出力信号５１８も受信する。スイッチ５０４は、Ｎチャネル・トランジスタ５２８、Ｎチャネル・トランジスタ５３０、Ｐチャネル・トランジスタ５３２およびＰチャネル・トランジスタ５３４を包含する。トランジスタ５３０は、トランジスタ５３２，５２８に結合され、そのゲート端子でＣＬＫ信号を受信する。トランジスタ５２８は、そのゲート端子で検出出力５１０を受信するよう結合される。トランジスタ５３２は、スイッチ出力５１２を形成するところのノード５３６においてトランジスタ５３０に結合される。トランジスタ５３４は、そのゲート端子においてｋｉｃｋｂ出力信号を受信する。
【００１８】
遅延回路５０６はスイッチ出力５１２を受信し、遅延出力５１４を生成する。遅延回路により導入される遅延量は、キャパシタ５１６によって少なくとも部分的に制御される。遅延回路５０６は、入力としてスイッチ出力５１２を受信するインバータ５４２に結合される遅延ラッチ５４０を包含する。インバータ５４２はキャパシタ５１６およびインバータ５４４に結合される。インバータ５４４は５１４に示されるような遅延出力信号を出力する。
【００１９】
出力回路５０８は、スイッチ出力５１２および遅延出力５１４を受信し、ｋｉｃｋｂ出力信号５１８を生成する。出力回路５０８は、遅延出力５１４を受信し、トランスファ・ゲート５４６に結合されるインバータ出力５１５を形成するところのインバータ５４４を包含する。トランスファ・ゲート５４６は、共通ドレインおよびソース端子に共に結合されるＮチャネルおよびＰチャネル・トランジスタを包含する。トランスファ・ゲート５４６は、遅延出力５１４およびスイッチ出力５１２を受信し、更に、ｋｉｃｋｂ出力信号５１８を生成するインバータ５４８に結合される。Ｐチャネル・トランジスタ５５０は、トランスファ・ゲート５４６および遅延出力５１４にも結合される。
【００２０】
生成器の動作時にあっては、ＣＬＫ信号を利用してｋｉｃｋｂ信号を直接的に作成する。その結果として、ｋｉｃｋｂ信号は、従来の回路を利用して達成可能なものよりも迅速に生成され、したがって、より高い実効性のメモリ装置の利用を可能にする改善された昇圧器の実効性を提供する。実際、生成器５００は、以下のタイミング図に示されるように、メモリ昇圧信号を非常に速やかにリセットさせることを可能にする。
【００２１】
図６は、図５のｋｉｃｋｂ信号生成器に関連する信号の信号タイミングを示すタイミング図６００を示す。タイミング図６００は、回路５００がクロック（ＣＬＫ）およびアドレス・ビット（Ａｎ）信号を利用して、ｋｉｃｋｂ信号を直接的に生成することを示す。回路５００は、最終的なアドレスに達するとすぐに、ｋｉｃｋｂ信号を生成し、ｋｉｃｋｂ信号が従来の回路よりも非常に速やかに昇圧信号（Ｖｂ）をリセットすることを可能にする。その結果として、ｋｉｃｋｂ信号を生成することは、メモリの動作速度を制限しない。また、ｋｉｃｋｂ信号に関する遅延期間も示され、これは遅延回路５０６によって決定される。
【００２２】
本発明は、メモリ装置に関して使用する昇圧信号の高速リセット用のｋｉｃｋｂ信号を生成するシステムを包含する。上述した実施例は本発明の例示であって、本発明の範囲を、上述した特定の実施例に限定することを意図しない。したがって、１つ又はそれ以上の本願実施例が提示および説明されたが、本願精神または本質的特徴から逸脱することなしに、様々な変更がそれらになされ得ることに留意を要する。以上の本願開示および説明は例示的であることを意図し、特許請求の範囲に記載される本発明の範囲を限定するものではない。
【００２３】
【図面の簡単な説明】
【図１】図１は、簡略化された一般的な昇圧回路を示す。
【図２】図２は、図１の昇圧回路に関連する信号の信号タイミングを示す。
【図３】図３は、一般的なＡＴＤ生成回路を示す。
【図４】図４は、一般的な昇圧起動回路を示す。
【図５】図５は、本発明により構築されたｋｉｃｋｂ信号生成器の一実施例を示す。
【図６】図６は、図５のｋｉｃｋｂ信号生成器に関連する信号の信号タイミングを図示するタイミング図を示す。
【符号の説明】
１０２ 昇圧回路
１０４ デコーダ
１０６ ワード・ライン出力信号
１０７ アドレス入力
１０８ ｎチャネル・トランジスタ
３０２ 出力
５００ ｋｉｃｋｂ信号生成器
５０２ アドレス検出器
５０４ スイッチ回路
５０６ 遅延回路
５０８ 出力回路
５１０ 検出器出力
５１４ 遅延出力
５１８ ｋｉｃｋｂ出力信号
５２０ ＮＡＮＤゲート
５２２ Ｎチャネル・トランジスタ
５２４ インバータ
５２６ ラッチ出力
５２８，５３０，５３２，５３４ トランジスタ
５３６ ノード
５４０ 遅延ラッチ回路
５４２，５４４，５４８ インバータ
５４６ トランスファ・ゲート
５５０ トランジスタ
【発明の属する技術分野】
本発明は、一般にメモリ装置へのアクセスに関し、特に、実効性を改善するために、メモリ装置に使用されるメモリ・アクセス信号を生成する信号生成器に関する。
【０００２】
【従来の技術】
処理システムの実効性が向上するにつれて、対応するメモリの実効性の向上も必要とされる。これまでの実効性の要請に対応するために、バースト・モード・メモリ動作が導入されていた。バースト・モード動作の間に、メモリは同期クロックを利用して動作し、複数の一連のメモリ・ロケーションにアクセスする。例えば、バースト・モード読み出し動作の間に、クロック・サイクル毎に以前読み込んだデータをクロック・アウトしつつ、同期クロックを利用して連続的なメモリ・ロケーションを読み出す。この技術を利用して、高データ転送レートが実現される。しかしながら最近は更に高いメモリの実効性が必要とされる。
【０００３】
バースト・モード動作は連続的な動作なので、メモリ・アクセスの際に、セルの行アドレスは、内部列アドレスの終端に到達するまで不変である。通常は、メモリ電源供給電圧（Ｖｃｃ）は、約２．５ボルトの閾電圧を有し得るコア・セルをターン・オンさせるのに充分に高くはない。コア・セルにアクセスするために充分なワード・ライン電圧を作成するために、Ｖｃｃ電圧は昇圧される。ワード・ラインは、内部アドレスが列アドレスの終端にヒットするまで切り替わらないので、ワード・ライン昇圧回路(boosting circuit)は、内部列アドレスの終端に達するまで切り替わる必要はない。
【０００４】
コア・データ・アクセス動作に関し、コアからデータを出力するために２つのクロック・サイクルを使用するところの２つのセンス増幅器（ＳＹＡ）の組が存在し、アドレス変化を検出するために使用されるアドレス検出信号（ＡＴＤ）が２クロック毎に生成されると仮定する。通常は、昇圧動作はＡＴＤ信号により起動され、典型的な昇圧回路は、ブーストを起動するためのＡＴＤ信号を検出および使用するよう設計される。
【０００５】
図１は、メモリ・ワード・ライン信号の電圧を昇圧するために使用される典型的な昇圧回路１０２を示す。昇圧回路１０２は、アドレス入力１０７をデコードすることによりワード・ライン出力信号１０６を生成するところのデコーダ１０４に結合されるよう図示されている。ｋｉｃｋｂ信号が高レベルである場合に、出力・ノードＮｂにおける昇圧器出力電圧（Ｖｂ）は、ｎチャネル・デプレッション形トランジスタ１０８によってＶｃｃのレベルに設定される。ｋｉｃｋｂ信号が低くなってくると、信号の昇圧Ｖｂが生じ、次式で表現される：
Ｖｂ＝（（Ｃｂ／（Ｃｂ＋Ｃｄ）＋１）＊Ｖｃｃ
ここで、Ｃｄは１１０に示されるようなデコーダのキャパシタ効果である。
【０００６】
図２は、図１の昇圧回路に関連する信号の信号タイミングを示す。アドレス信号はｋｉｃｋｂ信号の発生を説明するよう示される。アドレス信号Ａ０が高レベルであってクロック（ＣＬＫ）の立ち上がりエッジが生じる毎に、ＡＴＤ信号が生成される。また、ＡＴＤ信号は、「最終列Ａｄ」信号によって示されるようなアドレス信号の総てが高（ハイ）であってＣＬＫの立ち上がりエッジが生じる場合にも生成される。このＡＴＤ信号はｋｉｃｋｂ信号を生成し、Ｖｂに関する波形によって示されるような昇圧信号をリセットおよび起動するために使用される。この信号タイミングを実現するために、以後のリセットおよび昇圧動作を実行するために使用されるｋｉｃｋｂ信号を生成するために使用されるところのＡＴＤ信号を生成するＡＴＤ生成器を有することが必要である。
【０００７】
図３は、典型的なＡＴＤ生成回路３００を示す。アドレス・ビットＡ０がハイ・レベルであってクロック（ＣＬＫ）信号がハイ・レベル（立ち上がりエッジ）に向かう場合に、ノード「ａ」における信号レベルはロー・レベルに向かい、その結果として、ＡＴＤ信号が起動されて出力３０２にハイ・レベルが生じるようにする。ノード「ａ」における信号が遅延素子を介して伝播した後に、ノード「ｂ」における信号はロー・レベルに向かい、出力３０２にロー・レベルが生じるようにＡＴＤ信号を終了させる。このようにして、アドレス・ビットＡ０およびクロック信号（ＣＬＫ）はＡＴＤ信号を生成するために使用される。
【０００８】
図４は、典型的な昇圧起動回路４００を示す。昇圧起動回路４００はＡＴＤ生成回路３００からＡＴＤ信号を受信し、リセットおよび昇圧動作を起動するｋｉｃｋｂ信号を生成する。列アドレスの全部が高であってＣＬＫ信号がハイ・レベルに向かう場合に、ノードＢｔにおける信号はハイ・レベルに向かう。この状態において、ＡＴＤ信号がハイ・レベルならば、ｋｉｃｋｂ信号は高に向かって昇圧回路をリセットする（図１参照）。ＡＴＤ信号がロー・レベルに向かうと、ｋｉｃｋｂ信号はロー・レベルに向かって昇圧機能を起動する。
【０００９】
図４の回路において、ｋｉｃｋｂ信号は、ＢｔおよびＡＴＤ信号を入力とするＡＮＤ論理を利用して生成される。昇圧モード・アーキテクチャの主目的は、メモリの実効性を改善することであるが、メモリが益々高速になるにつれて、ｋｉｃｋｂ信号は対応してより高速の活性化時間を有する必要がある。上述したｋｉｃｋｂ生成回路に関する１つの問題は、ＢｔおよびＡＴＤの生成および結合に関連した遅延が存在することによる速度限界があることである。これらの遅延はｋｉｃｋｂ信号の生成を遅くする。例えば、ＡＴＤラインにおける容量性負荷は、ＡＴＤ信号を遅延させ、最終的にはｋｉｃｋｂ信号の生成を遅延させ、メモリの動作速度を制限してしまう。
【００１０】
【発明が解決しようとする課題】
したがって、ｋｉｃｋｂ信号の生成が、ＢｔおよびＡＴＤ信号の検出および結合に関連する遅延によらないところの、メモリ装置の昇圧動作をリセットおよび起動するｋｉｃｋｂ信号を生成する手法が望まれている。
【００１１】
【課題を解決するための手段】
本発明はメモリ装置に関して使用するｋｉｃｋｂ信号を生成するシステムを包含する。ｋｉｃｋｂ信号は、メモリ・アクセス信号を昇圧するために昇圧回路をリセットおよび活性化させるために使用されるところの昇圧起動信号である。例えば、昇圧回路は、バースト・モード・メモリ・アクセス中に使用されるワード・ライン信号を昇圧する。システムは、従来の回路に関連する時間遅延を導入することなしに、ｋｉｃｋｂ信号を生成し、メモリの実効性の向上を可能にする。例えば、高実効性のメモリ装置のバースト・モード動作中に、システムは、ｋｉｃｋｂ信号の迅速な起動を行い、高実効性メモリ装置のコア・セルへのアクセスに使用されるメモリ信号の電圧を昇圧するところの電圧昇圧回路の迅速なリセットを可能にする。
【００１２】
本発明の一形態にあっては、メモリ装置を動作させるために使用する昇圧信号をリセットするｋｉｃｋｂ信号を生成する信号生成器が提供される。信号生成器は、１つ又はそれ以上のアドレス・ラインおよびクロック信号を受信し、検出器出力を生成するアドレス検出器を包含する。スイッチ回路も包含され、前記検出器出力、前記クロック信号およびフィードバック信号を受信して、スイッチ出力を生成する。遅延回路は、スイッチ出力を受信するよう結合され、遅延したスイッチ出力を生成し、出力回路は前記スイッチ出力および前記遅延したスイッチ出力を受信するよう結合され、前記ｋｉｃｋｂ信号を生成し、ｋｉｃｋｂ信号はフィードバック信号を形成する。
【００１３】
本発明の更なる形態および付随する利点は、添付図面に関連する以下の詳細な説明を参照することにより、一層明瞭になるであろう。
【００１４】
【発明の実施の形態】
本発明は、メモリ装置にアクセスするのに使用するｋｉｃｋｂ信号を生成するシステムを包含する。本発明に包含される１つ又はそれ以上の実施例が説明されるが、本発明の範囲から逸脱することなしに、説明される実施例を変更および変形させることが可能である。
【００１５】
（Ｋｉｃｋｂ信号生成器の実施例）
図５は、本発明により構築されたｋｉｃｋｂ信号生成器５００の一実施例である。信号生成器５００は、アドレスおよびクロック信号を受信し、ｋｉｃｋｂ出力信号５１８を生成する。信号生成器５００は、アドレス検出回路５０２、スイッチ回路５０４、遅延回路５０６および出力回路５０８を包含する。
【００１６】
アドレス検出回路５０２は、クロック信号（ＣＬＫ）および１組の列アドレス・ライン（Ａ０−Ａｌｃａ）を受信し、ここでＡｌｃａは最終的な列アドレス・ラインである。検出回路５０２は検出出力５１０をスイッチ回路５０４に出力する。１組のアドレス・ラインはＮＡＮＤゲート５２０により受信され、これはＮチャネル・トランジスタ５２２に結合された出力を有する。ＣＬＫ信号はインバータ５２４を介してトランジスタ５２２のゲートに結合される。トランジスタ５２２は、検出出力５１０を形成するラッチ回路５２６にも結合される。
【００１７】
スイッチ回路５０４は検出出力およびＣＬＫ信号を受信し、遅延回路５０６および出力回路５０８に結合されるスイッチ出力５１２を生成する。スイッチ回路は、フィードバック入力としてｋｉｃｋｂ出力信号５１８も受信する。スイッチ５０４は、Ｎチャネル・トランジスタ５２８、Ｎチャネル・トランジスタ５３０、Ｐチャネル・トランジスタ５３２およびＰチャネル・トランジスタ５３４を包含する。トランジスタ５３０は、トランジスタ５３２，５２８に結合され、そのゲート端子でＣＬＫ信号を受信する。トランジスタ５２８は、そのゲート端子で検出出力５１０を受信するよう結合される。トランジスタ５３２は、スイッチ出力５１２を形成するところのノード５３６においてトランジスタ５３０に結合される。トランジスタ５３４は、そのゲート端子においてｋｉｃｋｂ出力信号を受信する。
【００１８】
遅延回路５０６はスイッチ出力５１２を受信し、遅延出力５１４を生成する。遅延回路により導入される遅延量は、キャパシタ５１６によって少なくとも部分的に制御される。遅延回路５０６は、入力としてスイッチ出力５１２を受信するインバータ５４２に結合される遅延ラッチ５４０を包含する。インバータ５４２はキャパシタ５１６およびインバータ５４４に結合される。インバータ５４４は５１４に示されるような遅延出力信号を出力する。
【００１９】
出力回路５０８は、スイッチ出力５１２および遅延出力５１４を受信し、ｋｉｃｋｂ出力信号５１８を生成する。出力回路５０８は、遅延出力５１４を受信し、トランスファ・ゲート５４６に結合されるインバータ出力５１５を形成するところのインバータ５４４を包含する。トランスファ・ゲート５４６は、共通ドレインおよびソース端子に共に結合されるＮチャネルおよびＰチャネル・トランジスタを包含する。トランスファ・ゲート５４６は、遅延出力５１４およびスイッチ出力５１２を受信し、更に、ｋｉｃｋｂ出力信号５１８を生成するインバータ５４８に結合される。Ｐチャネル・トランジスタ５５０は、トランスファ・ゲート５４６および遅延出力５１４にも結合される。
【００２０】
生成器の動作時にあっては、ＣＬＫ信号を利用してｋｉｃｋｂ信号を直接的に作成する。その結果として、ｋｉｃｋｂ信号は、従来の回路を利用して達成可能なものよりも迅速に生成され、したがって、より高い実効性のメモリ装置の利用を可能にする改善された昇圧器の実効性を提供する。実際、生成器５００は、以下のタイミング図に示されるように、メモリ昇圧信号を非常に速やかにリセットさせることを可能にする。
【００２１】
図６は、図５のｋｉｃｋｂ信号生成器に関連する信号の信号タイミングを示すタイミング図６００を示す。タイミング図６００は、回路５００がクロック（ＣＬＫ）およびアドレス・ビット（Ａｎ）信号を利用して、ｋｉｃｋｂ信号を直接的に生成することを示す。回路５００は、最終的なアドレスに達するとすぐに、ｋｉｃｋｂ信号を生成し、ｋｉｃｋｂ信号が従来の回路よりも非常に速やかに昇圧信号（Ｖｂ）をリセットすることを可能にする。その結果として、ｋｉｃｋｂ信号を生成することは、メモリの動作速度を制限しない。また、ｋｉｃｋｂ信号に関する遅延期間も示され、これは遅延回路５０６によって決定される。
【００２２】
本発明は、メモリ装置に関して使用する昇圧信号の高速リセット用のｋｉｃｋｂ信号を生成するシステムを包含する。上述した実施例は本発明の例示であって、本発明の範囲を、上述した特定の実施例に限定することを意図しない。したがって、１つ又はそれ以上の本願実施例が提示および説明されたが、本願精神または本質的特徴から逸脱することなしに、様々な変更がそれらになされ得ることに留意を要する。以上の本願開示および説明は例示的であることを意図し、特許請求の範囲に記載される本発明の範囲を限定するものではない。
【００２３】
【図面の簡単な説明】
【図１】図１は、簡略化された一般的な昇圧回路を示す。
【図２】図２は、図１の昇圧回路に関連する信号の信号タイミングを示す。
【図３】図３は、一般的なＡＴＤ生成回路を示す。
【図４】図４は、一般的な昇圧起動回路を示す。
【図５】図５は、本発明により構築されたｋｉｃｋｂ信号生成器の一実施例を示す。
【図６】図６は、図５のｋｉｃｋｂ信号生成器に関連する信号の信号タイミングを図示するタイミング図を示す。
【符号の説明】
１０２ 昇圧回路
１０４ デコーダ
１０６ ワード・ライン出力信号
１０７ アドレス入力
１０８ ｎチャネル・トランジスタ
３０２ 出力
５００ ｋｉｃｋｂ信号生成器
５０２ アドレス検出器
５０４ スイッチ回路
５０６ 遅延回路
５０８ 出力回路
５１０ 検出器出力
５１４ 遅延出力
５１８ ｋｉｃｋｂ出力信号
５２０ ＮＡＮＤゲート
５２２ Ｎチャネル・トランジスタ
５２４ インバータ
５２６ ラッチ出力
５２８，５３０，５３２，５３４ トランジスタ
５３６ ノード
５４０ 遅延ラッチ回路
５４２，５４４，５４８ インバータ
５４６ トランスファ・ゲート
５５０ トランジスタ
Claims (6)
- メモリ装置を動作させるために使用する昇圧信号をリセットするｋｉｃｋｂ信号を生成する信号生成器であって：
バーストモード動作に関連する１組のアドレス・ラインおよびクロック信号を受信し、前記バーストモード動作の終了を示す検出器出力を生成するアドレス検出器；
前記検出器出力、前記クロック信号およびフィードバック信号を受信して、スイッチ出力を生成するスイッチ回路；
前記スイッチ出力を受信するよう結合され、遅延したスイッチ出力を生成する遅延回路；および
前記スイッチ出力および前記遅延したスイッチ出力を受信するよう結合され、前記ｋｉｃｋｂ信号を生成する出力回路；
より成り、前記ｋｉｃｋｂ信号が前記フィードバック信号を形成することを特徴とする信号生成器。 - 請求項１記載の信号生成器において、前記アドレス検出器が、前記検出器出力を出力する検出器ラッチを包含することを特徴とする信号生成器。
- 請求項２記載の信号生成器において、前記スイッチ回路が：
前記検出器出力を受信するよう結合された第１トランジスタ；および
前記フィードバック信号を受信するよう結合された第２トランジスタ；
を包含することを特徴とする信号生成器。 - 請求項３記載の信号生成器において、前記遅延回路が、前記スイッチ出力信号を受信するよう結合された遅延ラッチを包含することを特徴とする信号生成器。
- 請求項４記載の信号生成器において、前記出力回路が、前記遅延したスイッチ出力を受信するよう結合されたトランスファ・ゲートを包含することを特徴とする信号生成器。
- メモリ装置を動作させるために使用する昇圧信号をリセットするｋｉｃｋｂ信号を生成する方法であって：
バーストモード動作の終了を示す検出器出力を生成するために、前記バーストモード動作に関連する１組のアドレス・ラインおよびクロック信号を受信するステップ；
スイッチ出力を生成するために、前記検出器出力、前記クロック信号およびフィードバック信号を受信するステップ；
遅延した出力を生成するために前記スイッチ出力を受信するステップ；および
前記ｋｉｃｋｂ信号を生成するために、前記スイッチ出力および前記遅延した出力を受信するステップ；
より成り、前記ｋｉｃｋｂ信号が前記フィードバック信号を形成することを特徴とする方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/932077 | 2001-08-17 | ||
| US09/932,077 US6542415B2 (en) | 2001-08-17 | 2001-08-17 | Kickb signal generator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003178587A JP2003178587A (ja) | 2003-06-27 |
| JP4178206B2 true JP4178206B2 (ja) | 2008-11-12 |
Family
ID=25461733
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002236965A Expired - Fee Related JP4178206B2 (ja) | 2001-08-17 | 2002-08-15 | Ｋｉｃｋｂ信号生成器 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6542415B2 (ja) |
| JP (1) | JP4178206B2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0141494B1 (ko) * | 1988-01-28 | 1998-07-15 | 미다 가쓰시게 | 레벨시프트회로를 사용한 고속센스 방식의 반도체장치 |
| US5459693A (en) * | 1990-06-14 | 1995-10-17 | Creative Integrated Systems, Inc. | Very large scale integrated planar read only memory |
| EP0461904A3 (en) * | 1990-06-14 | 1992-09-09 | Creative Integrated Systems, Inc. | An improved semiconductor read-only vlsi memory |
-
2001
- 2001-08-17 US US09/932,077 patent/US6542415B2/en not_active Expired - Lifetime
-
2002
- 2002-08-15 JP JP2002236965A patent/JP4178206B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003178587A (ja) | 2003-06-27 |
| US20030035326A1 (en) | 2003-02-20 |
| US6542415B2 (en) | 2003-04-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100282692B1 (ko) | 반도체 기억 장치 | |
| JP3209485B2 (ja) | 自動プリチャージ機能を有する同期式メモリ装置 | |
| JPS59178685A (ja) | 半導体記憶回路 | |
| JP2895765B2 (ja) | データ出力バッファ | |
| US6198327B1 (en) | Pulse generator with improved high speed performance for generating a constant pulse width | |
| JP2006309913A (ja) | 半導体メモリ素子 | |
| JP3846764B2 (ja) | 同期式半導体メモリ装置及びそのデータ入出力線のプリチャージ方法 | |
| JP3953691B2 (ja) | 集積回路及び同期型半導体メモリ装置 | |
| JP2006309915A (ja) | 半導体メモリ素子 | |
| US8004928B2 (en) | Active driver control circuit for semiconductor memory apparatus | |
| JP3800463B2 (ja) | 同期型半導体メモリ装置 | |
| US5146110A (en) | Semiconductor memory with substrate voltage generating circuit for removing unwanted substrate current during precharge cycle memory mode of operation | |
| USRE36532E (en) | Synchronous semiconductor memory device having an auto-precharge function | |
| JP2000163972A (ja) | デ―タ入出力バッファ制御回路 | |
| JPH05234373A (ja) | 半導体記憶装置 | |
| TW561481B (en) | Semiconductor memory device | |
| JP4178206B2 (ja) | Ｋｉｃｋｂ信号生成器 | |
| US7768866B2 (en) | Method and system for preventing noise disturbance in high speed, low power memory | |
| JPH08235859A (ja) | 半導体メモリの昇圧回路 | |
| JP2908776B2 (ja) | メモリ装置用ライトリカバリ保障回路及び動作信号制御方法 | |
| KR100555460B1 (ko) | 승압회로 및 그 구동방법 | |
| JPH1064268A (ja) | 半導体メモリ素子の入力バッファ回路 | |
| US6279071B1 (en) | System and method for column access in random access memories | |
| KR20050059948A (ko) | 고속 동작에 적합한 ｘ 주소 추출기, ｘ 주소 추출 방법및 메모리 | |
| KR100422953B1 (ko) | 반도체메모리장치의/cas제어방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050704 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080404 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080422 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080619 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080715 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080728 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080728 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4178206 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110905 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110905 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110905 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120905 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120905 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130905 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |