JP4163202B2 - 薄膜デバイス、薄膜デバイスモジュールおよびその形成方法 - Google Patents
薄膜デバイス、薄膜デバイスモジュールおよびその形成方法 Download PDFInfo
- Publication number
- JP4163202B2 JP4163202B2 JP2005215884A JP2005215884A JP4163202B2 JP 4163202 B2 JP4163202 B2 JP 4163202B2 JP 2005215884 A JP2005215884 A JP 2005215884A JP 2005215884 A JP2005215884 A JP 2005215884A JP 4163202 B2 JP4163202 B2 JP 4163202B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film device
- withstand voltage
- adhesive layer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R33/00—Arrangements or instruments for measuring magnetic variables
- G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
- G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
- G01R33/09—Magnetoresistive devices
- G01R33/093—Magnetoresistive devices using multilayer structures, e.g. giant magnetoresistance sensors
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Nanotechnology (AREA)
- Physics & Mathematics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Hall/Mr Elements (AREA)
- Die Bonding (AREA)
Description
大磁気抵抗効果を発現する巨大磁気抵抗効果(GMR)膜13と、絶縁膜14と、パッド
15とが順に積層されたものである。基体11は、例えばシリコン(Si)やアルティッ
ク(Al・TiC)などの導電性を有するセラミックス材料からなる。GMR膜13の厚
みは例えば0.01μm〜10μmであり、幅および長さはいずれも例えば1μm〜50
0μm程度の範囲に収まっている。基体11の厚みは、例えば50μm〜1000μmで
あり、幅および長さはいずれも0.5mm〜5mm程度である。絶縁膜12,14は、い
ずれも酸化アルミニウム(Al2O3)からなり、例えば0.25μmの厚みを有している
。パッド15は、GMR膜13の抵抗変化を読み出す際のセンス電流を供給するための電極である。パッド15は、必要に応じてリード31とそれぞれワイヤ等により電気的に接続される。
る。具体的には、Al2O3粉末(例えば平均粒径0.5μm、純度99.9%)、TiC
粉末(例えば平均粒径0.5μm、純度99%、炭素含有量19%以上でその1%以下は
遊離黒鉛であるもの)およびMgO粉末(例えば平均粒径0.1μm)を各々所定量秤量
し、ボールミル中でエタノールと共に30分程度粉砕混合したのち、窒素中において15
0℃でスプレー造粒することにより造粒物を得る。ここでは、Al2O3粉末、TiC粉末
およびMgO粉末を合わせた全重量に対して、Al2O3粉末の含有量が30wt%〜39
wt%となると共にTiC粉末の含有量が33wt%〜21wt%となるように造粒物の組成を調整することが望ましい。続いて、これらの造粒物を各々約0.5MPa(50kgf/cm2)で一次成形し、例えばホットプレス法によって真空雰囲気で1時間、焼結温度1600℃、プレス圧力約30MPa(約300kgf/cm2)の諸条件下で焼成することによって所定の厚みを有する耐電圧基板20を得る。
続いて、本実施の形態の変形例について説明する。
Claims (7)
- 比抵抗が10 8 Ω・cm以上10 10 Ω・cm以下の酸化アルミニウム(Al 2 O 3 )、炭化チタン(TiC)および酸化マグネシウム(MgO)を含む焼結体からなる耐電圧基板と、
前記耐電圧基板の一面に導電性接着層を介して配置された薄膜エレメントと
を有することを特徴とする薄膜デバイス。 - 前記焼結体は、全重量に対して、30重量%以上39重量%以下の酸化アルミニウム(Al2 O3 )と、21重量%以上33重量%以下の炭化チタン(TiC)とを含むものである
ことを特徴とする請求項1に記載の薄膜デバイス。 - 前記薄膜エレメントは、基体上に絶縁膜と磁気抵抗効果素子とが順に積層された構成を含むものである
ことを特徴とする請求項1または請求項2に記載の薄膜デバイス。 - 比抵抗が10 8 Ω・cm以上10 10 Ω・cm以下の酸化アルミニウム(Al 2 O 3 )、炭化チタン(TiC)および酸化マグネシウム(MgO)を含む焼結体からなる耐電圧基板と、
前記耐電圧基板の一面に第1の導電性接着層を介して配置された薄膜エレメントと、
前記耐電圧基板における前記薄膜エレメントと反対側の面に第2の導電性接着層を介して配置された導電性基板と
を備えたことを特徴とする薄膜デバイスモジュール。 - 前記焼結体は、全重量に対して、30重量%以上39重量%以下の酸化アルミニウム(Al2O3)と、21重量%以上33重量%以下の炭化チタン(TiC)とを含むものである
ことを特徴とする請求項4に記載の薄膜デバイスモジュール。 - 比抵抗が10 8 Ω・cm以上10 10 Ω・cm以下の酸化アルミニウム(Al 2 O 3 )、炭化チタン(TiC)および酸化マグネシウム(MgO)を含む焼結体からなる耐電圧基板を用意する工程と、
前記耐電圧基板の上に第1の導電性接着層を介して薄膜エレメントを配置することにより薄膜デバイスを形成する工程と、
前記薄膜デバイスを、導電性基板上に第2の導電性接着層を介して配置する工程と
を含むことを特徴とする薄膜デバイスモジュールの形成方法。 - 前記焼結体として、全重量に対して、30重量%以上39重量%以下の酸化アルミニウム(Al2O3)と、21重量%以上33重量%以下の炭化チタン(TiC)とを含むものを用いる
ことを特徴とする請求項6に記載の薄膜デバイスモジュールの形成方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005215884A JP4163202B2 (ja) | 2005-07-26 | 2005-07-26 | 薄膜デバイス、薄膜デバイスモジュールおよびその形成方法 |
US11/491,150 US7355261B2 (en) | 2005-07-26 | 2006-07-24 | Thin film device, thin film device module, and method of forming thin film device module |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005215884A JP4163202B2 (ja) | 2005-07-26 | 2005-07-26 | 薄膜デバイス、薄膜デバイスモジュールおよびその形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007035851A JP2007035851A (ja) | 2007-02-08 |
JP4163202B2 true JP4163202B2 (ja) | 2008-10-08 |
Family
ID=37693339
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005215884A Expired - Fee Related JP4163202B2 (ja) | 2005-07-26 | 2005-07-26 | 薄膜デバイス、薄膜デバイスモジュールおよびその形成方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7355261B2 (ja) |
JP (1) | JP4163202B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI389283B (zh) * | 2007-10-22 | 2013-03-11 | Analog Devices Inc | 具有絕緣墊片以減少元件間漏電之封裝微晶片 |
US8284012B2 (en) * | 2009-06-04 | 2012-10-09 | The Aerospace Corporation | Ultra-stable refractory high-power thin film resistors for space applications |
CN109061928B (zh) * | 2018-10-30 | 2021-10-15 | 厦门天马微电子有限公司 | 显示面板和显示装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2893782B2 (ja) | 1990-01-19 | 1999-05-24 | 日立化成工業株式会社 | 導電性接着剤および半導体装置 |
US6043550A (en) * | 1997-09-03 | 2000-03-28 | Sumitomo Electric Industries, Ltd. | Photodiode and photodiode module |
JP3165100B2 (ja) * | 1998-02-09 | 2001-05-14 | 日本電気株式会社 | 液晶表示装置とその製造方法 |
-
2005
- 2005-07-26 JP JP2005215884A patent/JP4163202B2/ja not_active Expired - Fee Related
-
2006
- 2006-07-24 US US11/491,150 patent/US7355261B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20070023751A1 (en) | 2007-02-01 |
US7355261B2 (en) | 2008-04-08 |
JP2007035851A (ja) | 2007-02-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7071708B2 (en) | Chip-type sensor against ESD and stress damages and contamination interference | |
US7791450B2 (en) | Ceramic component and method of manufacturing the same | |
US8514050B1 (en) | Thermistor and method for manufacturing the same | |
USRE46486E1 (en) | Semiconductor pressure sensor | |
US7786839B2 (en) | Passive electrical components with inorganic dielectric coating layer | |
US7683753B2 (en) | Voltage non-linear resistance ceramic composition and voltage non-linear resistance element | |
JP4163202B2 (ja) | 薄膜デバイス、薄膜デバイスモジュールおよびその形成方法 | |
JP6225295B2 (ja) | 抵抗器及び温度センサ | |
US10541069B2 (en) | Chip resistor and paste for forming resist layer of chip resistor | |
JP2013539908A (ja) | ディスクリート電子部品の組立およびパッケージング方法 | |
US9111772B1 (en) | Electronic array and chip package | |
CN114041194B (zh) | Ntc薄膜热敏电阻和制造ntc薄膜热敏电阻的方法 | |
CN101573601B (zh) | 半导体器件 | |
JP5336711B2 (ja) | 樹脂封止型半導体装置 | |
JP2003181976A (ja) | 積層体、開閉器、検出装置、接合部、配線、静電アクチュエータ、キャパシタ、計測装置及び無線機 | |
US20230235801A1 (en) | Force sensing device, vehicle braking device incorporating such a force sensing device, and method of production thereof | |
JP5493278B2 (ja) | 強磁性セラミック、ならびにそれを用いて構成される磁気抵抗素子および磁気センサ | |
CN201060712Y (zh) | 高精密金属箔电阻器仪表测量装置 | |
EP4307327A1 (en) | Magnetic sensor and method of manufacturing magnetic sensor | |
EP3395780B1 (en) | Ceramic substrate and electronic device | |
US20200194178A1 (en) | Multi-layered ceramic electronic component | |
JP2010225725A (ja) | 薄膜バリスタおよびその製造方法 | |
US12033774B2 (en) | NTC thin film thermistor and method for producing an NTC thin film thermistor | |
KR102386581B1 (ko) | 웨이퍼 적재대 및 그 제법 | |
WO2023139807A1 (ja) | ひずみゲージ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080319 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080404 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080530 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080625 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080723 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110801 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |