JP4163202B2 - 薄膜デバイス、薄膜デバイスモジュールおよびその形成方法 - Google Patents

薄膜デバイス、薄膜デバイスモジュールおよびその形成方法 Download PDF

Info

Publication number
JP4163202B2
JP4163202B2 JP2005215884A JP2005215884A JP4163202B2 JP 4163202 B2 JP4163202 B2 JP 4163202B2 JP 2005215884 A JP2005215884 A JP 2005215884A JP 2005215884 A JP2005215884 A JP 2005215884A JP 4163202 B2 JP4163202 B2 JP 4163202B2
Authority
JP
Japan
Prior art keywords
thin film
film device
withstand voltage
adhesive layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005215884A
Other languages
English (en)
Other versions
JP2007035851A (ja
Inventor
茂 庄司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2005215884A priority Critical patent/JP4163202B2/ja
Priority to US11/491,150 priority patent/US7355261B2/en
Publication of JP2007035851A publication Critical patent/JP2007035851A/ja
Application granted granted Critical
Publication of JP4163202B2 publication Critical patent/JP4163202B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00Arrangements or instruments for measuring magnetic variables
    • G01R33/02Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/09Magnetoresistive devices
    • G01R33/093Magnetoresistive devices using multilayer structures, e.g. giant magnetoresistance sensors
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Hall/Mr Elements (AREA)
  • Die Bonding (AREA)

Description

本発明は、電気的または磁気的に機能する薄膜エレメントを有する薄膜デバイスおよびそれを備えた薄膜デバイスモジュールならびにその形成方法に関する。
一般に、半導体デバイスや磁気センサなどの機能膜を有する薄膜デバイスは、リードフレーム等の導電性基板上に接着剤によって取り付けられている。例えば図8に示したように、シリコン(Si)などの導電性基体121の表面に絶縁膜122を介して機能膜123が形成されてなる薄膜デバイス120が、接着層140を介してリードフレーム130上に固定配置されている。ところが接着層140は通常、絶縁体であることから機能膜123に電荷が蓄積され易く、その表面の電位が瞬間的に上昇することとなる。特に、薄膜デバイス120が小型化するほど影響を受けやすく、リードフレーム130への僅かな電荷の印加によって例えば10000V程度にまで上昇する場合がある。その場合、リードフレーム130の表面と機能膜123の表面との電位差により静電気放電(以下、ESD(electro-static discharge)という)が発生することとなり、機能膜123の損傷や誤動作を招く結果となっていた。
一方、リードフレームと薄膜デバイスとの接続をするにあたり、絶縁性接着剤の代わりに導電性フィラーを混入した導電性接着剤を用いて薄膜デバイスをリードフレーム上に固定する方法が考えられる。こうすることにより、機能膜における電位の急激な上昇の抑制が期待できる。導電性接着剤としては、例えば特許文献1に開示されたような、1〜10Ω・cm程度の比抵抗を有するものを用いる。この方法によれば、薄膜デバイスの表面(機能膜)の電位をリードフレームの表面と同程度に低減し、かつ安定化することができる。
特許第2893782号公報
しかしながら、上記のような導電性接着剤を用いる方法では、ESDの抑制を図ることができるものの、リードフレームと薄膜デバイスとの間の絶縁破壊電圧については1kV程度が限度であった。ところが実装状態において、使用環境によってはリードフレームに1kV以上の高電圧が印加される場合もあるので、薄膜デバイスに十分な絶縁性が確保されているとは言い難い。したがって、リードフレームと薄膜デバイスとの間の絶縁破壊電圧のさらなる向上が望まれる。
本発明はかかる問題に鑑みてなされたもので、その目的は、ESDによる損傷を受けにくく、かつ耐電圧特性にも優れ、安定動作が可能な薄膜デバイスおよびそれを備えた薄膜デバイスモジュールならびにその形成方法を提供することにある。
本発明の薄膜デバイスは、比抵抗が108 Ω・cm以上1010 Ω・cm以下のAl 2 3 、TiCおよびMgOを含む焼結体からなる耐電圧基板と、この耐電圧基板の一面に導電性接着層を介して配置された薄膜エレメントとを有するものである。
本発明の薄膜デバイスでは、薄膜エレメントが、108 Ω・cm以上1010 Ω・cm以下の比抵抗を示すAl 2 3 、TiCおよびMgOを含む焼結体からなる耐電圧基板の一面に導電性接着層を介して配置されているので、薄膜エレメントに電荷が生じた場合であっても、それらの電荷は多量に蓄積されることなく導電性接着層を介して耐電圧基板へ徐々に放電されることとなり、ESDが抑制される。その一方で、十分な絶縁破壊電圧についても確保される。
本発明の薄膜デバイスモジュールは、比抵抗が108 Ω・cm以上1010 Ω・cm以下のAl 2 3 、TiCおよびMgOを含む焼結体からなる耐電圧基板と、この耐電圧基板の一面に第1の導電性接着層を介して配置された薄膜エレメントと、耐電圧基板における薄膜エレメントと反対側の面に第2の導電性接着層を介して配置された導電性基板とを備えるようにしたものである。
本発明の薄膜デバイスモジュールでは、薄膜エレメントが、108 Ω・cm以上1010 Ω・cm以下の比抵抗を示すAl 2 3 、TiCおよびMgOを含む焼結体からなる耐電圧基板の一面に第1の導電性接着層を介して配置されているうえ、この耐電圧基板における反対側の面に第2の導電性接着層を介して導電性基板が配置されているので、薄膜エレメントに電荷が生じた場合であっても、それらの電荷は多量に蓄積されることなく導電性接着層を介して耐電圧基板へ徐々に放電されることとなり、ESDが抑制される。その一方で、導電性基板と薄膜エレメントとの間における十分な絶縁破壊電圧についても確保される。
本発明の薄膜デバイスモジュールの形成方法は、比抵抗が108 Ω・cm以上1010 Ω・cm以下のAl 2 3 、TiCおよびMgOを含む焼結体からなる耐電圧基板を用意する工程と、この耐電圧基板の上に第1の導電性接着層を介して薄膜エレメントを配置することにより薄膜デバイスを形成する工程と、この薄膜デバイスを、導電性基板上に第2の導電性接着層を介して配置する工程とを含むものである。
本発明の薄膜デバイスモジュールの形成方法では、108 Ω・cm以上1010 Ω・cm以下の比抵抗を示すAl 2 3 、TiCおよびMgOを含む焼結体からなる耐電圧基板の一面に第1の導電性接着層を介して薄膜エレメントを配置することにより薄膜デバイスを形成し、この薄膜デバイスを導電性基板上に第2の導電性接着層を介して配置するようにしたので、薄膜エレメントに電荷が生じた場合であっても、それらの電荷は多量に蓄積されることなく導電性接着層を介して耐電圧基板へ徐々に放電されることとなり、ESDが抑制される。その一方で、導電性基板と薄膜エレメントとの間における十分な絶縁破壊電圧についても確保される。
本発明の薄膜デバイス、薄膜デバイスモジュールおよび薄膜デバイスモジュールの形成方法では、耐電圧基板を構成する焼結体としては、全重量に対して、30重量%以上39重量%以下の酸化アルミニウム(Al23)と、21重量%以上33重量%以下の炭化チタン(TiC)とを含むものが望ましい。
本発明の薄膜デバイスによれば、比抵抗が10 8 Ω・cm以上10 10 Ω・cm以下のAl 2 3 、TiCおよびMgOを含む焼結体からなる耐電圧基板の一面に導電性接着層を介して薄膜エレメントを配置するようにしたので、薄膜エレメントに電荷が生じた場合であっても、それらの電荷が多量に蓄積される前に導電性接着層を介して耐電圧基板へ徐々に移動させることによりESDの抑制が可能となる。その一方で、導電性基板上に配置した場合であっても十分な絶縁破壊電圧を確保することができる。したがって、ESDによる損傷を受けにくく、耐電圧特性にも優れ、安定して動作するものとなる。
本発明の薄膜デバイスモジュールによれば、比抵抗が10 8 Ω・cm以上10 10 Ω・cm以下のAl 2 3 、TiCおよびMgOを含む焼結体からなる耐電圧基板の一面に第1の導電性接着層を介して薄膜エレメントを配置し、この耐電圧基板における反対側の面に第2の導電性接着層を介して導電性基板を配置するようにしたので、薄膜エレメントに電荷が生じた場合であっても、それらの電荷が多量に蓄積される前に導電性接着層を介して耐電圧基板へ徐々に移動させることによりESDの抑制が可能となる。その一方で、導電性基板と薄膜デバイスとの間における十分な絶縁破壊電圧を確保することも可能である。したがって、ESDによる損傷を受けにくく、耐電圧特性にも優れ、安定して動作するものとなる。
本発明の薄膜デバイスモジュールの形成方法によれば、比抵抗が10 8 Ω・cm以上10 10 Ω・cm以下のAl 2 3 、TiCおよびMgOを含む焼結体からなる耐電圧基板の一面に第1の導電性接着層を介して薄膜エレメントを配置することにより薄膜デバイスを形成したのち、この薄膜デバイスを導電性基板上に第2の導電性接着層を介して配置するようにしたので、薄膜エレメントに電荷が生じた場合であっても、それらの電荷が多量に蓄積される前に導電性接着層を介して耐電圧基板へ徐々に移動させることにより、ESDの発生を抑制することができる。そのうえ、導電性基板と薄膜デバイスとの間における十分な絶縁破壊電圧を確保することも可能である。したがって、ESDによる損傷を受けにくく、かつ、耐電圧特性に優れ、安定した動作が可能な薄膜デバイスモジュールを容易に得ることができる。
以下、本発明の実施の形態について、図面を参照して詳細に説明する。
最初に、図1および図2を参照して、本発明における一実施の形態としての薄膜デバイスモジュール(以下、単にモジュールという)1の構成について説明する。なお、本実施の形態のモジュール1については、後述の変形例としての薄膜デバイスモジュールと区別するため、以下の説明ではモジュール1Aと表記する。
図1は、モジュール1Aの斜視構成を表すものであり、図2は、図1のモジュール1Aの一部を拡大して示した積層断面を表すものである。モジュール1Aは、薄膜デバイス2Aがステンレススチールなどの導電材料からなる板状のリードフレーム30の上に、導電性接着層42(以下、単に接着層42という。)を介して固着されたものである。薄膜デバイス2Aは、薄膜エレメント10が導電性接着層41(以下、単に接着層41という。)を介して耐電圧基板20上に固着されたものである。したがって、リードフレーム30の側から接着層42と、耐電圧基板20と、接着層41と、薄膜エレメント10とが順に積層された構成となっている。
薄膜エレメント10は、例えば、磁気センサであり、基体11の上に絶縁膜12と、巨
大磁気抵抗効果を発現する巨大磁気抵抗効果(GMR)膜13と、絶縁膜14と、パッド
15とが順に積層されたものである。基体11は、例えばシリコン(Si)やアルティッ
ク(Al・TiC)などの導電性を有するセラミックス材料からなる。GMR膜13の厚
みは例えば0.01μm〜10μmであり、幅および長さはいずれも例えば1μm〜50
0μm程度の範囲に収まっている。基体11の厚みは、例えば50μm〜1000μmで
あり、幅および長さはいずれも0.5mm〜5mm程度である。絶縁膜12,14は、い
ずれも酸化アルミニウム(Al23)からなり、例えば0.25μmの厚みを有している
。パッド15は、GMR膜13の抵抗変化を読み出す際のセンス電流を供給するための電極である。パッド15は、必要に応じてリード31とそれぞれワイヤ等により電気的に接続される。
耐電圧基板20は、108Ω・cm以上1010Ω・cm以下の比抵抗を示す材料により構成されている。この耐電圧基板20を構成する材料は、Al23、炭化チタン(TiC)および酸化マグネシウム(MgO)が混合された焼結体である。より詳細には、この焼結体は、全重量に対して30重量%(wt%)以上39wt%以下のAl23と21wt%以上33wt%以下のTiCとを含むものである。
ここで、Al23の含有量が30wt%未満であると焼結体としての熱膨張率が大きすぎてしまい、薄膜エレメント10の機能に悪影響を及ぼす可能性がある。一方、Al23の含有率が30wt%を超えると加工性が劣化するので好ましくない。また、TiCの含有率が33wt%を超えると製造時における焼結が不十分となり、耐電圧基板20に要求される十分な絶縁耐圧や所望の比抵抗が得られなくなる。一方、TiCの含有率が21wt%未満では、焼結体としての機械的強度が不十分となってしまう。
耐電圧基板20の寸法については、厚みが50μm〜1000μmであり、幅および長さはいずれも0.5mm〜5mm程度である。
モジュール1Aでは、このような耐電圧基板20を用いることにより、薄膜デバイス2Aに電荷が発生した場合であっても大量にチャージされることなく徐々にリードフレーム30へ放出される。したがって、薄膜エレメント10とリードフレーム30との間に生じる電位差は僅かであり、ESDのような瞬間的な放電現象が抑制される。その一方で、導電性フィラーを混合した1〜10Ω・cm程度の比抵抗を有する導電性接着剤とは異なり、数kV以上の十分な絶縁破壊電圧についても確保される。さらに、温度変化による破損(クラックの発生など)や変形などが発生しにくく、機械的強度にも優れているので、薄膜デバイスモジュールとしての信頼性が高まる。
接着層41,42は、エポキシ樹脂に銀(Ag)やシリコン(Si)などのフィラーを混入した導電性接着剤からなるものである。
次に、上記の構成を有するモジュール1Aの形成方法について説明する。
本実施の形態におけるモジュール1Aの形成方法では、まず、耐電圧基板20を作製す
る。具体的には、Al23粉末(例えば平均粒径0.5μm、純度99.9%)、TiC
粉末(例えば平均粒径0.5μm、純度99%、炭素含有量19%以上でその1%以下は
遊離黒鉛であるもの)およびMgO粉末(例えば平均粒径0.1μm)を各々所定量秤量
し、ボールミル中でエタノールと共に30分程度粉砕混合したのち、窒素中において15
0℃でスプレー造粒することにより造粒物を得る。ここでは、Al23粉末、TiC粉末
およびMgO粉末を合わせた全重量に対して、Al23粉末の含有量30wt%〜39
wt%とると共にTiC粉末の含有量33wt%〜21wt%とるように造粒物の組成を調整することが望ましい。続いて、これらの造粒物を各々約0.5MPa(50kgf/cm2)で一次成形し、例えばホットプレス法によって真空雰囲気で1時間、焼結温度1600℃、プレス圧力約30MPa(約300kgf/cm2)の諸条件下で焼成することによって所定の厚みを有する耐電圧基板20を得る。
このようにして作製した耐電圧基板20は、所望の比抵抗を有するうえ、結晶構造上の欠陥が少ないことから耐電圧特性、熱伝導性、機械的強度および加工性の面で優れた機能を発揮する。
続いて、耐電圧基板20の上に導電性接着剤を塗布して接着層41を形成したのち、薄膜エレメント10を載置して固着させることにより薄膜デバイス2Aを形成する。
最後に、リードフレーム30上に導電性接着剤を塗布して接着層42を形成したのち、薄膜デバイス2Aを載置して固着させることによりモジュール1Aの形成が終了する。
以上のように、本実施の形態におけるモジュール1Aによれば、108Ω・cm以上1010Ω・cm以下の比抵抗を示す耐電圧基板20の一面に導電性の接着層41を介して薄膜エレメント10を配置し、耐電圧基板20における反対側の面に導電性の接着層42を介してリードフレーム30を配置するようにしたので、薄膜エレメント10に大量の電荷が蓄積される前に、その電荷を耐電圧基板20と接着層42と通じてリードフレーム30へ徐々に放電させることができる。その結果、ESDの発生を抑制することができる。そのうえ、耐電圧基板20は、Al23、TiCおよびMgOが所定の組成比で混合された焼結体であるので、リードフレーム30とGMR膜13との間における十分な絶縁破壊電圧を確保することもできる。したがって、ESDによる損傷を受けにくく、かつ、耐電圧特性に優れ、安定動作が可能な信頼性の高いものとなる。
<変形例>
続いて、本実施の形態の変形例について説明する。
本実施の形態では、GMR膜13を有する磁気センサとしての薄膜エレメント10を備えるようにしたが、これに限定されるものではない。例えば、図3に示した第1の変形例(変形例1)としてのモジュール1Bのように、薄膜デバイス2Bが、半導体素子などを有する集積回路(IC)51を含む薄膜エレメント50を備えるようにしてもよい。
さらに、図4に示した第2の変形例(変形例2)としてのモジュール1Cのように、図1に示した薄膜デバイス2Aと、図3に示した薄膜デバイス2Bとを、1つのリードフレーム30の上に設けるようにしてもよい。
これらの各変形例1,2においても、本実施の形態のモジュール1Aと同様の効果が得られる。
続いて、本発明の実施例について説明する。
本実施例では、図1および図2に示したモジュール1Aに対応したサンプルを作製し、その絶縁破壊電圧を測定した。
ここでは、油槽内にサンプルを浸漬した状態で、図5に示したプロファイルに従い、時間(秒)の経過に応じて印加電圧(kV)を変化させ、最大で15kVを印加するようにした。
図6は、耐電圧基板20の絶縁破壊電圧を測定した結果である。図6では、横軸が印加電圧を示し、縦軸がモジュール全体の抵抗を示す。本実施例では、耐電圧基板の厚みを80μm、150μm、300μmの3水準とし、それぞれT80、T150、T300で示した。この結果、厚みが80μmのときに5kV、150μmのときに11kV、300μmのときに14kVの絶縁破壊電圧をそれぞれ得ることができた。
さらに、図1および図2に示したモジュール1Aに対応したサンプルについて、ESD破壊試験をおこなった。図7は、0.25μm厚のAl23からなる絶縁膜12の絶縁破壊電圧を測定した結果である。図7では、図6と同様に横軸が印加電圧を示し、縦軸が基体11とGMR膜13との間における抵抗を示す。図7に示したように、絶縁膜12は5〜600V程度で絶縁破壊を起こした。しかしながら、Si基体11とGMR膜13との間に生じる電位差は最大で約50V程度であった。このため、絶縁膜12の絶縁破壊が生じることはなく、GMR膜13のESD破壊が生じることもなかった。
このように、本実施例では、5kV以上という十分に大きな絶縁破壊電圧を有し、かつ、ESD破壊に対する十分な耐性を有することを確認することができた。すなわち、薄膜デバイスとしての良好な機能を維持可能であることが確認できた。
以上、いくつかの実施の形態を挙げて本発明を説明したが、本発明は実施の形態に限定されず、種々の変形が可能である。例えば本実施の形態では、Al23、TiCおよびMgOによって耐電圧基板を構成するようにしたが、他の種類の材料を添加してもよい。例えば二酸化チタン(TiO2)を所定量加えることによって、機械的強度をさらに向上させることもできる。また、薄膜エレメントとしては、磁気抵抗効果素子や半導体素子以外の機能素子を含むものであってもよい。さらに、導電性接着剤を用いて導電性接着層を構成するようにしたが、金属性のロウ材を溶融させて付着させたものを導電性接着層としてもよい。
本発明の一実施の形態としてのモジュール1Aの構成を表す斜視図である。 図1に示したモジュール1Aの要部を拡大して示した断面図である。 本発明の一実施の形態における第1の変形例としてのモジュール1Bの構成を表す斜視図である。 本発明の一実施の形態における第2の変形例としてのモジュール1Cの構成を表す斜視図である。 本発明の実施例における絶縁破壊電圧を測定する条件を表す特性図である。 本発明の実施例における耐電圧特性を表す特性図である。 本発明の実施例における他の耐電圧特性を表す特性図である。 従来の薄膜デバイスモジュールの構成を表す断面図である。
符号の説明
1(1A〜1C)…薄膜デバイスモジュール、2(2A,2B)…薄膜デバイス、10…薄膜エレメント、11…基体、12,14…絶縁膜、13…GMR膜、15…パッド、20…耐電圧基板、30…リードフレーム、41,42…接着層。



Claims (7)

  1. 比抵抗が10 8 Ω・cm以上10 10 Ω・cm以下の酸化アルミニウム(Al 2 3 )、炭化チタン(TiC)および酸化マグネシウム(MgO)を含む焼結体からなる耐電圧基板と、
    前記耐電圧基板の一面に導電性接着層を介して配置された薄膜エレメントと
    を有することを特徴とする薄膜デバイス。
  2. 前記焼結体は、全重量に対して、30重量%以上39重量%以下の酸化アルミニウム(Al2 3 )と、21重量%以上33重量%以下の炭化チタン(TiC)とを含むものである
    ことを特徴とする請求項に記載の薄膜デバイス。
  3. 前記薄膜エレメントは、基体上に絶縁膜と磁気抵抗効果素子とが順に積層された構成を含むものである
    ことを特徴とする請求項1または請求項2に記載の薄膜デバイス。
  4. 比抵抗が10 8 Ω・cm以上10 10 Ω・cm以下の酸化アルミニウム(Al 2 3 )、炭化チタン(TiC)および酸化マグネシウム(MgO)を含む焼結体からなる耐電圧基板と、
    前記耐電圧基板の一面に第1の導電性接着層を介して配置された薄膜エレメントと、
    前記耐電圧基板における前記薄膜エレメントと反対側の面に第2の導電性接着層を介して配置された導電性基板と
    を備えたことを特徴とする薄膜デバイスモジュール。
  5. 前記焼結体は、全重量に対して、30重量%以上39重量%以下の酸化アルミニウム(Al23)と、21重量%以上33重量%以下の炭化チタン(TiC)とを含むものである
    ことを特徴とする請求項に記載の薄膜デバイスモジュール。
  6. 比抵抗が10 8 Ω・cm以上10 10 Ω・cm以下の酸化アルミニウム(Al 2 3 )、炭化チタン(TiC)および酸化マグネシウム(MgO)を含む焼結体からなる耐電圧基板を用意する工程と、
    前記耐電圧基板の上に第1の導電性接着層を介して薄膜エレメントを配置することにより薄膜デバイスを形成する工程と、
    前記薄膜デバイスを、導電性基板上に第2の導電性接着層を介して配置する工程と
    を含むことを特徴とする薄膜デバイスモジュールの形成方法。
  7. 前記焼結体として、全重量に対して、30重量%以上39重量%以下の酸化アルミニウム(Al23)と、21重量%以上33重量%以下の炭化チタン(TiC)とを含むものを用いる
    ことを特徴とする請求項に記載の薄膜デバイスモジュールの形成方法。
JP2005215884A 2005-07-26 2005-07-26 薄膜デバイス、薄膜デバイスモジュールおよびその形成方法 Expired - Fee Related JP4163202B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005215884A JP4163202B2 (ja) 2005-07-26 2005-07-26 薄膜デバイス、薄膜デバイスモジュールおよびその形成方法
US11/491,150 US7355261B2 (en) 2005-07-26 2006-07-24 Thin film device, thin film device module, and method of forming thin film device module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005215884A JP4163202B2 (ja) 2005-07-26 2005-07-26 薄膜デバイス、薄膜デバイスモジュールおよびその形成方法

Publications (2)

Publication Number Publication Date
JP2007035851A JP2007035851A (ja) 2007-02-08
JP4163202B2 true JP4163202B2 (ja) 2008-10-08

Family

ID=37693339

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005215884A Expired - Fee Related JP4163202B2 (ja) 2005-07-26 2005-07-26 薄膜デバイス、薄膜デバイスモジュールおよびその形成方法

Country Status (2)

Country Link
US (1) US7355261B2 (ja)
JP (1) JP4163202B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI389283B (zh) * 2007-10-22 2013-03-11 Analog Devices Inc 具有絕緣墊片以減少元件間漏電之封裝微晶片
US8284012B2 (en) * 2009-06-04 2012-10-09 The Aerospace Corporation Ultra-stable refractory high-power thin film resistors for space applications
CN109061928B (zh) * 2018-10-30 2021-10-15 厦门天马微电子有限公司 显示面板和显示装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2893782B2 (ja) 1990-01-19 1999-05-24 日立化成工業株式会社 導電性接着剤および半導体装置
US6043550A (en) * 1997-09-03 2000-03-28 Sumitomo Electric Industries, Ltd. Photodiode and photodiode module
JP3165100B2 (ja) * 1998-02-09 2001-05-14 日本電気株式会社 液晶表示装置とその製造方法

Also Published As

Publication number Publication date
US20070023751A1 (en) 2007-02-01
US7355261B2 (en) 2008-04-08
JP2007035851A (ja) 2007-02-08

Similar Documents

Publication Publication Date Title
US7071708B2 (en) Chip-type sensor against ESD and stress damages and contamination interference
US7791450B2 (en) Ceramic component and method of manufacturing the same
US8514050B1 (en) Thermistor and method for manufacturing the same
USRE46486E1 (en) Semiconductor pressure sensor
US7786839B2 (en) Passive electrical components with inorganic dielectric coating layer
US7683753B2 (en) Voltage non-linear resistance ceramic composition and voltage non-linear resistance element
JP4163202B2 (ja) 薄膜デバイス、薄膜デバイスモジュールおよびその形成方法
JP6225295B2 (ja) 抵抗器及び温度センサ
US10541069B2 (en) Chip resistor and paste for forming resist layer of chip resistor
JP2013539908A (ja) ディスクリート電子部品の組立およびパッケージング方法
US9111772B1 (en) Electronic array and chip package
CN114041194B (zh) Ntc薄膜热敏电阻和制造ntc薄膜热敏电阻的方法
CN101573601B (zh) 半导体器件
JP5336711B2 (ja) 樹脂封止型半導体装置
JP2003181976A (ja) 積層体、開閉器、検出装置、接合部、配線、静電アクチュエータ、キャパシタ、計測装置及び無線機
US20230235801A1 (en) Force sensing device, vehicle braking device incorporating such a force sensing device, and method of production thereof
JP5493278B2 (ja) 強磁性セラミック、ならびにそれを用いて構成される磁気抵抗素子および磁気センサ
CN201060712Y (zh) 高精密金属箔电阻器仪表测量装置
EP4307327A1 (en) Magnetic sensor and method of manufacturing magnetic sensor
EP3395780B1 (en) Ceramic substrate and electronic device
US20200194178A1 (en) Multi-layered ceramic electronic component
JP2010225725A (ja) 薄膜バリスタおよびその製造方法
US12033774B2 (en) NTC thin film thermistor and method for producing an NTC thin film thermistor
KR102386581B1 (ko) 웨이퍼 적재대 및 그 제법
WO2023139807A1 (ja) ひずみゲージ

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080319

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080404

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080530

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080625

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080723

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110801

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees