JP4162749B2 - Method for growing polycrystalline silicon film - Google Patents
Method for growing polycrystalline silicon film Download PDFInfo
- Publication number
- JP4162749B2 JP4162749B2 JP09419598A JP9419598A JP4162749B2 JP 4162749 B2 JP4162749 B2 JP 4162749B2 JP 09419598 A JP09419598 A JP 09419598A JP 9419598 A JP9419598 A JP 9419598A JP 4162749 B2 JP4162749 B2 JP 4162749B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon film
- film
- melting point
- single crystal
- polycrystalline
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は多結晶シリコン膜の成長方法に関するものであり、特に、液晶表示装置の画素スイッチング素子、或いは、データドライバ及びゲートドライバ等として用いる薄膜トランジスタ(TFT)を構成する高品質の多結晶シリコン膜の成長方法に関するものである。
【0002】
【従来の技術】
従来、液晶表示装置は小型・軽量・低消費電力であるため、OA端末やプロジェクター等に使用されたり、或いは、携帯可能性を利用して小型液晶テレビ等に使用されており、特に、高品質液晶表示装置用には、画素毎にスイッチング用のアクティブ素子を設けたアクティブマトリクス型液晶表示装置が用いられている。
【0003】
この様なアクティブマトリクス型液晶表示装置においては、表示部における個々の画素をTFT等のアクティブ素子で動作させることによって、単純マトリクス型液晶表示装置の様な非選択時のクロストークを完全に排除することができ、優れた表示特性を示すことが可能になる。
【0004】
なかでも、アクティブ素子としてTFTを用いたアクティブマトリクス型液晶表示装置は、制御素子の駆動能力が高いので、ドライバ内蔵液晶表示装置や、高解像度・高精細液晶表示装置に適用され、特に多結晶シリコンはアモルファスシリコン(α−Si)に比べて移動度が高いので、高速動作に適しており、また、周辺回路を同時に形成することが可能である。
【0005】
しかし、この様な多結晶シリコンTFTに用いる多結晶シリコン膜としては、より高品質の多結晶シリコン膜が要求されるが、従来の多結晶シリコン膜の製造工程においては、ガラス等の絶縁性基板上にα−Si膜を堆積させ、抵抗加熱炉を用いて低温長時間アニールするか、或いは、レーザ光等を用いた高温短時間アニール法によりアニールするかによりα−Si膜を結晶化させて結晶性の改善された多結晶シリコン膜を得ている。
【0006】
【発明が解決しようとする課題】
しかし、従来の抵抗加熱炉を用いた低温アニール法の場合には、非常に時間がかかるという問題があり、また、時間がかかる割りには得られた多結晶シリコン膜の結晶性が低いという問題がある。
【0007】
また、レーザ照射によるアニール法も、成長核のない状態でレーザ光を照射した場合、レーザ光の強度分布等により均一で良好な結晶性を有する多結晶シリコン膜を得ることは困難であるという問題がある。
【0008】
また、高温アニールでα−Si膜を完全に溶融したのち再結晶化させた場合には、結晶性の良好な多結晶シリコン膜を得ることができるが、この場合には、高温処理が必要となり、使用できる透明基板が限られて、高コストになるという問題がある。
【0009】
また、α−Si膜中にNi等の結晶成長核或いは核となる物質を予め添加しておき、このNi添加α−Si膜を熱処理することによっても比較的結晶性の良好な多結晶シリコン膜を得ることができるが、添加したNiがエッチング工程においてエッチング特性に影響を与えたり、或いは、出来上がったTFTの電気的特性に影響を与える可能性があるという問題がある。
【0010】
したがって、本発明は、後の工程において影響与えないように結晶成長核となる物質を導入し、短時間のレーザ光照射によって高品質の多結晶シリコン膜を得ることを目的とする。
【0011】
【課題を解決するための手段】
図1は本発明の原理的構成の説明図であり、この図1を参照して本発明における課題を解決するための手段を説明する。
図1(a)及び(b)参照
(1)本発明は、透明基板1上に非単結晶シリコン膜2を成膜したのち、非単結晶シリコン膜2の表面にシリコンより低融点の部材3を密着させ、レーザ光4を照射する工程を有する多結晶シリコン膜の成長方法であって、シリコンより低融点の部材3の表面に凹凸を設けることを特徴とする。
【0012】
この様に、非単結晶シリコン膜2の表面に、Ge(融点:958.5℃)、Sn(融点:232.0℃)等のシリコン(融点:1414℃)より低融点の部材3を密着させてレーザ光4を照射することにより、まずシリコンより低融点の部材3が先に溶融して、非単結晶シリコン膜2が結晶化する際の結晶成長核となるので、良質の多結晶シリコン膜5を得ることができる。
特に、シリコンより低融点の部材3の表面に凹凸を設けることにより、この凹凸が結晶成長核として作用することになるので、多結晶シリコン膜5の結晶性を基板面内で均一にすることができる。
また、多結晶シリコン膜5との接触面積が小さくなるので、剥離が容易になる。
なお、非単結晶シリコン膜2とは、アモルファスシリコン膜、品質の劣る多結晶シリコン膜、或いは、微結晶シリコン膜を意味する。
【0013】
また、シリコンより低融点の部材3による結晶成長核或いは核となる物質は多結晶シリコン膜5の表面近傍にのみ存在するので、多結晶シリコン膜5の表面を軽くエッチング除去することにより結晶成長核となる物質が除去されるので、TFT等の素子動作特性に影響を与えることがない。
【0014】
(2)また、本発明は、透明基板1上に非単結晶シリコン膜2を成膜したのち、非単結晶シリコン膜2の表面にシリコンより低融点の部材3を密着させ、レーザ光4を照射する工程を有する多結晶シリコン膜の成長方法であって、前記シリコンより低融点の部材3として、Ge基板を用いることを特徴とする。
【0015】
この様に、シリコンより低融点の部材3としては、半導体製造プロセスに用いる純度有する部材として入手が容易なGe基板1を用いることが望ましく、また、GeはSiと同じIV族であるので、不所望なドープが生じても悪影響を与えることがない。
【0016】
(3)また、本発明は、上記(2)において、シリコンより低融点の部材であるGe基板の表面に凹凸を設けることを特徴とする。
【0017】
この様に、シリコンより低融点の部材であるGe基板の表面に凹凸を設け、凹凸を設けた側を非単結晶シリコン膜2に接するように密着させることにより、この凹凸が結晶成長核として作用することになるので、多結晶シリコン膜5の結晶性を基板面内で均一にすることができる。
また、多結晶シリコン膜5との接触面積が小さくなるので、剥離が容易になる。
【0018】
(4)また、本発明は、上記(1)乃至(3)のいずれかにおいて、非単結晶シリコン膜2にレーザ光4を照射したのち、シリコンより低融点の部材3を除去し、次いで、非単結晶シリコン膜2が結晶化した多結晶シリコン膜5の表面を研磨することを特徴とする。
【0019】
この様に、シリコンより低融点の部材3を除去したのち、多結晶シリコン膜5の表面を研磨することによって、多結晶シリコン膜5の表面近傍に含まれる結晶成長核となる物質を除去することができ、且つ、表面が平坦化されるので、以降のTFT等の形成工程におけるパターン精度が向上する。
【0020】
(5)また、本発明は、透明基板1上に非単結晶シリコン膜2を成膜したのち、非単結晶シリコン膜2の表面にシリコンより低融点の部材3を密着させ、レーザ光を照射する工程を有する多結晶シリコン膜の成長方法であって、シリコンより低融点の部材3として、非単結晶シリコン膜2の表面にGe薄膜を成長させたのち、熱処理によりGe薄膜を固相成長処理し、次いで、非単結晶シリコン膜2にレーザ光を照射したのち、シリコンより低融点の部材2を除去し、次いで、非単結晶シリコン膜2が結晶化した多結晶シリコン膜5の表面を研磨することを特徴とする。
【0021】
この様に、シリコンより低融点の部材3としては、半導体製造プロセスにおいて製造技術が確立されているGeの気相成長法を用いることが望ましく、また、GeはSiと同じIV族であるので、不所望なドープが生じても悪影響を与えることがない。
なお、表面に凹凸を設ける場合には、成膜したGe薄膜の表面にエッチングにより凹凸を形成すれば良い。
【0022】
(6)また、本発明は、透明基板1上に非単結晶シリコン膜2を成膜したのち、非単結晶シリコン膜2の表面にシリコンより低融点の部材3を密着させ、レーザ光を照射する工程を有する多結晶シリコン膜の成長方法であって、非単結晶シリコン膜2にレーザ光4を照射したのち、シリコンより低融点の部材3を除去し、次いで、再び非単結晶シリコン膜を成膜し、レーザ光を照射することを特徴とする。
【0023】
この様に、非単結晶シリコン膜2の堆積工程及びレーザ光4の照射工程を2度繰り返すことによって多結晶シリコン膜5を形成しても良く、この場合には、レーザ光4の単位面積当たりの強度が低くても結晶化可能になり、且つ、シリコンより低融点の部材3からなる結晶成長核となる物質は下層の多結晶シリコン膜5側に含まれるので、素子形成領域となる上層の多結晶シリコン膜に結晶成長核となる物質が含まれないことになり、結晶成長核となる物質の除去は余り問題にする必要がなくなる。
【0024】
(7)また、本発明は、透明基板1上に非単結晶シリコン膜2を成膜したのち、非単結晶シリコン膜2の表面にシリコンより低融点の部材3を密着させ、レーザ光を照射する工程を有する多結晶シリコン膜の成長方法であって、シリコンより低融点の部材3として非単結晶シリコン膜2の表面に50原子層以下の厚さのGe極薄膜を設けたのち、熱処理を行って固相成長させ、次いで、固相成長させたGe極薄膜上に非単結晶シリコン膜を成膜したのち、レーザ光を照射することを特徴とする。
【0025】
この様に、非単結晶シリコン膜2/Ge極薄膜/非単結晶シリコン膜の多層構造にしたのち、レーザ光4を照射することによって結晶化しても良いものであり、結晶成長核となるのは微量のGe極薄膜であるので、結晶化された多結晶シリコン膜5に含まれるGeは微量となり、素子動作特性に影響を与えることがない。
【0026】
【発明の実施の形態】
ここで、本発明の第1の実施の形態の製造工程を、図2を参照して説明する。
図2(a)参照
まず、TFT基板となる透明ガラス基板11上に、減圧化学気相成長法(LPCVD法)を用いて、厚さ20〜200nm、例えば、50nmのα−Si膜12を堆積させたのち、Ge基板13をα−Si膜12上に軽く載せて密着したのち、透明ガラス基板11側からエキシマレーザを用いて200〜400mJ/cm2 、例えば、300mJ/cm2 の強度のレーザ光14を1回以上、例えば、1回照射する。
【0027】
照射されたレーザ光14によって、まず、Ge基板13が溶融して結晶成長核となり、この結晶成長核を核としてα−Si膜12の結晶化が進行し、最終的には、結晶性に優れた多結晶Si膜が得られる。
【0028】
図2(b)参照
次いで、Ge基板13を機械的に剥離したのち、結晶化した多結晶Si膜15の表面を薄いHF溶液で10秒程度軽くエッチングして、結晶成長核となるGeの含まれた表面部を除去する。
【0029】
次いで、図示しないものの、必要に応じて多結晶Si膜15の表面を研磨して平坦化したのち、通常の工程にしたがって多結晶Si膜15を所定形状にパターニングし、ゲート絶縁膜、ゲート電極等を形成することによってTFT基板が完成することになる。
【0030】
この様に、本発明の第1の実施の形態においては、Siより低融点で結晶成長核となる部材として、入手が容易で、且つ、半導体プロセスに使用できる程度の純度を有するGe基板を用いているので、簡単な工程によりα−Si膜12を結晶性の良好な多結晶Si膜15に変換することができる。
【0031】
また、GeはSiと同じIV族半導体であるので、多結晶Si膜15中にGeが含まれても導電型決定不純物等として素子特性に影響を与えることがなく、且つ、Siとの間にSi1-x Gex 混晶が形成されても、Ge組成比xが極めて小さいので、素子特性に影響を与えることがない。
【0032】
また、Ge基板13をα−Si膜12に密着させる際には、軽く載置するだけで充分であり、特別の加圧工程或いは加熱工程は必要ではないが、場合によっては加圧或いは加熱を行っても良く、また、密着性を高めるために、密着の際の雰囲気を10-4Torr以下の真空雰囲気としても良い。
【0033】
次に、図3を参照して、本発明の第2の実施の形態の製造工程を説明する。
図3(a)参照
まず、TFT基板となる石英基板21上に、LPCVD法を用いて、厚さ20〜200nm、例えば、40nmのα−Si膜12を堆積させたのち、表面に格子状の凹凸パターンの形成された凹凸Ge基板22を、凹凸が形成された面が密着するようにα−Si膜12上に載せて密着したのち、石英基板21側からエキシマレーザを用いて200〜400mJ/cm2 、例えば、300mJ/cm2 の強度のレーザ光14を1回以上、例えば、1回照射する。
【0034】
なお、この凹凸Ge基板22を形成するためには、Ge基板上に、PCVD(プラズマCVD)法を用いて厚さ100〜300nm、例えば、150nmのSiO2 膜(図示せず)を堆積させたのち、凸部の幅が2〜50μm、例えば、10μmとなり、凹部の幅が10〜500μm、例えば、50μmとなるように格子状にパターニングし、次いで、HNO3 を用いてGe基板の表面をエッチングすることによって凹凸Ge基板22を形成すれば良い。
【0035】
照射されたレーザ光14によって、まず、凹凸Ge基板22が溶融して結晶成長核となるとともに、凹凸の存在により結晶成長核が導入される領域を人為的に平均化することができるので、この結晶成長核を核としてα−Si膜12の結晶化が基板内で均一に進行し、最終的には、結晶性に優れた多結晶Si膜が得られる。
【0036】
図3(b)参照
次いで、凹凸Ge基板22を機械的に剥離したのち、結晶化した多結晶Si膜15の表面を研磨して平坦化したのち、通常の工程にしたがって多結晶Si膜15を所定形状にパターニングし、ゲート絶縁膜、ゲート電極等を形成することによってTFT基板が完成することになる。
【0037】
この様に、本発明の第2の実施の形態においては、Siより低融点で結晶成長核となる部材として用いるGe基板の表面に規則的な凹凸を設けているので、結晶化が基板面内で均一に進行し、全体に均一性に優れた多結晶Si膜15に変換することができる。
【0038】
また、凹凸Ge基板22を用いることによって、凹凸Ge基板22と多結晶Si膜15との接触面積が小さくなるので凹凸Ge基板22の剥離が容易になる。なお、凹凸Ge基板をα−Si膜12に密着させる際には、α−Si膜12との接触面積が小さくなるので、密着性を高めるために、積極的に密着の際の雰囲気を10-4Torr以下の真空雰囲気としても良く、場合によっては加圧或いは加熱を行っても良い。
【0039】
次に、図4を参照して、本発明の第3の実施の形態の製造工程を説明する。
図4(a)参照
まず、TFT基板となる透明ガラス基板11上に、LPCVD法を用いて、厚さ20〜200nm、例えば、30nmのα−Si膜12を堆積させたのち、Ge基板13をα−Si膜12上に軽く載せて密着したのち、透明ガラス基板11側からエキシマレーザを用いて200〜400mJ/cm2 、例えば、250mJ/cm2 の強度のレーザ光14を1回照射する。
【0040】
照射されたレーザ光14によって、まず、Ge基板13が溶融して結晶成長核となり、この結晶成長核を核としてα−Si膜12の結晶化が進行するが、照射されたレーザ光14の強度が充分でないので、全面的には多結晶化せずに多結晶Si領域23が混在した多結晶Si混在膜24となる。
【0041】
図4(b)参照
次いで、Ge基板13を機械的に剥離したのち、多結晶Si膜15の表面を薄いHF溶液で軽くエッチングして、清浄な表面を得る。
なお、この工程でGeが過剰に含まれる表面部分が除去される。
【0042】
図4(c)参照
次いで、再びLPCVD法によって、厚さが、例えば、30nmのα−Si膜25を成膜したのち、今度は、α−Si膜25側からエキシマレーザを用いて200〜400mJ/cm2 、例えば、300mJ/cm2 の強度のレーザ光26を1回照射することによって、多結晶Si領域23を核としてα−Si膜25及び多結晶Si混在膜24の結晶化が進行し、最終的には、結晶性に優れた多結晶Si膜が得られる。
【0043】
図4(d)参照
次いで、必要に応じて結晶化した多結晶Si膜27の表面を研磨して平坦化したのち、図示しないものの、通常の工程にしたがって多結晶Si膜27を所定形状にパターニングし、ゲート絶縁膜、ゲート電極等を形成することによってTFT基板が完成することになる。
【0044】
この様に、本発明の第3の実施の形態においては、α−Si膜の堆積工程とレーザ光の照射工程を2度繰り返しているので、レーザ光の単位面積当たりの強度が低くても結晶化可能になり、且つ、Geは2度目のα−Si膜25の成膜工程の前に除去しているので、多結晶Si膜27にGeがほとんど含まれることなく、仮に含まれたとしても、多結晶Si膜27の素子形成領域となる表面部には含まれないので、TFTの素子動作特性に影響を与えることがない。
【0045】
次に、図5を参照して、本発明の第4の実施の形態の製造工程を説明する。
図5(a)参照
まず、TFT基板となる石英基板21上に、LPCVD法を用いて、厚さ20〜200nm、例えば、50nmのα−Si膜12を堆積させたのち、PCVD法を用いて厚さ10〜50nm、例えば、20nmのGe薄膜28を成膜し、次いで、熱処理を行うことによってGe薄膜28を固相成長処理(SPC処理:Solid Phase Crystallization)したのち、固相成長させたGe薄膜28側からArレーザを用いて0.5〜10W/cm2 、例えば、5W/cm2 の強度のレーザ光14を1回以上、例えば、1回照射する。
【0046】
照射されたレーザ光14によって、まず、Ge薄膜28が溶融して結晶成長核となり、この結晶成長核を核としてα−Si膜12の結晶化が進行し、最終的に良好な結晶性の多結晶Si膜15が得られる。
【0047】
図5(b)参照
次いで、HNO3 を用いたウェット・エッチングを施すことによってGe薄膜28を除去したのち、必要に応じて薄いHF溶液を用いて結晶化した多結晶Si膜15の表面を軽くエッチングしたり、或いは、多結晶Si膜15の表面を研磨して平坦化したのち、通常の工程にしたがって多結晶Si膜15を所定形状にパターニングし、ゲート絶縁膜、ゲート電極等を形成することによってTFT基板が完成することになる。
【0048】
この様に、本発明の第4の実施の形態においては、Ge基板を用いることなく、気相成長させたGe薄膜28を用いているので、密着工程が不要になり、また、GeH4 等の通常の原料を用いるだけで結晶成長核となる部材の形成が可能になり、且つ、使用後廃棄されるGe基板に比べてGeの使用量を大幅に低減することができる。
【0049】
また、この場合にも上記の第2の実施の形態と同様な考えの基に、Ge薄膜28の表面にエッチングによって規則的な格子状の凹凸を設けても良いものであり、この場合も、均一な結晶化の進行が期待できる。
【0050】
次に、図6を参照して、本発明の第5の実施の形態の製造工程を説明する。
図6(a)参照
まず、TFT基板となる透明ガラス基板11上に、LPCVD法を用いて、厚さ10〜100nm、例えば、20nmのα−Si膜12を堆積させたのち、PCVD法或いはALE(原子層エピタキシャル成長法)を用いて5〜50原子層、例えば、30原子層のGe極薄膜29を成膜し、次いで、熱処理によるGe極薄膜29の固相成長処理(SPC処理)を行ったのち、再びLPCVD法を用いて、厚さ10〜100nm、例えば、20nmのα−Si膜30を堆積させたのち、α−Si膜30側からArレーザを用いて0.5〜10W/cm2 、例えば、3W/cm2 の強度のレーザ光14を1回以上、例えば、1回照射する。
【0051】
照射されたレーザ光14によって、α−Si膜12/Ge極薄膜29/α−Si膜30の全体を溶融し、溶融したGeを結晶成長核を核としてα−Si膜12及びα−Si膜30の結晶化が進行し、最終的に良好な結晶性の多結晶Si膜31が得られる。
【0052】
図6(b)参照
次いで、必要に応じて薄いHF溶液を用いて結晶化した多結晶Si膜31の表面を軽くエッチングしたり、或いは、多結晶Si膜31の表面を研磨して平坦化したのち、通常の工程にしたがって多結晶Si膜31を所定形状にパターニングし、ゲート絶縁膜、ゲート電極等を形成することによってTFT基板が完成することになる。
【0053】
この様に、本発明の第5の実施の形態においては、中間に設けたGe極薄膜29に由来するGeを結晶成長核としているので、比較的粒径の大きな多結晶を得ることができ、また、この場合には、Geの除去工程が不要になるので工程が簡素化される。
【0054】
以上、本発明の各実施の形態を説明してきたが、本発明は各実施の形態に記載した構成に限られるものではなく、各種の変更が可能であり、例えば、α−Si膜の代わりに、LPCVD法で形成した結晶性の劣った多結晶Si膜を用いて大粒径化しても良いものであり、或いは、微結晶(マイクロクリスタル)のSi膜を用いても良いものである。
【0055】
また、上記の各実施の形態の説明においては、基板として透明ガラス基板或いは石英基板を用いているが、各実施の形態における透明ガラス基板を石英基板に置き換え、或いは、石英基板を透明ガラス基板に置き換えても良いものであり、さらには、ある程度の耐熱性のある他の透明絶縁性基板を用いても良いものである。
【0056】
また、上記の各実施の形態の説明においては、レーザとしてエキシマレーザ或いはArレーザを用いているが、各実施の形態におけるエキシマレーザをArレーザに置き換え、或いは、Arレーザをエキシマレーザに置き換えても良いものであり、特定のレーザに限定されるものではない。
【0057】
また、レーザ光の照射回数も1回に限られるものでなく、レーザ光の単位面積当たりの強度及び成膜した非単結晶Si膜の厚さに応じて、非単結晶Si膜が充分結晶化するように回数を設定すれば良い。
【0058】
また、レーザ光の照射方向は一般には任意であり、各実施の形態において、透明ガラス基板側或いは石英基板側から照射している場合には、逆に透明ガラス基板側或いは石英基板側と反対側から照射しても良いものであり、また、Ge基板或いは成膜側から照射している場合には、逆に透明ガラス基板側或いは石英基板側から照射しても良いものである。
【0059】
また、上記の各実施の形態の説明においては、結晶成長核となる物質としてGeを用いているが、Geに限られるものではなく、Si(融点:1414℃)より融点が低く、且つ、結晶成長核となる物質であれば良く、例えば、Al(融点:660.4℃)或いはSn(融点:232.0℃)を用いても良いが、AlはSiに対してp型不純物となるので注意が必要となる。
【0060】
また、上記の各実施の形態の説明においては、基板上に直接α−Si膜を設けているが、基板上に下地SiO2 膜を設け、この下地SiO2 膜上にα−Si膜を設けても良いものである。
【0061】
また、上記の各実施の形態においては、アクティブマトリクス型液晶表示装置用TFTを形成するための高品質の多結晶シリコン膜の成長方法として説明しているが、本発明は、アクティブマトリクス型液晶表示装置用多結晶シリコン膜に限られるものではなく、ラインセンサ用の薄膜半導体装置等の他の用途の薄膜半導体装置に用いられる多結晶シリコン膜も対象とするものである。
【0062】
【発明の効果】
本発明によれば、シリコンより低融点の部材、例えば、Geを密着させた状態でレーザ照射を行って、Geを結晶成長核としてα−Si等の結晶性の低い非単結晶シリコン膜を高品質の多結晶シリコン膜に変換しているので、高性能のTFT等の薄膜半導体装置を生産性良く製造することができ、それによってアクティブマトリクス型液晶表示装置等の高性能化・低価格化に寄与するところが大きい。
【図面の簡単な説明】
【図1】本発明の原理的構成の説明図である。
【図2】本発明の第1の実施の形態の製造工程の説明図である。
【図3】本発明の第2の実施の形態の製造工程の説明図である。
【図4】本発明の第3の実施の形態の製造工程の説明図である。
【図5】本発明の第4の実施の形態の製造工程の説明図である。
【図6】本発明の第5の実施の形態の製造工程の説明図である。
【符号の説明】
1 透明基板
2 非単結晶シリコン基板
3 シリコンより低融点の部材
4 レーザ光
5 多結晶シリコン膜
11 透明ガラス基板
12 α−Si膜
13 Ge基板
14 レーザ光
15 多結晶Si膜
21 石英基板
22 凹凸Ge基板
23 多結晶Si領域
24 多結晶Si混在膜
25 α−Si膜
26 レーザ光
27 多結晶Si膜
28 Ge薄膜(SPC処理)
29 Ge極薄膜(SPC処理)
30 α−Si膜
31 多結晶Si膜[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for growing a polycrystalline silicon film. In particular, the present invention relates to a high-quality polycrystalline silicon film constituting a thin film transistor (TFT) used as a pixel switching element or a data driver and a gate driver of a liquid crystal display device. It relates to the growth method.
[0002]
[Prior art]
Conventionally, liquid crystal display devices are small, light, and have low power consumption, so they are used in OA terminals and projectors, or are used in small liquid crystal televisions and the like because of their portability. For the liquid crystal display device, an active matrix liquid crystal display device in which an active element for switching is provided for each pixel is used.
[0003]
In such an active matrix type liquid crystal display device, the individual pixels in the display unit are operated by active elements such as TFTs, thereby completely eliminating non-selection crosstalk as in the case of a simple matrix type liquid crystal display device. And excellent display characteristics can be exhibited.
[0004]
Among them, active matrix liquid crystal display devices using TFTs as active elements have high drive capability of control elements, and are therefore applied to driver built-in liquid crystal display devices and high resolution / high definition liquid crystal display devices, especially polycrystalline silicon. Is higher in mobility than amorphous silicon (α-Si), and is suitable for high-speed operation, and it is possible to simultaneously form peripheral circuits.
[0005]
However, as a polycrystalline silicon film used for such a polycrystalline silicon TFT, a higher quality polycrystalline silicon film is required. However, in a conventional polycrystalline silicon film manufacturing process, an insulating substrate such as glass is used. An α-Si film is deposited on the film, and the α-Si film is crystallized by annealing at a low temperature for a long time using a resistance heating furnace, or by annealing at a high temperature for a short time using a laser beam or the like. A polycrystalline silicon film with improved crystallinity is obtained.
[0006]
[Problems to be solved by the invention]
However, in the case of the low temperature annealing method using the conventional resistance heating furnace, there is a problem that it takes a very long time, and the crystallinity of the obtained polycrystalline silicon film is low for a long time. There is.
[0007]
In addition, the annealing method by laser irradiation also has a problem that it is difficult to obtain a polycrystalline silicon film having uniform and good crystallinity due to the intensity distribution of the laser beam when the laser beam is irradiated without a growth nucleus. There is.
[0008]
In addition, when the α-Si film is completely melted by high-temperature annealing and then recrystallized, a polycrystalline silicon film with good crystallinity can be obtained. In this case, high-temperature treatment is required. However, there is a problem that the number of transparent substrates that can be used is limited and the cost becomes high.
[0009]
A polycrystalline silicon film having relatively good crystallinity is also obtained by previously adding a crystal growth nucleus or a substance such as a nucleus to the α-Si film and heat-treating the Ni-added α-Si film. However, there is a problem that the added Ni may affect the etching characteristics in the etching process, or may affect the electrical characteristics of the completed TFT.
[0010]
Accordingly, an object of the present invention is to obtain a high-quality polycrystalline silicon film by introducing a substance serving as a crystal growth nucleus so as not to affect the subsequent process and irradiating with a laser beam for a short time.
[0011]
[Means for Solving the Problems]
FIG. 1 is an explanatory diagram of the principle configuration of the present invention. Means for solving the problems in the present invention will be described with reference to FIG.
See FIG. 1 (a) and (b) (1) The present invention, after forming the non-single-
[0012]
In this way, the member 3 having a lower melting point than that of silicon (melting point: 1414 ° C.) such as Ge (melting point: 958.5 ° C.), Sn (melting point: 232.0 ° C.) is adhered to the surface of the non-single
In particular, by providing irregularities on the surface of the member 3 having a melting point lower than that of silicon, the irregularities act as crystal growth nuclei, so that the crystallinity of the polycrystalline silicon film 5 can be made uniform in the substrate plane. it can.
Further, since the contact area with the polycrystalline silicon film 5 becomes small, peeling becomes easy.
Note that the non-single-
[0013]
Further, since the crystal growth nuclei or the substance serving as the nucleus due to the member 3 having a lower melting point than silicon exists only in the vicinity of the surface of the polycrystalline silicon film 5, the crystal growth nuclei can be obtained by lightly etching away the surface of the polycrystalline silicon film 5. As a result, the operating characteristics of elements such as TFTs are not affected.
[0014]
(2) Further, in the present invention, after the non-single
[0015]
Thus, as the member 3 having a melting point lower than that of silicon, it is desirable to use a
[0016]
(3) Further, in the above (2) , the present invention is characterized in that irregularities are provided on the surface of a Ge substrate which is a member having a melting point lower than that of silicon .
[0017]
In this way, the surface of the Ge substrate, which is a member having a melting point lower than that of silicon, is provided with unevenness, and the unevenness is brought into close contact with the non-single
Further, since the contact area with the polycrystalline silicon film 5 becomes small, peeling becomes easy.
[0018]
(4) Further, in the present invention, in any one of the above (1) to (3), after irradiating the non-single
[0019]
In this way, after removing the member 3 having a lower melting point than silicon, the surface of the polycrystalline silicon film 5 is polished to remove the substance that becomes the crystal growth nucleus contained in the vicinity of the surface of the polycrystalline silicon film 5. In addition, since the surface is flattened, the pattern accuracy in the subsequent formation process of TFT and the like is improved.
[0020]
(5) Further, in the present invention, after the non-single
[0021]
Thus, as the member 3 having a melting point lower than that of silicon, it is desirable to use a vapor phase epitaxy method of Ge whose manufacturing technology is established in the semiconductor manufacturing process, and since Ge is the same IV group as Si, Even if an undesired dope is generated, no adverse effect is caused.
In the case of providing unevenness on the surface, the unevenness may be formed on the surface of the formed Ge thin film by etching.
[0022]
(6) Further, in the present invention, after the non-single
[0023]
In this way, the polycrystalline silicon film 5 may be formed by repeating the deposition process of the non-single
[0024]
(7) Further, in the present invention, after the non-single
[0025]
Thus, after forming a multilayer structure of non-single-
[0026]
DETAILED DESCRIPTION OF THE INVENTION
Here, the manufacturing process of the first embodiment of the present invention will be described with reference to FIG.
2A. First, an α-
[0027]
The
[0028]
Next, after the
[0029]
Next, although not shown, after the surface of the
[0030]
As described above, in the first embodiment of the present invention, a Ge substrate having a purity that is easily available and can be used in a semiconductor process is used as a member having a lower melting point than Si and serving as a crystal growth nucleus. Therefore, the α-
[0031]
In addition, since Ge is a group IV semiconductor similar to Si, even if Ge is contained in the
[0032]
Further, when the
[0033]
Next, with reference to FIG. 3, the manufacturing process of the 2nd Embodiment of this invention is demonstrated.
Refer to FIG. 3A. First, an α-
[0034]
In order to form the concavo-convex Ge substrate 22, a SiO 2 film (not shown) having a thickness of 100 to 300 nm, for example, 150 nm was deposited on the Ge substrate by using a PCVD (plasma CVD) method. After that, patterning is performed in a lattice pattern so that the width of the convex portion is 2 to 50 μm, for example, 10 μm, and the width of the concave portion is 10 to 500 μm, for example, 50 μm, and then the surface of the Ge substrate is etched using HNO 3. Thus, the concavo-convex Ge substrate 22 may be formed.
[0035]
The
[0036]
Next, after the uneven Ge substrate 22 is mechanically peeled off and the surface of the crystallized
[0037]
As described above, in the second embodiment of the present invention, regular irregularities are provided on the surface of the Ge substrate used as a member having a lower melting point than Si and serving as a crystal growth nucleus. It can be converted into a
[0038]
Further, by using the concavo-convex Ge substrate 22, the contact area between the concavo-convex Ge substrate 22 and the
[0039]
Next, with reference to FIG. 4, the manufacturing process of the 3rd Embodiment of this invention is demonstrated.
4A. First, an α-
[0040]
The
[0041]
Next, after the
In this step, the surface portion containing excessive Ge is removed.
[0042]
Next, referring to FIG. 4C, after the α-
[0043]
4D. Next, the surface of the
[0044]
As described above, in the third embodiment of the present invention, the α-Si film deposition step and the laser beam irradiation step are repeated twice, so that even if the intensity per unit area of the laser beam is low, the crystal Since the Ge is removed before the second α-
[0045]
Next, with reference to FIG. 5, the manufacturing process of the 4th Embodiment of this invention is demonstrated.
Referring to FIG. 5A, first, an α-
[0046]
The
[0047]
Next, after removing the Ge
[0048]
As described above, in the fourth embodiment of the present invention, since the vapor-deposited Ge
[0049]
Also in this case, regular lattice-like irregularities may be provided on the surface of the Ge
[0050]
Next, with reference to FIG. 6, the manufacturing process of the 5th Embodiment of this invention is demonstrated.
6A. First, an α-
[0051]
The whole of the α-
[0052]
Next, referring to FIG. 6B, the surface of the
[0053]
Thus, in the fifth embodiment of the present invention, since the Ge derived from the Ge
[0054]
As mentioned above, although each embodiment of the present invention has been described, the present invention is not limited to the configuration described in each embodiment, and various modifications are possible. For example, instead of the α-Si film Alternatively, a polycrystalline Si film having poor crystallinity formed by the LPCVD method may be used to increase the grain size, or a microcrystalline Si film may be used.
[0055]
In the description of each of the above embodiments, a transparent glass substrate or a quartz substrate is used as the substrate. However, the transparent glass substrate in each embodiment is replaced with a quartz substrate, or the quartz substrate is replaced with a transparent glass substrate. It may be replaced, and further, another transparent insulating substrate having a certain degree of heat resistance may be used.
[0056]
In the description of each of the above embodiments, an excimer laser or an Ar laser is used as the laser. However, the excimer laser in each embodiment may be replaced with an Ar laser, or the Ar laser may be replaced with an excimer laser. It is good and is not limited to a specific laser.
[0057]
In addition, the number of times of laser light irradiation is not limited to one, and the non-single-crystal Si film is sufficiently crystallized according to the intensity per unit area of the laser light and the thickness of the formed non-single-crystal Si film. The number of times may be set so as to.
[0058]
The irradiation direction of the laser beam is generally arbitrary. In each embodiment, when irradiating from the transparent glass substrate side or the quartz substrate side, on the contrary, the transparent glass substrate side or the opposite side to the quartz substrate side. If the irradiation is from the Ge substrate or the film formation side, the irradiation may be from the transparent glass substrate side or the quartz substrate side.
[0059]
In the description of each of the above embodiments, Ge is used as a substance serving as a crystal growth nucleus. However, the material is not limited to Ge, and has a melting point lower than that of Si (melting point: 1414 ° C.). Any material can be used as a growth nucleus. For example, Al (melting point: 660.4 ° C.) or Sn (melting point: 232.0 ° C.) may be used, but Al is a p-type impurity with respect to Si. Attention is required.
[0060]
In the description of each of the above embodiments, the α-Si film is directly provided on the substrate. However, the base SiO 2 film is provided on the substrate, and the α-Si film is provided on the base SiO 2 film. It is good.
[0061]
In each of the above embodiments, the method for growing a high-quality polycrystalline silicon film for forming a TFT for an active matrix liquid crystal display device has been described. However, the present invention provides an active matrix liquid crystal display. The present invention is not limited to a polycrystalline silicon film for a device, but also covers a polycrystalline silicon film used for a thin film semiconductor device for other uses such as a thin film semiconductor device for a line sensor.
[0062]
【The invention's effect】
According to the present invention, a member having a lower melting point than silicon, for example, laser irradiation is performed in a state where Ge is adhered, and a non-single-crystal silicon film having low crystallinity such as α-Si is formed using Ge as a crystal growth nucleus. Since it is converted to a high-quality polycrystalline silicon film, thin-film semiconductor devices such as high-performance TFTs can be manufactured with high productivity, thereby improving the performance and cost of active matrix liquid crystal display devices. The place to contribute is great.
[Brief description of the drawings]
FIG. 1 is an explanatory diagram of a basic configuration of the present invention.
FIG. 2 is an explanatory diagram of a manufacturing process according to the first embodiment of this invention.
FIG. 3 is an explanatory diagram of a manufacturing process according to the second embodiment of this invention.
FIG. 4 is an explanatory diagram of a manufacturing process according to the third embodiment of this invention.
FIG. 5 is an explanatory diagram of the manufacturing process of the fourth embodiment of the present invention.
FIG. 6 is an explanatory diagram of the manufacturing process of the fifth embodiment of the present invention.
[Explanation of symbols]
DESCRIPTION OF
29 Ge ultrathin film (SPC treatment)
30 α-
Claims (7)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP09419598A JP4162749B2 (en) | 1998-04-07 | 1998-04-07 | Method for growing polycrystalline silicon film |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP09419598A JP4162749B2 (en) | 1998-04-07 | 1998-04-07 | Method for growing polycrystalline silicon film |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11297621A JPH11297621A (en) | 1999-10-29 |
JP4162749B2 true JP4162749B2 (en) | 2008-10-08 |
Family
ID=14103525
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP09419598A Expired - Fee Related JP4162749B2 (en) | 1998-04-07 | 1998-04-07 | Method for growing polycrystalline silicon film |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4162749B2 (en) |
-
1998
- 1998-04-07 JP JP09419598A patent/JP4162749B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH11297621A (en) | 1999-10-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100227439B1 (en) | Polycrystalline thin film and the manufacturing method of thin film semiconductor device | |
US6329269B1 (en) | Semiconductor device manufacturing with amorphous film cyrstallization using wet oxygen | |
JP4103447B2 (en) | Manufacturing method of large area single crystal silicon substrate | |
KR100470274B1 (en) | Method of phase transition of amorphous material using a cap layer | |
JPH07221017A (en) | Semiconductor device and manufacturing method | |
JPH0760807B2 (en) | Method for manufacturing semiconductor thin film | |
JPH08195492A (en) | Formation of polycrystalline film, and manufacture of film transistor | |
JP4329312B2 (en) | Thin film semiconductor device, manufacturing method thereof, and image display device | |
KR20060081296A (en) | Fabrication method of si film | |
JPH08148430A (en) | Forming method for polycrystalline semiconductor thin film | |
JP2000260709A (en) | Method of crystallizing semiconductor thin film and semiconductor device using the same | |
JP4495805B2 (en) | Crystalline semiconductor thin film and manufacturing method thereof, and thin film transistor and manufacturing method thereof | |
JP4162749B2 (en) | Method for growing polycrystalline silicon film | |
JP2000150835A (en) | Manufacture of non-single crystal silicon thin-film | |
JP2003077834A (en) | Formation method of crystallization semiconductor film and manufacturing apparatus thereof, manufacturing method of thin film transistor, and display using them | |
KR101040984B1 (en) | Effect of Ni thickness on off-state currents of poly-Si TFT using Ni induced lateral crystallization of amorphous silicon | |
JPH08293464A (en) | Manufacture of semiconductor substrate and semiconductor device | |
JP3048829B2 (en) | Method for manufacturing semiconductor device | |
JPH09293872A (en) | Manufacture of thin-film transistor | |
JP3204489B2 (en) | Method for manufacturing semiconductor device | |
KR20030015617A (en) | Method of manufacturing a crystalloid silicone | |
JP2000232066A (en) | Manufacture of semiconductor substrate | |
JP3141909B2 (en) | Semiconductor device manufacturing method | |
JPH09260284A (en) | Manufacture of semiconductor device | |
JP3403927B2 (en) | Method for manufacturing semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050401 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050713 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050809 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070427 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080205 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080313 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080624 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080625 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080722 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080723 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110801 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110801 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120801 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120801 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130801 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |