JPH08195492A - Formation of polycrystalline film, and manufacture of film transistor - Google Patents

Formation of polycrystalline film, and manufacture of film transistor

Info

Publication number
JPH08195492A
JPH08195492A JP7003631A JP363195A JPH08195492A JP H08195492 A JPH08195492 A JP H08195492A JP 7003631 A JP7003631 A JP 7003631A JP 363195 A JP363195 A JP 363195A JP H08195492 A JPH08195492 A JP H08195492A
Authority
JP
Japan
Prior art keywords
thin film
polycrystalline
layer
forming
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7003631A
Other languages
Japanese (ja)
Inventor
Hiroshi Tsutsu
博司 筒
Shigeki Maekawa
茂樹 前川
Mamoru Furuta
守 古田
Tetsuya Kawamura
哲也 川村
Yutaka Miyata
豊 宮田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP7003631A priority Critical patent/JPH08195492A/en
Priority to TW084113578A priority patent/TW303526B/zh
Priority to KR1019950072158A priority patent/KR100227439B1/en
Priority to US08/579,140 priority patent/US5766989A/en
Priority to CN95119449A priority patent/CN1050221C/en
Publication of JPH08195492A publication Critical patent/JPH08195492A/en
Pending legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

PURPOSE: To form a polycrystalline film excellent in equality by making a drive film contain fine crystals which become the nuclei of crystals for polycrystallization. CONSTITUTION: A fine crystalline silicon film 2 is made, by plasma CVD method using silane and hydrogen as material gas, on a substrate 1 covered with an SiO2 film as a buffer layer for preventing the diffusion of impurities within the glass substrate, and subsequently an amorphous silicon film 3 is made using only the silane as material gas. And,it is finely processed into the shape of an island by photolithography and etching, and then crystallization is performed by irradiating it with an excimer laser beam 4. At this time, the fine crystal layer 2 becomes a seed crystal, and the growth of the crystal grains is performed, so a polycrystalline silicon layer 5 having crystal grains equal all over the surface is obtained. Using this polycrystalline film, a film transistor excellent in equality without dispersion can be obtained.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は様々な用途に用いられて
いる多結晶薄膜の形成方法、ならびに液晶を駆動する液
晶表示装置(以下LCDと略記する)や画像読み取り用
センサやRAM(Random Access Memory)の負荷などに
用いられている薄膜トランジスタの製造方法に関するも
のである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a polycrystalline thin film used for various purposes, a liquid crystal display device (hereinafter abbreviated as LCD) for driving liquid crystal, an image reading sensor, a RAM (Random Access). The present invention relates to a method of manufacturing a thin film transistor used as a load of memory.

【0002】[0002]

【従来の技術】以下、液晶表示装置用に開発が進められ
ている多結晶シリコン薄膜トランジスタとその製法を例
として、図面を用いて説明を行う。
2. Description of the Related Art A polycrystalline silicon thin film transistor which is being developed for a liquid crystal display device and a manufacturing method thereof will be described below as an example with reference to the drawings.

【0003】近年薄膜トランジスタを用いた液晶表示の
分野では、高価な石英基板ではなく安価なガラス基板が
使用可能な比較的低温(概ね600℃以下)で作成でき
る多結晶シリコン薄膜トランジスタ(以下、poly-Si T
FTと略記する)が注目を集めている。低温で多結晶シ
リコンを形成する手法の一つに、レーザーアニールを用
いて非晶質シリコンを局所的に溶融・結晶化させる方法
がある。この方法の欠点はレーザーがパルス・レーザー
であるため、各パルスの重ね合せ部分で結晶性が低下す
るため、パルス重ね合せ部分のトランジスタ特性が悪い
ということが挙げられる。これを解決するため、たとえ
ば、Extended Abstracts of the 1991 International C
onference on Solid State Devices and Materials, Yo
kohama,1991, p.p.623-625 には、エキシマ・レーザー
照射時に基板を加熱する方法が記載されている。ここで
は、従来のpoly-Si TFTの製造方法として、上述のEx
tended Abstracts of the 1991 International Confere
nce on Solid State Devices and Materials, Yokoham
a, 1991, p.p.623-625 を従来例として簡単に説明す
る。
In the field of liquid crystal display using a thin film transistor in recent years, a polycrystalline silicon thin film transistor (hereinafter referred to as poly-Si) which can be formed at a relatively low temperature (generally below 600 ° C.) can use an inexpensive glass substrate instead of an expensive quartz substrate. T
FT) is attracting attention. One of the methods of forming polycrystalline silicon at low temperature is a method of locally melting and crystallizing amorphous silicon by using laser annealing. The drawback of this method is that since the laser is a pulsed laser, the crystallinity deteriorates at the overlapping portion of each pulse, and the transistor characteristics at the overlapping portion of the pulse are poor. To solve this, for example, Extended Abstracts of the 1991 International C
onference on Solid State Devices and Materials, Yo
Kohama, 1991, pp623-625 describes a method of heating a substrate during irradiation with an excimer laser. Here, as a conventional method for manufacturing a poly-Si TFT, the above-mentioned Ex
tended Abstracts of the 1991 International Confere
nce on Solid State Devices and Materials, Yokoham
a, 1991, pp623-625 will be briefly described as a conventional example.

【0004】図7は従来例での薄膜トランジスタの断面
図であり、この図を用いて以下説明する。まずガラス基
板15上に非晶質シリコン層を全面に堆積した後、基板
を400℃に加熱してエキシマレーザーを照射し、基板
上の非晶質シリコン層を局所的に加熱溶融して結晶化さ
せ、多結晶シリコンを得る。そして、フォトリソグラフ
ィーとエッチングにより所望の島状のパターン化された
多結晶シリコン薄膜16を得る。次にゲート絶縁層17
としてAP−CVD法によりSiO2 層を形成する。次
に、その上に形成したゲート電極18を用いてドナーも
しくはアクセプタとなる不純物を導入し、ソース領域1
9とドレイン領域20を形成する。つづいて層間絶縁層
21を形成し、ソース領域19およびドレイン領域20
に達するコンタクト・ホール22を介してソース電極2
3およびドレイン電極24を形成することによりpoly-S
i TFTを作製している。
FIG. 7 is a cross-sectional view of a conventional thin film transistor, which will be described below with reference to this drawing. First, after depositing an amorphous silicon layer on the entire surface of the glass substrate 15, the substrate is heated to 400 ° C. and irradiated with an excimer laser, and the amorphous silicon layer on the substrate is locally heated and melted to be crystallized. Then, polycrystalline silicon is obtained. Then, a desired island-shaped patterned polycrystalline silicon thin film 16 is obtained by photolithography and etching. Next, the gate insulating layer 17
Then, a SiO 2 layer is formed by the AP-CVD method. Next, impurities serving as donors or acceptors are introduced by using the gate electrode 18 formed on the source region 1
9 and the drain region 20 are formed. Subsequently, the interlayer insulating layer 21 is formed, and the source region 19 and the drain region 20 are formed.
Source electrode 2 through contact hole 22 reaching
3 and the drain electrode 24 to form poly-S
i TFT is being manufactured.

【0005】また、非晶質シリコンを半導体層として用
いるトランジスタよりもpoly-Si TFTは大きな電界効
果移動度を有するので、不純物としてボロンもしくはリ
ンを選択的に用いることによりPチャンネルおよびNチ
ャンネルトランジスタを選択的に作成可能であることか
ら、CMOS回路を形成でき、絵素トランジスタの駆動
回路を同一基板上に作り込むことも可能である(特に図
示はしない)。
Further, since a poly-Si TFT has a larger field effect mobility than a transistor using amorphous silicon as a semiconductor layer, P-channel and N-channel transistors can be formed by selectively using boron or phosphorus as impurities. Since it can be selectively formed, a CMOS circuit can be formed and a drive circuit for a pixel transistor can be formed on the same substrate (not shown).

【0006】この場合、基板加熱によりpoly-Si TFT
の移動度のバラツキは±10%以内に抑えられている。
In this case, the poly-Si TFT is heated by heating the substrate.
The variation in mobility is suppressed within ± 10%.

【0007】[0007]

【発明が解決しようとする課題】図7のような製法でpo
ly-Si TFTを作製した場合でも、本発明者等の検討に
よれば、不十分であることがわかった。すなわち、移動
度のバラツキが±10%ではこれを用いて液晶ディスプ
レイ(以下LCDと略記する)を作製しても、画像上に
移動度の低い部分が筋状のムラとなって現われ、表示品
位が極めて低くなるという課題を有している。
[Problems to be Solved by the Invention]
Even when the ly-Si TFT was manufactured, the inventors of the present invention have found that it is insufficient. That is, even if a liquid crystal display (hereinafter abbreviated as LCD) is manufactured by using the mobility variation of ± 10%, the low mobility portion appears as streaky unevenness on the image, and the display quality is reduced. Has a problem of being extremely low.

【0008】本発明はかかる点に鑑み、均一性に優れた
多結晶薄膜の形成方法を提供するとともに移動度のバラ
ツキをより小さく抑制した薄膜トランジスタの製造方法
を提供することを目的とするものである。
In view of the above points, an object of the present invention is to provide a method for forming a polycrystalline thin film having excellent uniformity and a method for manufacturing a thin film transistor in which variations in mobility are suppressed to a smaller extent. .

【0009】[0009]

【課題を解決するための手段】発明者等が検討した結
果、画像上にムラが現れない移動度のバラツキの最大値
は±5%であることがわかった。一方、図8はエキシマ
レーザービームの1ショットのエネルギー分布を示す模
式図であり、A−A′断面ではビームエッジでエネルギ
ーが低くなっていることがわかる。また、(図9
(a))にはエキシマレーザーアニールでしばしば用い
られるステップアンドリピート照射を模式的に示した。
この照射方法により薄膜トランジスタを形成した場合の
断面B−B′での移動度を(図9(b))に模式的に表
わした。レーザーの各ショットの重ね合せ部分で結晶性
がばらつくため、移動度が大きくばらついている。この
バラツキの原因は、1つのレーザーショットの周辺部に
おいてエネルギーの低い部分(図8(a)および
(b))が存在し、その部分は十分大きな結晶粒に成長
せず、小さな結晶粒にとどまることが主要な原因である
ことがわかった。そこで発明者等が子細に検討した結
果、レーザー・アニールの前駆体である非晶質中に一定
の密度で微結晶が存在すれば、その微結晶を結晶核とし
て結晶粒が成長するため、結晶性のバラツキ、すなわち
移動度などの特性のバラツキを抑制するために極めて有
効であることがわかった。
As a result of studies by the inventors, it has been found that the maximum value of the variation in mobility at which unevenness does not appear on an image is ± 5%. On the other hand, FIG. 8 is a schematic diagram showing the energy distribution of one shot of the excimer laser beam, and it can be seen that the energy is low at the beam edge in the AA ′ cross section. In addition, (Fig.
In (a), step-and-repeat irradiation often used in excimer laser annealing is schematically shown.
The mobility on the cross section BB ′ when a thin film transistor is formed by this irradiation method is schematically shown in FIG. 9B. The mobility varies greatly because the crystallinity varies in the overlapping portions of the laser shots. The cause of this variation is that there is a low-energy portion (FIGS. 8A and 8B) in the peripheral portion of one laser shot, and that portion does not grow into a sufficiently large crystal grain but stays in a small crystal grain. Was found to be the main cause. Therefore, as a result of careful examination by the inventors, if microcrystals exist at a certain density in the amorphous material that is the precursor of laser annealing, the crystal grains grow with the microcrystals as crystal nuclei. It has been found that it is extremely effective in suppressing the variation in the characteristics, that is, the variation in the characteristics such as the mobility.

【0010】そこで上記課題を解決するために本発明の
多結晶薄膜の形成方法は、前駆体である非晶質中に微結
晶をあらかじめ堆積して含有させることを特徴とするも
のであり、さらに上記形成方法で得られた多結晶薄膜を
有する多結晶半導体を活性半導体層に用いて薄膜トラン
ジスタを製造することを特徴とするものである。
In order to solve the above problems, therefore, the method for forming a polycrystalline thin film of the present invention is characterized in that microcrystals are previously deposited and contained in the precursor amorphous. A thin film transistor is manufactured by using, as an active semiconductor layer, a polycrystalline semiconductor having a polycrystalline thin film obtained by the above forming method.

【0011】[0011]

【作用】本発明は、上記構成により均一性に優れた多結
晶薄膜を提供できるとともに、この多結晶薄膜を用いて
薄膜トランジスタを製造することにより、バラツキの少
ない、均一性の良い薄膜トランジスタを得ることができ
る。
The present invention can provide a polycrystalline thin film having excellent uniformity due to the above constitution, and by manufacturing a thin film transistor using this polycrystalline thin film, a thin film transistor with less variation and good uniformity can be obtained. it can.

【0012】[0012]

【実施例】【Example】

(実施例1)以下、本発明の一実施例を図面をもとに説
明する。
(Embodiment 1) An embodiment of the present invention will be described below with reference to the drawings.

【0013】図1は本発明の第1の実施例の多結晶薄膜
の製造方法を説明するための工程断面図であり、以下製
造方法を順を追って説明する。図には明示しなかったが
ガラス基板中の不純物の拡散を防ぐためのバッファー層
としてSiO2 膜を被着した基板1(コーニング社製7
059ガラス)上にたとえばシラン(SiH4 )と水素
(H2 )を原料ガスとして用いたプラズマCVD法によ
り膜厚5nmの微結晶シリコン薄膜2を形成し、続いて
原料ガスとしてシランのみを用いて50nmの非晶質シ
リコン薄膜3を形成する(図1(a))。そして通常の
フォトリソグラフィーとエッチングにより島状に微細加
工した後、波長308nm、パルス幅45nsecのX
eClエキシマ・レーザー光4を200〜500mJ/
cm2 のエネルギー密度でステップアンドリピートを繰
り返しながら照射して結晶化を行う。このとき、微結晶
層2が種結晶となって結晶粒の成長が行われるため、全
面に均一な結晶粒をもつ多結晶シリコン層5が得られ
る。
FIG. 1 is a process sectional view for explaining a method for manufacturing a polycrystalline thin film according to a first embodiment of the present invention, and the manufacturing method will be described below in sequence. Although not shown in the figure, the substrate 1 (7 manufactured by Corning Incorporated) coated with a SiO 2 film as a buffer layer for preventing diffusion of impurities in the glass substrate was used.
059 glass), for example, a microcrystalline silicon thin film 2 having a film thickness of 5 nm is formed by a plasma CVD method using silane (SiH 4 ) and hydrogen (H 2 ) as a source gas, and then only silane is used as a source gas. An amorphous silicon thin film 3 having a thickness of 50 nm is formed (FIG. 1A). Then, after finely processing into islands by ordinary photolithography and etching, X with a wavelength of 308 nm and a pulse width of 45 nsec.
eCl excimer laser light 4 200-500 mJ /
Crystallization is performed by irradiating while repeating step and repeat at an energy density of cm 2 . At this time, since the microcrystalline layer 2 serves as a seed crystal to grow crystal grains, a polycrystalline silicon layer 5 having uniform crystal grains on the entire surface is obtained.

【0014】(実施例2)図2は本発明の第2の実施例
による多結晶薄膜の製造方法を説明するための工程断面
図であり、この図を用いて説明する。図には特に明示し
なかったがガラス基板中の不純物の拡散を防ぐためのバ
ッファー層としてSiO2 膜を被着したガラス基板1
(コーニング社製7059ガラス)上にたとえばジシラ
ン(Si2 6 )を原料ガスとして用いたCVD法によ
り膜厚80nmの非晶質シリコン(a−Si)薄膜3を
450℃で形成する。引き続き、480℃で5nmの微
結晶シリコン薄膜2を堆積する(図2(a))。次に、
エキシマレーザー光4を実施例1と同様に照射して多結
晶シリコン薄膜5を得る(図2(b))。本実施例で
は、a−Siの膜厚を80nmとし、実施例1の場合に
比較して30nm厚くしたため結晶化がa−Si表面側
からおこることが多いので、種結晶としての微結晶をa
−Si表面に堆積した。
(Second Embodiment) FIG. 2 shows a second embodiment of the present invention.
Process cross-section for explaining a method for manufacturing a polycrystalline thin film by
It is a figure, and it demonstrates using this figure. In particular in the figure
Although it was not, there was a barrier to prevent the diffusion of impurities in the glass substrate.
SiO as a buffer layer2Glass substrate with film 1
(Corning 7059 glass)
(Si2H 6) Is used as a source gas by the CVD method.
An amorphous silicon (a-Si) thin film 3 having a thickness of 80 nm
Form at 450 ° C. Then, at 480 ℃, 5 nm
A crystalline silicon thin film 2 is deposited (FIG. 2 (a)). next,
Excimer laser light 4 was irradiated in the same manner as in Example 1 to give multiple bonds.
A crystalline silicon thin film 5 is obtained (FIG. 2B). In this example
In the case of Example 1, the film thickness of a-Si is 80 nm.
As compared with the thickness of 30 nm, the crystallization is on the a-Si surface side.
Since it often happens from a.
-Deposited on Si surface.

【0015】(実施例3)図3は本発明の第3の実施例
による多結晶薄膜の製造方法を説明するための工程断面
図であり、この図を用いて説明する。図には特に明示し
なかったがガラス基板中の不純物の拡散を防ぐためのバ
ッファー層としてSiO2 膜を被着したガラス基板1
(コーニング社製7059ガラス)上に例えばシラン
(以下SiH4)を原料ガスとして用いたプラズマCV
D法により膜厚20nmの非晶質シリコン(a−Si)
薄膜3を300℃で形成する。引き続き、弗化シリコン
(以下SiF4 )を原料ガスとして用いて5nmの微結
晶シリコン薄膜2を堆積する。さらに、シラン(以下S
iH4 )を原料ガスとして用いて膜厚20nmの非晶質
シリコン(a−Si)薄膜6を堆積する(図3
(a))。次に、エキシマレーザー光4を実施例1と同
様に照射して多結晶シリコン薄膜を得る(図3
(b))。本実施例では、種結晶となる微結晶シリコン
をa−Siでサンドイッチする形に形成した。
(Embodiment 3) FIG. 3 is a process sectional view for explaining a method of manufacturing a polycrystalline thin film according to a third embodiment of the present invention, which will be described with reference to this drawing. Although not explicitly shown in the figure, a glass substrate 1 coated with a SiO 2 film as a buffer layer for preventing diffusion of impurities in the glass substrate 1
Plasma CV using, for example, silane (hereinafter referred to as SiH 4 ) as a source gas on (Corning 7059 glass)
Amorphous silicon (a-Si) having a film thickness of 20 nm by the D method
The thin film 3 is formed at 300 ° C. Subsequently, a 5 nm microcrystalline silicon thin film 2 is deposited using silicon fluoride (hereinafter referred to as SiF 4 ) as a source gas. Furthermore, silane (hereinafter S
Amorphous silicon (a-Si) thin film 6 having a thickness of 20 nm is deposited using iH 4 ) as a source gas (FIG. 3).
(A)). Next, the excimer laser beam 4 is irradiated in the same manner as in Example 1 to obtain a polycrystalline silicon thin film (FIG. 3).
(B)). In this embodiment, microcrystalline silicon serving as a seed crystal is sandwiched with a-Si.

【0016】上記実施例1〜3では多結晶化させる薄膜
材料として、シリコンを用いたがこれは、シリコンに限
定するものではなく、たとえば半導体材料ならばゲルマ
ニウムやシリコン・ゲルマニウム合金(SiGe)など
でもよい。また、非晶質材料の堆積方法としてプラズマ
CVDと熱CVDを例示したが他の堆積方法、たとえば
ECR−CVD、リモートプラズマCVD、スパッタ法
などでも良いのは言うまでもない。また基板もコーニン
グ社製の7059ガラス基板に限定されるものではな
く、他のガラス基板、石英、サファイア等の絶縁性基板
であれば良いことも言うまでもない。
Although silicon is used as the thin film material to be polycrystallized in the first to third embodiments, it is not limited to silicon. For example, germanium or silicon-germanium alloy (SiGe) may be used as a semiconductor material. Good. Further, plasma CVD and thermal CVD have been exemplified as the deposition method of the amorphous material, but it goes without saying that other deposition methods such as ECR-CVD, remote plasma CVD, and sputtering method may be used. It goes without saying that the substrate is not limited to the 7059 glass substrate manufactured by Corning, and any other glass substrate or an insulating substrate such as quartz or sapphire may be used.

【0017】(実施例4)図4は本発明の第4の実施例
の薄膜トランジスタの製造方法を説明するための工程断
面図であり、以下製造方法を順を追って説明する。図に
は明示しなかったがガラス基板中の不純物の拡散を防ぐ
ためのバッファー層としてSiO2 膜を被着したガラス
基板1(コーニング社製7059ガラス)上にたとえば
シラン(SiH4 )と水素(H2 )を原料ガスとして用
いたプラズマCVD法により膜厚5nmの微結晶シリコ
ン2を形成し、続いて原料ガスとしてシランのみを用い
て50nmの非晶質シリコン薄膜3を形成する(図1
(a))。そして通常のフォトリソグラフィーとエッチ
ングにより島状に微細加工した後、波長308nm、パ
ルス幅45nsecのXeClエキシマ・レーザー光4
を200〜500mJ/cm2 のエネルギー密度でステ
ップアンドリピートを繰り返しながら照射して結晶化を
行う。このとき、微結晶薄膜2が種結晶となって結晶粒
の成長が行われるため、全面に均一な結晶粒をもつ多結
晶シリコン薄膜5が得られる(図1(b))。次に、た
とえばAP−CVD法にてSiO2 をゲート絶縁層7と
して全面に堆積する。そして、たとえばスパッタ法によ
りクロム(Cr)を被着して、フォトリソグラフィーと
エッチングによりCrをパターン化しゲート電極8を形
成する。そしてこの状態のゲート電極8をドーピング時
のマスクとして用いてソース・ドレイン領域を形成する
ためドナーまたはアクセプタとなる不純物元素の注入を
質量分離を行わないイオンドーピング法(あるいは、バ
ケットタイプイオンドープ法;例えばExtended Abstrac
ts of the 22nd (1990) International Conference on
Solid State Devices and Materials, p. 971 または
p.1197 に記載されている方法である)で行い、ソース
領域9およびドレイン領域10を作る(図1(c))。
導入された不純物を活性化させるには300〜600℃
程度で熱処理を行う。そしてこの後、層間絶縁用として
たとえばAP−CVD法で絶縁膜SiO2 膜11を形成
し、これにソース領域9およびドレイン領域10に達す
るコンタクト・ホール12を形成し、ソース電極13お
よびドレイン電極14としてたとえばアルミニウム(A
1)をスパッタ法で堆積し、その後フォトリソグラフィ
ー・エッチングでパターン化することにより、 poly-S
iTFTが完成する(図1(d))。水素により多結晶
の粒界にあるダングリング・ボンドを補償することによ
りさらに特性が向上するので水素化工程を付加すること
が望ましい。この場合、TFTの移動度のバラツキは4
%が得られた。
(Embodiment 4) FIGS. 4A to 4C are process sectional views for explaining a method of manufacturing a thin film transistor according to a fourth embodiment of the present invention, and the manufacturing method will be described below step by step. Although not shown in the figure, for example, silane (SiH 4 ) and hydrogen (on a glass substrate 7059 glass manufactured by Corning Co., Ltd.) coated with a SiO 2 film as a buffer layer for preventing diffusion of impurities in the glass substrate (SiH 4 ) and hydrogen ( Microcrystalline silicon 2 having a film thickness of 5 nm is formed by a plasma CVD method using H 2 ) as a source gas, and subsequently, an amorphous silicon thin film 3 having a thickness of 50 nm is formed using only silane as a source gas (FIG. 1).
(A)). Then, after finely processing into islands by ordinary photolithography and etching, XeCl excimer laser light 4 having a wavelength of 308 nm and a pulse width of 45 nsec is used.
Is irradiated while repeating step-and-repeat at an energy density of 200 to 500 mJ / cm 2 to perform crystallization. At this time, since the microcrystalline thin film 2 serves as a seed crystal to grow crystal grains, a polycrystalline silicon thin film 5 having uniform crystal grains on the entire surface is obtained (FIG. 1 (b)). Next, for example, SiO 2 is deposited on the entire surface as the gate insulating layer 7 by the AP-CVD method. Then, chromium (Cr) is deposited by, for example, a sputtering method, and Cr is patterned by photolithography and etching to form the gate electrode 8. Then, the gate electrode 8 in this state is used as a mask at the time of doping to form a source / drain region, and an ion doping method (or a bucket type ion doping method; For example Extended Abstrac
ts of the 22nd (1990) International Conference on
Solid State Devices and Materials, p. 971 or
p.1197) to form a source region 9 and a drain region 10 (FIG. 1 (c)).
300-600 ° C to activate the introduced impurities
Heat treatment is performed to some extent. Then, after that, an insulating film SiO 2 film 11 is formed for interlayer insulation by, for example, the AP-CVD method, a contact hole 12 reaching the source region 9 and the drain region 10 is formed therein, and a source electrode 13 and a drain electrode 14 are formed. For example, aluminum (A
1) is deposited by sputtering, and then patterned by photolithography etching to obtain poly-S
The iTFT is completed (FIG. 1 (d)). It is desirable to add a hydrogenation step because the characteristics are further improved by compensating the dangling bonds at the grain boundaries of the polycrystal with hydrogen. In this case, the variation in TFT mobility is 4
%was gotten.

【0018】(実施例5)図5は本発明の第5の実施例
の薄膜トランジスタの製造方法を説明するための工程断
面図であり、以下製造方法を順を追って説明する。図に
は特に明示しなかったがガラス基板中の不純物の拡散を
防ぐためのバッファー層としてSiO2 膜を被着したガ
ラス基板1(コーニング社製7059ガラス)上にたと
えばジシラン(Si2 6 )を原料ガスとして用いたC
VD法により膜厚80nmの非晶質シリコン(a−S
i)薄膜3を450℃で形成する。引き続き、480℃
で5nmの微結晶シリコン薄膜2を堆積する(図5
(a))。以降は、エキシマレーザー光4を照射し多結
晶シリコンを得て(図5(b))、実施例4と同様のプ
ロセスで薄膜トランジスタを完成させる(図5
(d))。本実施例では、a−Siの膜厚を80nmと
し、実施例4の場合に比較して30nm厚くしたため結
晶化がa−Si表面側からおこることが多いので、種結
晶としての微結晶をa−Si表面に堆積した。この場
合、TFTの移動度のバラツキは4.5%が得られた。
(Embodiment 5) FIG. 5 is a process sectional view for explaining a method of manufacturing a thin film transistor according to a fifth embodiment of the present invention. The manufacturing method will be described below in sequence. Although not specifically shown in the figure, for example, disilane (Si 2 H 6 ) was formed on a glass substrate 1 (7059 glass manufactured by Corning Co., Ltd.) coated with a SiO 2 film as a buffer layer for preventing diffusion of impurities in the glass substrate. C used as a source gas
Amorphous silicon (a-S
i) The thin film 3 is formed at 450 ° C. Continuously 480 ℃
To deposit a 5 nm microcrystalline silicon thin film 2 (see FIG. 5).
(A)). After that, the excimer laser beam 4 is irradiated to obtain polycrystalline silicon (FIG. 5B), and a thin film transistor is completed by the same process as in Example 4 (FIG. 5B).
(D)). In this example, since the film thickness of a-Si was set to 80 nm and made 30 nm thicker than that in the case of Example 4, crystallization often occurs from the a-Si surface side. -Deposited on Si surface. In this case, the variation in TFT mobility was 4.5%.

【0019】(実施例6)図6は本発明の第6の実施例
の薄膜トランジスタの製造方法を説明するための工程断
面図であり、以下製造方法を順を追って説明する。図に
は特に明示しなかったがガラス基板中の不純物の拡散を
防ぐためのバッファー層としてSiO2 膜を被着したガ
ラス基板1(コーニング社製7059ガラス)上にたと
えばシラン(以下SiH4 )を原料ガスとして用いたプ
ラズマCVD法により膜厚20nmの非晶質シリコン
(a−Si)薄膜3を300℃で形成する。引き続き、
弗化シリコン(以下SiF4 )を原料ガスとして用いて
5nmの微結晶シリコン薄膜2を堆積する。さらに、シ
ラン(以下SiH4 )を原料ガスとして用いて膜厚20
nmの非晶質シリコン(a−Si)薄膜6を堆積する
(図6(a))。以降は、エキシマレーザー光4を照射
し多結晶シリコン5を得て(図6(b))、実施例4お
よび5と同様のプロセスで薄膜トランジスタを完成させ
る(図6(d))。本実施例では、種結晶となる微結晶
シリコンをa−Siでサンドイッチする形に形成した。
この場合、TFTの移動度のバラツキは4〜5%が得ら
れた。
(Embodiment 6) FIG. 6 is a process sectional view for explaining a method for manufacturing a thin film transistor according to a sixth embodiment of the present invention, and the manufacturing method will be described below step by step. Although not specifically shown in the figure, for example, silane (hereinafter SiH 4 ) was formed on the glass substrate 1 (7059 glass manufactured by Corning Co., Ltd.) coated with a SiO 2 film as a buffer layer for preventing diffusion of impurities in the glass substrate. An amorphous silicon (a-Si) thin film 3 having a film thickness of 20 nm is formed at 300 ° C. by the plasma CVD method used as a source gas. Continued
A 5 nm microcrystalline silicon thin film 2 is deposited using silicon fluoride (hereinafter SiF 4 ) as a source gas. Furthermore, silane (hereinafter referred to as SiH 4 ) is used as a source gas to obtain a film thickness of
An amorphous silicon (a-Si) thin film 6 having a thickness of nm is deposited (FIG. 6A). After that, the polycrystalline silicon 5 is obtained by irradiating the excimer laser light 4 (FIG. 6B), and the thin film transistor is completed by the same process as in Examples 4 and 5 (FIG. 6D). In this embodiment, microcrystalline silicon serving as a seed crystal is sandwiched with a-Si.
In this case, the variation in TFT mobility was 4 to 5%.

【0020】上記実施例4〜6では半導体材料として多
結晶シリコンを用いたが、他の半導体材料、たとえばゲ
ルマニウム(Ge)やシリコン・ゲルマニウム合金(S
iGe)などを用いても良い。また、ゲート電極8の材
料にはCr、ソース電極13およびドレイン電極14の
材料としてAlを用いたが、アルミニウム(Al)、タ
ンタル(Ta)、モリブデン(Mo)、クロム(C
r)、チタン(Ti)などの金属またはそれらの合金で
も良いし、不純物を多量に含む poly-Siや poly-Si
Ge合金やITOなどの透明導電層などでも良い。ま
た、オフ特性を改善するためLDD構造を採用すること
も可能である。不純物としてアクセプタとなるボロンや
砒素など、ドナーとしてリンやアルミニウムなどを選択
的に用いることによりPチャンネルおよびNチャンネル
トランジスタを選択的に作成して、CMOS回路を基板
上につくり込むことも可能であることも言うまでもな
い。
Although polycrystalline silicon was used as the semiconductor material in the above Examples 4 to 6, other semiconductor materials such as germanium (Ge) and silicon-germanium alloy (S) were used.
iGe) or the like may be used. Further, although Cr is used as the material of the gate electrode 8 and Al is used as the material of the source electrode 13 and the drain electrode 14, aluminum (Al), tantalum (Ta), molybdenum (Mo), chromium (C) is used.
r), metals such as titanium (Ti) or alloys thereof, or poly-Si or poly-Si containing a large amount of impurities
It may be a transparent conductive layer such as Ge alloy or ITO. Also, it is possible to adopt an LDD structure in order to improve the off characteristics. It is also possible to selectively form P-channel and N-channel transistors by selectively using boron or arsenic as an acceptor as an impurity and phosphorus or aluminum as a donor to build a CMOS circuit on a substrate. Needless to say.

【0021】[0021]

【発明の効果】以上のように、本発明によれば、前駆体
薄膜は多結晶化の結晶核となる微結晶層を含み、この微
結晶層が種結晶となって結晶粒の成長が行われるため、
結晶粒径が均一で、均一性の高い多結晶薄膜が製造でき
る。また、このように形成された多結晶薄膜を用いて製
造された薄膜トランジスタは均一性に優れた薄膜トラン
ジスタであり、その実用上の効果は大きい。
As described above, according to the present invention, the precursor thin film includes a microcrystalline layer that serves as a crystal nucleus of polycrystallization, and this microcrystalline layer serves as a seed crystal to grow crystal grains. Because
A polycrystalline thin film having a uniform crystal grain size and high uniformity can be manufactured. In addition, the thin film transistor manufactured using the polycrystalline thin film thus formed is a thin film transistor having excellent uniformity, and its practical effect is great.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1の実施例の多結晶薄膜の製造方法
を説明するための主要工程毎の概略断面図である。
FIG. 1 is a schematic cross-sectional view in each main step for explaining a method for manufacturing a polycrystalline thin film according to a first embodiment of the present invention.

【図2】本発明の第2の実施例の多結晶薄膜の製造方法
を説明するための主要工程毎の概略断面図である。
FIG. 2 is a schematic cross-sectional view for each main step for explaining the method for manufacturing a polycrystalline thin film according to the second embodiment of the present invention.

【図3】本発明の第3の実施例の多結晶薄膜の製造方法
を説明するための主要工程毎の概略断面図である。
FIG. 3 is a schematic cross-sectional view for each main step for explaining the method for manufacturing a polycrystalline thin film according to the third embodiment of the present invention.

【図4】本発明の第4の実施例の薄膜トランジスタの製
造方法を説明するための主要工程毎の概略断面図であ
る。
FIG. 4 is a schematic cross-sectional view for each main step for explaining a method of manufacturing a thin film transistor according to a fourth embodiment of the present invention.

【図5】本発明の第5の実施例の薄膜トランジスタの製
造方法を説明するための主要工程毎の概略断面図であ
る。
FIG. 5 is a schematic cross-sectional view for each main step for explaining a method of manufacturing a thin film transistor according to a fifth embodiment of the present invention.

【図6】本発明の第6の実施例の薄膜トランジスタの製
造方法を説明するための主要工程毎の概略断面図であ
る。
FIG. 6 is a schematic cross-sectional view for each main step for explaining a method of manufacturing a thin film transistor according to a sixth embodiment of the present invention.

【図7】従来の薄膜トランジスタの概略断面図である。FIG. 7 is a schematic cross-sectional view of a conventional thin film transistor.

【図8】エキシマレーザービームの1ショットの平面模
式図およびそのA−A′断面のエネルギー強度を示す模
式図である。
8A and 8B are a schematic plan view of one shot of an excimer laser beam and a schematic view showing the energy intensity of the AA 'cross section.

【図9】エキシマレーザーによるステップアンドリピー
ト照射方法を示す模式図およびステップアンドリピート
法により照射した場合のB−B′断面でのトランジスタ
の移動度のバラツキを示す模式図である。
9A and 9B are a schematic diagram showing a step-and-repeat irradiation method using an excimer laser and a schematic diagram showing variations in the mobility of a transistor in a BB ′ cross section when irradiation is performed by the step-and-repeat method.

【符号の説明】[Explanation of symbols]

1 ガラス基板 2 微結晶シリコン層 3 非晶質シリコン層 4 エキシマ・レーザー光 5 多結晶シリコン装置 6 非晶質シリコン層 7 ゲート絶縁層 8 ゲート電極 9 ソース領域 10 ドレイン領域 11 層間絶縁層 12 コンタクト・ホール 13 ソース電極 14 ドレイン電極 1 Glass Substrate 2 Microcrystalline Silicon Layer 3 Amorphous Silicon Layer 4 Excimer Laser Light 5 Polycrystalline Silicon Device 6 Amorphous Silicon Layer 7 Gate Insulating Layer 8 Gate Electrode 9 Source Region 10 Drain Region 11 Interlayer Insulating Layer 12 Contact Hole 13 source electrode 14 drain electrode

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/268 Z 27/12 R (72)発明者 川村 哲也 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 宮田 豊 大阪府門真市大字門真1006番地 松下電器 産業株式会社内─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification number Reference number within the agency FI Technical indication location H01L 21/268 Z 27/12 R (72) Inventor Tetsuya Kawamura 1006 Kadoma, Kadoma, Osaka Prefecture Matsushita Electric Appliance Industry Co., Ltd. (72) Inventor Yutaka Miyata 1006 Kadoma, Kadoma City, Osaka Prefecture Matsushita Electric Industrial Co., Ltd.

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 絶縁性基板上に非晶質を主成分とする前
駆体薄膜を形成する工程と前記前駆体薄膜をレーザーア
ニールにより多結晶を形成する工程を含む多結晶薄膜の
形成方法において、前記前駆体薄膜は多結晶化の結晶核
となる微結晶を含むことを特徴とする多結晶薄膜の形成
方法。
1. A method for forming a polycrystalline thin film, comprising the steps of forming a precursor thin film containing amorphous as a main component on an insulating substrate and forming a polycrystal by laser annealing the precursor thin film. The method for forming a polycrystalline thin film, wherein the precursor thin film contains fine crystals that become crystal nuclei for polycrystallization.
【請求項2】 前駆体薄膜は絶縁性基板上に微結晶層と
非晶質層を堆積することにより、 非晶質層/微結晶層/絶縁性基板 非晶質層/微結晶層/非晶質層/絶縁性基板 微結晶層/非晶質層/絶縁性基板 のいずれかの構成をとることを特徴とする請求項1記載
の多結晶薄膜の形成方法。
2. The precursor thin film is formed by depositing a microcrystalline layer and an amorphous layer on an insulating substrate to obtain an amorphous layer / microcrystalline layer / insulating substrate amorphous layer / microcrystalline layer / non-crystalline layer. The method for forming a polycrystalline thin film according to claim 1, wherein any one of a crystalline layer / insulating substrate microcrystalline layer / amorphous layer / insulating substrate is used.
【請求項3】 微結晶層はCVD法を用いて堆積される
ことを特徴とする請求項2記載の多結晶薄膜の形成方
法。
3. The method for forming a polycrystalline thin film according to claim 2, wherein the microcrystalline layer is deposited by using a CVD method.
【請求項4】 CVD法はプラズマCVD法、リモート
プラズマCVD法ECR−CVD法、LP−CVD法も
しくは熱CVD法のいずれかであることを特徴とする請
求項3記載の多結晶薄膜の形成方法。
4. The method for forming a polycrystalline thin film according to claim 3, wherein the CVD method is any one of plasma CVD method, remote plasma CVD method ECR-CVD method, LP-CVD method and thermal CVD method. .
【請求項5】 レーザーアニールはエキシマ・レーザー
を用いることを特徴とする請求項4記載の多結晶薄膜の
形成方法。
5. The method for forming a polycrystalline thin film according to claim 4, wherein the laser annealing uses an excimer laser.
【請求項6】 多結晶薄膜はシリコンもしくはゲルマニ
ウムを主成分とする半導体薄膜であることを特徴とする
請求項5記載の多結晶薄膜の形成方法。
6. The method for forming a polycrystalline thin film according to claim 5, wherein the polycrystalline thin film is a semiconductor thin film containing silicon or germanium as a main component.
【請求項7】 多結晶半導体を活性半導体層に用いる薄
膜トランジスタの製造方法において、請求項1記載の多
結晶薄膜の形成方法を用いることを特徴とする薄膜トラ
ンジスタの製造方法。
7. A method of manufacturing a thin film transistor, which uses a polycrystalline semiconductor for an active semiconductor layer, wherein the method of forming a polycrystalline thin film according to claim 1 is used.
JP7003631A 1994-12-27 1995-01-13 Formation of polycrystalline film, and manufacture of film transistor Pending JPH08195492A (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP7003631A JPH08195492A (en) 1995-01-13 1995-01-13 Formation of polycrystalline film, and manufacture of film transistor
TW084113578A TW303526B (en) 1994-12-27 1995-12-19
KR1019950072158A KR100227439B1 (en) 1994-12-27 1995-12-27 Polycrystalline thin film and the manufacturing method of thin film semiconductor device
US08/579,140 US5766989A (en) 1994-12-27 1995-12-27 Method for forming polycrystalline thin film and method for fabricating thin-film transistor
CN95119449A CN1050221C (en) 1994-12-27 1995-12-27 Method for forming polycrystalline thin-film and method for fabricating thin-film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7003631A JPH08195492A (en) 1995-01-13 1995-01-13 Formation of polycrystalline film, and manufacture of film transistor

Publications (1)

Publication Number Publication Date
JPH08195492A true JPH08195492A (en) 1996-07-30

Family

ID=11562847

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7003631A Pending JPH08195492A (en) 1994-12-27 1995-01-13 Formation of polycrystalline film, and manufacture of film transistor

Country Status (1)

Country Link
JP (1) JPH08195492A (en)

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100460209B1 (en) * 2002-11-08 2004-12-04 엘지.필립스 엘시디 주식회사 Method of Solidification for Amorphous Silicon layer
JP2005101528A (en) * 2003-08-27 2005-04-14 Mitsubishi Electric Corp Semiconductor device
KR100476152B1 (en) * 1996-11-08 2005-05-16 어플라이드 머티어리얼스, 인코포레이티드 Method and apparatus for depositing deep uv photoresist films
US7768009B2 (en) 2007-08-31 2010-08-03 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method of the same
US7791075B2 (en) 2007-09-07 2010-09-07 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US7910929B2 (en) 2007-12-18 2011-03-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7940345B2 (en) 2007-07-20 2011-05-10 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US7968879B2 (en) 2007-12-28 2011-06-28 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and display device including the same
US7998800B2 (en) 2007-07-06 2011-08-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8030655B2 (en) 2007-12-03 2011-10-04 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, display device having thin film transistor
US8093112B2 (en) 2007-07-20 2012-01-10 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
JP2012033750A (en) * 2010-07-30 2012-02-16 Toshiba Corp Semiconductor device and manufacturing method of the same
US8120030B2 (en) 2008-12-11 2012-02-21 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and display device
US8344380B2 (en) 2008-12-11 2013-01-01 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and display device
US8786793B2 (en) 2007-07-27 2014-07-22 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US8822997B2 (en) 2007-09-21 2014-09-02 Semiconductor Energy Laboratory Co., Ltd. Electrophoretic display device and method for manufacturing thereof
US8921858B2 (en) 2007-06-29 2014-12-30 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
US9054206B2 (en) 2007-08-17 2015-06-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9176353B2 (en) 2007-06-29 2015-11-03 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device

Cited By (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100476152B1 (en) * 1996-11-08 2005-05-16 어플라이드 머티어리얼스, 인코포레이티드 Method and apparatus for depositing deep uv photoresist films
KR100460209B1 (en) * 2002-11-08 2004-12-04 엘지.필립스 엘시디 주식회사 Method of Solidification for Amorphous Silicon layer
JP2005101528A (en) * 2003-08-27 2005-04-14 Mitsubishi Electric Corp Semiconductor device
JP4717385B2 (en) * 2003-08-27 2011-07-06 三菱電機株式会社 Semiconductor device
US8921858B2 (en) 2007-06-29 2014-12-30 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
US9176353B2 (en) 2007-06-29 2015-11-03 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US7998800B2 (en) 2007-07-06 2011-08-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8389343B2 (en) 2007-07-06 2013-03-05 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7940345B2 (en) 2007-07-20 2011-05-10 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US9142632B2 (en) 2007-07-20 2015-09-22 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US8896778B2 (en) 2007-07-20 2014-11-25 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US8093112B2 (en) 2007-07-20 2012-01-10 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
US8786793B2 (en) 2007-07-27 2014-07-22 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US9054206B2 (en) 2007-08-17 2015-06-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8133771B2 (en) 2007-08-31 2012-03-13 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method of the same
US7768009B2 (en) 2007-08-31 2010-08-03 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method of the same
US8389993B2 (en) 2007-08-31 2013-03-05 Semiconductor Energy Laboratory Co., Ltd. Display device having a buffer layer formed over a channel protective layer
US8420462B2 (en) 2007-09-07 2013-04-16 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US7791075B2 (en) 2007-09-07 2010-09-07 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US8822997B2 (en) 2007-09-21 2014-09-02 Semiconductor Energy Laboratory Co., Ltd. Electrophoretic display device and method for manufacturing thereof
US8030655B2 (en) 2007-12-03 2011-10-04 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, display device having thin film transistor
US8343821B2 (en) 2007-12-03 2013-01-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film transistor
US8951849B2 (en) 2007-12-18 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device including layer containing yttria-stabilized zirconia
US7910929B2 (en) 2007-12-18 2011-03-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8860030B2 (en) 2007-12-28 2014-10-14 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and display device including the same
US7968879B2 (en) 2007-12-28 2011-06-28 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and display device including the same
US8120030B2 (en) 2008-12-11 2012-02-21 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and display device
US8344380B2 (en) 2008-12-11 2013-01-01 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and display device
JP2012033750A (en) * 2010-07-30 2012-02-16 Toshiba Corp Semiconductor device and manufacturing method of the same
US8383452B2 (en) 2010-07-30 2013-02-26 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same

Similar Documents

Publication Publication Date Title
US5766989A (en) Method for forming polycrystalline thin film and method for fabricating thin-film transistor
JPH08195492A (en) Formation of polycrystalline film, and manufacture of film transistor
US6133583A (en) Semiconductor device and method for producing the same
JP4026182B2 (en) Semiconductor device manufacturing method and electronic device manufacturing method
JP3344072B2 (en) Method for manufacturing thin film transistor
JP3450376B2 (en) Method for manufacturing semiconductor device
US5834071A (en) Method for forming a thin film transistor
US20060027810A1 (en) Method for doping semiconductor layer, method for manufacturing thin film semiconductor device, and thin film semiconductor device
US20100041214A1 (en) Single crystal substrate and method of fabricating the same
US5183780A (en) Method of fabricating semiconductor device
US6596572B1 (en) Method of fabricating a thin-film transistor having a plurality of island-like regions
JPH1168109A (en) Production of polycrystalline thin film and production of thin-film transistor
JP3924828B2 (en) Method for manufacturing crystalline semiconductor film and method for manufacturing thin film transistor
JPH0917729A (en) Manufacture of semiconductor device
JP4357006B2 (en) Method for forming polycrystalline semiconductor thin film and method for manufacturing thin film transistor
JP3204489B2 (en) Method for manufacturing semiconductor device
JPH09246183A (en) Method for manufacturing polycrystal semiconductor film
JP3269730B2 (en) Method of manufacturing semiconductor substrate and method of manufacturing semiconductor device
JPH08293464A (en) Manufacture of semiconductor substrate and semiconductor device
KR0155304B1 (en) Poly crystalline thin film transistor and fabrication method thereof
JP3185757B2 (en) Method for manufacturing semiconductor film
JPH0621459A (en) Active matrix substrate and manufacture thereof
JPH09293872A (en) Manufacture of thin-film transistor
JPH0574704A (en) Semiconductor layer forming method
JP3141909B2 (en) Semiconductor device manufacturing method