JPH0621459A - Active matrix substrate and manufacture thereof - Google Patents

Active matrix substrate and manufacture thereof

Info

Publication number
JPH0621459A
JPH0621459A JP17570592A JP17570592A JPH0621459A JP H0621459 A JPH0621459 A JP H0621459A JP 17570592 A JP17570592 A JP 17570592A JP 17570592 A JP17570592 A JP 17570592A JP H0621459 A JPH0621459 A JP H0621459A
Authority
JP
Japan
Prior art keywords
thin film
active matrix
matrix substrate
film transistors
hydrogenated amorphous
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17570592A
Other languages
Japanese (ja)
Inventor
Kazuhiro Ogawa
和宏 小川
Kikuo Ono
記久雄 小野
Nobutake Konishi
信武 小西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP17570592A priority Critical patent/JPH0621459A/en
Publication of JPH0621459A publication Critical patent/JPH0621459A/en
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

PURPOSE:To provide a substrate incorporating high-mobility thin-film transistors including a semiconductor polysilicon layer of uniform characteristics by using hydrogenated amorphous silicon in which the ratio of the total bonds of Si-H2, (Si-H2)n and Si-H3 to the bonds of Si-H is greater than a specific value. CONSTITUTION:Chromium is deposited on a glass substrate 1 by sputtering, and it is patterned by hot etching to form a gate electrode 2. An SiN film 3 and an a-Si:H film 4, as gate insulator, are sequentially deposited by plasma CVD. The a-Si:H film 4 is then crystallized by excimer laser in either manner that the bond ratio of Si-H2, (Si-H2)n and Si-H3 to Si-H is greater than 0.3 or that the median wave number of the stretching mode upsilonm is greater than 2030/cm in FT-IR measurement.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、液晶ディスプレイ用ア
クティブマトリクス基板及びその製造方法に係り、特に
薄膜トランジスタの半導体層に用いる水素化非晶質シリ
コン(a-Si:H)の膜質及び製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an active matrix substrate for a liquid crystal display and a method of manufacturing the same, and more particularly to a film quality and a method of manufacturing hydrogenated amorphous silicon (a-Si: H) used for a semiconductor layer of a thin film transistor. .

【0002】[0002]

【従来の技術】水素化非晶質シリコン(a-Si:H)膜をチャ
ネル層(半導体層)に使用した薄膜トランジスタ(TFT)
は、液晶ディスプレイ(LCD)やイメ−ジセンサ等に広く
用いられている。
2. Description of the Related Art Thin film transistor (TFT) using a hydrogenated amorphous silicon (a-Si: H) film as a channel layer (semiconductor layer)
Are widely used in liquid crystal displays (LCDs), image sensors and the like.

【0003】特に、TFTをスイッチング素子に用いたLCD
(TFT-LCD)は、薄型、軽量、低消費電力という特長からO
A用VDTやカラ−テレビ等に適用されているが、ユ−ザ−
からは低コスト化、高精細化、大画面化の要求が高まっ
ている。そこで、a-Si:H膜を結晶化して多結晶Si(poly-
Si)に改質し、そのpoly-Si膜をTFTのチャネル層に使用
することが考えられている。これにより、高移動度のTF
Tを形成でき、a-SiTFTでは移動度が小さいため実現でき
なかった駆動用回路内蔵型LCDが形成可能となる。又、p
oly-Si TFTを画素部に使用した場合、a-Si TFTよりもス
イッチング特性が優れているためにTFTサイズを小さく
でき、またその抵抗を小さくできるので、高精細化、さ
らには大画面化も実現できる。
In particular, an LCD using a TFT as a switching element
(TFT-LCD) is thin, lightweight and low power consumption
It is applied to VDT for A, color TV, etc.
Therefore, demands for cost reduction, high definition, and large screen are increasing. Therefore, the a-Si: H film is crystallized to form polycrystalline Si (poly-
It is considered that the poly-Si film is modified to Si) and used as the channel layer of the TFT. This allows high mobility TF
It is possible to form T, and it is possible to form an LCD with a built-in driving circuit, which was not possible with a-Si TFT because of its low mobility. Also, p
When an oly-Si TFT is used in the pixel section, it has a better switching characteristic than the a-Si TFT, so the TFT size can be made smaller and its resistance can be made smaller, resulting in higher definition and larger screens. realizable.

【0004】a-Si:H膜を結晶化する手段としては、400
℃以上で熱アニ−ルしたり、エキシマレ−ザやアルゴン
レ−ザなどを照射するレ−ザアニ−ルがある。特に、a-
Si:H膜は400nm以下の紫外光に対して吸収係数が106/cm
以上と大きいため、エキシマレ−ザを用いることで基板
の温度上昇を防止することができる。そのため、低価格
の低融点ガラスを使用することができる。
As a means for crystallizing an a-Si: H film, 400
There is a laser anneal that heat anneals at a temperature of ℃ or more, or irradiates an excimer laser or an argon laser. In particular, a-
The Si: H film has an absorption coefficient of 10 6 / cm for ultraviolet light of 400 nm or less.
Since it is large as described above, the temperature rise of the substrate can be prevented by using the excimer laser. Therefore, low-priced low-melting glass can be used.

【0005】a-Si:H膜は、膜中の水素(H)の結合状態に
より特性が著しく変化する。SiとHの結合状態には、Si-
H、Si-H2、(Si-H2)n、Si-H3がある。水素は膜中のダン
グリングボンド(未結合手)を終端する重要な役目を担っ
ているが、Si-H2、(Si-H2)n、Si-H3が増加すると、局所
的にSi原子密度の低い領域ができ、Siのダングリングボ
ンドが発生しやすくなる。そのため、従来よりTFTなど
の半導体素子には前記Si-H2などの高次結合が極力少な
いa-Si:H膜が用いられていた(オーム社発行のアモルフ
ァス半導体の基礎:p.159-163)。前記a-Si:H膜は、フ−
リエ変換型赤外吸収(FT-IR)法により伸縮モ−ド吸収帯
の波数を評価すると2000/cmに中心値が得られる。又、S
i-H2、(Si-H2)n、Si-H3の高次結合量/Si-H結合量の比
は、0.1以下となる。
The characteristics of the a-Si: H film significantly change depending on the bonding state of hydrogen (H) in the film. The bonding state of Si and H includes Si-
H, Si-H 2, there is a (Si-H 2) n, Si-H 3. Hydrogen plays an important role in terminating dangling bonds (unbonded bonds) in the film.However, when Si-H 2 , (Si-H 2 ) n, and Si-H 3 increase, Si locally grows. A region with low atomic density is created, and Si dangling bonds are likely to occur. Therefore, conventionally a semiconductor element such as TFT has been used a-Si: H film such as Si-H 2 having a higher degree of higher-order coupling as few as possible (Basic of amorphous semiconductors issued by Ohm: p.159-163. ). The a-Si: H film is
When the wave number of the expansion mode absorption band is evaluated by the Rie conversion infrared absorption (FT-IR) method, the center value is obtained at 2000 / cm. Also, S
The ratio of the higher order bond amount / Si—H bond amount of iH 2 , (Si—H 2 ) n, and Si—H 3 is 0.1 or less.

【0006】[0006]

【発明が解決しようとする課題】a-Si:H膜を結晶化する
際、その昇温過程でまずHが離脱する。Hは400℃前後か
ら抜け始め、結晶化後はほぼ0atom%になる。そのた
め、膜中に含まれるHの結合状態により、Si原子が再結
合する時のSi原子の自由度が異なる。
When crystallizing an a-Si: H film, H is first released during the temperature rising process. H starts to escape from around 400 ° C and becomes almost 0 atom% after crystallization. Therefore, the degree of freedom of Si atoms at the time of recombination of Si atoms varies depending on the bonding state of H contained in the film.

【0007】上記従来技術では、Siの4本の結合手のう
ち、3本はSiと1本はHと結合している。従って、水素が
離脱した後も3本はSiと結合しているため、再結合時のS
iの挙動も制限を受ける。このことから、従来より用い
ているa-Si:H膜は、レ−ザアニ−ルや熱アニ−ルしてpo
ly-Si化することに対して適していない。
In the above conventional technique, among the four Si bonds, three bonds with Si and one bond with H. Therefore, since three are still bonded to Si even after hydrogen is released, S
The behavior of i is also limited. From this fact, the conventionally used a-Si: H film is not annealed by laser annealing or thermal annealing.
Not suitable for ly-Si conversion.

【0008】以上のように、a-Si:H膜を結晶化してpoly
-Si膜とし、前記poly-Si膜をTFTなどの半導体素子に使
用する場合、結晶化に適したa-Si:H膜を選定する必要が
あるが、従来技術ではこの様な点に関して配慮がなされ
ていない。
As described above, the a-Si: H film is crystallized to form poly.
-Si film, when using the poly-Si film for semiconductor devices such as TFT, it is necessary to select an a-Si: H film suitable for crystallization. Not done.

【0009】本発明の第1の目的は、高移動度でかつ特
性のばらつきの小さい多結晶Si半導体層を含む薄膜トラ
ンジスタを有するアクティブマトリックス基板を実現す
ることにある。
A first object of the present invention is to realize an active matrix substrate having a thin film transistor including a polycrystalline Si semiconductor layer having a high mobility and a small variation in characteristics.

【0010】また本発明の第2の目的は、そのアクティ
ブマトリックス基板の製造方法を提供することにある。
A second object of the present invention is to provide a method of manufacturing the active matrix substrate.

【0011】[0011]

【課題を解決するための手段】上記課題を解決するため
に、本発明のアクティブマトリクス基板は、絶縁性基板
上にゲ−ト電極、ゲ−ト絶縁膜、半導体層及びソ−ス・
ドレイン電極を構成要素とする薄膜トランジスタを有す
るアクティブマトリクス基板において、その半導体層に
Si-H2、(Si-H2)n及びSi-H3の全結合量とSi-H結合量のと
比が0.3以上のa-Si:H膜を形成し、これを結晶化して用
いるものである。前記結合量の比が0.3以上のa-Si:H膜
をFT-IR測定で評価すると、伸縮モ−ド吸収帯の中心値
波数が2030/cm以上となる。
In order to solve the above-mentioned problems, an active matrix substrate of the present invention comprises a gate electrode, a gate insulating film, a semiconductor layer and a source layer on an insulating substrate.
In a semiconductor layer of an active matrix substrate having a thin film transistor having a drain electrode as a component
Si-H 2 , (Si-H 2 ) n and Si-H 3 form a-Si: H film with a ratio of the total bond amount and Si-H bond amount of 0.3 or more, crystallize and use this It is a thing. The FT-IR measurement of the a-Si: H film having a bond amount ratio of 0.3 or more reveals that the central wavenumber of the expansion mode absorption band is 2030 / cm or more.

【0012】上記の結合量の比が0.3以上のa-Si:H膜を
結晶化する手段としては、そのa-Si:H膜にエキシマレ−
ザやArレ−ザ等のエネルギ−ビ−ムを照射するか、或い
は400℃以上で熱処理すればよい。例えば、エキシマレ
−ザを照射する場合には、結晶性の優れたpoly-Siを形
成するためにエネルギ−量を170mJ/cm2以上、又poly-Si
の下地膜にダメ−ジを与えないために230mJ/cm2以下と
するのがよい。
As a means for crystallizing the a-Si: H film having the above bond amount ratio of 0.3 or more, the a-Si: H film is subjected to excimer laser.
An energy beam such as a laser or an Ar laser may be irradiated or heat treatment may be performed at 400 ° C. or higher. For example, when irradiating an excimer laser, the energy amount is 170 mJ / cm 2 or more to form poly-Si having excellent crystallinity, and poly-Si is also used.
It is preferable to set it to 230 mJ / cm 2 or less so as not to give damage to the underlayer film.

【0013】ところで、前記結合量の比が0.3以上のa-S
i:H膜の製造方法としては、プラズマCVD法により、1)形
成温度を200℃以下、2)原料ガスのト−タル流量を10scc
m以下、3)形成圧力を0.3Torr以下、のいずれかの条件を
満足するように形成する方法がある。或いは、スパッタ
法により200℃以下の条件で成膜する方法もある。
By the way, aS having a ratio of the binding amount of 0.3 or more is used.
The i: H film is produced by the plasma CVD method, 1) the formation temperature is 200 ° C. or less, and 2) the total flow rate of the source gas is 10 scc.
There is a method of forming so as to satisfy any of the following conditions: m or less, 3) forming pressure: 0.3 Torr or less. Alternatively, there is also a method of forming a film by a sputtering method at a temperature of 200 ° C. or lower.

【0014】以上のようにして形成したpoly-Siを駆動
回路部のTFTのチャネル層或いは駆動回路部と画素部の
両方のTFTのチャネル層に用いる。又は、TFTのチャネル
層をゲ−ト絶縁膜と接する側から前記poly-Siとa-Si:H
の二層構造とする。
The poly-Si formed as described above is used for the TFT channel layer of the drive circuit section or the TFT channel layer of both the drive circuit section and the pixel section. Alternatively, the poly-Si and a-Si: H from the side where the channel layer of the TFT is in contact with the gate insulating film.
It has a two-layer structure.

【0015】a-Si:H膜中にHが過剰に含有する場合、レ
−ザ等を照射すると急激な昇温によりHが突沸し、表面
に凹凸が発生することがある。このような場合は、レ−
ザ照射前に400℃程度の熱処理をすれば防止することが
できる。
When H is excessively contained in the a-Si: H film, when irradiated with a laser or the like, H may be bumped due to a rapid temperature rise and irregularities may occur on the surface. In such a case,
This can be prevented by performing heat treatment at about 400 ° C before irradiation.

【0016】[0016]

【作用】レ−ザを照射してa-Si:H膜を結晶化する場合、
その昇温過程でまず膜中の含有水素が離脱する。これ
は、Siが結晶化する温度と比較して、Hが離脱する温度
の方が低いために起こる。実際、Hがa-Si:H膜中から離
脱する温度は400℃程度である。Hが離脱した状態では、
膜中の未結合手が増加するが、その際、3本の結合手がS
iとつながる状態となるSi-H結合のSi原子より、2本或い
は1本の結合手がSiとつながる状態となるSi-H2、(Si-
H2)n、Si-H3等の高次結合のSiの方が自由度が大きく、
結晶化時の再結合や構造緩和が容易に起こる。結果とし
て、a-Si:Hの融点が低くなっており、グレインサイズが
大きくかつ格子欠陥の少ないpoly-Si膜を製造すること
ができる。
[Operation] When the laser is irradiated to crystallize the a-Si: H film,
In the temperature rising process, first, the contained hydrogen in the film is released. This occurs because the temperature at which H desorbs is lower than the temperature at which Si crystallizes. In fact, the temperature at which H desorbs from the a-Si: H film is about 400 ° C. With H disengaged,
The number of dangling bonds in the membrane increases, but at this time, three dangling bonds are S
From the Si atom of the Si-H bond, which is in the state of being connected to i, Si-H 2 , (Si-
H 2 ) n, Si-H 3 and other high-order Si have more degrees of freedom,
Recombination and structural relaxation during crystallization easily occur. As a result, the melting point of a-Si: H is low, and a poly-Si film having a large grain size and few lattice defects can be manufactured.

【0017】従って、前記手段に示すように、Si-H2
(Si-H2)n及びSi-H3の高次結合全量とSi-H結合量との比
が0.3以上で、またFT-IR法で得られる伸縮モ−ド吸収帯
の中心値波数が2030/cm以上であるa-Si:H膜を結晶化し
てpoly-Siを形成し、駆動回路部或いは駆動回路部と画
素部の両方のTFTのチャネル層として用いることで、移
動度が高くかつ特性のばらつきが小さいTFTを形成で
き、歩留まり良く駆動回路内蔵型TFT-LCDを製造でき
る。
Therefore, as shown in the above-mentioned means, Si--H 2 ,
The ratio of the total amount of higher-order bonds and the amount of Si-H bonds in (Si-H 2 ) n and Si-H 3 is 0.3 or more, and the central value wavenumber of the stretching mode absorption band obtained by the FT-IR method is By crystallization of a-Si: H film of 2030 / cm or more to form poly-Si and using it as a drive circuit portion or a channel layer of a TFT in both the drive circuit portion and the pixel portion, high mobility and It is possible to form a TFT with a small variation in characteristics and manufacture a TFT-LCD with a built-in drive circuit with good yield.

【0018】又、TFTのチャネル層をゲ−ト絶縁膜と接
する側からpoly-Siとa-Si:Hの二層構造としても同様な
効果が得られる。
The same effect can be obtained even if the channel layer of the TFT has a two-layer structure of poly-Si and a-Si: H from the side in contact with the gate insulating film.

【0019】a-Si:H膜は形成温度を上げるに伴い、プラ
ズマCVD法及びスパッタ法においては、Si-H結合が増加
し、逆に高次結合は減少する。従って、200℃以下の形
成温度にすることで、高次結合量/Si-H結合量の比を0.
3以上にでき、さらにFT-IR法により得られる伸縮モ−ド
吸収帯の中心値波数を2030/cm以上にできる。
In the plasma CVD method and the sputtering method, the Si—H bond increases and the higher order bond decreases on the contrary as the formation temperature of the a-Si: H film increases. Therefore, by setting the formation temperature to 200 ° C or less, the ratio of the higher order bond amount / Si-H bond amount is reduced to 0.
It can be set to 3 or more, and the center wavenumber of the expansion mode absorption band obtained by the FT-IR method can be set to 2030 / cm or more.

【0020】成膜時のガス流量に関しては、低流量域で
はSiH4供給量でラジカル濃度及び成長率が律速されてお
り、高流量域になると高周波電力でラジカル生成率と成
長率が律速される。この結果は、(式1)の表面反応によ
って固体Siが析出することを示唆している。
Regarding the gas flow rate during film formation, the radical concentration and the growth rate are controlled by the SiH 4 supply amount in the low flow rate range, and the radical generation rate and the growth rate are controlled by the high frequency power in the high flow rate range. . This result suggests that solid Si is deposited by the surface reaction of (Equation 1).

【0021】 SiH(g)+H(g)→Si(s)+H2(g) ・・・・・(式1) しかし、低流量域ではSiH濃度とH濃度が非常に接近す
る。従って、前記低流量域では、(式2)に示す表面反応
が存在する。
SiH (g) + H (g) → Si (s) + H 2 (g) (Equation 1) However, in the low flow rate region, the SiH concentration and the H concentration are very close to each other. Therefore, in the low flow rate region, the surface reaction shown in (Equation 2) exists.

【0022】 SiH(g)+H(g)→SiH2(s) ・・・・・(式2) この条件で成膜したa-Si:H膜にはSi-H2、(Si-H2)n等の
高次結合が増加する。例えば、モノシランやジシランの
流量を10sccm以下にすると、高次結合量/Si-H結合量の
比を0.3以下にでき、FT-IR法により得られる伸縮モ−ド
吸収帯の中心値波数を2030/cm以上にすることができ
る。
SiH (g) + H (g) → SiH 2 (s) (Equation 2) The a-Si: H film formed under these conditions has Si-H 2 , (Si-H 2 ) Higher order couplings such as n increase. For example, if the flow rate of monosilane or disilane is 10 sccm or less, the ratio of the higher order bond amount / Si-H bond amount can be 0.3 or less, and the central value wavenumber of the expansion mode absorption band obtained by the FT-IR method is 2030. It can be higher than / cm.

【0023】又、プラズマCVD法でa-Si:Hを形成する際
の成膜圧力を0.3Torr以下とすることでも上記のようなa
-Si:H膜の膜質を得ることができる。
Further, by setting the film forming pressure when forming a-Si: H by the plasma CVD method to 0.3 Torr or less,
-The quality of Si: H film can be obtained.

【0024】結晶化の手段としては、レ−ザ等のエネル
ギ−ビ−ムを照射したり、或いは400℃以上の熱処理と
しても良い。特にエキシマレ−ザを用いた場合、a-Si:H
が400nm以下の波長に対する吸収係数が106/cm以上と大
きいため、極表面層で吸収される。そのため、基板の温
度上昇を小さくすることができ、低融点の低価格ガラス
が使用できる。結晶性に優れ、かつa-Si:Hの下地膜にダ
メ−ジを与えないために、照射エネルギ−は170〜230mJ
/cm2とするのが望ましい。
As means for crystallization, irradiation with an energy beam such as a laser or heat treatment at 400 ° C. or higher may be employed. Especially when using an excimer laser, a-Si: H
Has a large absorption coefficient of 10 6 / cm or more for a wavelength of 400 nm or less, and is absorbed in the extreme surface layer. Therefore, the temperature rise of the substrate can be reduced, and low-cost glass having a low melting point can be used. The irradiation energy is 170 to 230 mJ because it has excellent crystallinity and does not damage the a-Si: H underlayer.
/ cm 2 is desirable.

【0025】a-Si:H膜中にHが過剰に含まれる場合に
は、レ−ザ照射前に400℃前後で熱処理することでH量を
減らすことができる。前記熱処理を施すことで、Hの急
激な昇温による突沸を防止でき、凹凸の発生を防止する
ことができる。
When the a-Si: H film contains an excessive amount of H, the amount of H can be reduced by performing heat treatment at about 400 ° C. before laser irradiation. By performing the heat treatment, it is possible to prevent bumping due to a rapid temperature rise of H, and to prevent unevenness.

【0026】[0026]

【実施例】以下に、本発明の実施例を図面を用いて説明
する。
Embodiments of the present invention will be described below with reference to the drawings.

【0027】〔実施例1〕本発明の製造方法をTFTに適
用した実施例について説明する。図1に示すように、ガ
ラス基板1上にスパッタ法(DC100V、温度100℃)によりCr
を120nm堆積した後、ホトエッチング工程によりゲ−ト
電極2パタ−ンを形成する。プラズマCVD法(P-CVD)によ
りゲート絶縁膜としてSiN膜3を350nm(基板温度350℃、
圧力0.6Torr、パワ−60W、ガス流量SiH4:NH3:N2=8:48:1
60sccm)、a-Si:H膜4を40nm(基板温度200℃、圧力0.3Tor
r、パワ−40W、ガス流量SiH4:H2=14:40sccm)連続して形
成する。その後、エキシマレ−ザを照射して、a-Si:H4
を結晶化する。
Example 1 An example in which the manufacturing method of the present invention is applied to a TFT will be described. As shown in Fig. 1, the glass substrate 1 was sputtered (DC100V, temperature 100 ° C) to produce Cr.
After depositing 120 nm, a gate electrode 2 pattern is formed by a photo-etching process. SiN film 3 as a gate insulating film is deposited to 350 nm (Plasma CVD method (P-CVD)) at a substrate temperature of 350 ° C
Pressure 0.6 Torr, power-60W, gas flow rate SiH 4 : NH 3 : N 2 = 8: 48: 1
60sccm), a-Si: H film 4 40nm (substrate temperature 200 ℃, pressure 0.3Tor)
r, power 40 W, gas flow rate SiH 4 : H 2 = 14: 40 sccm). Then, irradiate the excimer laser to a-Si: H4
Crystallize.

【0028】その際、a-Si:H4は、Si-H2、(Si-H2)n、Si
-H3の高次結合量/Si-Hの結合量の比が0.3以上となるよ
うに形成する。或いは、FT-IR測定の結果、伸縮モ−ド
吸収帯の中心値波数νmが2030/cm以上となるように形成
する。以上のような条件(比が0.3以上、あるいはνmが
2030/cm以上)を満たすa-Si:Hを形成するための方法を
以下に示す。
At that time, a-Si: H4 is Si-H 2 , (Si-H 2 ) n, Si
It is formed so that the ratio of the amount of higher-order bonds of -H 3 / the amount of Si-H bonds is 0.3 or more. Alternatively, as a result of FT-IR measurement, the central mode wave number ν m of the expansion mode absorption band is formed to be 2030 / cm or more. The above conditions (ratio is 0.3 or more, or νm is
The method for forming a-Si: H satisfying 2030 / cm or more) is shown below.

【0029】図2はa-Si:H膜の成膜温度Tと伸縮モ−ド吸
収帯の中心値波数(赤外吸収波数)νmの関係を示す。プ
ラズマ-CVD(P-CVD)法、スパッタ法の両者共に、成膜
温度を下げるに伴いνmが大きくなり、Si-H2、(Si-H2)
n、Si-H3の高次結合量が増加する。基板温度を200℃以
下で成膜することにより、上記比が0.3以上という条件
を満足するa-Si:Hを形成できる。なお、圧力、パワ−、
ガス流量は図1で説明した数値と同じである。
FIG. 2 shows the relationship between the film forming temperature T of the a-Si: H film and the central value wave number (infrared absorption wave number) νm of the expansion mode absorption band. In both the plasma-CVD (P-CVD) method and the sputtering method, νm increases as the film formation temperature decreases, and Si-H 2 , (Si-H 2 )
The amount of higher-order bonds of n and Si-H 3 increases. By forming the film at a substrate temperature of 200 ° C. or lower, it is possible to form a-Si: H that satisfies the condition that the above ratio is 0.3 or higher. In addition, pressure, power,
The gas flow rate is the same as the value described in FIG.

【0030】図3はP-CVD法によりa-Si:H膜を形成した際
のSiH4ガス流量とνmの関係を示す。SiH4が低流量の時
は、SiH4供給量でラジカル濃度及び成長率が律速されて
おり、高流量の時は、高周波電力でラジカル生成率と成
長率が律速される。この結果は、次式に従い固体Siが析
出することを示唆している。
FIG. 3 shows the relationship between the SiH 4 gas flow rate and ν m when the a-Si: H film was formed by the P-CVD method. When the flow rate of SiH 4 is low, the radical concentration and the growth rate are controlled by the SiH 4 supply rate, and when the flow rate is high, the radical generation rate and the growth rate are controlled by the high frequency power. This result suggests that solid Si is deposited according to the following equation.

【0031】SiH(g)+H(g)→Si(s)+H2(g) しかし、低流量では、SiH濃度とH濃度が非常に接近する
ため、次式に示す表面反応が存在する。
SiH (g) + H (g) → Si (s) + H 2 (g) However, at a low flow rate, the SiH concentration and the H concentration are very close to each other, so that the surface reaction shown by the following equation exists.

【0032】SiH(g)+H(g)→SiH2(s) 従って、この条件で成膜したa-Si:HにはSi-H2、(Si-H2)
n等の高次結合が増加する。SiH4流量を10sccm以下にす
ることで、SiとHの高次結合量/Si-H結合量の比を0.3以
上にすることができる。又、FT-IR法で得られるνmは20
30/cm以上にできる。なお、基板温度、圧力、パワーは
図1で説明した数値と同じである。
SiH (g) + H (g) → SiH 2 (s) Therefore, a-Si: H formed under these conditions has Si-H 2 , (Si-H 2 )
Higher order couplings such as n increase. By setting the flow rate of SiH 4 to 10 sccm or less, the ratio of the higher order bond amount of Si and H / Si—H bond amount can be set to 0.3 or more. Also, νm obtained by the FT-IR method is 20
It can be over 30 / cm. The substrate temperature, pressure, and power are the same as the numerical values described in FIG.

【0033】プラズマCVD法で成膜する際の圧力を変え
ることでも、図4に示すようにνmは変化する。0.3Torr
以下で成膜することで、前記成膜方法と同様な結合状態
のa-Si:Hを得ることができる。
By changing the pressure when forming a film by the plasma CVD method, νm also changes as shown in FIG. 0.3Torr
By forming the film below, a-Si: H in a bonded state similar to the above film forming method can be obtained.

【0034】以上のように、1)成膜温度を200℃以下、
2)SiH4ガス流量を10sccm以下、3)成膜圧力を0.3Torr以
下、のいずれかの条件で成膜することにより、本発明で
示すところの結晶化に適したa-Si:Hを形成することがで
きる。又、上記2)のガスに関しては、SiH4の代わりにSi
2H6としても良い。
As described above, 1) the film forming temperature is 200 ° C. or less,
2) SiH 4 gas flow rate of 10 sccm or less, 3) film formation pressure of 0.3 Torr or less, by forming a film under any of the conditions, a-Si: H suitable for crystallization as shown in the present invention is formed can do. Also, regarding the gas of 2) above, instead of SiH 4 , Si
It can be 2 H 6 .

【0035】また形成条件によってはa-Si:H中に過剰の
Hが含有される場合がある。このような膜をレ−ザアニ
−ルすると、急激な昇温により膜中のHが突沸して膜剥
がれや凹凸が発生する。これらの不良を防止するために
は、レ−ザアニ−ル前に400℃前後で熱処理することが
有効である。
Further, depending on the forming conditions, an excessive amount of a-Si: H may be present.
H may be contained. When laser annealing is performed on such a film, H in the film is bumped due to a rapid temperature rise, and film peeling or unevenness occurs. In order to prevent these defects, it is effective to perform heat treatment at around 400 ° C. before laser annealing.

【0036】上記レ−ザアニ−ル後、図5に示すよう
に、SiNを150nm堆積しパタ−ニングしてチャネル保護膜
5を形成する。その後、P-CVD法でn型Si膜6を40nm(基板
温度240℃、圧力0.6Torr、パワ−60W、ガス流量SiH4:PH
3:H2=20:20:40sccm)堆積し、TFTを形成する部分のSi膜
を島状加工する。スパッタ法によりCr、Al等を形成し、
ソ−ス・ドレイン電極7を形成した後、最後にP-CVD法に
よりパッシベ−ション膜8としてSiNを1μm堆積する。図
5は完成した逆スタガ構造TFTを示し、このような逆スタ
ガ構造TFTは、チャネル層の下地界面近傍を電流が流れ
る。そのため、結晶化時のエキシマレ−ザの照射エネル
ギ−を、結晶化に必要な170mJ/cm2以上、下地膜にダメ
−ジを与えない230mJ/cm2以下、とすることが望まし
い。本発明の製造方法でpoly-Siを製造した場合、結晶
性が優れている(結晶粒径が大きく、格子欠陥が少ない)
ため、このpoly-Siをチャネル層に備えたTFTは、高移動
度でかつばらつきが小さい。本発明の方法により形成し
たTFTと、従来より製造されているνm=2000/cmのa-Si:H
をレ−ザアニ−ルして形成したTFTとを比較して、それ
らの電界効果移動度を図6に示す。従来方法により形成
したTFTよりも本発明の方法により形成したTFTの方が、
電界効果移動度μfeが高くかつばらつきが小さいことが
分かる。
After the laser annealing, as shown in FIG. 5, SiN was deposited to a thickness of 150 nm and patterned to form a channel protective film.
Forming 5 After that, the n-type Si film 6 is deposited to 40 nm by the P-CVD method (substrate temperature 240 ° C., pressure 0.6 Torr, power 60 W, gas flow rate SiH 4 : PH
(3 : H 2 = 20: 20: 40 sccm) is deposited, and the Si film in the portion forming the TFT is processed into an island shape. Cr, Al, etc. are formed by the sputtering method,
After forming the source / drain electrode 7, finally, SiN is deposited as the passivation film 8 by 1 μm by the P-CVD method. Figure
Reference numeral 5 shows a completed TFT with an inverted stagger structure. In such an inverted stagger structure TFT, a current flows near the base interface of the channel layer. Therefore, it is desirable that the irradiation energy of the excimer laser during crystallization is 170 mJ / cm 2 or more, which is necessary for crystallization, and 230 mJ / cm 2 or less, which gives no damage to the underlying film. When poly-Si is manufactured by the manufacturing method of the present invention, the crystallinity is excellent (large crystal grain size and few lattice defects).
Therefore, the TFT having this poly-Si in the channel layer has high mobility and small variation. A TFT formed by the method of the present invention and a conventionally produced a-Si: H of νm = 2000 / cm
The field effect mobilities of these TFTs are shown in FIG. 6 in comparison with TFTs formed by laser annealing. The TFT formed by the method of the present invention is more preferable than the TFT formed by the conventional method.
It can be seen that the field effect mobility μfe is high and the variation is small.

【0037】ここでは、TFTの構造を逆スタガとした
が、正スタガ、コ−プレナ−構造としても同様の効果が
得られる。又、結晶化手段を熱アニ−ルとしても良い。
Although the structure of the TFT is an inverted stagger here, the same effect can be obtained by using a normal stagger and a coplanar structure. Also, the crystallization means may be a thermal anneal.

【0038】本実施例で示したTFTをアクティブマトリ
クス基板或いはイメ−ジセンサ等に適用することで、駆
動回路を内蔵した構造にすることができる。
By applying the TFT shown in this embodiment to an active matrix substrate, an image sensor, or the like, it is possible to form a structure in which a driving circuit is incorporated.

【0039】〔実施例2〕本発明の製造方法を駆動回路
内蔵型液晶ディスプレイ用アクティブマトリクス基板の
製造に適用した場合について、以下図面を用いて説明す
る。
[Embodiment 2] A case where the manufacturing method of the present invention is applied to manufacture of an active matrix substrate for a liquid crystal display with a built-in drive circuit will be described below with reference to the drawings.

【0040】図7は信号側駆動回路を一部、画素と同じ
く基板に内蔵したアクティブマトリクス基板の概要を示
す。本実施例では、駆動回路内蔵部102はpoly-Si TFT、
画素部101をa-Si TFTで構成している。図8に示すように
ガラス基板11上にスパッタ法によりAl膜を250nm堆積
し、ゲ−ト電極12及び走査線にパタ−ニングした後、そ
の表面層を陽極化成する。図中、左側に駆動回路部、右
側に画素部それぞれの製造過程における構造を示す。次
いで図9に示すようにP-CVD法で、SiN膜14を200nm、a-S
i:H膜15を40nm連続形成する。ここでは、a-Si:Hの形成
条件は基板温度180℃、圧力0.3Torr、パワ−40W、ガス
流量SiH4:H2=10:40sccmとした。このように形成したa-S
i:H膜15は、Si-H2、(Si-H2)n、Si-H3等の高次結合量/S
i-Hの結合量の比が0.45となる。a-Si:H膜15の成膜後、
駆動回路を構成する部分のみに局所的にエキシマレ−ザ
を200mJ/cm2のエネルギ−密度で照射する。これによ
り、駆動回路部はa-Si:Hからpoly-Si16に変換される。
FIG. 7 shows an outline of an active matrix substrate in which a part of the signal side driving circuit is built in the substrate like the pixel. In this embodiment, the drive circuit built-in section 102 is a poly-Si TFT,
The pixel portion 101 is composed of an a-Si TFT. As shown in FIG. 8, an Al film having a thickness of 250 nm is deposited on the glass substrate 11 by the sputtering method and patterned on the gate electrode 12 and the scanning line, and then the surface layer is anodized. In the drawing, the left side shows the structure of the drive circuit section, and the right side shows the structure of the pixel section in the manufacturing process. Next, as shown in FIG. 9, the SiN film 14 is formed to 200 nm, aS by P-CVD method.
The i: H film 15 is continuously formed to 40 nm. Here, the formation conditions of a-Si: H were a substrate temperature of 180 ° C., a pressure of 0.3 Torr, a power of 40 W, and a gas flow rate SiH 4 : H 2 = 10: 40 sccm. AS formed in this way
The i: H film 15 has a high-order bond amount / S of Si-H 2 , (Si-H 2 ) n, Si-H 3, etc.
The iH binding ratio is 0.45. After forming the a-Si: H film 15,
The excimer laser is locally irradiated with an energy density of 200 mJ / cm 2 only on the part constituting the drive circuit. As a result, the drive circuit unit is converted from a-Si: H to poly-Si16.

【0041】その後、図10に示すように、a-Si:H膜15及
びpoly-Si膜16上にP-CVD法でa-Si:Hを150nm、そしてn型
Si層17を40nm連続形成し、TFTを形成する部分上のSi膜
を島状加工する。次に、図11に示すようにスパッタ法に
より画素部に画素電極となるITO膜18を形成した後、パ
タ−ニングする。その後、図12に示すようにソ−ス・ド
レイン電極及び信号線として、スパッタ法によりCr19を
60nm、Al20を400nm形成し、パタ−ニングする。前記ソ
−ス・ドレイン電極をマスクにし、TFTのチャネル上のn
型Si17を選択除去する。最後に、図13に示すように全面
にパッシベ−ション膜21として、P-CVD法でSiN膜を1μm
堆積して、目的のアクティブマトリクス基板が完成す
る。
After that, as shown in FIG. 10, a-Si: H of 150 nm is formed on the a-Si: H film 15 and the poly-Si film 16 by the P-CVD method, and the n-type is formed.
A Si layer 17 is continuously formed in a thickness of 40 nm, and the Si film on the portion where the TFT is formed is processed into an island shape. Next, as shown in FIG. 11, an ITO film 18 serving as a pixel electrode is formed in the pixel portion by a sputtering method and then patterned. After that, as shown in FIG. 12, Cr19 was formed by the sputtering method as the source / drain electrode and the signal line.
60 nm and Al20 of 400 nm are formed and patterned. Using the source and drain electrodes as a mask, n on the TFT channel
The type Si17 is selectively removed. Finally, as shown in FIG. 13, as the passivation film 21, a SiN film of 1 μm is formed by the P-CVD method.
The desired active matrix substrate is completed by the deposition.

【0042】本実施例のように、Si-H2、(Si-H2)n、Si-
H3の高次結合が多い膜をレ−ザアニ−ルすることで、従
来のSi-H結合を多く含むa-Si:Hをレ−ザアニ−ルするよ
りも、結晶粒径が大きくかつ格子欠陥の少ないpoly-Si
膜を得ることができる。従って、駆動回路部を構成する
TFTが高移動度となり、特性のばらつきも小さい。本実
施例では駆動回路部TFTは30cm2/V・s(±3cm2/V・s)、画素
部TFTは0.35cm2/V・s(±0.02cm2/V・s)の特性が得られ
る。そのため、歩留り良く駆動回路内蔵型アクティブマ
トリクス基板を製造することができる。
As in this embodiment, Si--H 2 , (Si--H 2 ) n, Si--
Les higher order coupling is large membrane H 3 - Zaani - By Le, conventional Si-H containing many bonds a-Si: H Les - Zaani - than Le, the crystal grain size is large and the grating Poly-Si with few defects
A membrane can be obtained. Therefore, the drive circuit unit is configured.
The TFT has high mobility and the variation in characteristics is small. Characteristics obtained in the driver circuit portion TFT in the present embodiment is 30cm 2 / V · s (± 3cm 2 / V · s), the pixel portion TFT is 0.35cm 2 / V · s (± 0.02cm 2 / V · s) To be Therefore, an active matrix substrate with a built-in drive circuit can be manufactured with good yield.

【0043】本実施例では、TFT構造を逆スタガ構造と
したが、正スタガ、コ−プレナ−構造等としても同様の
効果が得られる。又、本実施例中では、駆動回路内蔵部
のTFTのチャネル層をa-Si:H/poly-Siの2層構造とした
が、図14に示すようなチャネル保護膜22を用いる方式で
も良い。
In this embodiment, the TFT structure is an inverted stagger structure, but the same effect can be obtained by using a positive stagger structure or a coplanar structure. Further, in the present embodiment, the TFT channel layer of the drive circuit built-in portion has a two-layer structure of a-Si: H / poly-Si, but a method using a channel protective film 22 as shown in FIG. 14 may be used. .

【0044】本実施例の製造方法により、画素部TFTはS
i-H2、(Si-H2)n、Si-H3の高次結合量/Si-Hの結合量の
比が0.3以上のa-Si:Hをチャネル層に有し、駆動回路用T
FTはa-Si:H/poly-Siをチャネル層に有する構造となる。
又、画素部TFTのチャネル層をFT-IR測定すると、伸縮モ
−ド吸収帯の中心値波数が2030/cm以上となる。
According to the manufacturing method of this embodiment, the pixel portion TFT is S
iH 2 , (Si-H 2 ) n, Si-H 3 high-order bonding amount / Si-H bonding amount ratio of a-Si: H is 0.3 or more in the channel layer, the drive circuit T
The FT has a structure having a-Si: H / poly-Si in the channel layer.
When the FT-IR measurement is performed on the channel layer of the pixel section TFT, the central wavenumber of the expansion mode absorption band is 2030 / cm or more.

【0045】本実施例では、レ−ザアニ−ルにエキシマ
レ−ザを使用したが、アルゴンレ−ザやその他の電子ビ
−ムでも同様の効果が得られる。
In this embodiment, an excimer laser is used as the laser anneal, but the same effect can be obtained with an argon laser or other electron beam.

【0046】又、本実施例では、駆動回路部のみレ−ザ
を照射してpoly-Si化した。しかし、本発明はアクティ
ブマトリクス基板を構成するTFTのすべてに適用でき
る。本実施例で示すような駆動回路部のみ結晶化するの
ではなく、画素部も含めて結晶化する。これにより、画
素部TFTのスイッチング特性が向上し、TFTサイズを小さ
くでき、TFT-LCDの高精細化、大画面化が実現できる。
Further, in this embodiment, only the driving circuit portion is irradiated with the laser to form poly-Si. However, the present invention can be applied to all TFTs that constitute an active matrix substrate. Instead of crystallizing only the driving circuit portion as shown in this embodiment, the pixel portion is also crystallized. As a result, the switching characteristics of the pixel section TFT are improved, the TFT size can be reduced, and high definition and large screen of the TFT-LCD can be realized.

【0047】[0047]

【発明の効果】本発明によれば、アクティブマトリクス
基板を、絶縁性基板上に形成したゲ−ト電極、ゲ−ト絶
縁膜、半導体層及びソ−ス・ドレイン電極からなる薄膜
トランジスタから構成し、その薄膜トランジスタの半導
体層を、Si-H2、(Si-H2)n及びSi-H3の高次結合の全量と
Si-H結合量のと比が0.3以上の水素化非晶質Si膜にエキ
シマレ−ザやArレ−ザ等のエネルギ−ビ−ムを照射し
て、或いは400℃以上で熱処理して改質した多結晶Siと
したので、上記水素化非晶質Siは結晶化時の再結晶や構
造緩和が容易に起きるためグレインサイズが大きく、格
子欠陥が少ない多結晶Siとなり、電界効果高移動度が高
くかつその特性のばらつきの小さい薄膜トランジスタを
有するアクティブマトリクス基板を得ることができる。
According to the present invention, the active matrix substrate is composed of a thin film transistor comprising a gate electrode, a gate insulating film, a semiconductor layer and a source / drain electrode formed on an insulating substrate, The semiconductor layer of the thin film transistor, Si-H 2 , (Si-H 2 ) n and the total amount of higher-order bonds of Si-H 3 and
Modification by irradiating an energy beam such as an excimer laser or an Ar laser on a hydrogenated amorphous Si film having a Si-H bond ratio of 0.3 or more, or by heat treatment at 400 ° C or more. Since the above-mentioned polycrystal Si is used, the hydrogenated amorphous Si described above becomes a polycrystal Si having a large grain size and few lattice defects because recrystallization and structural relaxation at the time of crystallization easily occur, resulting in high field effect mobility. It is possible to obtain an active matrix substrate having a thin film transistor which is high and has a small variation in its characteristics.

【0048】また、本発明によれば、アクティブマトリ
クス基板の製造方法を、絶縁性基板上にゲ−ト電極、ゲ
−ト絶縁膜、半導体層及びソ−ス・ドレイン電極を形成
してなる薄膜トランジスタを有するアクティブマトリク
ス基板の製造方法において、薄膜トランジスタの半導体
層をSi-H2、(Si-H2)n及びSi-H3の全結合量とSi-H結合量
との比が0.3以上の水素化非晶質Siを形成し、その水素
化非晶質Siを400℃以上で加熱する或いはレ−ザ等のエ
ネルギ−ビ−ムを照射することにより多結晶Siに改質し
て形成するので、上記水素化非晶質Siは結晶化時の再結
晶や構造緩和が容易に起きる故にグレインサイズが大き
く、格子欠陥が少ない多結晶Siに改質でき、電界効果高
移動度が高くかつその特性のばらつきの小さい薄膜トラ
ンジスタを製造することができ、従ってこの薄膜トラン
ジスタを画素の駆動回路として、画素と同一の基板上に
内蔵する液晶ディスプレイ用のアクティブマトリクス基
板を歩留よく製造することができる。
Further, according to the present invention, a method for manufacturing an active matrix substrate is obtained by forming a gate electrode, a gate insulating film, a semiconductor layer and a source / drain electrode on an insulating substrate. In the manufacturing method of the active matrix substrate having, the semiconductor layer of the thin film transistor Si-H 2 , (Si-H 2 ) n and Si-H 3 ratio of the total bonding amount and Si-H bonding amount is 0.3 or more hydrogen. Amorphous silicon is formed, and the hydrogenated amorphous silicon is heated at 400 ° C. or higher or irradiated with an energy beam such as a laser so as to be reformed into polycrystalline silicon. Since the above hydrogenated amorphous Si easily undergoes recrystallization and structural relaxation at the time of crystallization, it has a large grain size and can be modified into polycrystalline Si with a small number of lattice defects. It is possible to manufacture thin film transistors with a small variation in Therefore, by using this thin film transistor as a pixel driving circuit, an active matrix substrate for a liquid crystal display, which is built in on the same substrate as the pixel, can be manufactured with high yield.

【図面の簡単な説明】[Brief description of drawings]

【図1】TFT形成プロセスにおけるレ−ザ照射時の断面
構造を示す図である。
FIG. 1 is a diagram showing a cross-sectional structure during laser irradiation in a TFT formation process.

【図2】成膜温度と赤外吸収波数の関係を示す図であ
る。
FIG. 2 is a diagram showing a relationship between a film forming temperature and an infrared absorption wave number.

【図3】SiH4ガス流量と赤外吸収波数の関係を示す図で
ある。
FIG. 3 is a diagram showing a relationship between a SiH 4 gas flow rate and an infrared absorption wave number.

【図4】成膜圧力と赤外吸収波数の関係を示す図であ
る。
FIG. 4 is a diagram showing a relationship between film forming pressure and infrared absorption wave number.

【図5】本発明の製造方法により形成したpoly-Si TFT
の断面構造を示す図である。
FIG. 5: poly-Si TFT formed by the manufacturing method of the present invention
It is a figure which shows the cross-section.

【図6】移動度のレ−ザ照射エネルギ−依存性を示す図
である。
FIG. 6 is a diagram showing the dependence of mobility on laser irradiation energy.

【図7】駆動回路一部内蔵型アクティブマトリクス基板
の概略図である。
FIG. 7 is a schematic view of an active matrix substrate in which a drive circuit is partially incorporated.

【図8】アクティブマトリクス基板の陽極化成後の断面
構造を示す図である。
FIG. 8 is a diagram showing a cross-sectional structure of an active matrix substrate after anodization.

【図9】アクティブマトリクス基板のレ−ザ照射後の断
面構造を示す図である。
FIG. 9 is a diagram showing a cross-sectional structure of an active matrix substrate after laser irradiation.

【図10】アクティブマトリクス基板のチャネル層形成
後の断面構造を示す図である。
FIG. 10 is a diagram showing a cross-sectional structure of an active matrix substrate after formation of a channel layer.

【図11】アクティブマトリクス基板の画素電極形成後
の断面構造を示す図である。
FIG. 11 is a diagram showing a cross-sectional structure of an active matrix substrate after forming pixel electrodes.

【図12】アクティブマトリクス基板のソ−ス・ドレイ
ン領域形成後の断面構造を示す図である。
FIG. 12 is a view showing a cross-sectional structure of an active matrix substrate after forming a source / drain region.

【図13】アクティブマトリクス基板の断面構造を示す
図である。
FIG. 13 is a diagram showing a cross-sectional structure of an active matrix substrate.

【図14】チャネル保護膜方式のアクティブマトリクス
基板の断面構造を示す図である。
FIG. 14 is a diagram showing a cross-sectional structure of a channel protective film type active matrix substrate.

【符号の説明】[Explanation of symbols]

1 絶縁性基板 2 ゲ−ト電極 3 ゲ−ト絶縁膜 4 水素化非晶質シリコン膜 5 チャネル保護膜 6 n型シリコン膜 7 ソ−ス・ドレイン電極 8 パッシベ−ション膜 11 ガラス基板 12 Al膜 13 Al2O3膜 14 SiN膜 15 a-Si:H膜 16 poly-Si膜 17 n型Si膜 18 ITO膜 19 Cr膜 20 ソ−ス・ドレインAl膜 21 パッシベ−ションSiN膜 101 画素部TFTの形成領域 102 駆動回路部TFTの形成領域1 Insulating Substrate 2 Gate Electrode 3 Gate Insulating Film 4 Hydrogenated Amorphous Silicon Film 5 Channel Protection Film 6 n-Type Silicon Film 7 Source / Drain Electrode 8 Passivation Film 11 Glass Substrate 12 Al Film 13 Al 2 O 3 film 14 SiN film 15 a-Si: H film 16 poly-Si film 17 n-type Si film 18 ITO film 19 Cr film 20 Source / drain Al film 21 Passivation SiN film 101 Pixel TFT Forming area 102 forming area of the driving circuit TFT

Claims (20)

【特許請求の範囲】[Claims] 【請求項1】 絶縁性基板上にゲ−ト電極、ゲ−ト絶縁
膜、半導体層及びソ−ス・ドレイン電極を構成要素とす
る薄膜トランジスタを有するアクティブマトリクス基板
において、前記半導体層にSi-H2、(Si-H2)n及びSi-H3
全結合量とSi-H結合量との比が0.3以上の水素化非晶質S
iを用いたことを特徴とするアクティブマトリクス基
板。
1. An active matrix substrate having a thin film transistor having a gate electrode, a gate insulating film, a semiconductor layer and a source / drain electrode as constituent elements on an insulating substrate, wherein Si-H is formed on the semiconductor layer. 2, (Si-H 2) n , and total binding of Si-H 3 and Si-H bond content of hydrogen ratio is 0.3 or more and amorphous S
An active matrix substrate characterized by using i.
【請求項2】 絶縁性基板上に、画像を表示する画素電
極を駆動するための複数の第1の薄膜トランジスタと、
該複数の第1の薄膜トランジスタを駆動するための回路
を構成する複数の第2の薄膜トランジスタを有するアク
ティブマトリクス基板において、前記第1及び第2の薄膜
トランジスタの半導体層にSi-H2、(Si-H2)n及びSi-H3
全結合量とSi-H結合量との比が0.3以上の水素化非晶質S
iを用いたことを特徴とするアクティブマトリクス基
板。
2. A plurality of first thin film transistors for driving pixel electrodes for displaying an image on an insulating substrate,
In an active matrix substrate having a plurality of second thin film transistors forming a circuit for driving the plurality of first thin film transistors, Si-H 2 , (Si-H) in the semiconductor layers of the first and second thin film transistors, 2 ) Hydrogenated amorphous S with a ratio of total bond amount of n and Si-H 3 to Si-H bond amount of 0.3 or more
An active matrix substrate characterized by using i.
【請求項3】 絶縁性基板上に、画像を表示する画素電
極を駆動するための複数の第1の薄膜トランジスタと、
該複数の第1の薄膜トランジスタを駆動するための回路
を構成する複数の第2の薄膜トランジスタを有するアク
ティブマトリクス基板において、前記第2の薄膜トラン
ジスタの半導体層にSi-H2、(Si-H2)n及びSi-H3の全結合
量とSi-H結合量との比が0.3以上の水素化非晶質Siを用
いたことを特徴とするアクティブマトリクス基板。
3. A plurality of first thin film transistors for driving pixel electrodes for displaying an image on an insulating substrate,
In an active matrix substrate having a plurality of second thin film transistors forming a circuit for driving the plurality of first thin film transistors, Si-H 2 , (Si-H 2 ) n in the semiconductor layer of the second thin film transistor. An active matrix substrate characterized by using hydrogenated amorphous Si having a ratio of the total amount of Si—H 3 bonds to the amount of Si—H bonds of 0.3 or more.
【請求項4】 絶縁性基板上にゲ−ト電極、ゲ−ト絶縁
膜、半導体層及びソ−ス・ドレイン電極を構成要素とす
る薄膜トランジスタを有するアクティブマトリクス基板
において、前記半導体層にSi-H2、(Si-H2)n及びSi-H3
全結合量とSi-H結合量との比が0.3以上の水素化非晶質S
iを400℃以上で加熱して或いはレ−ザ等のエネルギ−ビ
−ムを照射して形成した多結晶Siを用いたことを特徴と
するアクティブマトリクス基板。
4. An active matrix substrate having a thin film transistor having a gate electrode, a gate insulating film, a semiconductor layer and a source / drain electrode as constituent elements on an insulating substrate, wherein Si-H is formed on the semiconductor layer. 2, (Si-H 2) n , and total binding of Si-H 3 and Si-H bond content of hydrogen ratio is 0.3 or more and amorphous S
An active matrix substrate characterized by using polycrystalline Si formed by heating i above 400 ° C. or irradiating an energy beam such as a laser.
【請求項5】 絶縁性基板上に、画像を表示する画素電
極を駆動するための複数の第1の薄膜トランジスタと、
該複数の第1の薄膜トランジスタを駆動するための回路
を構成する複数の第2の薄膜トランジスタを有するアク
ティブマトリクス基板において、前記第1及び第2の薄膜
トランジスタの半導体層にSi-H2、(Si-H2)n及びSi-H3
全結合量とSi-H結合量との比が0.3以上の水素化非晶質S
iを400℃以上で加熱して或いはレ−ザ等のエネルギ−ビ
−ムを照射して形成した多結晶Siを用いたことを特徴と
するアクティブマトリクス基板。
5. A plurality of first thin film transistors for driving a pixel electrode for displaying an image on an insulating substrate,
In an active matrix substrate having a plurality of second thin film transistors forming a circuit for driving the plurality of first thin film transistors, Si-H 2 , (Si-H) in the semiconductor layers of the first and second thin film transistors, 2 ) Hydrogenated amorphous S with a ratio of total bond amount of n and Si-H 3 to Si-H bond amount of 0.3 or more
An active matrix substrate characterized by using polycrystalline Si formed by heating i above 400 ° C. or irradiating an energy beam such as a laser.
【請求項6】 絶縁性基板上に、画像を表示する画素電
極を駆動するための複数の第1の薄膜トランジスタと、
該複数の第1の薄膜トランジスタを駆動するための回路
を構成する複数の第2の薄膜トランジスタを有するアク
ティブマトリクス基板において、前記第2の薄膜トラン
ジスタの半導体層にSi-H2、(Si-H2)n及びSi-H3の全結合
量とSi-H結合量との比が0.3以上の水素化非晶質Siを400
℃以上で加熱して或いはレ−ザ等のエネルギ−ビ−ムを
照射して形成した多結晶Siを用いたことを特徴とするア
クティブマトリクス基板。
6. A plurality of first thin film transistors for driving a pixel electrode for displaying an image on an insulating substrate,
In an active matrix substrate having a plurality of second thin film transistors forming a circuit for driving the plurality of first thin film transistors, Si-H 2 , (Si-H 2 ) n in the semiconductor layer of the second thin film transistor. And hydrogenated amorphous Si having a ratio of the total amount of Si-H 3 bonds to the amount of Si-H bonds of 0.3 or more is 400
An active matrix substrate characterized by using polycrystalline Si formed by heating at a temperature of ℃ or more or by irradiating an energy beam such as a laser.
【請求項7】 絶縁性基板上にゲ−ト電極、ゲ−ト絶縁
膜、半導体層及びソ−ス・ドレイン電極を構成要素とす
る薄膜トランジスタを有するアクティブマトリクス基板
において、前記薄膜トランジスタの半導体層を、ゲ−ト
絶縁膜と接する側から、Si-H2、(Si-H2)n及びSi-H3の全
結合量とSi-H結合量との比が0.3以上の水素化非晶質Si
を400℃以上で加熱して或いはレ−ザ等のエネルギ−ビ
−ムを照射して形成した多結晶Siと水素化非晶質Siとか
ら成る二層構造としたことを特徴とするアクティブマト
リクス基板。
7. An active matrix substrate having a thin film transistor including a gate electrode, a gate insulating film, a semiconductor layer and a source / drain electrode on an insulating substrate, wherein the semiconductor layer of the thin film transistor is formed by: gate - DOO from the side which is in contact with the insulating film, Si-H 2, (Si -H 2) n , and Si-H 3 of total binding and Si-H bond content and ratio of 0.3 or more hydrogenated amorphous Si
Having a two-layer structure composed of polycrystalline Si and hydrogenated amorphous Si formed by heating at 400 ° C. or higher or irradiating an energy beam such as a laser. substrate.
【請求項8】 絶縁性基板上に、画像を表示する画素電
極を駆動するための複数の第1の薄膜トランジスタと、
該複数の第1の薄膜トランジスタを駆動するための回路
を構成する複数の第2の薄膜トランジスタを有するアク
ティブマトリクス基板において、前記第1及び第2の薄膜
トランジスタの半導体層を、ゲ−ト絶縁膜と接する側か
ら、Si-H2、(Si-H2)n及びSi-H3の全結合量とSi-H結合量
との比が0.3以上の水素化非晶質Siを400℃以上で加熱し
て或いはレ−ザ等のエネルギ−ビ−ムを照射して形成し
た多結晶Siと水素化非晶質Siとから成る二層構造とした
ことを特徴とするアクティブマトリクス基板。
8. A plurality of first thin film transistors for driving a pixel electrode for displaying an image on an insulating substrate,
In an active matrix substrate having a plurality of second thin film transistors forming a circuit for driving the plurality of first thin film transistors, the semiconductor layers of the first and second thin film transistors, the side in contact with the gate insulating film. From the above, hydrogenated amorphous Si having a ratio of Si-H 2 , (Si-H 2 ) n, and total bond amount of Si-H 3 and Si-H bond amount of 0.3 or more is heated at 400 ° C or more. Alternatively, an active matrix substrate having a two-layer structure composed of polycrystalline Si formed by irradiating an energy beam such as a laser and hydrogenated amorphous Si.
【請求項9】 絶縁性基板上に、画像を表示する画素電
極を駆動するための複数の第1の薄膜トランジスタと、
該複数の第1の薄膜トランジスタを駆動するための回路
を構成する複数の第2の薄膜トランジスタを有するアク
ティブマトリクス基板において、前記第2の薄膜トラン
ジスタの半導体層を、ゲ−ト絶縁膜と接する側から、Si
-H2、(Si-H2)n及びSi-H3の全結合量とSi-H結合量との比
が0.3以上の水素化非晶質Siを400℃以上で加熱して或い
はレ−ザ等のエネルギ−ビ−ムを照射して形成した多結
晶Siと水素化非晶質Siとから成る二層構造としたことを
特徴とするアクティブマトリクス基板。
9. A plurality of first thin film transistors for driving a pixel electrode for displaying an image on an insulating substrate,
In an active matrix substrate having a plurality of second thin film transistors forming a circuit for driving the plurality of first thin film transistors, the semiconductor layer of the second thin film transistor, from the side in contact with the gate insulating film, Si
-H 2 , (Si-H 2 ) n and Si-H 3 hydrogenated amorphous Si having a ratio of the total bond amount to the Si-H bond amount of 0.3 or more is heated at 400 ° C or more or An active matrix substrate having a two-layer structure composed of polycrystalline Si formed by irradiating an energy beam such as Z and the like and hydrogenated amorphous Si.
【請求項10】 前記薄膜トランジスタが逆スタガ構造
であることを特徴とする請求項1、2、3、4、5、
6、7、8或いは9いずれかに記載のアクティブマトリ
クス基板。
10. The thin film transistor has an inverted staggered structure.
The active matrix substrate according to any one of 6, 7, 8 and 9.
【請求項11】 前記薄膜トランジスタのゲ−ト絶縁膜
がSiNxであることを特徴とする請求項1、2、3、
4、5、6、7、8、9或いは10いずれかに記載のア
クティブマトリクス基板。
11. The gate insulating film of the thin film transistor is made of SiNx.
The active matrix substrate according to any one of 4, 5, 6, 7, 8, 9 and 10.
【請求項12】 絶縁性基板上にゲ−ト電極、ゲ−ト絶
縁膜、半導体層及びソ−ス・ドレイン電極を構成要素と
する薄膜トランジスタを有するアクティブマトリクス基
板の製造方法において、前記半導体層はSi-H2、(Si-H2)
n及びSi-H3の全結合量とSi-H結合量との比が0.3以上の
水素化非晶質Siを形成し、該水素化非晶質Siを400℃以
上で加熱する或いはレ−ザ等のエネルギ−ビ−ムを照射
することにより多結晶Siに改質して形成することを特徴
とするアクティブマトリクス基板の製造方法。
12. A method of manufacturing an active matrix substrate having a thin film transistor having a gate electrode, a gate insulating film, a semiconductor layer and a source / drain electrode as constituent elements on an insulating substrate, wherein the semiconductor layer is Si-H 2 , (Si-H 2 )
A hydrogenated amorphous Si having a ratio of the total bond amount of n and Si-H 3 to the Si-H bond amount of 0.3 or more is formed, and the hydrogenated amorphous Si is heated at 400 ° C. or higher, or A method for manufacturing an active matrix substrate, which is characterized in that the active matrix substrate is formed by modifying it into polycrystalline Si by irradiating an energy beam such as Z.
【請求項13】 絶縁性基板上に、画像を表示する画素
電極を駆動するための複数の第1の薄膜トランジスタ
と、該複数の第1の薄膜トランジスタを駆動するための
回路を構成する複数の第2の薄膜トランジスタを有する
アクティブマトリクス基板の製造方法において、前記第
1及び第2の薄膜トランジスタの半導体層はSi-H2、(Si-H
2)n及びSi-H3の全結合量とSi-H結合量との比が0.3以上
の水素化非晶質Si形成し、該水素化非晶質Siを400℃以
上で加熱する或いはレ−ザ等のエネルギ−ビ−ムを照射
することにより多結晶Siに改質して形成することを特徴
とするアクティブマトリクス基板の製造方法。
13. A plurality of first thin film transistors for driving a pixel electrode for displaying an image and a plurality of second thin film transistors forming a circuit for driving the plurality of first thin film transistors on an insulating substrate. In the method for manufacturing an active matrix substrate having a thin film transistor,
The semiconductor layers of the first and second thin film transistors are Si-H 2 , (Si-H
2 ) Hydrogenated amorphous Si having a ratio of the total bond amount of n and Si-H 3 to the Si-H bond amount of 0.3 or more is formed, and the hydrogenated amorphous Si is heated at 400 ° C. or higher, or -A method of manufacturing an active matrix substrate, characterized in that the active matrix substrate is formed by modifying it into polycrystalline Si by irradiating it with an energy beam.
【請求項14】 絶縁性基板上に、画像を表示する画素
電極を駆動するための複数の第1の薄膜トランジスタ
と、該複数の第1の薄膜トランジスタを駆動するための
回路を構成する複数の第2の薄膜トランジスタを有する
アクティブマトリクス基板の製造方法において、前記第
2の薄膜トランジスタの半導体層はSi-H2、(Si-H2)n及び
Si-H3の全結合量とSi-H結合量との比が0.3以上の水素化
非晶質Siを400℃以上で加熱する或いはレ−ザ等のエネ
ルギ−ビ−ムを照射することにより多結晶Siに改質して
形成することを特徴とするアクティブマトリクス基板の
製造方法。
14. A plurality of first thin film transistors for driving a pixel electrode for displaying an image and a plurality of second thin film transistors forming a circuit for driving the plurality of first thin film transistors on an insulating substrate. In the method for manufacturing an active matrix substrate having a thin film transistor,
The semiconductor layer of the thin film transistor of 2 is Si-H 2 , (Si-H 2 ) n and
By heating hydrogenated amorphous Si with a ratio of total Si-H 3 bond to Si-H bond of 0.3 or more at 400 ℃ or more, or by irradiating an energy beam such as a laser. A method for manufacturing an active matrix substrate, which is characterized by being modified to form polycrystalline Si.
【請求項15】 絶縁性基板上にゲ−ト電極、ゲ−ト絶
縁膜、半導体層及びソ−ス・ドレイン電極を構成要素と
する薄膜トランジスタを有するアクティブマトリクス基
板の製造方法において、前記薄膜トランジスタの半導体
層はゲ−ト絶縁膜と接する側に、Si-H2、(Si-H2)n及びS
i-H3の全結合量とSi-H結合量との比が0.3以上の水素化
非晶質Siを形成し、該水素化非晶質Siを400℃以上で加
熱して或いはレ−ザ等のエネルギ−ビ−ムを照射して多
結晶Siに改質し、該多結晶Si上に水素化非晶質Siを形成
することにより、多結晶Si及び水素化非晶質Siの二層構
造とすることを特徴とするアクティブマトリクス基板の
製造方法。
15. A method of manufacturing an active matrix substrate having a thin film transistor including a gate electrode, a gate insulating film, a semiconductor layer, and a source / drain electrode on an insulating substrate, wherein the semiconductor of the thin film transistor is used. The layer is on the side in contact with the gate insulating film, Si-H 2 , (Si-H 2 ) n and S
The hydrogenated amorphous Si having a ratio of the total amount of iH 3 bonded to the amount of Si-H bonded of 0.3 or more is formed, and the hydrogenated amorphous Si is heated at 400 ° C. or more, or laser or the like. By irradiating an energy beam to reform the polycrystalline Si and forming hydrogenated amorphous Si on the polycrystalline Si, a two-layer structure of polycrystalline Si and hydrogenated amorphous Si is obtained. A method for manufacturing an active matrix substrate, comprising:
【請求項16】 絶縁性基板上に、画像を表示する画素
電極を駆動するための複数の第1の薄膜トランジスタ
と、該複数の第1の薄膜トランジスタを駆動するための
回路を構成する複数の第2の薄膜トランジスタを有する
アクティブマトリクス基板の製造方法において、前記第
1及び第2の薄膜トランジスタの半導体層はゲ−ト絶縁膜
と接する側に、Si-H2、(Si-H2)n及びSi-H3の全結合量と
Si-H結合量との比が0.3以上の水素化非晶質Siを形成
し、該水素化非晶質Siを400℃以上で加熱して或いはレ
−ザ等のエネルギ−ビ−ムを照射して多結晶Siに改質
し、該多結晶Si上に水素化非晶質Siを形成することによ
り、多結晶Si及び水素化非晶質Siの二層構造とすること
を特徴とするアクティブマトリクス基板の製造方法。
16. A plurality of first thin film transistors for driving a pixel electrode displaying an image and a plurality of second thin films forming a circuit for driving the plurality of first thin film transistors on an insulating substrate. In the method for manufacturing an active matrix substrate having a thin film transistor,
The semiconductor layer of the first and second thin film transistor gate - on the side in contact with the gate insulating film, Si-H 2, and the total binding amount of (Si-H 2) n, and Si-H 3
Hydrogenated amorphous Si having a ratio with the Si-H bond amount of 0.3 or more is formed, and the hydrogenated amorphous Si is heated at 400 ° C. or more or irradiated with an energy beam such as a laser. By reforming into polycrystalline Si and forming hydrogenated amorphous Si on the polycrystalline Si to form a two-layer structure of polycrystalline Si and hydrogenated amorphous Si. Matrix substrate manufacturing method.
【請求項17】 絶縁性基板上に、画像を表示する画素
電極を駆動するための複数の第1の薄膜トランジスタ
と、該複数の第1の薄膜トランジスタを駆動するための
回路を構成する複数の第2の薄膜トランジスタを有する
アクティブマトリクス基板の製造方法において、前記第
2の薄膜トランジスタの半導体層はゲ−ト絶縁膜と接す
る側に、Si-H2、(Si-H2)n及びSi-H3の全結合量とSi-H結
合量との比が0.3以上の水素化非晶質Siを形成し、該水
素化非晶質Siを400℃以上で加熱して或いはレ−ザ等の
エネルギ−ビ−ムを照射して多結晶Siに改質し、該多結
晶Si上に水素化非晶質Siを形成することにより、多結晶
Si及び水素化非晶質Siの二層構造とすることを特徴とす
るアクティブマトリクス基板の製造方法。
17. A plurality of first thin film transistors for driving a pixel electrode for displaying an image and a plurality of second thin film transistors forming a circuit for driving the plurality of first thin film transistors on an insulating substrate. In the method for manufacturing an active matrix substrate having a thin film transistor,
2 of the thin film transistor of the semiconductor layer is gate - on the side in contact with the gate insulating film, Si-H 2, (Si-H 2) ratio between the total binding amount and the Si-H bond content in the n and Si-H 3 is less than 0.3 Hydrogenated amorphous Si is formed, and the hydrogenated amorphous Si is heated at 400 ° C. or higher or is irradiated with an energy beam such as a laser to be reformed into polycrystalline Si. By forming hydrogenated amorphous Si on polycrystalline Si,
A method for manufacturing an active matrix substrate, which has a two-layer structure of Si and hydrogenated amorphous Si.
【請求項18】 前記レーザとしてエキシマレ−ザを用
いることを特徴とする請求項12、13、14、15、
16或いは17いずれかに記載のアクティブマトリクス
基板の製造方法。
18. An excimer laser is used as the laser, wherein the laser is an excimer laser.
18. The method for manufacturing an active matrix substrate according to 16 or 17.
【請求項19】 前記エキシマレ−ザの照射エネルギ−
を170mJ/cm2以上230mJ/cm2以下とすることを特徴とする
請求項18記載のアクティブマトリクス基板の製造方
法。
19. The irradiation energy of the excimer laser
The 170 mJ / cm 2 or more 230 mJ / cm 2 or less and the active matrix substrate manufacturing method according to claim 18, characterized by.
【請求項20】 前記エキシマレ−ザを照射する前工程
として前記水素化非晶質Siに熱処理を施すことを特徴と
する請求項19記載のアクティブマトリクス基板の製造
方法。
20. The method of manufacturing an active matrix substrate according to claim 19, wherein the hydrogenated amorphous Si is heat-treated as a pre-process of irradiating the excimer laser.
JP17570592A 1992-07-02 1992-07-02 Active matrix substrate and manufacture thereof Pending JPH0621459A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17570592A JPH0621459A (en) 1992-07-02 1992-07-02 Active matrix substrate and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17570592A JPH0621459A (en) 1992-07-02 1992-07-02 Active matrix substrate and manufacture thereof

Publications (1)

Publication Number Publication Date
JPH0621459A true JPH0621459A (en) 1994-01-28

Family

ID=16000811

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17570592A Pending JPH0621459A (en) 1992-07-02 1992-07-02 Active matrix substrate and manufacture thereof

Country Status (1)

Country Link
JP (1) JPH0621459A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07270818A (en) * 1994-03-28 1995-10-20 Sharp Corp Production for semiconductor substrate and production device therefor
US6335266B1 (en) 1997-09-04 2002-01-01 Fujitsu Limited Hydrogen-doped polycrystalline group IV-based TFT having a larger number of monohydride-IV bonds than higher order-IV bonds
US6391690B2 (en) 1995-12-14 2002-05-21 Seiko Epson Corporation Thin film semiconductor device and method for producing the same
FR2911130A1 (en) * 2007-01-05 2008-07-11 Saint Gobain Treating continuous electroconductive thin layer deposited on first face of substrate e.g. silico-sodo-calcic glass, by altering each point of the thin layer to a specified temperature, and increasing a crystallization rate of the layer
CN103869524A (en) * 2012-12-13 2014-06-18 三星显示有限公司 Liquid crystal display and manufacturing method thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03171776A (en) * 1989-11-30 1991-07-25 Casio Comput Co Ltd Thin film transistor and manufacture thereof
JPH04100211A (en) * 1990-08-18 1992-04-02 Seiko Epson Corp Manufacture of thin film semiconductor device
JPH04152640A (en) * 1990-10-17 1992-05-26 Semiconductor Energy Lab Co Ltd Manufacture of insulated-gate type semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03171776A (en) * 1989-11-30 1991-07-25 Casio Comput Co Ltd Thin film transistor and manufacture thereof
JPH04100211A (en) * 1990-08-18 1992-04-02 Seiko Epson Corp Manufacture of thin film semiconductor device
JPH04152640A (en) * 1990-10-17 1992-05-26 Semiconductor Energy Lab Co Ltd Manufacture of insulated-gate type semiconductor device

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07270818A (en) * 1994-03-28 1995-10-20 Sharp Corp Production for semiconductor substrate and production device therefor
US6391690B2 (en) 1995-12-14 2002-05-21 Seiko Epson Corporation Thin film semiconductor device and method for producing the same
US6660572B2 (en) 1995-12-14 2003-12-09 Seiko Epson Corporation Thin film semiconductor device and method for producing the same
US6335266B1 (en) 1997-09-04 2002-01-01 Fujitsu Limited Hydrogen-doped polycrystalline group IV-based TFT having a larger number of monohydride-IV bonds than higher order-IV bonds
FR2911130A1 (en) * 2007-01-05 2008-07-11 Saint Gobain Treating continuous electroconductive thin layer deposited on first face of substrate e.g. silico-sodo-calcic glass, by altering each point of the thin layer to a specified temperature, and increasing a crystallization rate of the layer
WO2008096089A3 (en) * 2007-01-05 2008-10-23 Saint Gobain Method for depositing a thin layer and product thus obtained
EA017494B1 (en) * 2007-01-05 2012-12-28 Сэн-Гобэн Гласс Франс Method for depositing a thin layer and product thus obtained
AU2008212701B2 (en) * 2007-01-05 2013-07-11 Saint-Gobain Glass France Method for depositing a thin layer and product thus obtained
EP2792651A1 (en) * 2007-01-05 2014-10-22 Saint-Gobain Glass France Method for depositing a thin layer and product thus obtained
KR101469680B1 (en) * 2007-01-05 2014-12-05 쌩-고벵 글래스 프랑스 Method for depositing a thin layer and product thus obtained
US9073781B2 (en) 2007-01-05 2015-07-07 Saint-Gobain Glass France Method for depositing a thin layer and product thus obtained
CN103869524A (en) * 2012-12-13 2014-06-18 三星显示有限公司 Liquid crystal display and manufacturing method thereof

Similar Documents

Publication Publication Date Title
US5766989A (en) Method for forming polycrystalline thin film and method for fabricating thin-film transistor
US5569936A (en) Semiconductor device employing crystallization catalyst
JP3255942B2 (en) Method for manufacturing inverted staggered thin film transistor
JP2762215B2 (en) Method for manufacturing thin film transistor and semiconductor device
JPH11204435A (en) Semiconductor device and preparation of the same
JPH09260670A (en) Semiconductor device, thin film transistor, manufacture thereof, liquid crystal display device and manufacture thereof
JPS60245124A (en) Manufacture of semiconductor device
JPH0563196A (en) Thin film semiconductor device, manufacture thereof and liquid crystal display device
US10770483B2 (en) Thin film transistor, display device and method for manufacturing thin film transistor
JPH08195492A (en) Formation of polycrystalline film, and manufacture of film transistor
JP2020004860A (en) Thin-film transistor, display, and method for manufacturing thin-film transistor
JP2020004859A (en) Thin-film transistor, display, and method for manufacturing thin-film transistor
JPH0794756A (en) Method of fabricating semiconductor device
JPH0659278A (en) Liquid crystal display device and its production
JPH0621459A (en) Active matrix substrate and manufacture thereof
JP3031789B2 (en) Thin film semiconductor device and method for manufacturing the same
JP3844537B2 (en) Method for manufacturing polycrystalline semiconductor film
JPS6230314A (en) Manufacture of crystalline semiconductor thin film
JP3244518B2 (en) Active matrix substrate manufacturing method
JP3204489B2 (en) Method for manufacturing semiconductor device
JPH1197712A (en) Manufacture of semiconductor device
JPH0541519A (en) Thin-film transistor and its manufacture
JP2001068681A (en) Fabrication of active matrix
JP3242867B2 (en) Method for manufacturing semiconductor element and method for manufacturing liquid crystal display device
JP3408242B2 (en) Method for manufacturing semiconductor device