JP2000260709A - Method of crystallizing semiconductor thin film and semiconductor device using the same - Google Patents
Method of crystallizing semiconductor thin film and semiconductor device using the sameInfo
- Publication number
- JP2000260709A JP2000260709A JP11061082A JP6108299A JP2000260709A JP 2000260709 A JP2000260709 A JP 2000260709A JP 11061082 A JP11061082 A JP 11061082A JP 6108299 A JP6108299 A JP 6108299A JP 2000260709 A JP2000260709 A JP 2000260709A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film
- region
- pattern
- film pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は半導体薄膜の結晶化
方法及びそれを用いた半導体装置に関するものであり、
特に、液晶表示装置の画素スイッチング素子、或いは、
データドライバ及びゲートドライバ等として用いる薄膜
トランジスタ(TFT)を構成するための多結晶シリコ
ン薄膜の大粒径化方法に特徴のある半導体薄膜の結晶化
方法及びそれを用いた半導体装置に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for crystallizing a semiconductor thin film and a semiconductor device using the same.
In particular, a pixel switching element of a liquid crystal display device, or
The present invention relates to a method of crystallizing a semiconductor thin film characterized by a method of increasing the grain size of a polycrystalline silicon thin film for forming a thin film transistor (TFT) used as a data driver, a gate driver, and the like, and a semiconductor device using the same.
【0002】[0002]
【従来の技術】従来、液晶表示装置は小型・軽量・低消
費電力であるため、OA端末やプロジェクター等に使用
されたり、或いは、携帯可能性を利用して小型液晶テレ
ビ等に使用されており、特に、高品質液晶表示装置用に
は、画素毎にスイッチング用のアクティブ素子を設けた
アクティブマトリクス型液晶表示装置が用いられてい
る。2. Description of the Related Art Conventionally, liquid crystal display devices have been used for OA terminals, projectors, etc. because of their small size, light weight, and low power consumption. In particular, for a high quality liquid crystal display device, an active matrix type liquid crystal display device provided with an active switching element for each pixel is used.
【0003】この様なアクティブマトリクス型液晶表示
装置においては、表示部における個々の画素をTFT等
のアクティブ素子で動作させることによって、単純マト
リクス型液晶表示装置の様な非選択時のクロストークを
完全に排除することができ、優れた表示特性を示すこと
が可能になる。In such an active matrix type liquid crystal display device, by operating each pixel in the display section with an active element such as a TFT, crosstalk during non-selection as in a simple matrix type liquid crystal display device is completely eliminated. And excellent display characteristics can be exhibited.
【0004】なかでも、アクティブ素子としてTFTを
用いたアクティブマトリクス型液晶表示装置は、制御素
子の駆動能力が高いので、ドライバ内蔵液晶表示装置
や、高解像度・高精細液晶表示装置に適用され、特に、
近年、高移動度が得られ周辺回路の同時形成が可能な多
結晶シリコンを用いたものが実用化され始めている。[0004] Among them, an active matrix type liquid crystal display device using a TFT as an active element has a high driving capability of a control element, so that it is applied to a liquid crystal display device with a built-in driver and a high resolution / high definition liquid crystal display device. ,
In recent years, a device using polycrystalline silicon, which has high mobility and enables simultaneous formation of peripheral circuits, has begun to be put to practical use.
【0005】この様な多結晶シリコンTFTに用いる多
結晶シリコン膜としては、より高品質の多結晶シリコン
膜が要求されるが、従来の多結晶シリコン膜の結晶粒を
成長させる技術としては、所謂SOI(Silicon
on Insulator)の分野において絶縁膜上
に非晶質シリコン、即ち、アモルファスシリコン膜や多
結晶シリコン膜を堆積させ、Ar−CWレーザを照射
し、結晶化させる方法が古くから研究されてきた。Although a higher quality polycrystalline silicon film is required as a polycrystalline silicon film used for such a polycrystalline silicon TFT, a conventional technique for growing crystal grains of a polycrystalline silicon film is a so-called polycrystalline silicon film. SOI (Silicon
In the field of "on insulator", a method of depositing amorphous silicon, that is, an amorphous silicon film or a polycrystalline silicon film on an insulating film, irradiating the film with an Ar-CW laser, and crystallizing the film has been studied for a long time.
【0006】最近の低温多結晶シリコンの分野では、ガ
ラス基板に影響を与えず、非単結晶薄膜のみを加熱でき
る短パルス発振のエキシマレーザの照射による結晶化方
法が主流になっている。In the field of recent low-temperature polycrystalline silicon, a crystallization method by irradiation with a short-pulse excimer laser capable of heating only a non-single-crystal thin film without affecting a glass substrate has become mainstream.
【0007】[0007]
【発明が解決しようとする課題】最近、この様なレーザ
照射を大面積基板に対して行うために、高出力の線状ビ
ームを照射できるエキシマレーザが開発されているが、
レーザ照射による結晶化によって得られる結晶化シリコ
ン膜は、照射エネルギー密度だけではなく、ビームプロ
ファイルや膜表面の状態等の影響を受けやすく、結晶粒
径の大きなものを大面積に均一に形成するのが困難であ
るという問題があるので、この事情を図10及び図11
を参照して説明する。Recently, an excimer laser capable of irradiating a high-power linear beam has been developed to perform such laser irradiation on a large-area substrate.
A crystallized silicon film obtained by crystallization by laser irradiation is easily affected not only by the irradiation energy density but also by the beam profile and the state of the film surface, etc. 10 and FIG.
This will be described with reference to FIG.
【0008】図10(a)参照 図10(a)は、比較的低いエネルギー密度、例えば、
304mJ/cm2 のレーザ光を照射した場合のビーム
スキャン方向のラマンシフトの変化の説明図であり、ビ
ームスキャン方向における結晶性のバラツキは比較的小
さいものの、ピーク波数が516cm-1近傍にあり、結
晶粒径が小さく、優れた特性のTFTが得られないこと
を示している。なお、アモルファスシリコン膜の場合に
は、480cm-1付近にブロードなピークが見られ、一
方、単結晶シリコン膜の場合には、約520.5cm-1
に急峻なピークが現れ、約520.5cm-1に近いほど
結晶粒径が大きく、結晶性が良好であることを意味す
る。Referring to FIG. 10A, FIG. 10A shows a relatively low energy density, for example,
FIG. 4 is an explanatory diagram of a change in Raman shift in a beam scan direction when a laser beam of 304 mJ / cm 2 is irradiated. Although the variation in crystallinity in the beam scan direction is relatively small, the peak wave number is near 516 cm −1 , This indicates that a TFT having a small crystal grain size and excellent characteristics cannot be obtained. In the case of an amorphous silicon film, a broad peak is observed around 480 cm −1 , while in the case of a single crystal silicon film, it is about 520.5 cm −1.
, A sharper peak appears, and the closer to 520.5 cm -1 , the larger the crystal grain size and the better the crystallinity.
【0009】図10(b)参照 一方、図10(b)は、比較的高いエネルギー密度、例
えば、360mJ/cm2 のレーザ光を照射した場合の
ビームスキャン方向のラマンシフトの変化の説明図であ
り、ピーク波数は516cm-1以上と結晶粒径が大きく
なっていることを示しているが、レーザパワーの変動の
影響とビームエッジの影響とにより、ビームスキャン方
向における結晶性のバラツキが大きくなってしまう。FIG. 10B is a diagram illustrating a change in Raman shift in the beam scanning direction when a laser beam having a relatively high energy density, for example, 360 mJ / cm 2 is irradiated. Although the peak wave number is 516 cm −1 or more, which indicates that the crystal grain size is large, the variation in crystallinity in the beam scanning direction increases due to the influence of the fluctuation of the laser power and the influence of the beam edge. Would.
【0010】したがって、この様な結晶化シリコン膜に
TFTを形成した場合、チャネル領域の結晶粒径が大き
く、チャネル長方向に存在する粒界が少ないと移動度が
大きくなり、一方、チャネル領域の結晶粒径が小さく、
チャネル長方向に存在する粒界が多いと移動度が小さく
なるため、TFTの特性のバラツキとして現れやすいと
いう問題がある。例えば、図において、の部分に形成
したTFTの特性との部分に形成したTFTの特性と
は明らかに異なってしまうことになる。Therefore, when a TFT is formed on such a crystallized silicon film, the mobility increases if the crystal grain size of the channel region is large and the number of grain boundaries existing in the channel length direction is small. Small grain size,
If the number of grain boundaries existing in the channel length direction is large, the mobility becomes small, and thus, there is a problem that the characteristics tend to appear as variations in TFT characteristics. For example, in the drawing, the characteristics of the TFT formed in the portion are clearly different from the characteristics of the TFT formed in the portion.
【0011】また、レーザ照射による結晶化に際して
は、反射率を低減してエネルギー効率を向上させたり、
或いは、レーザ照射に伴う表面における凹凸の発生を抑
制するために、表面にSiO2 キャップを成膜した状態
でレーザ照射を行うこともしばしば行われているが、こ
の場合には、全体に結晶性の向上は見られるものの、均
一性は寧ろ低下するという問題がある。In the crystallization by laser irradiation, the reflectance is reduced to improve the energy efficiency,
Alternatively, in order to suppress the occurrence of irregularities on the surface due to laser irradiation, laser irradiation is often performed in a state where a SiO 2 cap is formed on the surface. However, there is a problem that the uniformity is rather deteriorated.
【0012】図11参照 図11は、SiO2 キャップを設けた場合のラマンシフ
トの説明図であり、図から明らかなように、全体的に高
波数側にシフトしており、結晶性の向上は認められるも
のの、バラツキは大きくなっており、したがって、この
様な結晶化シリコン膜にTFTを形成した場合には、素
子特性のバラツキも大きく出てしまうという問題は依然
として残ることになる。FIG. 11 is an explanatory diagram of the Raman shift in the case where the SiO 2 cap is provided. As is clear from the figure, the shift has been shifted to the higher wave number side as a whole, and the improvement of the crystallinity has not been improved. Although it is recognized, the variation is large. Therefore, when a TFT is formed on such a crystallized silicon film, the problem that the variation in device characteristics is large still remains.
【0013】また、結晶粒径を大きくする方法として
は、アモルファスシリコン膜上にSiN膜等の反射防止
膜パターンを設けたのち、Arレーザを照射して、反射
防止膜パターン直下のアモルファスシリコン膜に結晶核
を形成し、次いで、電気炉内において600℃で10時
間の熱処理を行うことによって、結晶核を中心にして反
射防止膜パターン直下のアモルファスシリコンを固相成
長させて結晶粒径を大きくすることも提案されている
(必要ならば、特開平7−240527号公報参照)。As a method for increasing the crystal grain size, an antireflection film pattern such as a SiN film is provided on an amorphous silicon film, and then an Ar laser is irradiated to the amorphous silicon film immediately below the antireflection film pattern. By forming a crystal nucleus and then performing a heat treatment at 600 ° C. for 10 hours in an electric furnace, the amorphous silicon immediately below the antireflection film pattern is solid-phase grown around the crystal nucleus to increase the crystal grain size. It has also been proposed (see JP-A-7-240527 if necessary).
【0014】しかし、この場合、レーザ照射以外に、電
気炉内において600℃で10時間の熱処理が必要にな
り、製造工程が増え、スループットが低下するという問
題がある。However, in this case, in addition to laser irradiation, a heat treatment at 600 ° C. for 10 hours is required in an electric furnace, which causes a problem that the number of manufacturing steps increases and throughput decreases.
【0015】したがって、本発明は、レーザ照射のみに
よって、半導体薄膜の結晶粒径を再現性良く大きくする
ことを目的とする。Therefore, an object of the present invention is to increase the crystal grain size of a semiconductor thin film with good reproducibility only by laser irradiation.
【0016】[0016]
【課題を解決するための手段】図1は本発明の原理的構
成の説明図であり、この図1を参照して本発明における
課題を解決するための手段を説明する。 図1参照 (1)本発明は、半導体薄膜の結晶化方法において、絶
縁性基板1上にシリコンを主成分とする非単結晶半導体
薄膜2を成膜したのち、非単結晶半導体薄膜2上に絶縁
膜パターン3を選択的に形成し、次いで、レーザ光4を
照射して、非単結晶半導体薄膜2を絶縁膜パターン3の
端部から中央部に向かって結晶化する工程を有すること
を特徴とする。FIG. 1 is an explanatory view of the principle configuration of the present invention. Referring to FIG. 1, means for solving the problems in the present invention will be described. FIG. 1 (1) In the present invention, in a method for crystallizing a semiconductor thin film, a non-single-crystal semiconductor thin film 2 containing silicon as a main component is formed on an insulating substrate 1 and then formed on the non-single-crystal semiconductor thin film 2. A step of selectively forming the insulating film pattern 3 and then irradiating a laser beam 4 to crystallize the non-single-crystal semiconductor thin film 2 from the end to the center of the insulating film pattern 3. And
【0017】この様に、非単結晶半導体薄膜2上に絶縁
膜パターン3を選択的に形成したのちレーザ光4を照射
して、非単結晶半導体薄膜2を図において矢印で示す様
に絶縁膜パターン3の端部から中央部に向かって結晶化
することによって、レーザ照射のみによって結晶粒径の
大きな結晶化領域6を任意の位置に形成することがで
き、それによって、素子特性のバラツキを小さくするこ
とができる。なお、絶縁膜パターン3を設けない領域に
おいても結晶化が進み多結晶領域5が形成されるが、そ
の結晶粒径は結晶化領域6より小さくなる。また、「シ
リコンを主成分とする」とは、シリコン自体、或いは、
シリコンにゲルマニウム等の元素を添加した半導体を意
味し、また、「非単結晶」とはアモルファス、微結晶、
及び、多結晶を意味する。また、この場合のレーザ光の
波長は、非単結晶半導体薄膜の禁制帯幅に応じて吸収波
長となる波長とするものであり、通常は紫外線を用い
る。As described above, after the insulating film pattern 3 is selectively formed on the non-single-crystal semiconductor thin film 2, the non-single-crystal semiconductor thin film 2 is irradiated with the laser beam 4 so that the non-single-crystal semiconductor thin film 2 is indicated by an arrow in the drawing. By crystallizing from the end to the center of the pattern 3, a crystallized region 6 having a large crystal grain size can be formed at an arbitrary position only by laser irradiation, thereby reducing variations in device characteristics. can do. In the region where the insulating film pattern 3 is not provided, the crystallization proceeds and the polycrystalline region 5 is formed, but the crystal grain size is smaller than that of the crystallized region 6. In addition, “consisting mainly of silicon” means silicon itself or
A semiconductor obtained by adding elements such as germanium to silicon means "non-single crystal" means amorphous, microcrystalline,
And polycrystalline. In this case, the wavelength of the laser light is a wavelength that becomes an absorption wavelength in accordance with the forbidden band width of the non-single-crystal semiconductor thin film, and usually ultraviolet light is used.
【0018】(2)また、本発明は、上記(1)におい
て、絶縁膜パターン3の線幅が、5μm以下であること
を特徴とする。(2) The present invention is characterized in that, in the above (1), the line width of the insulating film pattern 3 is 5 μm or less.
【0019】絶縁性基板11として、ガラス基板を用い
た場合、ガラス基板の耐え得る温度で得られる結晶粒径
は高々2μm程度であるので、絶縁膜パターン3の下部
における結晶粒を少なくするためには、絶縁膜パターン
3の線幅を5μm以下、より好ましくは0.5〜2.0
μmにすることが望ましく、それによって、絶縁膜パタ
ーン3の直下の結晶化領域6の結晶粒径をデバイス作製
に適した粒径にするとともに、結晶粒界を少なくするこ
とができる。因に、絶縁膜パターン3の線幅を2μmに
した場合には、線幅方向の結晶粒は2個程度となる。When a glass substrate is used as the insulating substrate 11, the crystal grain size obtained at a temperature that the glass substrate can withstand is at most about 2 μm. Means that the line width of the insulating film pattern 3 is 5 μm or less, more preferably 0.5 to 2.0 μm.
It is desirable to set the grain size to μm, whereby the crystal grain size of the crystallized region 6 immediately below the insulating film pattern 3 can be adjusted to a grain size suitable for device fabrication, and the crystal grain boundary can be reduced. If the line width of the insulating film pattern 3 is 2 μm, the number of crystal grains in the line width direction is about two.
【0020】(3)また、本発明は、上記(2)におい
て、絶縁膜パターン3を設ける前に、非単結晶半導体薄
膜2を島状パターンに加工することを特徴とする。(3) The present invention is characterized in that, in the above (2), the non-single-crystal semiconductor thin film 2 is processed into an island pattern before the insulating film pattern 3 is provided.
【0021】この様に、デバイスを形成するための島状
パターンは、絶縁膜パターン3を設ける前に、非単結晶
半導体薄膜2をパターニングすることによって形成して
も良いものであり、それによって、熱の逃げが少なくな
るのでより低エネルギーでの結晶化が可能になり、ま
た、島状パターン毎の温度差が小さくなってより均一な
結晶が得られやすくなり、さらに、レーザ光4のビーム
プロファイルの影響を受けにくくなる。As described above, the island pattern for forming the device may be formed by patterning the non-single-crystal semiconductor thin film 2 before providing the insulating film pattern 3. Since the escape of heat is reduced, crystallization with lower energy becomes possible. Further, the temperature difference between the island patterns becomes smaller, so that a more uniform crystal is easily obtained, and the beam profile of the laser beam 4 is further improved. Less susceptible.
【0022】(4)また、本発明は、上記(1)におい
て、絶縁膜パターン3の線幅が、薄膜トランジスタのチ
ャネル長より最大4μm拡げた大きさであることを特徴
とする。(4) The present invention is characterized in that, in the above (1), the line width of the insulating film pattern 3 is larger than the channel length of the thin film transistor by at most 4 μm.
【0023】この様に、絶縁膜パターン3の線幅wを薄
膜トランジスタのチャネル長より最大4μm拡げた大き
さ、即ち、w≦チャネル長+2×2μmにすることによ
って、絶縁膜パターン3の直下の結晶化領域6の中央部
の薄膜トランジスタのチャネル領域に隣接する領域の結
晶粒径を、チャネル領域の結晶粒径より大きくし、隣接
領域をより低抵抗にすることができ、それによって、L
DD(LightlyDoped Drain)領域を
形成する必要がなくなるので、LDD領域形成のための
イオン注入に伴うダメージの発生を防止することができ
る。As described above, by setting the line width w of the insulating film pattern 3 to be larger than the channel length of the thin film transistor by at most 4 μm, that is, by setting w ≦ channel length + 2 × 2 μm, the crystal just below the insulating film pattern 3 can be obtained. The crystal grain size of the region adjacent to the channel region of the thin film transistor at the center of the activated region 6 can be made larger than the crystal grain size of the channel region, and the adjacent region can have lower resistance.
Since there is no need to form a DD (Lightly Doped Drain) region, it is possible to prevent damage due to ion implantation for forming an LDD region.
【0024】(5)また、本発明は、上記(1)乃至
(3)のいずれかに記載の結晶化方法による結晶化半導
体薄膜を用いた半導体装置において、絶縁膜パターン3
の直下の結晶化領域6を能動領域として用いたことを特
徴とする。(5) The present invention provides a semiconductor device using a crystallized semiconductor thin film formed by the crystallization method according to any one of the above (1) to (3).
Is used as an active region.
【0025】この様に、結晶粒径の大きくなった結晶化
領域6を能動領域とすることによって、薄膜トランジス
タやダイオード等の半導体装置の特性のバラツキを小さ
くすることができる。As described above, by using the crystallized region 6 having a larger crystal grain size as an active region, variations in the characteristics of semiconductor devices such as thin film transistors and diodes can be reduced.
【0026】(6)また、本発明は、上記(5)におい
て、絶縁膜パターン3の直下の結晶化領域6の少なくと
も一部を、薄膜トランジスタのチャネル領域として用い
たことを特徴とする。(6) The present invention is characterized in that, in the above (5), at least a part of the crystallized region 6 immediately below the insulating film pattern 3 is used as a channel region of a thin film transistor.
【0027】この様に、絶縁膜パターン3の直下の結晶
化領域6の少なくとも一部を、薄膜トランジスタのチャ
ネル領域とすることによって、大面積の絶縁性基板1上
に設けた多数の薄膜トランジスタの特性を揃えることが
でき、それによって、高性能のアクティブマトリクス型
液晶表示装置を構成することができる。As described above, by making at least a part of the crystallization region 6 immediately below the insulating film pattern 3 a channel region of the thin film transistor, the characteristics of a large number of thin film transistors provided on the insulating substrate 1 having a large area can be improved. Therefore, the active matrix type liquid crystal display device with high performance can be configured.
【0028】(7)また、本発明は、上記(6)におい
て、チャネル領域のチャネル長方向には、結晶粒が2個
以下しか存在しないことを特徴とする。(7) The present invention is characterized in that, in the above (6), only two or less crystal grains exist in the channel length direction of the channel region.
【0029】この様に、チャネル領域のチャネル長方向
に存在する結晶粒を2個以下とすることによって、チャ
ネル領域の移動度を高めることができ、それによって、
薄膜トランジスタの動作速度をより高速化することがで
きる。As described above, by reducing the number of crystal grains existing in the channel region in the channel length direction to two or less, the mobility of the channel region can be increased.
The operation speed of the thin film transistor can be further increased.
【0030】(8)また、本発明は、上記(4)に記載
の結晶化方法による結晶化半導体薄膜を用いた半導体装
置において、絶縁膜パターン3の直下の結晶化領域6の
中央部のチャネル領域に隣接する領域の結晶粒径がチャ
ネル領域の結晶粒径より大きい領域を電界緩和領域とす
ることを特徴とする。(8) Further, according to the present invention, in a semiconductor device using a crystallized semiconductor thin film by the crystallization method according to the above (4), a channel at the center of a crystallized region 6 immediately below an insulating film pattern 3 is provided. A region in which the crystal grain size of the region adjacent to the region is larger than the crystal grain size of the channel region is defined as an electric field relaxation region.
【0031】この様に、絶縁膜パターン3の直下の結晶
化領域6の中央部の薄膜トランジスタのチャネル領域に
隣接する領域の結晶粒径を、チャネル領域の結晶粒径よ
り大きくし、隣接領域を低抵抗領域にすることによって
電界緩和領域とすることができ、それによって、LDD
領域を設けることなく電界を緩和することができる。As described above, the crystal grain size of the region adjacent to the channel region of the thin film transistor at the center of the crystallized region 6 immediately below the insulating film pattern 3 is made larger than the crystal grain size of the channel region, and the adjacent region is made low. An electric field relaxation region can be obtained by forming a resistance region, and
The electric field can be reduced without providing a region.
【0032】[0032]
【発明の実施の形態】ここで、本発明の第1の実施の形
態を、図2乃至図4参照して説明するが、まず、図2及
び図3を参照して、本発明の第1の実施の形態の製造工
程を説明する。なお、図2(a)乃至図3(c)におい
て、左側の図は要部上面図であり、また、右側の図はチ
ャネル長方向に沿った要部断面図であり、また、図3
(d)は図3(c)における破線で示す円内の拡大図で
ある。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Here, a first embodiment of the present invention will be described with reference to FIGS. 2 to 4. First, referring to FIGS. 2 and 3, the first embodiment of the present invention will be described. The manufacturing process of the embodiment will be described. 2 (a) to 3 (c), the drawings on the left are top views of main parts, and the drawings on the right are cross-sectional views of main parts along the channel length direction.
FIG. 4D is an enlarged view of a circle shown by a broken line in FIG.
【0033】図2(a)参照 まず、TFT基板となる透明なガラス基板11上に、プ
ラズマCVD法(PCVD法)を用いて、例えば、厚さ
が150nmの下地SiO2 膜12、厚さ10〜200
nm、例えば、50nmのアモルファスシリコン膜1
3、及び、厚さが、例えば、50nmのSiO2 膜14
を順次堆積させる。なお、この場合のSiO2 膜14の
厚さdは、後のレーザ照射工程におけるレーザ光の波長
をλ、SiO2 膜14の屈折率をnとした場合、d≒λ
/4nを満たす値に設定して反射防止膜とするものであ
る。First, as shown in FIG. 2A, for example, a base SiO 2 film 12 having a thickness of 150 nm and a thickness 10 are formed on a transparent glass substrate 11 serving as a TFT substrate by a plasma CVD method (PCVD method). ~ 200
nm, eg, 50 nm, amorphous silicon film 1
3, and a SiO 2 film 14 having a thickness of, for example, 50 nm
Are sequentially deposited. The thickness d of the SiO 2 film 14 in this case, the wavelength of the laser beam in the laser irradiation step after lambda, if the refractive index of the SiO 2 film 14 was set to n, d ≒ lambda
/ 4n is set to a value that satisfies / 4n to form an antireflection film.
【0034】図2(b)参照 次いで、SiO2 膜14をパターニングすることによっ
て、線幅wが5.0μm以下、例えば、2.0μmのS
iO2 膜パターン15を形成したのち、基板温度を室温
とした状態で、アモルファスシリコン膜13に吸収され
やすい波長領域の紫外線レーザ光、例えば、Xe−Cl
エキシマレーザを用いて波長308nmのエキシマレー
ザ光16を、200〜400mJ/cm2 、例えば、3
00mJ/cm2 のエネルギー密度でSiO2 膜パター
ン15側から照射することによってアモルファスシリコ
ン膜13を結晶化する。なお、ガラス基板11に影響を
与えず、アモルファスシリコン膜13のみを加熱するた
めには、現状では、パルスレーザを用いる必要がある。Next, by patterning the SiO 2 film 14, an S 2 having a line width w of 5.0 μm or less, for example, 2.0 μm, is used.
After the formation of the iO 2 film pattern 15, an ultraviolet laser beam in a wavelength region easily absorbed by the amorphous silicon film 13, for example, Xe-Cl
Using an excimer laser, excimer laser light 16 having a wavelength of 308 nm is applied at 200 to 400 mJ / cm 2 , for example, 3
The amorphous silicon film 13 is crystallized by irradiation with the energy density of 00 mJ / cm 2 from the SiO 2 film pattern 15 side. In order to heat only the amorphous silicon film 13 without affecting the glass substrate 11, it is necessary to use a pulse laser at present.
【0035】この場合、50nm≒308nm/4nの
関係を満たすことになるので、SiO2 膜パターン15
は反射防止膜として作用し、SiO2 膜パターン15の
下部においては入射エネルギーが増し、より温度が上が
る上に、このSiO2 膜パターン15が保温層としても
機能するのでSiO2 膜パターン15の下部においては
冷却速度が遅くなる。そのために、SiO2 膜パターン
15の端部から中央部に向かって結晶化が進み、中央付
近でぶつかることになり、中央付近に結晶粒界が形成さ
れる。[0035] In this case, it means that satisfy a relation of 50nm ≒ 308nm / 4n, SiO 2 film pattern 15
Acts as an anti-reflection film, the incident energy increases in the lower portion of the SiO 2 film pattern 15, on the more temperature rises, the lower the SiO 2 film pattern 15 because the SiO 2 film pattern 15 also functions as a heat insulating layer In, the cooling rate becomes slow. Therefore, crystallization proceeds from the end of the SiO 2 film pattern 15 toward the center, and the colliding occurs near the center, and a crystal grain boundary is formed near the center.
【0036】図3(c)参照 次いで、SiO2 膜パターン15を除去したのち、Si
O2 膜パターン15の下部の領域がTFTのチャネル領
域となるように、所定形状のレジストパターン(図示せ
ず)をマスクとして、結晶化したアモルファスシリコン
膜13にCl2+BCl3 をエッチングガスとしたドラ
イ・エッチングを施すことによってシリコン島状パター
ン17を形成する。Next, after the SiO 2 film pattern 15 is removed, the Si
Using a resist pattern (not shown) of a predetermined shape as a mask, Cl 2 + BCl 3 is used as an etching gas in the crystallized amorphous silicon film 13 so that a region below the O 2 film pattern 15 becomes a channel region of the TFT. The silicon island pattern 17 is formed by performing dry etching.
【0037】図3(d)参照 この場合、SiO2 膜パターン15の下部領域が結晶粒
径のより大きな結晶化シリコン領域19となり、その両
側が結晶粒径の相対的に小さな多結晶シリコン領域18
となり、結晶化シリコン領域19における平均的結晶粒
径は0.8〜1.0μm程度となり、結晶化シリコン領
域19のチャネル長方向の中央部近傍に一つの結晶粒界
20が形成されることになる。In this case, the lower region of the SiO 2 film pattern 15 is a crystallized silicon region 19 having a larger crystal grain size, and both sides thereof are polycrystalline silicon regions 18 having a relatively smaller crystal grain size, as shown in FIG.
The average crystal grain size in the crystallized silicon region 19 is about 0.8 to 1.0 μm, and one crystal grain boundary 20 is formed near the center of the crystallized silicon region 19 in the channel length direction. Become.
【0038】以降は図示しないものの、通常のTFTの
製造工程によって、ゲート絶縁膜及びゲート電極を形成
し、ソース・ドレイン形成のためのイオン注入を行うこ
とによってTFT基板の基本構成が完成することにな
る。この場合、結晶粒径のより大きな結晶化シリコン領
域19がチャネル領域となり、その両側の結晶粒径が相
対的に小さな多結晶シリコン領域18がソース・ドレイ
ン領域となる。Although not shown hereafter, a basic structure of a TFT substrate is completed by forming a gate insulating film and a gate electrode in a normal TFT manufacturing process and performing ion implantation for forming a source / drain. Become. In this case, the crystallized silicon region 19 having a larger crystal grain size becomes the channel region, and the polycrystalline silicon regions 18 on both sides of which the crystal grain size is relatively small become the source / drain regions.
【0039】図4参照 図4は、SiO2 膜パターン15の線幅を2.0μmに
した場合のシリコン薄膜のラマン分光法によるラマンシ
フトの説明図であり、SiO2 膜パターン15を設けて
おいた領域における波数が高く、結晶性が良好であるこ
とを示している。[0039] See Figure 4. Figure 4 is an illustration of Raman shift by Raman spectroscopy of the silicon thin film in the case where the line width of the SiO 2 film pattern 15 to 2.0 .mu.m, you provided SiO 2 film pattern 15 This indicates that the wave number in the region where the laser light is high is high and the crystallinity is good.
【0040】この様に、本発明の第1の実施の形態にお
いては、SiO2 膜パターン15を選択的に設けたのち
レーザアニールを行っているので、結晶粒径が0.8〜
1.0μm程度の結晶化シリコン領域19をレーザアニ
ールのみによって任意の位置に再現性良く形成すること
ができ、また、SiO2 膜パターン15を設けた状態で
レーザ照射を行っているので、表面平坦化の効果の期待
でき、それによって、特性の揃ったTFTからなるTF
T基板を製造することができる。As described above, in the first embodiment of the present invention, since the laser annealing is performed after the SiO 2 film pattern 15 is selectively provided, the crystal grain size is 0.8 to 0.8.
A crystallized silicon region 19 of about 1.0 μm can be formed at an arbitrary position with good reproducibility only by laser annealing, and since laser irradiation is performed with the SiO 2 film pattern 15 provided, the surface is flat. The TF composed of TFTs with uniform characteristics can be expected.
T substrates can be manufactured.
【0041】また、図3(d)に結晶化シリコン領域1
9の状態を模式的に示しているように、TFTのチャネ
ル長方向には一つの結晶粒界20しか存在しないので、
単結晶シリコンを用いたTFTに近い特性が得られ、し
たがって、アクティブマトリクス型液晶表示装置の高速
化、高精細化が可能になる。FIG. 3D shows the crystallized silicon region 1.
As schematically shown in FIG. 9, only one crystal grain boundary 20 exists in the channel length direction of the TFT.
Characteristics close to those of a TFT using single crystal silicon can be obtained, and therefore, the speed and definition of the active matrix liquid crystal display device can be increased.
【0042】次に、図5及び図6を参照して、本発明の
第2の実施の形態の製造工程を説明するが、図5(a)
乃至図6(c)において、左側の図は要部上面図であ
り、また、右側の図はチャネル長方向に沿った要部断面
図であり、また、図6(d)は図6(c)における破線
で示す円内をSiO2 膜パターン15を一部透視して示
した拡大図である。 図5(a)参照 まず、TFT基板となる透明なガラス基板11上に、プ
ラズマCVD法を用いて、例えば、厚さが150nmの
下地SiO2 膜12、及び、厚さが10〜200nm、
例えば、50nmのアモルファスシリコン膜を順次堆積
させたのち、所定形状のレジストパターン(図示せず)
をマスクとして、アモルファスシリコン膜にCl2 +B
Cl3 をエッチングガスとしたドライ・エッチングを施
すことによってアモルファスシリコン島状パターン21
を形成する。Next, the manufacturing process of the second embodiment of the present invention will be described with reference to FIGS.
6 (c), the left side is a top view of the main part, the right side is a cross-sectional view of the main part along the channel length direction, and FIG. 6 (d) is a sectional view of FIG. 3 is an enlarged view showing a part of the inside of a circle shown by a broken line in a see-through view of the SiO 2 film pattern 15. First, as shown in FIG. 5A, for example, a transparent SiO 2 film 12 having a thickness of 150 nm and a thickness of 10 to 200 nm are formed on a transparent glass substrate 11 serving as a TFT substrate by using a plasma CVD method.
For example, after sequentially depositing a 50 nm amorphous silicon film, a resist pattern having a predetermined shape (not shown)
Is used as a mask to form Cl 2 + B on the amorphous silicon film.
By performing dry etching using Cl 3 as an etching gas, the amorphous silicon island pattern 21 is formed.
To form
【0043】図5(b)参照 次いで、再びプラズマCVD法を用いて、厚さdがd≒
λ/4nを満たす値、例えば、50nmのSiO2 膜を
堆積させたのち、線幅が5.0μm以下、例えば、2.
0μmとなるようにパターニングすることによって、S
iO2 膜パターン15を形成し、次いで、基板温度を室
温とした状態で、例えば、Xe−Clエキシマレーザを
用いて波長308nmのパルス状のエキシマレーザ光1
6を、200〜400mJ/cm2 、例えば、240m
J/cm2 のエネルギー密度でSiO2 膜パターン15
側から照射することによってアモルファスシリコン島状
パターン21を結晶化する。Next, referring to FIG. 5 (b), the thickness d is reduced to d ≒ again using the plasma CVD method.
After depositing a SiO 2 film having a value satisfying λ / 4n, for example, 50 nm, the line width is 5.0 μm or less, for example, 2.
By patterning to a thickness of 0 μm, S
After forming the iO 2 film pattern 15 and then setting the substrate temperature to room temperature, for example, using a Xe-Cl excimer laser, a pulse-like excimer laser beam 1 having a wavelength of 308 nm is used.
6 to 200 to 400 mJ / cm 2 , for example, 240 mJ / cm 2
SiO 2 film pattern 15 at an energy density of J / cm 2
Irradiation from the side crystallizes the amorphous silicon island pattern 21.
【0044】図6(c)参照 この場合も、50nm≒308nm/4nの関係を満た
すことになるので、SiO2 膜パターン15は反射防止
膜として作用し、SiO2 膜パターン15の下部におい
ては入射エネルギーが増し、より温度が上がる上に、こ
のSiO2 膜パターン15が保温層としても機能するの
でSiO2 膜パターン15の下部においては冷却速度が
遅くなり、そのために、SiO2 膜パターン15の端部
から中央部に向かって結晶化が進むので、SiO2 膜パ
ターン15の下部が結晶粒径の大きな結晶化シリコン領
域19となり、その両側が結晶粒径の相対的に小さな多
結晶シリコン領域18となる。Also in this case, since the relationship of 50 nm ≒ 308 nm / 4n is satisfied also in this case, the SiO 2 film pattern 15 functions as an antireflection film, and light is incident on the lower portion of the SiO 2 film pattern 15. energy is increased, on the more temperature rises, the SiO 2 film pattern 15 is the cooling rate is slower at the bottom of the SiO 2 film pattern 15 so also serves as a heat insulating layer, in order that the end of the SiO 2 film pattern 15 Since crystallization proceeds from the portion toward the center, the lower portion of the SiO 2 film pattern 15 becomes a crystallized silicon region 19 having a large crystal grain size, and both sides thereof form a polycrystalline silicon region 18 having a relatively small crystal grain size. Become.
【0045】図6(d)参照 この場合も、結晶化シリコン領域19における平均的結
晶粒径は0.8〜1.0μm程度となり、また、結晶化
が中央部に向かって進むことにより、結晶化シリコン領
域19のチャネル長方向の中央部近傍に一つの結晶粒界
20が形成されることになる。Referring to FIG. 6D, also in this case, the average crystal grain size in the crystallized silicon region 19 is about 0.8 to 1.0 μm. One crystal grain boundary 20 is formed near the central portion in the channel length direction of silicon nitride region 19.
【0046】以降は図示しないものの、通常のTFTの
製造工程によって、ゲート絶縁膜及びゲート電極を形成
し、ソース・ドレイン形成のためのイオン注入を行うこ
とによってTFT基板の基本構成が完成することにな
る。この場合も、結晶粒径のより大きな結晶化シリコン
領域19がチャネル領域となり、その両側の結晶粒径が
相対的に小さな多結晶シリコン領域18がソース・ドレ
イン領域となる。Although not shown hereafter, a basic structure of a TFT substrate is completed by forming a gate insulating film and a gate electrode in a normal TFT manufacturing process and performing ion implantation for forming a source / drain. Become. Also in this case, the crystallized silicon region 19 having a larger crystal grain size serves as a channel region, and the polycrystalline silicon regions 18 having relatively smaller crystal grain sizes on both sides thereof serve as source / drain regions.
【0047】この様に、本発明の第2の実施の形態にお
いては、上記の第1の実施の形態と同様の作用効果が得
られる以外に、アモルファスシリコン膜をパターニング
してアモルファスシリコン島状パターン21を形成した
のち、SiO2 膜パターン15を選択的に設けてレーザ
アニールを行っているので、熱の逃げが少なくなるので
より低エネルギーでの結晶化が可能になり、また、アモ
ルファスシリコン島状パターン21毎の温度差が小さく
なってより均一な結晶が得られやすくなり、さらに、エ
キシマレーザ光16のビームプロファイルの影響を受け
にくくなる。As described above, in the second embodiment of the present invention, in addition to obtaining the same operation and effects as those of the first embodiment, the amorphous silicon film is patterned to form an amorphous silicon island pattern. After the formation of 21, laser annealing is performed by selectively providing the SiO 2 film pattern 15, so that heat escape is reduced, so that crystallization at lower energy becomes possible. The temperature difference for each pattern 21 is reduced, so that a more uniform crystal is easily obtained, and furthermore, the crystal is less affected by the beam profile of the excimer laser beam 16.
【0048】次に、図7乃至図9を参照して本発明の第
3の実施の形態を説明するが、まず、図7及び図8を参
照して、本発明の第3の実施の形態の製造工程を説明す
る。なお、図7(a)乃至図8(c)において、左側の
図は要部上面図であり、また、右側の図はチャネル長方
向に沿った要部断面図であり、また、図8(d)は図8
(c)における破線で示す円内をゲート電極及びSiO
2 膜パターンを一部透視して示した拡大図である。 図7(a)参照 まず、上記の第2の実施の形態と同様に、TFT基板と
なる透明なガラス基板11上に、プラズマCVD法を用
いて、例えば、厚さが150nmの下地SiO 2 膜1
2、及び、厚さが10〜200nm、例えば、50nm
のアモルファスシリコン膜を順次堆積させたのち、所定
形状のレジストパターン(図示せず)をマスクとして、
アモルファスシリコン膜にCl2 +BCl3 をエッチン
グガスとしたドライ・エッチングを施すことによってア
モルファスシリコン島状パターン21を形成する。Next, the second embodiment of the present invention will be described with reference to FIGS.
The third embodiment will be described. First, refer to FIG. 7 and FIG.
In the following, the manufacturing process of the third embodiment of the present invention will be described.
You. Note that in FIGS. 7A to 8C, the left side
The figure is a top view of the main part, and the figure on the right is
FIG. 8D is a sectional view of a main part along the direction, and FIG.
In the circle shown by the broken line in FIG.
TwoIt is the enlarged view which showed the film pattern partially transparently. Referring to FIG. 7A, first, as in the second embodiment, the TFT substrate is
Using a plasma CVD method on a transparent glass substrate 11
And, for example, a base SiO having a thickness of 150 nm. TwoMembrane 1
2, and the thickness is 10 to 200 nm, for example, 50 nm
After successively depositing amorphous silicon films
Using a resist pattern (not shown) as a mask,
Cl on amorphous silicon filmTwo+ BClThreeThe etchin
By dry etching
The morphous silicon island pattern 21 is formed.
【0049】図7(b)参照 次いで、再びプラズマCVD法を用いて、厚さdがd≒
λ/4nを満たす値、例えば、50nmのSiO2 膜を
堆積させたのち、線幅wが、w≦チャネル長+2×2μ
m、例えば、所望のチャネル長より両側に1μm大きく
なるように5.0μmのパターンとなるようにパターニ
ングすることによって、SiO2 膜パターン22を形成
し、次いで、基板温度を室温とした状態で、例えば、X
e−Clエキシマレーザを用いて波長308nmのパル
ス状のエキシマレーザ光16を、200〜400mJ/
cm2 、例えば、240mJ/cm2 のエネルギー密度
でSiO2 膜パターン22側から照射することによって
アモルファスシリコン島状パターン21を結晶化する。Next, referring to FIG. 7 (b), the thickness d is set again by using the plasma CVD method.
After depositing a SiO 2 film having a value satisfying λ / 4n, for example, a 50 nm SiO 2 film, the line width w becomes w ≦ channel length + 2 × 2 μm.
m, for example, by patterning to a pattern of 5.0 μm on both sides larger than the desired channel length by 1 μm to form a SiO 2 film pattern 22, and then with the substrate temperature at room temperature, For example, X
Using an e-Cl excimer laser, a pulse-like excimer laser beam 16 having a wavelength of 308 nm is converted to 200 to 400 mJ /
The amorphous silicon island pattern 21 is crystallized by irradiating from the SiO 2 film pattern 22 side at an energy density of cm 2 , for example, 240 mJ / cm 2 .
【0050】図8(c)参照 次いで、このSiO2 膜パターン22をそのままゲート
絶縁膜として用い、その上に、ゲート電極24を設ける
とともに、ソース・ドレイン形成のためのイオン注入を
行うことによってTFT基板の基本構成が完成すること
になる。Next, referring to FIG. 8C, the SiO 2 film pattern 22 is used as it is as a gate insulating film, a gate electrode 24 is provided thereon, and ion implantation for forming a source / drain is performed. The basic configuration of the substrate is completed.
【0051】図8(d)参照 この場合も、SiO2 膜パターン22の膜厚は、50n
m≒308nm/4nの関係を満たすことになるので、
SiO2 膜パターン22は反射防止膜として作用し、S
iO2 膜パターン22の下部においては入射エネルギー
が増し、より温度が上がる上に、このSiO2 膜パター
ン22が保温層としても機能するのでSiO2 膜パター
ン22の下部においては冷却速度が遅くなり、そのため
に、SiO2 膜パターン15の端部から中央部に向かっ
て結晶化が進む。Referring to FIG. 8D, also in this case, the thickness of the SiO 2 film pattern 22 is 50 n.
Since the relation of m ≒ 308 nm / 4n is satisfied,
The SiO 2 film pattern 22 functions as an anti-reflection film,
iO incident energy increases in the lower portion of the 2 film pattern 22, on the more temperature rises, the SiO 2 film pattern 22 is the cooling rate is slower at the bottom of the SiO 2 film pattern 22 so also serves as a heat insulating layer, Therefore, crystallization proceeds from the end of the SiO 2 film pattern 15 toward the center.
【0052】但し、この場合、SiO2 膜パターン22
の端部における結晶化シリコン領域23の結晶粒径は約
1μm程度になるものの、SiO2 膜パターン22の中
央部においては横方向の結晶成長とは別に、下地SiO
2 膜12近傍からの結晶化が進行するものと考えられ、
そのために、SiO2 膜パターン22の端部から成長し
た結晶粒が中央でぶつかる前に、中央部には結晶粒径が
0.6〜0.7μm程度の相対的に結晶粒径の小さな領
域が形成される。なお、この中央部における結晶粒径
は、SiO2 膜パターン22の両側の多結晶シリコン領
域18の結晶粒径に比べて大きいものである。In this case, however, the SiO 2 film pattern 22
Although the crystal grain size of the crystallized silicon region 23 at the end of the SiO 2 film pattern is about 1 μm, at the center of the SiO 2 film pattern 22, apart from the lateral crystal growth,
2 It is considered that crystallization from the vicinity of the film 12 proceeds,
For this reason, before the crystal grains grown from the end of the SiO 2 film pattern 22 hit the center, a region having a relatively small crystal grain size of about 0.6 to 0.7 μm is formed in the center. It is formed. The crystal grain size at the center is larger than the crystal grain size of the polycrystalline silicon regions 18 on both sides of the SiO 2 film pattern 22.
【0053】したがって、ゲート電極24の両側の結晶
粒径の相対的に大きな結晶化シリコン領域23が低抵抗
領域25となるので、この低抵抗領域25をオフセット
部に対応させることによって、LDD領域を形成しなく
とも電界の緩和が可能になる。Therefore, the crystallized silicon region 23 having a relatively large crystal grain size on both sides of the gate electrode 24 becomes the low-resistance region 25. By making the low-resistance region 25 correspond to the offset portion, the LDD region is formed. Even without the formation, the electric field can be relaxed.
【0054】図9参照 図9は、SiO2 膜パターン22の線幅を5.0μmに
した場合のシリコン薄膜のラマン分光法によるラマンシ
フトの説明図であり、SiO2 膜パターン22を設けて
おいた領域の中央部における波数が下がっているのが見
られ、中央部における結晶性が若干低下していること示
している。[0054] Figure 9 Referring 9 is an explanatory view of a Raman shift by Raman spectroscopy of the silicon thin film in the case where the line width of the SiO 2 film pattern 22 to 5.0 .mu.m, you provided SiO 2 film pattern 22 It can be seen that the wave number at the central part of the region was lower, indicating that the crystallinity at the central part was slightly reduced.
【0055】この様に、本発明の第3の実施の形態にお
いては、上記の第2の実施の形態と同様の作用効果が得
られる以外に、SiO2 膜パターン22の線幅wを、w
≦チャネル長+2×2μmとしているので、チャネル領
域の両側を低抵抗のオフセット領域にすることができ、
それによって、特性の不安定要因となるLDD領域形成
のためのイオン注入工程が不要となるので、製造工程の
簡略化とともに、素子特性の安定化が可能になる。As described above, in the third embodiment of the present invention, in addition to obtaining the same operation and effect as the above-described second embodiment, the line width w of the SiO 2 film pattern 22 is changed to w
≦ channel length + 2 × 2 μm, so that both sides of the channel region can be low resistance offset regions,
This eliminates the need for an ion implantation step for forming an LDD region, which is a cause of instability of the characteristics, so that the manufacturing process can be simplified and the element characteristics can be stabilized.
【0056】以上、本発明の各実施の形態を説明してき
たが、本発明は各実施の形態に記載した構成に限られる
ものではなく、各種の変更が可能である。例えば、結晶
化の対象はアモルファスシリコン膜に限られるものでは
なく、減圧化学気相成長法(LPCVD法)等で形成し
た結晶性の劣った多結晶シリコン膜でも良いものであ
り、或いは、微結晶(マイクロクリスタル)のシリコン
膜でも良いものである。The embodiments of the present invention have been described above. However, the present invention is not limited to the configuration described in each embodiment, and various modifications are possible. For example, the target of crystallization is not limited to an amorphous silicon film, but may be a polycrystalline silicon film having low crystallinity formed by a low pressure chemical vapor deposition (LPCVD) method or the like, or a microcrystal. A (micro crystal) silicon film may be used.
【0057】また、素材としてはシリコンに限られるも
のではなく、Ge等の他の元素を含んだシリコンを主成
分とする半導体であれば良く、例えば、Geを添加する
ことによって結晶化半導体薄膜の禁制帯幅を任意に制御
することができ、それによって、薄膜ラインセンサの受
光部を光源の波長に応じて感度の良い半導体で形成する
ことが可能になる。The material is not limited to silicon, but may be any semiconductor containing silicon as a main component containing another element such as Ge. For example, by adding Ge, a crystallized semiconductor thin film can be formed. The forbidden band width can be arbitrarily controlled, so that the light receiving portion of the thin film line sensor can be formed of a semiconductor having high sensitivity according to the wavelength of the light source.
【0058】また、上記の各実施の形態の説明において
は、基板として透明なガラス基板を用いているが、石英
基板を用いても良く、さらには、必ずしも透明である必
要はなく、ある程度の耐熱性のある他の絶縁性基板を用
いても良いものである。In the description of each of the above embodiments, a transparent glass substrate is used as the substrate, but a quartz substrate may be used, and the substrate is not necessarily required to be transparent. Other insulating substrates having properties may be used.
【0059】また、上記の各実施の形態の説明において
は、レーザとしてXe−Clエキシマレーザを用いてい
るが、他のエキシマレーザを用いても良いものであり、
さらには、Arレーザを用いて良いものであり、いずれ
にしても、結晶化の対象となる非単結晶半導体薄膜の吸
収しやすい波長のレーザ光を用いれば良いものである。In the description of each of the above embodiments, the Xe-Cl excimer laser is used as the laser, but other excimer lasers may be used.
Further, an Ar laser may be used, and in any case, a laser beam having a wavelength easily absorbed by the non-single-crystal semiconductor thin film to be crystallized may be used.
【0060】また、上記の各実施の形態の説明において
は、ガラス基板上に下地SiO2 膜を設け、この下地S
iO2 膜上にアモルファスシリコン膜を設けているが、
ガラス基板上に直接アモルファスシリコン膜を堆積させ
ても良いものである。In the description of each of the above embodiments, a base SiO 2 film is provided on a glass substrate.
Although an amorphous silicon film is provided on the iO 2 film,
An amorphous silicon film may be directly deposited on a glass substrate.
【0061】また、上記の各実施の形態の説明において
は、反射防止膜となる絶縁膜パターンとしてSiO2 膜
パターンを用いているが、SiO2 膜に限られるもので
はなく、SiN膜等の他の絶縁膜を用いても良いもので
あり、照射するレーザ光の波長に対して透明な膜であれ
ば良い。In the description of each of the above embodiments, the SiO 2 film pattern is used as the insulating film pattern serving as the anti-reflection film. However, the present invention is not limited to the SiO 2 film, but may be any other material such as a SiN film. May be used as long as the film is transparent to the wavelength of the laser light to be irradiated.
【0062】また、反射防止膜の膜厚dについても、d
≒λ/4nとするのが最も効果的であるが、これに限定
されるものではなく、反射防止膜のない部分よりも反射
率が小さければ良いものである。The thickness d of the antireflection film is also expressed as d
≒ λ / 4n is most effective, but is not limited to this, and it is better if the reflectance is smaller than that of the portion without the antireflection film.
【0063】また、上記の各実施の形態の説明において
は、基板温度を室温とした状態でレーザ照射を行ってい
るが、結晶粒径はアモルファスシリコン膜の膜厚、照射
エネルギー密度、基板温度に依存するものであるので、
基板を加熱した状態でレーザ照射を行うことによって、
全体の結晶粒径をさらに大きくしても良いものである。
なお、この場合の基板温度は、ガラス基板等の耐え得る
温度が上限となり、通常は、400℃以下となる。In the description of each of the above embodiments, laser irradiation is performed with the substrate temperature kept at room temperature. However, the crystal grain size depends on the thickness of the amorphous silicon film, the irradiation energy density, and the substrate temperature. Because it depends
By performing laser irradiation while the substrate is heated,
The overall crystal grain size may be further increased.
The upper limit of the substrate temperature in this case is a temperature that the glass substrate or the like can withstand, and is usually 400 ° C. or less.
【0064】また、上記の第1及び第2の実施の形態の
説明においては、チャネル領域の中央に結晶粒界が存在
するが、ゲート電極を1μm以下にし、ゲート電極を設
ける領域を選択することによってチャネル領域におい
て、チャネル長方向に結晶粒界が存在しない様にしても
良いものであり、それによって、TFTの特性をさらに
高めることができる。In the above description of the first and second embodiments, the crystal grain boundary exists at the center of the channel region. However, it is necessary to set the gate electrode to 1 μm or less and select a region where the gate electrode is provided. Accordingly, in the channel region, the crystal grain boundary may not exist in the channel length direction, thereby further improving the characteristics of the TFT.
【0065】また、上記の第3の実施の形態において
は、アモルファスシリコン島状パターンを形成してから
SiO2 膜パターンを形成しているが、上記の第1の形
態と同様に、SiO2 膜パターンを形成してレーザ照射
したのち、島状パターンにパターニングしても良いもの
である。[0065] In the third embodiment described above, but after forming the amorphous silicon island pattern to form a SiO 2 film pattern, like the first embodiment described above, the SiO 2 film After pattern formation and laser irradiation, patterning into an island pattern may be performed.
【0066】また、上記の第3の実施の形態において
は、SiO2 膜パターン22をそのままゲート絶縁膜と
して用いているが、SiO2 膜パターン22を除去した
のち、新たに、SiO2 膜或いはSiN膜を堆積させて
ゲート絶縁膜としても良いものである。In the third embodiment, the SiO 2 film pattern 22 is used as it is as the gate insulating film. However, after removing the SiO 2 film pattern 22, a new SiO 2 film or SiN film is formed. A film may be deposited to form a gate insulating film.
【0067】また、上記の第3の実施の形態において
は、イオン注入を行わずにオフセット部としているが、
LDD領域形成のためのイオン注入を行っても良いもの
であり、被注入部分の結晶性が均一で、高品質であるた
めに、注入後の抵抗値が安定する。In the third embodiment, the ion implantation is not performed and the offset portion is used.
The ion implantation for forming the LDD region may be performed. Since the crystallinity of the portion to be implanted is uniform and the quality is high, the resistance value after the implantation is stable.
【0068】また、上記の各実施の形態においては、ア
クティブマトリクス型液晶表示装置用TFTを形成する
ための高品質の多結晶シリコン膜の成長方法として説明
しているが、本発明は、アクティブマトリクス型液晶表
示装置用多結晶シリコン膜に限られるものではなく、ラ
インセンサ用の薄膜半導体装置等の他の用途の薄膜半導
体装置に用いられる多結晶シリコン膜も対象とするもの
であり、結晶化シリコン領域に形成する素子もTFTに
限られるものではなく、ダイオード等の他の半導体素子
を形成しても良いものである。In each of the above embodiments, a method of growing a high quality polycrystalline silicon film for forming a TFT for an active matrix type liquid crystal display device has been described. The present invention is not limited to polycrystalline silicon films for liquid crystal display devices, but also covers polycrystalline silicon films used for thin film semiconductor devices for other uses such as thin film semiconductor devices for line sensors. The element formed in the region is not limited to the TFT, and another semiconductor element such as a diode may be formed.
【0069】[0069]
【発明の効果】本発明によれば、絶縁膜パターンを任意
の位置に形成したのちレーザ照射を行って、絶縁膜パタ
ーンの端部から中央部に向かって結晶化して絶縁膜パタ
ーンの下部の非単結晶シリコン膜を高品質の多結晶シリ
コン膜に変換しているので、大面積にわたって結晶粒径
の大きな多結晶シリコン膜を形成することはできないも
のの、レーザ照射のみによってチャネル領域に必要な部
分を再現性良く高品質の多結晶シリコン膜とすることが
でき、それによって、特性にバラツキのない高性能のT
FT等の薄膜半導体装置を生産性良く製造することがで
き、ひいては、アクティブマトリクス型液晶表示装置等
の高画質・高精細化・低価格化に寄与するところが大き
い。According to the present invention, after an insulating film pattern is formed at an arbitrary position, laser irradiation is performed to crystallize the insulating film pattern from the end to the center, thereby forming a non-conductive portion under the insulating film pattern. Since a single-crystal silicon film is converted to a high-quality polycrystalline silicon film, a polycrystalline silicon film with a large crystal grain size cannot be formed over a large area. A high-quality polycrystalline silicon film can be obtained with good reproducibility, and thereby, a high-performance T
A thin film semiconductor device such as an FT can be manufactured with high productivity, which greatly contributes to high image quality, high definition, and low cost of an active matrix type liquid crystal display device and the like.
【図1】本発明の原理的構成の説明図である。FIG. 1 is an explanatory diagram of a basic configuration of the present invention.
【図2】本発明の第1の実施の形態の途中までの製造工
程の説明図である。FIG. 2 is an explanatory diagram of a manufacturing process partway through the first embodiment of the present invention.
【図3】本発明の第1の実施の形態の図2以降の製造工
程の説明図である。FIG. 3 is an explanatory view of a manufacturing process of the first embodiment of the present invention after FIG. 2;
【図4】本発明の第1の実施の形態によるシリコン薄膜
のラマンシフトの説明図である。FIG. 4 is an explanatory diagram of Raman shift of a silicon thin film according to the first embodiment of the present invention.
【図5】本発明の第2の実施の形態の途中までの製造工
程の説明図である。FIG. 5 is an explanatory diagram of a manufacturing process partway through a second embodiment of the present invention.
【図6】本発明の第2の実施の形態の図5以降の製造工
程の説明図である。FIG. 6 is an explanatory diagram of a manufacturing process of the second embodiment of the present invention after FIG. 5;
【図7】本発明の第3の実施の形態の途中までの製造工
程の説明図である。FIG. 7 is an explanatory diagram of a manufacturing process partway through a third embodiment of the present invention.
【図8】本発明の第3の実施の形態の図7以降の製造工
程の説明図である。FIG. 8 is an explanatory view of the manufacturing process of the third embodiment of the present invention after FIG. 7;
【図9】本発明の第3の実施の形態によるシリコン薄膜
のラマンシフトの説明図である。FIG. 9 is an explanatory diagram of Raman shift of a silicon thin film according to a third embodiment of the present invention.
【図10】ビームスキャン方向のラマンシフトの変化の
説明図である。FIG. 10 is an explanatory diagram of a change in Raman shift in a beam scanning direction.
【図11】SiO2 キャップを設けた場合のラマンシフ
トの説明図である。FIG. 11 is an explanatory diagram of Raman shift when a SiO 2 cap is provided.
1 絶縁性基板 2 非単結晶半導体薄膜 3 絶縁膜パターン 4 レーザ光 5 多結晶領域 6 結晶化領域 11 ガラス基板 12 下地SiO2 膜 13 アモルファスシリコン膜 14 SiO2 膜 15 SiO2 膜パターン 16 エキシマレーザ光 17 シリコン島状パターン 18 多結晶シリコン領域 19 結晶化シリコン領域 20 結晶粒界 21 アモルファスシリコン島状パターン 22 SiO2 膜パターン 23 結晶化シリコン領域 24 ゲート電極 25 低抵抗領域REFERENCE SIGNS LIST 1 Insulating substrate 2 Non-single-crystal semiconductor thin film 3 Insulating film pattern 4 Laser light 5 Polycrystalline region 6 Crystallized region 11 Glass substrate 12 Base SiO 2 film 13 Amorphous silicon film 14 SiO 2 film 15 SiO 2 film pattern 16 Excimer laser light Reference Signs List 17 silicon island pattern 18 polycrystalline silicon region 19 crystallized silicon region 20 crystal grain boundary 21 amorphous silicon island pattern 22 SiO 2 film pattern 23 crystallized silicon region 24 gate electrode 25 low resistance region
───────────────────────────────────────────────────── フロントページの続き (72)発明者 三島 康由 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内 Fターム(参考) 5F052 AA02 AA11 BB01 BB07 CA04 DA02 DB03 EA02 EA11 FA27 JA01 5F110 AA01 BB01 CC01 DD02 DD03 DD13 FF02 FF30 GG02 GG13 GG16 GG25 GG28 GG45 PP04 PP11 PP24 QQ04 QQ09 ────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Yasuyoshi Mishima 4-1-1, Kamiodanaka, Nakahara-ku, Kawasaki-shi, Kanagawa F-term within Fujitsu Limited (reference) 5F052 AA02 AA11 BB01 BB07 CA04 DA02 DB03 EA02 EA11 FA27 JA01 5F110 AA01 BB01 CC01 DD02 DD03 DD13 FF02 FF30 GG02 GG13 GG16 GG25 GG28 GG45 PP04 PP11 PP24 QQ04 QQ09
Claims (8)
非単結晶半導体薄膜を成膜したのち、前記非単結晶半導
体薄膜上に絶縁膜パターンを選択的に形成し、次いで、
レーザ光を照射して、前記非単結晶半導体薄膜を前記絶
縁膜パターンの端部から中央部に向かって結晶化する工
程を有することを特徴とする半導体薄膜の結晶化方法。1. After forming a non-single-crystal semiconductor thin film containing silicon as a main component on an insulating substrate, an insulating film pattern is selectively formed on the non-single-crystal semiconductor thin film.
A method of crystallizing a semiconductor thin film, comprising irradiating a laser beam to crystallize the non-single-crystal semiconductor thin film from an end to a center of the insulating film pattern.
下であることを特徴とする請求項1記載の半導体薄膜の
結晶化方法。2. The method according to claim 1, wherein the line width of the insulating film pattern is 5 μm or less.
非単結晶半導体薄膜を島状パターンに加工することを特
徴とする請求項2記載の半導体薄膜の結晶化方法。3. The method according to claim 2, wherein the non-single-crystal semiconductor thin film is processed into an island pattern before providing the insulating film pattern.
ンジスタのチャネル長より最大4μm拡げた大きさであ
ることを特徴とする請求項1記載の半導体薄膜の結晶化
方法。4. The method according to claim 1, wherein a line width of the insulating film pattern is larger than a channel length of the thin film transistor by at most 4 μm.
半導体薄膜の結晶化方法による結晶化半導体薄膜を用い
た半導体装置において、上記絶縁膜パターンの直下の結
晶化領域を、能動領域として用いたことを特徴とする半
導体装置。5. A semiconductor device using a crystallized semiconductor thin film by the method of crystallizing a semiconductor thin film according to claim 1, wherein a crystallized region immediately below the insulating film pattern is an active region. A semiconductor device characterized by being used as a semiconductor device.
の少なくとも一部を、薄膜トランジスタのチャネル領域
として用いたことを特徴とする請求項5記載の半導体装
置。6. The semiconductor device according to claim 5, wherein at least a part of a crystallization region immediately below said insulating film pattern is used as a channel region of a thin film transistor.
は、結晶粒が2個以下しか存在しないことを特徴とする
請求項6記載の半導体装置。7. The semiconductor device according to claim 6, wherein only two or less crystal grains exist in a channel length direction of said channel region.
による結晶化半導体薄膜を用いた半導体装置において、
上記絶縁膜パターンの直下の結晶化領域の中央部のチャ
ネル領域に隣接する結晶粒径が前記チャネル領域の結晶
粒径より大きい領域を、電界緩和領域とすることを特徴
とする半導体装置。8. A semiconductor device using a crystallized semiconductor thin film according to the method for crystallizing a semiconductor thin film according to claim 4.
A semiconductor device, wherein a region adjacent to a channel region at a central portion of a crystallization region immediately below the insulating film pattern and having a crystal grain size larger than the crystal grain size of the channel region is an electric field relaxation region.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11061082A JP2000260709A (en) | 1999-03-09 | 1999-03-09 | Method of crystallizing semiconductor thin film and semiconductor device using the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11061082A JP2000260709A (en) | 1999-03-09 | 1999-03-09 | Method of crystallizing semiconductor thin film and semiconductor device using the same |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000260709A true JP2000260709A (en) | 2000-09-22 |
JP2000260709A5 JP2000260709A5 (en) | 2005-06-16 |
Family
ID=13160846
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11061082A Pending JP2000260709A (en) | 1999-03-09 | 1999-03-09 | Method of crystallizing semiconductor thin film and semiconductor device using the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2000260709A (en) |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002367905A (en) * | 2001-04-06 | 2002-12-20 | Seiko Epson Corp | Method of manufacturing thin film semiconductor device |
JP2004207691A (en) * | 2002-12-11 | 2004-07-22 | Sharp Corp | Semiconductor thin film manufacturing method and apparatus, semiconductor thin film manufactured by method, and semiconductor element using thin film |
JP2005045209A (en) * | 2003-07-09 | 2005-02-17 | Mitsubishi Electric Corp | Laser annealing method |
JP2005175211A (en) * | 2003-12-11 | 2005-06-30 | Sharp Corp | Process and equipment for producing semiconductor film |
KR100507553B1 (en) * | 2001-09-25 | 2005-08-09 | 샤프 가부시키가이샤 | Crystalline semiconductor film and production method thereof, and semiconductor device and production method thereof |
KR100682439B1 (en) * | 2004-01-23 | 2007-02-15 | 샤프 가부시키가이샤 | Method of manufacturing semiconductor thin film |
JP2007095989A (en) * | 2005-09-29 | 2007-04-12 | Dainippon Printing Co Ltd | Method of manufacturing thin film transistor |
JP2007123910A (en) * | 2000-11-29 | 2007-05-17 | Semiconductor Energy Lab Co Ltd | Method for manufacturing thin film transistor |
JP2011014841A (en) * | 2009-07-06 | 2011-01-20 | Kaneka Corp | Method of manufacturing stacked photoelectric converter |
JP2011082542A (en) * | 2000-11-29 | 2011-04-21 | Semiconductor Energy Lab Co Ltd | Method of manufacturing semiconductor device |
US9236487B2 (en) | 2011-08-30 | 2016-01-12 | Joled Inc. | Method of manufacturing substrate having thin film thereabove, method of manufacturing thin-film-device substrate, thin-film substrate, and thin-film-device substrate |
WO2020158424A1 (en) * | 2019-01-31 | 2020-08-06 | 株式会社ブイ・テクノロジー | Laser annealing method, laser annealing device, and crystallized silicon film substrate |
-
1999
- 1999-03-09 JP JP11061082A patent/JP2000260709A/en active Pending
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011082542A (en) * | 2000-11-29 | 2011-04-21 | Semiconductor Energy Lab Co Ltd | Method of manufacturing semiconductor device |
JP2007123910A (en) * | 2000-11-29 | 2007-05-17 | Semiconductor Energy Lab Co Ltd | Method for manufacturing thin film transistor |
JP2002367905A (en) * | 2001-04-06 | 2002-12-20 | Seiko Epson Corp | Method of manufacturing thin film semiconductor device |
JP4642310B2 (en) * | 2001-04-06 | 2011-03-02 | セイコーエプソン株式会社 | Thin film semiconductor device manufacturing method and thin film semiconductor device |
KR100507553B1 (en) * | 2001-09-25 | 2005-08-09 | 샤프 가부시키가이샤 | Crystalline semiconductor film and production method thereof, and semiconductor device and production method thereof |
US7153359B2 (en) | 2001-09-25 | 2006-12-26 | Sharp Kabushiki Kaisha | Crystalline semiconductor film and production method thereof, and semiconductor device and production method thereof |
JP2004207691A (en) * | 2002-12-11 | 2004-07-22 | Sharp Corp | Semiconductor thin film manufacturing method and apparatus, semiconductor thin film manufactured by method, and semiconductor element using thin film |
JP2005045209A (en) * | 2003-07-09 | 2005-02-17 | Mitsubishi Electric Corp | Laser annealing method |
JP2005175211A (en) * | 2003-12-11 | 2005-06-30 | Sharp Corp | Process and equipment for producing semiconductor film |
KR100682439B1 (en) * | 2004-01-23 | 2007-02-15 | 샤프 가부시키가이샤 | Method of manufacturing semiconductor thin film |
JP2007095989A (en) * | 2005-09-29 | 2007-04-12 | Dainippon Printing Co Ltd | Method of manufacturing thin film transistor |
JP2011014841A (en) * | 2009-07-06 | 2011-01-20 | Kaneka Corp | Method of manufacturing stacked photoelectric converter |
US9236487B2 (en) | 2011-08-30 | 2016-01-12 | Joled Inc. | Method of manufacturing substrate having thin film thereabove, method of manufacturing thin-film-device substrate, thin-film substrate, and thin-film-device substrate |
WO2020158424A1 (en) * | 2019-01-31 | 2020-08-06 | 株式会社ブイ・テクノロジー | Laser annealing method, laser annealing device, and crystallized silicon film substrate |
JP2020123693A (en) * | 2019-01-31 | 2020-08-13 | 株式会社ブイ・テクノロジー | Laser annealing method, laser annealing device, and crystallized silicon film substrate |
JP7203417B2 (en) | 2019-01-31 | 2023-01-13 | 株式会社ブイ・テクノロジー | Laser annealing method, laser annealing apparatus, and TFT substrate |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5766989A (en) | Method for forming polycrystalline thin film and method for fabricating thin-film transistor | |
JP4190798B2 (en) | Thin film transistor and manufacturing method thereof | |
KR20010033202A (en) | Semiconductor thin film, method of producing the same, apparatus for producing the same, semiconductor device and method of producing the same | |
US20060060848A1 (en) | Semiconductor device and method of fabricating a ltps film | |
KR100390523B1 (en) | Method for crystallizing silicone layer | |
US20100041214A1 (en) | Single crystal substrate and method of fabricating the same | |
KR100577795B1 (en) | Method for forming polycrystalline silicon film | |
JP2000260709A (en) | Method of crystallizing semiconductor thin film and semiconductor device using the same | |
US7189665B2 (en) | Manufacturing method for crystalline semiconductor material and manufacturing method for semiconductor device | |
US5580801A (en) | Method for processing a thin film using an energy beam | |
JP2000260709A5 (en) | ||
KR100660814B1 (en) | method for fabricating semiconductor layer for thin film transistor | |
JP4357006B2 (en) | Method for forming polycrystalline semiconductor thin film and method for manufacturing thin film transistor | |
JPH0955509A (en) | Manufacture of semiconductor device | |
KR100761345B1 (en) | Method of manufacturing a crystalloid silicone | |
JP4289816B2 (en) | Semiconductor device and manufacturing method thereof | |
JPH09246183A (en) | Method for manufacturing polycrystal semiconductor film | |
JPH08293464A (en) | Manufacture of semiconductor substrate and semiconductor device | |
JP2006237042A (en) | Laser annealing apparatus, method of manufacturing semiconductor thin-film employing the same, and thin-film transistor | |
JPH09293872A (en) | Manufacture of thin-film transistor | |
JP2003151904A (en) | Crystallizing method of semiconductor thin film, the semiconductor thin film, and thin-film semiconductor device | |
JP4514908B2 (en) | Manufacturing method of semiconductor device | |
JPH09237767A (en) | Manufacture of semiconductor device | |
JPH09260286A (en) | Manufacture of semiconductor device | |
KR100496138B1 (en) | A method for crystallizing of an amorphous Si |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040917 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040917 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050713 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050809 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060825 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060919 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070130 |