JP4150009B2 - 待機電圧設定回路及び待機電圧設定方法、電源装置及び電源制御方法、並びに電源システム - Google Patents

Description

本発明は、並列運転する他の電源装置で発生した過電圧から電源装置を保護する待機電圧設定回路及び待機電圧設定方法、電源装置及び電源制御方法、並びに電源システムに関する。

近時、電子回路が高度化、複雑化し、併せて電源装置も多様化が要求されている。電源装置の多様化の一つに複数の電源装置を並列運転し、負荷回路に電力を供給するような構成がある。このような構成では、電源装置は、動作中は電源装置に接続される負荷回路に電力を供給し、待機中は待機電圧を維持する機能を有する。このような電源装置を使用する場合、電源装置に接続される負荷回路が故障により開放状態となり発生する過電圧のみならず、並列運転している他の電源装置の設定電圧のばらつきにより電源装置に過電圧が付加される状況がある。このように負荷回路や並列運転する他の電源装置からの過電圧が電源装置の正常な待機電圧維持の妨げとなり問題となる。このような過電圧から電源装置を保護するため、種々の過電圧保護回路が用いられていた。（例えば、特許文献１参照。）

図７は、従来の電源装置における待機電圧設定回路７００を示す回路図である。同図において５１は負荷回路６１で発生した過電圧から電源装置を保護するＯＲダイオード、５２は出力端子電圧検出回路、５５はクランプダイオード、５６は比較増幅器、６４は比較電圧出力部、５７は比較増幅器５６の基準電圧であり比較電圧出力部６４の出力電圧と基準電圧５７を比較してその差を増幅するものである。５８ａ、５８ｂは入力端子、６２は平滑用コンデンサ、５９ａ、５９ｂは出力端子であり、負荷回路６１に接続される。６０は電源回路の電源制御部であり比較増幅器５６の出力により供給電圧を制御するものである。出力端子電圧検出回路５２は出力電圧検出用素子（例えば、インピーダンス素子や抵抗）５３ａ、５３ｂ、５３ｃで構成され、図７において出力電圧検出用素子５３ａは抵抗Ｒ３、出力電圧検出用素子５３ｂは抵抗Ｒ２、出力電圧検出用素子５３ｃは抵抗Ｒ１とする。

待機電圧設定回路７００を備える電源装置が動作中で負荷回路６１に電力供給し、他の電源装置（不図示）が正常である場合、待機電圧設定回路７００は以下の動作を行なう。ＯＲダイオード５１のアノード側電圧ＶｄａとＯＲダイオード５１のカソード側電圧Ｖｏｕｔは、Ｖｄａ＝Ｖｏｕｔ＋Ｖｆ１の関係にある。Ｖｆ１はＯＲダイオード５１の順方向電圧である。ここでＶｏｕｔが正常値Ｖ０であるとする。Ｖｄａはクランプダイオード５５のカソード側電圧でもある。検出電圧出力部５４の電圧Ｖｄ２とＶｄａは、Ｖｄ２＜Ｖｄａの関係にあり、クランプダイオード５５は遮断される。したがって、比較電圧出力部６４の電圧Ｖｄ１は、Ｖｄ１＝Ｒ１／（Ｒ１＋Ｒ２＋Ｒ３）×Ｖ０となる。なお、基準電圧５７であるＶｓは所定の電圧値に設定され、抵抗値Ｒ１、Ｒ２、Ｒ３はＶｓ＝Ｒ１／（Ｒ１＋Ｒ２＋Ｒ３）×Ｖ０となるように設定される。Ｖｏｕｔが正常値Ｖ０の近傍でばらつく場合、比較増幅器５６はＶｏｕｔとＶ０の差分電圧を演算し、演算結果を電源回路の電源制御部６０に出力する。電源回路の電源制御部６０はＶｏｕｔとＶ０の差が小さくなるようにＶｄａを制御する。この制御によりＶｄａは、Ｖｄａ＝Ｖ０＋Ｖｆ１に収束する。

次に、待機電圧設定回路７００を備える電源装置が動作中で負荷回路６１に電力供給し、他の電源装置（不図示）が過電圧となった場合の動作について説明する。Ｖｄａ＜Ｖｏｕｔであるため、ＯＲダイオード５１は遮断される。またＶｄａ＜Ｖｄ２であり、クランプダイオード５５は導通される。クランプダイオード５５が導通されるため、検出電圧出力部５４の電圧Ｖｄ２は、Ｖｄ２＝Ｖｄａ＋Ｖｆ２となる。ここでＶｆ２はクランプダイオード５５の順方向電圧である。したがってＶｄ１は、Ｖｄ１＝Ｒ１／（Ｒ１＋Ｒ２）×Ｖｄ２＝Ｒ１／（Ｒ１＋Ｒ２）×（Ｖｄａ＋Ｖｆ２）となる。ここで基準電圧５７であるＶｓは前述したようにＶｓ＝Ｒ１／（Ｒ１＋Ｒ２＋Ｒ３）×Ｖ０であり、Ｖｄ１＞Ｖｓとなる。比較増幅器５６はＶｄ１とＶｓの差分電圧を演算し、演算結果を電源回路の電源制御部６０に出力する。電源回路の電源制御部６０はＶｄ１とＶｓの差を小さくするためＶｄａを下げるように働く。つまり、Ｖｄａは常にＶ０＋Ｖｆ１よりも小さな待機電圧を供給することになる。また、Ｖｄａは常にクランプダイオード５５の順方向電圧分だけ電圧降下（以降、電圧降下により下がる電圧をドロップ電圧という。）した待機電圧となる。さらに、出力電圧の過電圧状態によってクランプダイオード５５に流れる電流量によってこのドロップ電圧が変動する。特に出力電圧が低電圧である場合にはＶｄａに対してこのドロップ電圧の割合が大きくなる。Ｖｄａが常にＶｆ２のドロップ電圧分だけ小さな待機電圧を供給することは、待機電圧から負荷回路動作時の供給電圧までの差が常に大きいということであり、電力供給時に遅れ時間が生じる。

次に他の電源装置（不図示）が動作中で負荷回路６１に電力供給し、他の電源装置（不図示）が過電圧となった場合の待機電圧設定回路７００の動作について説明する。この場合、前述の待機電圧設定回路７００を備える電源装置が動作中で負荷回路６１に電力供給し、他の電源装置（不図示）が過電圧となった場合と同様、Ｖｄａ＜Ｖｏｕｔの関係にあり、Ｖｄａが常にＶ０＋Ｖｆ１よりも小さな待機電圧を供給することになる。Ｖｄａが常にＶ０＋Ｖｆ１よりも小さな待機電圧を供給することは、待機電圧から負荷回路動作時の供給電圧までの差が常に大きいということであり、電力供給時に遅れ時間が生じる。

さらに他の電源装置（不図示）が動作中で負荷回路６１に電力供給し、他の電源装置（不図示）が正常である場合の待機電圧設定回路７００の動作について説明する。Ｖｏｕｔは、正常値Ｖ０である。ここでＶｄａとＶ０の関係が、Ｖｄａ＜Ｖ０の関係であれば、ＯＲダイオード５１は遮断される。またＶｄａ＜Ｖｄ２であり、クランプダイオード５５は導通され、前述の待機電圧設定回路７００を備える電源装置が動作中で負荷回路６１に電力供給し、他の電源装置（不図示）が過電圧となった場合と同様、Ｖｄａ＜Ｖｏｕｔの関係にあり、Ｖｄａが常にＶ０＋Ｖｆ１よりも小さな待機電圧を供給することになる。Ｖｄａが常にＶ０＋Ｖｆ１よりも小さな待機電圧を供給することは、待機電圧から負荷回路動作時の供給電圧までの差が常に大きいということであり、電力供給時に遅れ時間が生じる。

以上のように、クランプダイオード５５が導通され、ＯＲダイオード５１のアノード側電圧Ｖｄａの待機電圧をフィードバック制御する場合には、クランプダイオード５５の順方向電圧Ｖｆ２をシフトすることにより、常にＶｄａ＜Ｖ０＋Ｖｆ１の待機電圧となる。この場合、待機電圧設定回路７００が待機電圧供給状態から負荷回路６１に電力を供給する状態に移行する際、低い待機電圧から必要電圧まで電圧を上昇させなければならず、必要電圧に到達するまで遅れ時間を生じることになる。また、このような電源装置が低電圧のシステムで使用される場合、供給電圧と待機電圧の差と供給電圧との割合が大きくなり、遅れ時間がさらに顕著になる可能性がある。
特開２００２−２７１１８３号公報

そこで本発明は、負荷回路や並列運転する他の電源装置が過電圧である場合に、クランプダイオードを用いて電源回路の待機電圧出力を入力し待機電圧値をフィードバックする待機電圧設定回路が、クランプダイオードの順方向電圧を除去することで、待機電圧は必ず定常時の出力電圧より低くなるが、その電圧低下を許容可能な値まで小さくすることができ、設定値によっては、待機電圧が出力端子電圧の正常値と同じになるように制御でき、待機電圧から負荷回路への供給電圧まで上昇させる遅れ時間を低減できる待機電圧設定回路を提供することを目的とする。また、負荷回路や並列運転する他の電源装置が過電圧である場合に、クランプダイオードを用いて電源回路の待機電圧出力を入力し待機電圧値をフィードバックする待機電圧設定方法が、クランプダイオードの順方向電圧を除去することで、待機電圧は必ず定常時の出力電圧より低くなるが、その電圧低下を許容可能な値まで小さくすることができ、設定値によっては、待機電圧が出力端子電圧の正常値と同じになるように制御でき、待機電圧から負荷回路への供給電圧まで上昇させる遅れ時間を低減できる待機電圧設定方法を提供することを目的とする。また、上記待機電圧設定回路と一定の電圧を出力する電源回路を備え、クランプダイオードの順方向電圧を除去することで、待機電圧は必ず定常時の出力電圧より低くなるが、その電圧低下を許容可能な値まで小さくすることができ、設定値によっては、待機電圧が出力端子電圧の正常値と同じになるように制御でき、待機電圧から負荷回路への供給電圧まで上昇させる遅れ時間を低減できる電源装置を提供することを目的とする。また、上記待機電圧設定方法と一定の電圧を出力する電源制御方法を備え、クランプダイオードの順方向電圧を除去することで、待機電圧は必ず定常時の出力電圧より低くなるが、その電圧低下を許容可能な値まで小さくすることができ、設定値によっては、待機電圧が出力端子電圧の正常値と同じになるように制御でき、待機電圧から負荷回路への供給電圧まで上昇させる遅れ時間を低減できる電源制御方法を提供することを目的とする。さらに、上記電源装置を複数備え、電源装置の負荷回路への出力端子を並列接続される電源システムとすることで、他の電源装置が過電圧になると、電源装置の待機電圧設定回路が働き、電源装置を自動的に出力端子電圧の正常値で待機状態にする電源システムを提供することを目的とする。

上記課題を解決するため、本発明は、出力端子側の電圧が過電圧である場合、電源切離しのためのＯＲダイオードやＦＥＴの入力端子側の電圧を検出する。検出した電圧を電圧フォロアでクランプダイオードと略同じ順方向電圧をシフトさせ、電圧フォロアの出力電圧をクランプダイオードに与え、クランプダイオードの負荷回路側で順方向電圧分シフトさせた電圧を得る。この電圧を出力電圧制御回路で基準電圧と比較し、待機電圧制御信号として電源回路に出力する待機電圧設定回路及び待機電圧設定方法とする。また、この待機電圧設定回路に電源回路を接続して電源装置とする。さらにこの電源装置を複数含む電源システムであって並列接続する電源システムとする。

具体的には、本発明に係る待機電圧設定回路は、アノード側が電源回路の出力側に接続され、カソード側が負荷回路への出力端子とされたＯＲダイオードと、前記ＯＲダイオードのアノード側の電圧を検出し、一定の分割比でアノード側検出電圧として出力するアノード電圧検出回路と、前記ＯＲダイオードのカソード側の電圧を検出し、一定の分割比でカソード側検出電圧として出力するカソード電圧検出回路と、アノード側が前記カソード電圧検出回路の出力に接続され、導通状態のときカソード側の電圧をアノード側に順方向電圧だけ高い電圧でクランプするクランプダイオードと、前記アノード側検出電圧から前記クランプダイオードの前記順方向電圧と略同じ電圧をシフトさせた電圧を前記クランプダイオードのカソード側に与える電圧フォロアと、前記カソード側検出電圧と所定の電圧とを比較し、比較結果である差分電圧を待機電圧制御信号として前記電源回路に出力する出力電圧制御回路と、を備えることを特徴とする。

電源切離しのためのＯＲダイオードを備える待機電圧設定回路において、一定の分割比でアノード側検出電圧とカソード側検出電圧を出力し、電圧フォロアがクランプダイオードの順方向電圧と略同じ電圧をシフトさせた電圧を出力し、クランプダイオードでカソード側の電圧を再度電圧降下分引き上げ、クランプダイオードの順方向電圧を除去するため、結果的に入力端子に印加される電源回路の出力を精度良くカソード電圧検出回路に入力できる。これにより、待機電圧の設定値が出力端子電圧の正常値と同じになるように制御でき、待機電圧から負荷回路への供給電圧まで上昇させる遅れ時間を低減できる。ここで、アノード電圧検出回路の分割比と、カソード電圧検出回路の分割比は同じ比であっても良く、異なる比であっても良い。

また、本発明に係る待機電圧設定回路は、カソード側が電源回路の出力側に接続され、アノード側が負荷回路への出力端子とされたＯＲダイオードと、前記ＯＲダイオードのカソード側の電圧を検出し、一定の分割比でカソード側検出電圧として出力するカソード電圧検出回路と、前記ＯＲダイオードのアノード側の電圧を検出し、一定の分割比でアノード側検出電圧として出力するアノード電圧検出回路と、カソード側が前記アノード電圧検出回路の出力に接続され、導通状態のときアノード側の電圧をカソード側に順方向電圧だけ高い電圧でクランプするクランプダイオードと、前記カソード側検出電圧から前記クランプダイオードの前記順方向電圧と略同じ電圧をシフトさせた電圧を前記クランプダイオードのアノード側に与える電圧フォロアと、前記アノード側検出電圧と所定の電圧とを比較し、比較結果である差分電圧を待機電圧制御信号として前記電源回路に出力する出力電圧制御回路と、を備えることを特徴とする。

電源切離しのためのＯＲダイオードを備える負電圧の待機電圧設定回路においても、一定の分割比でカソード側検出電圧とアノード側検出電圧を出力し、電圧フォロアがクランプダイオードの順方向電圧と略同じ電圧をシフトさせた電圧を出力し、クランプダイオードでアノード側の電圧を再度電圧降下分引き上げ、クランプダイオードの順方向電圧を除去するため、結果的に入力端子に印加される電源回路の出力を精度良くアノード電圧検出回路に入力できる。これにより、待機電圧の設定値が出力端子電圧の正常値と同じになるように制御でき、待機電圧から負荷回路への供給電圧まで上昇させる遅れ時間を低減できる。ここで、カソード電圧検出回路の分割比と、アノード電圧検出回路の分割比は同じ比であっても良く、異なる比であっても良い。

また、本発明に係る待機電圧設定回路は、ソース側が電源回路の出力側に接続され、ドレイン側が負荷回路への出力端子とされ、ゲート側がゲート電圧用電源を介してソース側に接続されるＦＥＴと、前記ＦＥＴのソース側の電圧を検出し、一定の分割比でソース側検出電圧として出力するソース電圧検出回路と、前記ＦＥＴのドレイン側の電圧を検出し、一定の分割比でドレイン側検出電圧として出力するドレイン電圧検出回路と、アノード側が前記ドレイン電圧検出回路の出力に接続され、導通状態のときカソード側の電圧をアノード側に順方向電圧だけ高い電圧でクランプするクランプダイオードと、前記ソース側検出電圧から前記クランプダイオードの前記順方向電圧と略同じ電圧をシフトさせた電圧を前記クランプダイオードのカソード側に与える電圧フォロアと、前記ドレイン側検出電圧と所定の電圧とを比較し、比較結果である差分電圧を待機電圧制御信号として前記電源回路に出力する出力電圧制御回路と、を備えることを特徴とする。

電源切離しのためのＦＥＴを備える待機電圧設定回路において、一定の分割比でソース側検出電圧とドレイン側検出電圧を出力し、電圧フォロアがクランプダイオードの順方向電圧と略同じ電圧をシフトさせた電圧を出力し、クランプダイオードでカソード側の電圧を再度電圧降下分引き上げ、クランプダイオードの順方向電圧を除去するため、結果的に入力端子に印加される電源回路の出力を精度良くソース電圧検出回路に入力できる。これにより、待機電圧の設定値が出力端子電圧の正常値と同じになるように制御でき、待機電圧から負荷回路への供給電圧まで上昇させる遅れ時間を低減できる。ここで、ソース電圧検出回路の分割比と、ドレイン電圧検出回路の分割比は同じ比であっても良く、異なる比であっても良い。

さらに、本発明に係る待機電圧設定回路は、ドレイン側が電源回路の出力側に接続され、ソース側が負荷回路への出力端子とされ、ゲート側がゲート電圧用電源を介してソース側に接続されるＦＥＴと、前記ＦＥＴのドレイン側の電圧を検出し、一定の分割比でドレイン側検出電圧として出力するドレイン電圧検出回路と、前記ＦＥＴのソース側の電圧を検出し、一定の分割比でソース側検出電圧として出力するソース電圧検出回路と、カソード側が前記ソース電圧検出回路の出力に接続され、導通状態のときアノード側の電圧をカソード側に順方向電圧だけ高い電圧でクランプするクランプダイオードと、前記ドレイン側検出電圧から前記クランプダイオードの前記順方向電圧と略同じ電圧をシフトさせた電圧を前記クランプダイオードのアノード側に与える電圧フォロアと、前記ソース側検出電圧と所定の電圧とを比較し、比較結果である差分電圧を待機電圧制御信号として前記電源回路に出力する出力電圧制御回路と、を備えることを特徴とする。

電源切離しのためのＦＥＴを備える負電圧の待機電圧設定回路において、一定の分割比でドレイン側検出電圧とソース側検出電圧を出力し、電圧フォロアがクランプダイオードの順方向電圧と略同じ電圧をシフトさせた電圧を出力し、クランプダイオードでアノード側の電圧を再度電圧降下分引き上げ、クランプダイオードの順方向電圧を除去するため、結果的に入力端子に印加される電源回路の出力を精度良くソース電圧検出回路に入力できる。これにより、待機電圧の設定値が出力端子電圧の正常値と同じになるように制御でき、待機電圧から負荷回路への供給電圧まで上昇させる遅れ時間を低減できる。ここで、ドレイン電圧検出回路の分割比と、ソース電圧検出回路の分割比は同じ比であっても良く、異なる比であっても良い。

本発明に係る待機電圧設定回路は、前記電圧フォロアが、前記クランプダイオードと同じ特性を有する電圧補償ダイオードと演算回路とを備え、前記演算回路の非反転入力端子を入力とし、前記演算回路の出力端子に前記電圧補償ダイオードのカソード側を接続し、前記演算回路の反転入力端子に前記電圧補償ダイオードのアノード側を接続することが好ましい。クランプダイオードと同じダイオードを電圧フォロアが備えることで、略同じドロップ電圧、温度変動を補償でき、負荷回路への出力端子側の検出電圧を、電源回路の出力側電圧で定まる検出電圧と略同じ値の定電圧にすることができる。

また、本発明に係る待機電圧設定回路は、前記電圧フォロアが、前記クランプダイオードと同じ特性を有する電圧補償ダイオードと演算回路とを備え、前記演算回路の非反転入力端子を入力とし、前記演算回路の出力端子に前記電圧補償ダイオードのアノード側を接続し、前記演算回路の反転入力端子に前記電圧補償ダイオードのカソード側を接続することが好ましい。負電圧の待機電圧設定回路においても、クランプダイオードと同じダイオードを電圧フォロアが備えることで、略同じドロップ電圧、温度変動を補償でき、負荷回路への出力端子側の検出電圧を、電源回路の出力側電圧で定まる検出電圧と略同じ値の定電圧にすることができる。

また、本発明に係る電源装置は、一定の電圧を出力する電源回路と、前記電源回路の出力側に並列接続された前記待機電圧設定回路を少なくとも一つと、を備え、前記待機電圧制御信号によって、前記電源回路の出力を制御することを特徴とする。電源装置が前記待機電圧設定回路を備えることで、待機電圧の設定値が出力端子電圧の正常値と同じになるように制御でき、待機電圧から負荷回路への供給電圧まで上昇させる遅れ時間を低減できる電源装置とすることができる。

さらに、本発明に係る電源システムは、前記電源装置を複数含む電源システムであって、前記電源装置の負荷回路への前記出力端子が並列接続されていることを特徴とする。電源システムが前記電源装置を備えることで、他の電源装置が過電圧となると、前記電源装置の待機電圧設定回路が働き、電源装置を自動的に出力端子電圧の正常値で待機状態にする電源システムとすることができる。

本発明に係る待機電圧設定方法は、アノード側が電源回路の出力側に接続され、カソード側が負荷回路への出力端子とされたＯＲダイオードのアノード側の電圧及びカソード側の電圧を検出し、前記アノード側の電圧を検出する回路から一定の分割比でアノード側検出電圧として出力し、前記アノード側検出電圧から、一定の分割比でカソード側検出電圧を出力する前記カソード側の電圧を検出する回路の出力にカソード側の電圧をアノード側に順方向電圧だけ高い電圧でクランプするクランプダイオードの順方向電圧と略同じ電圧をシフトさせた電圧を前記クランプダイオードのカソード側に電圧フォロアにより入力し、前記カソード側の電圧が過電圧のとき、前記クランプダイオードのアノード側の電圧と所定の電圧とを比較し、比較結果である差分電圧を待機電圧制御信号として前記電源回路に出力することを特徴とする。

電源切離しのためのＯＲダイオードを備える待機電圧設定方法において、一定の分割比でアノード側検出電圧とカソード側検出電圧を出力し、電圧フォロアがクランプダイオードの順方向電圧と略同じ電圧をシフトさせた電圧を出力し、クランプダイオードでカソード側の電圧を再度電圧降下分引き上げ、クランプダイオードの順方向電圧を除去するため、結果的に入力端子に印加される電源回路の出力を精度良くカソード側の電圧を検出する回路に入力できる。これにより、待機電圧の設定値が出力端子電圧の正常値と同じになるように制御でき、待機電圧から負荷回路への供給電圧まで上昇させる遅れ時間を低減できる。ここで、アノード側の電圧を検出する回路の分割比と、カソード側の電圧を検出する回路の分割比は同じ比であっても良く、異なる比であっても良い。

また、本発明に係る待機電圧設定方法は、カソード側が電源回路の出力側に接続され、アノード側が負荷回路への出力端子とされたＯＲダイオードのカソード側の電圧及びアノード側の電圧を検出し、前記カソード側の電圧を検出する回路から一定の分割比でカソード側検出電圧として出力し、前記カソード側検出電圧から、一定の分割比でアノード側検出電圧を出力する前記アノード側の電圧を検出する回路の出力にアノード側の電圧をカソード側に順方向電圧だけ高い電圧でクランプするクランプダイオードの順方向電圧と略同じ電圧をシフトさせた電圧を前記クランプダイオードのアノード側に電圧フォロアにより入力し、前記アノード側の電圧が過電圧のとき、前記クランプダイオードのカソード側の電圧と所定の電圧とを比較し、比較結果である差分電圧を待機電圧制御信号として前記電源回路に出力することを特徴とする。

電源切離しのためのＯＲダイオードを備える負電圧の待機電圧設定方法において、一定の分割比でカソード側検出電圧とアノード側検出電圧を出力し、電圧フォロアがクランプダイオードの順方向電圧と略同じ電圧をシフトさせた電圧を出力し、クランプダイオードでアノード側の電圧を再度電圧降下分引き上げ、クランプダイオードの順方向電圧を除去するため、結果的に入力端子に印加される電源回路の出力を精度良くアノード側の電圧を検出する回路に入力できる。これにより、待機電圧の設定値が出力端子電圧の正常値と同じになるように制御でき、待機電圧から負荷回路への供給電圧まで上昇させる遅れ時間を低減できる。ここで、カソード側の電圧を検出する回路の分割比と、アノード側の電圧を検出する回路の分割比は同じ比であっても良く、異なる比であっても良い。

また、本発明に係る待機電圧設定方法は、ソース側が電源回路の出力側に接続され、ドレイン側が負荷回路への出力端子とされ、ゲート側がゲート電圧用電源を介してソース側に接続されるＦＥＴのソース側の電圧及びドレイン側の電圧を検出し、前記ソース側の電圧を検出する回路から一定の分割比でソース側検出電圧として出力し、前記ソース側検出電圧から、一定の分割比でドレイン側検出電圧を出力する前記ドレイン側の電圧を検出する回路の出力にカソード側の電圧をアノード側に順方向電圧だけ高い電圧でクランプするクランプダイオードの順方向電圧と略同じ電圧をシフトさせた電圧を前記クランプダイオードのカソード側に電圧フォロアにより入力し、前記ドレイン側の電圧が過電圧のとき、前記クランプダイオードのアノード側の電圧と所定の電圧とを比較し、比較結果である差分電圧を待機電圧制御信号として前記電源回路に出力することを特徴とする。

電源切離しのためのＦＥＴを備える待機電圧設定方法において、一定の分割比でソース側検出電圧とドレイン側検出電圧を出力し、電圧フォロアがクランプダイオードの順方向電圧と略同じ電圧をシフトさせた電圧を出力し、クランプダイオードでカソード側の電圧を再度電圧降下分引き上げ、クランプダイオードの順方向電圧を除去するため、結果的に入力端子に印加される電源回路の出力を精度良くドレイン側の電圧を検出する回路に入力できる。これにより、待機電圧の設定値が出力端子電圧の正常値と同じになるように制御でき、待機電圧から負荷回路への供給電圧まで上昇させる遅れ時間を低減できる。ここで、ソース側の電圧を検出する回路の分割比と、ドレイン側の電圧を検出する回路の分割比は同じ比であっても良く、異なる比であっても良い。

さらに、本発明に係る待機電圧設定方法は、ドレイン側が電源回路の出力側に接続され、ソース側が負荷回路への出力端子とされ、ゲート側がゲート電圧用電源を介してソース側に接続されるＦＥＴのドレイン側の電圧及びソース側の電圧を検出し、前記ドレイン側の電圧を検出する回路から一定の分割比でドレイン側検出電圧として出力し、前記ドレイン側検出電圧から、一定の分割比でソース側検出電圧を出力する前記ソース側の電圧を検出する回路の出力にアノード側の電圧をカソード側に順方向電圧だけ高い電圧でクランプするクランプダイオードの順方向電圧と略同じ電圧をシフトさせた電圧を前記クランプダイオードのアノード側に電圧フォロアにより入力し、前記ソース側の電圧が過電圧のとき、前記クランプダイオードのカソード側の電圧と所定の電圧とを比較し、比較結果である差分電圧を待機電圧制御信号として前記電源回路に出力することを特徴とする。

電源切離しのためのＦＥＴを備える負電圧の待機電圧設定方法において、一定の分割比でドレイン側検出電圧とソース側検出電圧を出力し、電圧フォロアがクランプダイオードの順方向電圧と略同じ電圧をシフトさせた電圧を出力し、クランプダイオードでアノード側の電圧を再度電圧降下分引き上げ、クランプダイオードの順方向電圧を除去するため、結果的に入力端子に印加される電源回路の出力を精度良くソース側の電圧を検出する回路に入力できる。これにより、待機電圧の設定値が出力端子電圧の正常値と同じになるように制御でき、待機電圧から負荷回路への供給電圧まで上昇させる遅れ時間を低減できる。ここで、ドレイン側の電圧を検出する回路の分割比と、ソース側の電圧を検出する回路の分割比は同じ比であっても良く、異なる比であっても良い。

本発明に係る電源制御方法は、前記の待機電圧設定方法を含む電源制御方法であって、前記待機電圧制御信号によって前記電源回路の出力電圧を制御することを特徴とする。前記の待機電圧設定方法を含む電源制御方法とすることで、クランプダイオードの順方向電圧を除去し、待機電圧が出力端子電圧の正常値と同じになるように制御でき、待機電圧から負荷回路への供給電圧まで上昇させる遅れ時間を低減できる。また、上記電源装置を複数備え、電源装置の負荷回路への出力端子を並列接続されている場合、他の電源装置が過電圧になると、待機電圧設定方法が働き、電源装置を自動的に出力端子電圧の正常値で待機状態にする電源制御方法とすることができる。

本発明により、負荷回路や並列運転する他の電源装置が過電圧である場合に、クランプダイオードを用いて電源回路の待機電圧出力を入力し待機電圧値をフィードバックする待機電圧設定回路が、クランプダイオードの順方向電圧を除去することで、待機電圧は必ず定常時の出力電圧より低くなるが、その電圧低下を許容可能な値まで小さくすることができ、設定値によっては、待機電圧が出力端子電圧の正常値と同じになるように制御でき、待機電圧から負荷回路への供給電圧まで上昇させる遅れ時間を低減できる待機電圧設定回路を提供することができる。また、負荷回路や並列運転する他の電源装置が過電圧である場合に、クランプダイオードを用いて電源回路の待機電圧出力を入力し待機電圧値をフィードバックする待機電圧設定方法が、クランプダイオードの順方向電圧を除去することで、待機電圧は必ず定常時の出力電圧より低くなるが、その電圧低下を許容可能な値まで小さくすることができ、設定値によっては、待機電圧が出力端子電圧の正常値と同じになるように制御でき、待機電圧から負荷回路への供給電圧まで上昇させる遅れ時間を低減できる待機電圧設定方法を提供することができる。また、上記待機電圧設定回路と一定の電圧を出力する電源回路を備え、クランプダイオードの順方向電圧を除去することで、待機電圧は必ず定常時の出力電圧より低くなるが、その電圧低下を許容可能な値まで小さくすることができ、設定値によっては、待機電圧が出力端子電圧の正常値と同じになるように制御でき、待機電圧から負荷回路への供給電圧まで上昇させる遅れ時間を低減できる電源装置を提供することができる。また、上記待機電圧設定方法と一定の電圧を出力する電源制御方法を備え、クランプダイオードの順方向電圧を除去することで、待機電圧は必ず定常時の出力電圧より低くなるが、その電圧低下を許容可能な値まで小さくすることができ、設定値によっては、待機電圧が出力端子電圧の正常値と同じになるように制御でき、待機電圧から負荷回路への供給電圧まで上昇させる遅れ時間を低減できる電源制御方法を提供することができる。さらに、上記電源装置を複数備え、電源装置の負荷回路への出力端子を並列接続される電源システムとすることで、他の電源装置が過電圧になると、電源装置の待機電圧設定回路が働き、電源装置を自動的に出力端子電圧の正常値で待機状態にする電源システムを提供することができる。

以下、本発明について実施形態を示しながら詳細に説明するが本発明はこれらの記載に限定して解釈されない。以下、図１から図６を参照しながら本実施形態に係る待機電圧設定回路、待機電圧設定方法、電源装置、電源制御方法、電源システムについて説明する。

（第１実施形態）
図１は、本実施形態に係る待機電圧設定回路１００の一形態を示す回路図である。待機電圧設定回路１００は、ＯＲダイオード１と、ＯＲダイオード１のアノード側の電圧を検出するアノード電圧検出回路２と、ＯＲダイオード１のカソード側の電圧を検出するカソード電圧検出回路３と、クランプダイオード１１と、電圧フォロア１０と、反転入力端子の入力と非反転入力端子の入力の差分を演算し出力する出力電圧制御回路１４を備える。また、入力端子１８ａ、１８ｂと、出力端子１９ａ、１９ｂと、平滑用コンデンサ２０と、を備える。入力端子１８ａが正電圧で、入力端子１８ｂが０Ｖである。

図１では、アノード電圧検出回路２をアノード側検出抵抗４ａ、４ｂで構成しているが、ＯＲダイオード１のアノード側電圧を検出することのできる回路構成であれば足りる。同様にカソード電圧検出回路３をカソード側検出抵抗５ａ、５ｂ、５ｃで構成しているが、ＯＲダイオード１のカソード側電圧を検出することのできる回路構成であれば足りる。アノード側検出抵抗４ａ、４ｂは、電源回路の供給電圧を分圧して電圧フォロア１０に入力するためであり、カソード側検出抵抗５ａ、５ｂ、５ｃは、出力端子電圧を分圧して出力電圧制御回路１４に入力するためである。さらに、アノード側検出抵抗４ａの抵抗値とアノード側検出抵抗４ｂの抵抗値との比である分割比は、カソード側検出抵抗５ａの抵抗値とカソード側検出抵抗５ｂとカソード側検出抵抗５ｃの抵抗値の和との比と同じ比としても良く、異なる比としても良い。より好ましくはこの分割比を同じ比とすることである。例えば、出力電圧制御回路１４の基準電圧１５をカソード側検出電圧にあわせて設定すると、カソード側の分割比とは異なる分割比でアノード側検出電圧を検出する場合、基準電圧１５と比較するためアノード側検出電圧をシフトさせる必要があり、出力電圧制御回路１４にはシフトさせるための校正用回路が必要となる。しかし、分割比を同じにすることで、このような校正用回路を持たせる必要がない。また、カソード側検出電圧を、アノード側電圧で定まる検出電圧にクランプダイオード１１のドロップ電圧を加えた値の定電圧にすることができる。なお、待機時にクランプダイオード１１が導通しないようにするため、アノード側検出抵抗４ａの抵抗値とアノード側検出抵抗４ｂの抵抗値との比を、カソード側検出抵抗５ａの抵抗値とカソード側検出抵抗５ｂとカソード側検出抵抗５ｃの抵抗値の和との比と同じ比とするか、この比よりアノード側検出抵抗４ａの抵抗値の比をさらに大きく設定することとしても良い。

アノード電圧検出回路２は、アノード側検出電圧を出力するアノード側検出電圧出力部６を備える。カソード電圧検出回路３は、カソード側検出電圧を出力するカソード側検出電圧出力部７と、出力電圧制御回路１４に比較電圧を出力する比較電圧出力部８を備える。

電圧フォロア１０は演算回路を備え、演算回路の非反転入力端子にアノード側検出電圧を入力し、演算回路の出力端子の出力を演算回路の反転入力端子に入力し、電圧フォロア１０の出力電圧をクランプダイオード１１のカソード側であるクランプダイオードカソード側接続点９に与える。非反転入力端子と反転入力端子への入力を逆にして、演算回路が出力の符号を反転することとしても良い。

演算回路の出力端子の出力を演算回路の反転入力端子に入力する電圧フォロア負帰還部１３は、図１に示すようにクランプダイオード１１と同じ特性を有する電圧補償ダイオード１２を備え、演算回路の出力端子に電圧補償ダイオード１２のカソード側を接続し、演算回路の反転入力端子に電圧補償ダイオード１２のアノード側を接続することが好ましい。クランプダイオード１１と同じ特性を有する電圧補償ダイオード１２を備えることでクランプダイオード１１のドロップ電圧、温度変動を補償でき、カソード側検出電圧を、アノード側電圧で定まる検出電圧と略同じ値の定電圧にすることができる。

出力電圧制御回路１４は、演算回路を備え、非反転入力端子にカソード電圧検出回路３の比較電圧出力部８の出力電圧を入力し、反転入力端子に比較電圧出力部８からの出力電圧が正常であるか過電圧であるかの基準となる電圧である基準電圧１５を入力する。出力電圧制御回路１４の演算回路により、比較電圧出力部８の出力電圧と基準電圧１５の差分電圧を演算し、差分電圧を待機電圧制御信号として出力する。非反転入力端子と反転入力端子への入力を逆にして、演算回路が出力の符号を反転することとしても良い。

基準電圧１５は、比較電圧出力部８からの出力電圧が正常であるか過電圧であるかの基準となる電圧である。出力端子電圧が正常である場合の電圧の正常値Ｖ０、カソード側検出抵抗５ａ、５ｂ、５ｃの抵抗値をＲ３、Ｒ２、Ｒ１、基準電圧１５をＶｓとした場合、基準電圧１５であるＶｓは所定の電圧値に設定され、抵抗値Ｒ１，Ｒ２，Ｒ３はＶｓ＝Ｒ１／（Ｒ１＋Ｒ２＋Ｒ３）×Ｖ０となるように設定される。

上記の構成とすることで、同じ分割比でアノード側検出電圧とカソード側検出電圧を出力し、電圧フォロア１０がクランプダイオード１１の順方向電圧と略同じ電圧をシフトさせた電圧を出力し、クランプダイオード１１でカソード側の電圧を再度電圧降下分引き上げ、クランプダイオード１１の順方向電圧を除去するため、結果的に入力端子に印加される電源回路の出力を精度良くカソード電圧検出回路に入力できる。これにより、待機電圧が出力端子電圧の正常値と同じになるように制御でき、待機電圧から負荷回路への供給電圧まで上昇させる遅れ時間を低減できる。

次に図１で本実施形態に係る待機電圧設定回路１００の回路の動作について説明する。説明上、出力端子電圧の正常値をＶ０、カソード側検出抵抗５ａ、５ｂ、５ｃの抵抗値をＲ３、Ｒ２、Ｒ１、アノード側検出抵抗４ａ、４ｂの抵抗値をＲ５、Ｒ４、基準電圧１５をＶｓとする。ＯＲダイオード１のアノード側電圧ＶｄａがＯＲダイオード１のカソード側電圧Ｖｏｕｔより大きい場合は、ＯＲダイオード１は導通し、クランプダイオード１１は遮断される。この場合、Ｖｏｕｔはカソード電圧検出回路３により検出され、比較電圧出力部８の出力電圧Ｖｄ１は、Ｖｄ１＝Ｒ１／（Ｒ１＋Ｒ２＋Ｒ３）×Ｖｏｕｔとなり、基準電圧１５であるＶｓと比較演算される。図１の待機電圧設定回路１００では、カソード側検出抵抗５ｂを設けることとしたが、この抵抗を設けず、カソード側検出抵抗とアノード側検出抵抗を同じ構成としても良い。

一方、ＯＲダイオード１のアノード側電圧ＶｄａがＯＲダイオード１のカソード側電圧Ｖｏｕｔより小さい場合は、ＯＲダイオード１は遮断され、クランプダイオード１１は導通される。この場合、Ｖｄａはアノード電圧検出回路２により検出され、アノード側検出電圧出力部６の出力電圧Ｖｄ３は、Ｖｄ３＝Ｒ４／（Ｒ４＋Ｒ５）×Ｖｄａとなる。Ｖｄ３は電圧フォロア１０によりＶｄ３’として出力される。Ｖｄ３’は、電圧補償ダイオード１２の順方向電圧Ｖｆ２’だけ小さいものとなる。クランプダイオード１１が導通しているので、カソード側検出電圧出力部７の電圧Ｖｄ２は、Ｖｄ２＝Ｖｄ３’＋Ｖｆ２＝Ｖｄ３となる。Ｖｆ２はクランプダイオード１１の順方向電圧である。比較電圧出力部８の出力電圧Ｖｄ１は、Ｖｄ１＝Ｒ１／（Ｒ１＋Ｒ２）×Ｖｄ２となり、基準電圧１５であるＶｓと比較演算される。

前述の動作を前提として、以下、具体的なケースについて説明する。待機電圧設定回路１００を備える電源装置が動作中で負荷回路１７に電力供給し、他の電源装置（不図示）が正常である場合、待機電圧設定回路１００は以下の動作を行なう。この場合、Ｖｄａ＝Ｖｏｕｔ＋Ｖｆ１の関係にある。Ｖｆ１はＯＲダイオード１の順方向電圧である。ＶｄａとＶｏｕｔの関係は、Ｖｄａ＞Ｖｏｕｔであり、ＯＲダイオード１は導通し、クランプダイオード１１は遮断される。その結果、Ｖｄ１＝Ｒ１／（Ｒ１＋Ｒ２＋Ｒ３）×Ｖｏｕｔとなる。Ｖｓは前述のようにＶｓ＝Ｒ１／（Ｒ１＋Ｒ２＋Ｒ３）×Ｖ０と設定されるので、Ｖｏｕｔが正常値Ｖ０の近傍でばらつく場合、出力電圧制御回路１４はＶｏｕｔとＶ０の差分電圧を演算し、演算結果を電源回路の電源制御部１６に出力する。電源回路の電源制御部１６はＶｏｕｔとＶ０の差が小さくなるようにＶｄａを制御する。この制御によりＶｄａは、Ｖｄａ＝Ｖ０＋Ｖｆ１に収束し、Ｖｄａを維持する。

次に、待機電圧設定回路１００を備える電源装置が動作中で負荷回路１７に電力供給し、他の電源装置（不図示）が過電圧となった場合の動作について説明する。この場合、Ｖｄａ＜Ｖｏｕｔであるため、ＯＲダイオード１は遮断され、クランプダイオード１１は導通される。ここでＶｄ２は、Ｖｄ２＝Ｖｄ３＝Ｒ４／（Ｒ４＋Ｒ５）×Ｖｄａとなる。アノード側検出抵抗の分割比とカソード側検出抵抗の分割比は同じであるので、Ｒ４：Ｒ４＋Ｒ５＝Ｒ１＋Ｒ２：Ｒ１＋Ｒ２＋Ｒ３であり、Ｖｄ２＝（Ｒ１＋Ｒ２）／（Ｒ１＋Ｒ２＋Ｒ３）×Ｖｄａと表すことができる。したがって比較電圧出力部８の出力電圧Ｖｄ１は、Ｖｄ１＝Ｒ１／（Ｒ１＋Ｒ２）×Ｖｄ２＝Ｒ１／（Ｒ１＋Ｒ２＋Ｒ３）×Ｖｄａとなる。Ｖｓは前述のようにＶｓ＝Ｒ１／（Ｒ１＋Ｒ２＋Ｒ３）×Ｖ０と設定されるので、出力電圧制御回路１４はＶｄａとＶ０の差分電圧を演算し、演算結果を電源回路の電源制御部１６に出力する。電源回路の電源制御部１６はＶｄａとＶ０の差が小さくなるようにＶｄａを制御する。この制御によりＶｄａは、Ｖｄａ＝Ｖ０に収束し、待機状態でＶｄａを維持する。

次に他の電源装置（不図示）が動作中で負荷回路１７に電力供給し、他の電源装置（不図示）が過電圧となった場合の待機電圧設定回路１００の動作について説明する。この場合、Ｖｄａ＜Ｖｏｕｔであるため、前述の待機電圧設定回路１００を備える電源装置が動作中で負荷回路１７に電力供給し、他の電源装置（不図示）が過電圧となった場合と同様に、電源回路の電源制御部１６はＶｄａとＶ０の差が小さくなるようにＶｄａを制御する。この制御によりＶｄａは、Ｖｄａ＝Ｖ０に収束し、待機状態でＶｄａを維持する。

さらに他の電源装置（不図示）が動作中で負荷回路１７に電力供給し、他の電源装置（不図示）が正常である場合の待機電圧設定回路１００の動作について説明する。Ｖｏｕｔは、正常値Ｖ０である。ここでＶｄａとＶ０の関係がばらつきにより、Ｖｄａ＜Ｖ０の関係であれば、クランプダイオード１１が導通され、前述の待機電圧設定回路１００を備える電源装置が動作中で負荷回路１７に電力供給し、他の電源装置（不図示）が過電圧となった場合と同様に、電源回路の電源制御部１６はＶｄａとＶ０の差が小さくなるようにＶｄａを制御する。この制御によりＶｄａは、Ｖｄａ＝Ｖ０に収束し、待機状態でＶｄａを維持する。

このように待機電圧設定回路１００は、従来の待機電圧設定回路に電圧フォロアを追加した回路構成にすることで、カソード側検出電圧を、アノード側電圧で定まる検出電圧と略同じ値の定電圧にすることができ、正常時は負荷回路側、過電圧時は電源回路側と検出ポイントを自動的に切り換えることができる。また、待機電圧設定回路１００はクランプダイオード１１の順方向電圧の影響を受けないため、待機電圧を出力端子電圧の正常値の近い値に設定することができ、電源回路に大きい電圧変動を与えることなく、迅速に待機状態から電力供給状態に移行することができる。

（第２実施形態）
図２は、本実施形態に係る待機電圧設定回路２００の一形態を示す回路図である。待機電圧設定回路１００との相違は、負電圧供給回路であることである。したがって、ＯＲダイオード１と、クランプダイオード１１と、電圧補償ダイオード１２の向きが、待機電圧設定回路１００とは逆向きである。また、入力端子１８ａが負電圧で、入力端子１８ｂが０Ｖとなる。以上の相違を除き、待機電圧設定回路１００の０Ｖライン（入力端子１８ｂと出力端子１９ｂを繋ぐライン）で線対称とした回路構成になる。回路の動作は待機電圧設定回路１００と同様である。

したがって待機電圧設定回路２００は、クランプダイオード１１の順方向電圧の影響を受けないため、待機電圧を出力端子電圧の正常値の近い値に設定することができるため、電源回路に大きい電圧変動を与えることなく、迅速に待機状態から電力供給状態に移行することができる。

（第３実施形態）
図３は、本実施形態に係る待機電圧設定回路３００の一形態を示す回路図である。待機電圧設定回路１００との相違は、ＯＲダイオード１に変えて、ソース側が所定の電圧を出力する電源回路の出力側に接続され、ドレイン側が負荷回路への出力端子とされ、ゲート側がゲート電圧用電源（不図示）を介してソース側に接続されるＮチャンネルＭＯＳＦＥＴ３１を用いていることである。ゲート電圧用電源（不図示）は、ソース側の電圧変動により制御される。ＮチャンネルＭＯＳＦＥＴ３１に置き換えられたことを除き、他の回路の構成及び回路の動作は待機電圧設定回路１００と同様である。ダイオード４１は、ＮチャンネルＭＯＳＦＥＴ３１の内部ダイオードを示す。

以上により、待機電圧設定回路３００は、クランプダイオード１１の順方向電圧の影響を受けないため、待機電圧を出力端子電圧の正常値の近い値に設定することができるため、電源回路に大きい電圧変動を与えることなく、迅速に待機状態から電力供給状態に移行することができる。

（第４実施形態）
図４は、本実施形態に係る待機電圧設定回路４００の一形態を示す回路図である。待機電圧設定回路３００との相違は、負電圧供給回路であることである。したがってクランプダイオード１１と、電圧補償ダイオード１２の向きが、待機電圧設定回路３００とは逆向きである。また、入力端子１８ａが負電圧で、入力端子１８ｂが０Ｖとなる。さらに、ＦＥＴを、ドレイン側が所定の電圧を出力する電源回路の出力側に接続され、ソース側が負荷回路への出力端子とされ、ゲート側がゲート電圧用電源（不図示）を介してソース側に接続されるＰチャンネルＭＯＳＦＥＴ３８を用いていることである。ゲート電圧用電源（不図示）は、ソース側の電圧変動により制御される。以上の相違を除き、待機電圧設定回路３００の０Ｖライン（入力端子１８ｂと出力端子１９ｂを繋ぐライン）で線対称とした回路構成になる。回路の動作は待機電圧設定回路３００と同様である。ダイオード４２は、ＰチャンネルＭＯＳＦＥＴ３８の内部ダイオードを示す。

以上により、待機電圧設定回路４００は、クランプダイオード１１の順方向電圧の影響を受けないため、待機電圧を出力端子電圧の正常値の近い値に設定することができるため、電源回路に大きい電圧変動を与えることなく、迅速に待機状態から電力供給状態に移行することができる。

（第５実施形態）
図５は、本実施形態に係る電源装置５００の一形態を示す回路図である。第１実施形態の図１に示した待機電圧設定回路１００に、電源回路の電源制御部１６と、電源回路２１と、電源（不図示）と、を加えたものである。電源回路の電源制御部１６は、待機電圧設定回路１００の出力電圧制御回路１４の出力を入力し、電源回路２１に出力電圧を指示する指示信号を出力する。電源回路２１は、電源回路の電源制御部１６の指示信号を入力し、電源入力端子２２ａ、２２ｂに接続される電源（不図示）からの電圧を待機電圧設定回路１００の入力端子１８ａ、１８ｂに与える。電源装置５００が待機電圧設定回路１００を備えることで、待機電圧の設定値が出力端子電圧の正常値と同じになるように制御でき、待機電圧から負荷回路への供給電圧まで上昇させる遅れ時間を低減できる電源装置とすることができる。図５は図１に示す第１実施形態の待機電圧設定回路１００を備えた形態としたが、図１に示してはいないが、第１実施形態として記載した待機電圧設定回路としても良く、また第２実施形態から第４実施形態に記載した待機電圧設定回路としても良い。

（第６実施形態）
図６は、本実施形態に係る電源システム６００の一形態を示す回路図である。電源システム６００は、電源装置５００を複数有し、電源装置５００が備える待機電圧設定回路１００の入力端子１８ａ、１８ｂを相互に並列接続し、また、出力端子１９ａ、１９ｂを相互に並列接続する。入力端子１８ａ、１８ｂは、電源（不図示）に接続される。出力端子１９ａ、１９ｂは、負荷回路１７に接続される。電源（不図示）及び負荷回路１７は複数であっても良い。複数の電源装置５００を備える電源システムとすることで、一部の電源装置５００が過電圧となると、電源装置５００の待機電圧設定回路１００が働き、電源装置を自動的に出力端子電圧の正常値で待機状態にする電源システムとすることができる。また、過電圧となった電源装置を切り離したり、停止させたりすることにより、いずれかの電源装置が待機状態から負荷回路への供給状態に移行して電源システム全体として電力供給を維持することができる。したがって、電力供給維持能力の高い電源システムとすることができる。

本発明に係る待機電圧設定回路は、電源装置以外の電子機器の回路に利用することができる。

第１実施形態に係る待機電圧設定回路の回路図である。 第２実施形態に係る待機電圧設定回路の回路図である。 第３実施形態に係る待機電圧設定回路の回路図である。 第４実施形態に係る待機電圧設定回路の回路図である。 第５実施形態に係る電源装置の回路図である。 第６実施形態に係る電源システムの回路図である。 従来の待機電圧設定回路の回路図である。

符号の説明

１，ＯＲダイオード
２，アノード電圧検出回路
３，カソード電圧検出回路
４ａ，４ｂ，アノード側検出抵抗
５ａ，５ｂ，５ｃ，カソード側検出抵抗
６，アノード側検出電圧出力部
７，カソード側検出電圧出力部
８，比較電圧出力部
９，クランプダイオードカソード側接続点
１０，電圧フォロア
１１，クランプダイオード
１２，電圧補償ダイオード
１３，電圧フォロア負帰還部
１４，出力電圧制御回路
１５，基準電圧
１６，電源回路の電源制御部
１７，負荷回路
１８ａ，１８ｂ，入力端子
１９ａ，１９ｂ，出力端子
２０，平滑用コンデンサ
２１，電源回路
２２ａ，２２ｂ，電源入力端子
３１，ＮチャンネルＭＯＳＦＥＴ
３２，ソース電圧検出回路
３３，ドレイン電圧検出回路
３４ａ，３４ｂ，３４ｃ，ソース側検出抵抗
３５ａ，３５ｂ，３５ｃ，ドレイン側検出抵抗
３６，ソース側検出電圧出力部
３７，ドレイン側検出電圧出力部
３８，ＰチャンネルＭＯＳＦＥＴ
４１，ダイオード
４２，ダイオード
５１，ＯＲダイオード
５２，出力端子電圧検出回路
５３ａ，５３ｂ，５３ｃ，出力電圧検出用素子
５４，検出電圧出力部
５５，クランプダイオード
５６，比較増幅器
５７，基準電圧
５８ａ，５８ｂ，入力端子
５９ａ，５９ｂ，出力端子
６０，電源回路の電源制御部
６１，負荷回路
６２，平滑用コンデンサ
６４，比較電圧出力部
７２，カソード電圧検出回路
７３，アノード電圧検出回路
７４ａ，７４ｂ，カソード側検出抵抗
７５ａ，７５ｂ，７５ｃ，アノード側検出抵抗
７６，カソード側検出電圧出力部
７７，アノード側検出電圧出力部
７９，クランプダイオードアノード側接続点
１００，２００，３００，４００，待機電圧設定回路
５００，電源装置
６００，電源システム
７００，待機電圧設定回路

Claims (13)

1. アノード側が電源回路の出力側に接続され、カソード側が負荷回路への出力端子とされたＯＲダイオードと、
   前記ＯＲダイオードのアノード側の電圧を検出し、一定の分割比でアノード側検出電圧として出力するアノード電圧検出回路と、
   前記ＯＲダイオードのカソード側の電圧を検出し、一定の分割比でカソード側検出電圧として出力するカソード電圧検出回路と、
   アノード側が前記カソード電圧検出回路の出力に接続され、導通状態のときカソード側の電圧をアノード側に順方向電圧だけ高い電圧でクランプするクランプダイオードと、
   前記アノード側検出電圧から前記クランプダイオードの前記順方向電圧と略同じ電圧をシフトさせた電圧を前記クランプダイオードのカソード側に与える電圧フォロアと、
   前記カソード側検出電圧と所定の電圧とを比較し、比較結果である差分電圧を待機電圧制御信号として前記電源回路に出力する出力電圧制御回路と、
   を備えることを特徴とする待機電圧設定回路。
2. カソード側が電源回路の出力側に接続され、アノード側が負荷回路への出力端子とされたＯＲダイオードと、
   前記ＯＲダイオードのカソード側の電圧を検出し、一定の分割比でカソード側検出電圧として出力するカソード電圧検出回路と、
   前記ＯＲダイオードのアノード側の電圧を検出し、一定の分割比でアノード側検出電圧として出力するアノード電圧検出回路と、
   カソード側が前記アノード電圧検出回路の出力に接続され、導通状態のときアノード側の電圧をカソード側に順方向電圧だけ高い電圧でクランプするクランプダイオードと、
   前記カソード側検出電圧から前記クランプダイオードの前記順方向電圧と略同じ電圧をシフトさせた電圧を前記クランプダイオードのアノード側に与える電圧フォロアと、
   前記アノード側検出電圧と所定の電圧とを比較し、比較結果である差分電圧を待機電圧制御信号として前記電源回路に出力する出力電圧制御回路と、
   を備えることを特徴とする待機電圧設定回路。
3. ソース側が電源回路の出力側に接続され、ドレイン側が負荷回路への出力端子とされ、ゲート側がゲート電圧用電源を介してソース側に接続されるＦＥＴと、
   前記ＦＥＴのソース側の電圧を検出し、一定の分割比でソース側検出電圧として出力するソース電圧検出回路と、
   前記ＦＥＴのドレイン側の電圧を検出し、一定の分割比でドレイン側検出電圧として出力するドレイン電圧検出回路と、
   アノード側が前記ドレイン電圧検出回路の出力に接続され、導通状態のときカソード側の電圧をアノード側に順方向電圧だけ高い電圧でクランプするクランプダイオードと、
   前記ソース側検出電圧から前記クランプダイオードの前記順方向電圧と略同じ電圧をシフトさせた電圧を前記クランプダイオードのカソード側に与える電圧フォロアと、
   前記ドレイン側検出電圧と所定の電圧とを比較し、比較結果である差分電圧を待機電圧制御信号として前記電源回路に出力する出力電圧制御回路と、
   を備えることを特徴とする待機電圧設定回路。
4. ドレイン側が電源回路の出力側に接続され、ソース側が負荷回路への出力端子とされ、ゲート側がゲート電圧用電源を介してソース側に接続されるＦＥＴと、
   前記ＦＥＴのドレイン側の電圧を検出し、一定の分割比でドレイン側検出電圧として出力するドレイン電圧検出回路と、
   前記ＦＥＴのソース側の電圧を検出し、一定の分割比でソース側検出電圧として出力するソース電圧検出回路と、
   カソード側が前記ソース電圧検出回路の出力に接続され、導通状態のときアノード側の電圧をカソード側に順方向電圧だけ高い電圧でクランプするクランプダイオードと、
   前記ドレイン側検出電圧から前記クランプダイオードの前記順方向電圧と略同じ電圧をシフトさせた電圧を前記クランプダイオードのアノード側に与える電圧フォロアと、
   前記ソース側検出電圧と所定の電圧とを比較し、比較結果である差分電圧を待機電圧制御信号として前記電源回路に出力する出力電圧制御回路と、
   を備えることを特徴とする待機電圧設定回路。
5. 前記電圧フォロアが、前記クランプダイオードと同じ特性を有する電圧補償ダイオードと演算回路とを備え、前記演算回路の非反転入力端子を入力とし、前記演算回路の出力端子に前記電圧補償ダイオードのカソード側を接続し、前記演算回路の反転入力端子に前記電圧補償ダイオードのアノード側を接続したことを特徴とする請求項１又は３記載の待機電圧設定回路。
6. 前記電圧フォロアが、前記クランプダイオードと同じ特性を有する電圧補償ダイオードと演算回路とを備え、前記演算回路の非反転入力端子を入力とし、前記演算回路の出力端子に前記電圧補償ダイオードのアノード側を接続し、前記演算回路の反転入力端子に前記電圧補償ダイオードのカソード側を接続したことを特徴とする請求項２又は４記載の待機電圧設定回路。
7. 一定の電圧を出力する電源回路と、該電源回路の出力側に並列接続された請求項１から６記載のいずれかの待機電圧設定回路を少なくとも一つと、を備え、前記待機電圧制御信号によって、前記電源回路の出力を制御することを特徴とする電源装置。
8. 請求項７記載の前記電源装置を複数含む電源システムであって、前記電源装置の負荷回路への前記出力端子が並列接続されていることを特徴とする電源システム。
9. アノード側が電源回路の出力側に接続され、カソード側が負荷回路への出力端子とされたＯＲダイオードのアノード側の電圧及びカソード側の電圧を検出し、
   前記アノード側の電圧を検出する回路から一定の分割比でアノード側検出電圧として出力し、
   前記アノード側検出電圧から、一定の分割比でカソード側検出電圧を出力する前記カソード側の電圧を検出する回路の出力にカソード側の電圧をアノード側に順方向電圧だけ高い電圧でクランプするクランプダイオードの順方向電圧と略同じ電圧をシフトさせた電圧を前記クランプダイオードのカソード側に電圧フォロアにより入力し、
   前記カソード側の電圧が過電圧のとき、前記クランプダイオードのアノード側の電圧と所定の電圧とを比較し、比較結果である差分電圧を待機電圧制御信号として前記電源回路に出力する待機電圧設定方法。
10. カソード側が電源回路の出力側に接続され、アノード側が負荷回路への出力端子とされたＯＲダイオードのカソード側の電圧及びアノード側の電圧を検出し、
    前記カソード側の電圧を検出する回路から一定の分割比でカソード側検出電圧として出力し、
    前記カソード側検出電圧から、一定の分割比でアノード側検出電圧を出力する前記アノード側の電圧を検出する回路の出力にアノード側の電圧をカソード側に順方向電圧だけ高い電圧でクランプするクランプダイオードの順方向電圧と略同じ電圧をシフトさせた電圧を前記クランプダイオードのアノード側に電圧フォロアにより入力し、
    前記アノード側の電圧が過電圧のとき、前記クランプダイオードのカソード側の電圧と所定の電圧とを比較し、比較結果である差分電圧を待機電圧制御信号として前記電源回路に出力する待機電圧設定方法。
11. ソース側が電源回路の出力側に接続され、ドレイン側が負荷回路への出力端子とされ、ゲート側がゲート電圧用電源を介してソース側に接続されるＦＥＴのソース側の電圧及びドレイン側の電圧を検出し、
    前記ソース側の電圧を検出する回路から一定の分割比でソース側検出電圧として出力し、
    前記ソース側検出電圧から、一定の分割比でドレイン側検出電圧を出力する前記ドレイン側の電圧を検出する回路の出力にカソード側の電圧をアノード側に順方向電圧だけ高い電圧でクランプするクランプダイオードの順方向電圧と略同じ電圧をシフトさせた電圧を前記クランプダイオードのカソード側に電圧フォロアにより入力し、
    前記ドレイン側の電圧が過電圧のとき、前記クランプダイオードのアノード側の電圧と所定の電圧とを比較し、比較結果である差分電圧を待機電圧制御信号として前記電源回路に出力する待機電圧設定方法。
12. ドレイン側が電源回路の出力側に接続され、ソース側が負荷回路への出力端子とされ、ゲート側がゲート電圧用電源を介してソース側に接続されるＦＥＴのドレイン側の電圧及びソース側の電圧を検出し、
    前記ドレイン側の電圧を検出する回路から一定の分割比でドレイン側検出電圧として出力し、
    前記ドレイン側検出電圧から、一定の分割比でソース側検出電圧を出力する前記ソース側の電圧を検出する回路の出力にアノード側の電圧をカソード側に順方向電圧だけ高い電圧でクランプするクランプダイオードの順方向電圧と略同じ電圧をシフトさせた電圧を前記クランプダイオードのアノード側に電圧フォロアにより入力し、
    前記ソース側の電圧が過電圧のとき、前記クランプダイオードのカソード側の電圧と所定の電圧とを比較し、比較結果である差分電圧を待機電圧制御信号として前記電源回路に出力する待機電圧設定方法。
13. 請求項９から１２のいずれかに記載の待機電圧設定方法を含む電源制御方法であって、前記待機電圧制御信号によって前記電源回路の出力電圧を制御することを特徴とする電源制御方法。
    

Images