JP4144190B2 - Ｉｃ実装用基板及びその製造方法 - Google Patents
Ｉｃ実装用基板及びその製造方法 Download PDFInfo
- Publication number
- JP4144190B2 JP4144190B2 JP2001125877A JP2001125877A JP4144190B2 JP 4144190 B2 JP4144190 B2 JP 4144190B2 JP 2001125877 A JP2001125877 A JP 2001125877A JP 2001125877 A JP2001125877 A JP 2001125877A JP 4144190 B2 JP4144190 B2 JP 4144190B2
- Authority
- JP
- Japan
- Prior art keywords
- protrusion
- base material
- mounting
- substrate
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
Description
【０００１】
【発明の属する技術分野】
本発明はＩＣを直接実装するためのＩＣ実装用基板に関するものである。
【０００２】
【従来の技術】
ＩＣの実装用の基板として、特開昭６３−２２０５３３号公報には基板の基材表面に突部を設けて該突部表面に導電金属層を形成することでバンプとし、該バンプに導電ペーストを介してＩＣを載せて加熱することで上記バンプにＩＣの端子部を接合するものが示されている。
【０００３】
また、特表平９−５１１８７３号公報には、ポリマー樹脂からなる立体成形回路基板（ＭＩＤ基板）の成形時に突部を同時に成形して、突部表面に回路パターンを構成する導電性金属層を形成することでＩＣ実装用の端子部であるバンプとすることが開示されている。
【０００４】
上記のように形成されたバンプを備えるＩＣ実装用基板は、ＩＣ側に半田バンプを設けなくともＩＣの実装が可能であるが、バンプの高さが揃っていないと接続不良を招くことになる。一方で、基板上の突部は、金型の寸法精度や金型から成形品への転写性などの影響で、各バンプの上面高さには約数μｍのばらつきが生じてしまう上に、基板の成形後の反りなどで約１０μｍ程度のばらつきが生じてしまう。
【０００５】
この時、ＩＣ実装時の加圧力を利用すれば基板の反りの矯正を行うことができ、しかもバンプそのものが弾性を有する構成となっておれば、高さの違いも吸収することができることになり、接続不良の発生を低減させることができる。特に、上記のポリマー樹脂からなる立体成形回路基板の場合、突部を基板の成形時に同時に形成することができる上に、ポリマー樹脂製の突部は弾性を有することから、この点においても都合が良い。
【０００６】
【発明が解決しようとする課題】
しかし、高集積化が進むＩＣの端子数は数十〜数百となっており、これに対応する数のバンプにＩＣを介して同時に力を加えようとすれば、総加圧力はかなり大きな値となるためにＩＣや基板の負担が大きくなりすぎて損傷が生じるおそれがある上に、加圧力の不十分な端子に加圧力を加えようとすれば、他の端子に適正以上の加圧力が加わることになる。そして、長期使用時に熱影響などで劣化が早まりやすく、クラックなどの損傷が生じやすくなり、電気接続信頼性に問題が生じる。
【０００７】
もちろん、各バンプをきわめて弾性に富んだものとすることで総加圧力を小さくすることができると同時に、高さの違うバンプにかかる圧力の差を小さくすることができるが、このような特性を持つ材料で基材を形成することで基材が備える突部に所要の弾性を与えた場合、基材そのものに求められる特性を満足させることができなくなる。
【０００８】
本発明はこのような点に鑑みなされたものであって、その目的とするところはＩＣ実装を簡便に且つ高い信頼性のもとに行うことができるＩＣ実装用基板とこのＩＣ実装用基板の製造方法を提供するにある。
【０００９】
【課題を解決するための手段】
しかして本発明にかかるＩＣ実装用基板は、基材の表面に設けた突部表面を回路パターンとなる導電性金属層で覆ってＩＣ実装用端子部としてのバンプを形成したＩＣ実装用基板において、基材と異なる材料で且つＩＣの実装時の温度で流動性もしくは塑性変形性を示す材料で上記突部を形成するとともに、基材には一端が突部の形成部に至るとともに他端が開放された逃げ部を設けていることに特徴を有している。
【００１０】
基材と突部とを異なる材料で形成するとともに、ＩＣ実装時の温度及び圧力で突部の材料が基材に設けた逃げ部に逃げることを許す構造とすることで、ＩＣの実装時に必要な加圧力が小さくともバンプの高さのばらつきを吸収して確実な接続を行えるようにしたものである。
【００１１】
上記逃げ部は基材を貫通する孔として形成することができるが、他端が基材の表面に位置する溝として形成してもよい。
【００１２】
そして、孔としての逃げ部については、基材の表面側の断面積より基材の裏面側の断面積が大であることが好ましく、溝としての逃げ部は一端側よりも他端側の断面積が大であることが望ましい。
【００１３】
突部を形成している材料が逃げ部全域に充填されていてもよい。逃げ部の開放端から突部形成材料が外部に漏れ出るかたちで逃げることになるために問題は無い。
【００１４】
基材が無機物フィラーを配合した樹脂材料からなる場合、突部は無機物フィラーを配合していない樹脂材料からなるものを好適に用いることができるが、これに限定されるものではない。
【００１５】
突部を導電性材料で形成することも好ましい。
【００１６】
そして、本発明に係るＩＣ実装用基板の製造方法は、基材の表面に設けた突部表面を回路パターンとなる導電性金属層で覆ってＩＣ実装用端子部としてのバンプを形成したＩＣ実装用基板の製造方法であって、一端が突部の形成部に至るとともに他端が開放された逃げ部を備えている基材を突部の成形用キャビティを有する金型にセットし、突部形成材料を射出成形して突部を形成し、この後、突部表面に導電金属層を形成すること、もしくは一端が突部の形成部に至るとともに他端が開放された逃げ部を備えている基材を突部の成形用キャビティを有する金型にセットし、突部形成材料を逃げ部の開放端からディスペンスして上記キャビティに充填することで突部を形成し、この後、突部表面に導電金属層を形成すること、もしくは一端が突部の形成部に至るとともに他端が開放された逃げ部を備えている基材に対して突部形成材料を逃げ部の開放端からディスペンスして突部を形成し、この後、突部表面に導電金属層を形成することに特徴を有している。
【００１７】
一端が突部の形成部に至るとともに他端が開放された逃げ部を備えた基材に関しては、その射出成形時に、一端が突部の形成部に至るとともに他端が開放された逃げ部を金型によって基材に形成したり、基材の射出成形時に、一端が突部の形成部に至るとともに他端が開放された逃げ部となる部分にインサート物をインサートし、成型後にインサート物を除去することで逃げ部を備えた基材を形成したり、基材の射出成形後にドリル加工やレーザー加工等の後加工にて基材に形成したりすればよい。
【００１８】
【発明の実施の形態】
以下本発明を実施の形態の一例に基づいて詳述すると、図１は本発明にかかるＩＣ実装用基板１の概略構成を示しており、基材１０の表面に複数（多数）の突部１１を設けているとともに、突部１１の表面を回路パターンを構成している導電金属層１２で被覆して、ＩＣの実装用端子部であるバンプ２を形成している。
【００１９】
ここにおける基材１０は、図では平板状のもので示しているが、立体成形回路基板（ＭＩＤ基板）として形成されるものを好適に用いることができる。なお、突部１１は幅が１００μｍ程度、高さが１００μｍ程度のものであり、めっきで形成されて回路パターンを構成している導電金属層１２は、５〜１０μｍ程度厚の銅めっき１２ａ上に５〜１０μｍ程度厚のニッケルめっき１２ｂを施し、さらにこの上に０．３〜０．５μｍ厚程度の金めっき１２ｃを施すことで形成してある。
【００２０】
ここにおいて、突部１１は図からも明らかなように、基材１０に一体に設けるのではなく、基材１０とは異なる材料で形成したものを基材１０に取り付けることで形成しているのであるが、突部１１はＩＣの実装時の温度で流動性を示す材料、あるいは塑性変形性に富んだ材料で形成しており、さらには基材１０に一端が突部１１の形成部に至るとともに他端が開放された逃げ部４を設けている。
【００２１】
図１(a)に示すものでは、基材１０を表裏に貫通する孔として逃げ部４を設けているが、図１(b)に示すように、一端が突部１１の形成部に位置し且つ他端が基材の表面に位置する溝として形成したものであってもよい。
【００２２】
このような突部１１の表面に導電金属層１２を設けたバンプ２にＩＣ３を載せて加熱加圧することで実装する時、図２に示すように、突部１１の形成材料は温度及び圧力で逃げ部４に逃げるものであり、このためにバンプ２はＩＣの端子部に添う形に体積変化を伴って変形し、端子部に密着する。ＩＣの実装時に加える加圧力が小さくてすむにもかかわらず、バンプ２の高さのばらつきが確実に吸収されるものである。
【００２３】
そして、孔としての逃げ部４については、基材１０の表面側の断面積より基材の裏面側の断面積が大であることが好ましく、溝としての逃げ部４にしても、一端側よりも他端側の断面積が大であることが望ましい。突部１１の形成材料が逃げ部４へ逃げる時、断面積が大きい方に移動するために、少ない抵抗で円滑に移動するからである。
【００２４】
なお、逃げ部４はその他端が開放されたものとなっているために、図３や図４に示すように、突部４を形成している材料が逃げ部４全域に充填されていてもよい。逃げ部４の開放端から突部１１の形成材料が外部に漏れ出るかたちで逃げるために、問題は無い。
【００２５】
ところで、基材１０と突部１１とは異なる材料で形成するわけであるが、基材１０が無機物フィラーを配合した樹脂材料からなる場合、突部１１は無機物フィラーを配合していない樹脂材料からなるものを好適に用いることができる。たとえば、基材１０に無機物フィラーを配合したポリフタルアミド樹脂、突部１１に無機物フィラーを配合していないポリフタルアミド樹脂を用いた場合、基材１０の熱変形温度を２７０℃、突部１１の熱変形温度を１５０℃とすることからできるために、ＩＣ実装時の温度を例えば２５０℃にすれば、突部１１の形成材料は溶融して流動性を示すことで、圧力に応じて逃げ部４に逃げる。
【００２６】
また、基材１０及び突部１１を熱可塑性樹脂で形成する場合、前者を後者より分子量が大となっている樹脂で形成すればよく、このほか、基材１０を耐熱温度の高いエンジニアリングプラスチック（ポリアミドＰＡ、ポリフタルアミドＰＰＡ、ポリフェニレンサルファイドＰＰＳ、液晶ポリマーＬＣＰなど）で構成し、突部１１の形成材料として融点が低いＡＢＳ、ポリプロピレンＰＰなどを用いるようにしてもよい。
【００２７】
突部１１を導電性材料、たとえば導電性樹脂、はんだ混入プラスティック、粉末金属射出成形用材料などで形成してもよく、この場合、導電金属層１２をめっきで形成する場合、ＩＣ実装用端子部となる突部１１における導電金属層１２の付着量を多くすることができる。
【００２８】
次に上記のようなＩＣ実装用基板１の製造方法について説明すると、図５に示すように射出成形によって逃げ部４を備えた基材１０を形成し、次いで該基材１０を突部の成形用キャビティ７０を有する金型７０にセットし、突部形成材料を射出成形（二色成形）して突部１１を形成すればよく、この後、突部１１表面に導電金属層１２を形成することで基板１とする。なお、突部１１の形成材料は前記条件を満たすものであれば、熱硬化性樹脂、熱可塑性樹脂、紫外線硬化樹脂、等、どのようなものであってもよい。紫外線硬化樹脂を用いる場合、上記金型７をガラスのような紫外線透過材料で形成しておき、成形後、金型７外から紫外線を照射して硬化させるようにしてもよい。
【００２９】
図６に示すように、逃げ部４を備えている基材１０を突部の成形用キャビティ７０を有する金型７にセットし、突部形成材料を逃げ部４の開放端からディスペンスして上記キャビティ７０に充填することで突部１１を形成するようにしてもよい。
【００３０】
また、図７に示すように、逃げ部４を備えている基材１０を金型７にセットすることなく逃げ部４の開放端から突部形成材料をディスペンスして、基材１の表面側に上記突部形成材料を盛り上がらせ、この状態で紫外線照射や赤外線加熱等で硬化させて突部１１を形成するようにしてもよい。
【００３１】
この場合、突部１１の高さを金型７で規定することができないことから、カメラなどの画像処理や非接触距離測定などを併用して突部１１の高さをコントロールすることが好ましい。なお、画像処理でコントロールを行う場合、突部１１の形成材料の色を基材１０の色と異なる色とすることで、画像処理が容易となる。
【００３２】
さらに、形成した突部１１は導電金属層１２の形成に先立ち、ＩＣ３と同程度の平面を持った部材を押し当てて熱もしくは超音波振動といった突部１１の材料を溶融変形させることができるエネルギーを与えることで、突部１１の先端面の平面度を高めておくのが好ましい。なお、突部１１の平面度を高めることは、金型７を使用したものにおいても有効である。
【００３３】
基材１０に逃げ部４を設けることに関しては、上述のように基材１０の射出成形時に金型で形成するほか、逃げ部となる部分にインサート物をインサートした状態で基材１０の射出成形を行い、その後、インサート物を除去することで逃げ部４を設けてもよい。この時、逃げ部４が孔などである時には、ピンなどのインサート物の抜き取りで行えばよいが、逃げ部４が溝などの時には、溶剤やエッチングによってインサート物を除去するようにしてもよい。
【００３４】
この他、射出成形後の基材１０にドリル加工やレーザー加工、打ち抜き加工、超音波振動を利用した溶融加工等の後加工で逃げ部４を形成してもよい。
【００３５】
【発明の効果】
以上のように本発明においては、基材の表面に設けた突部表面を回路パターンとなる導電性金属層で覆ってＩＣ実装用端子部としてのバンプを形成したＩＣ実装用基板において、基材と異なる材料で且つＩＣの実装時の温度で流動性もしくは塑性変形性を示す材料で上記突部を形成するとともに、基材には一端が突部の形成部に至るとともに他端が開放された逃げ部を設けているために、ＩＣ実装時の温度及び圧力で突部の材料が基材に設けた逃げ部に逃げることが許されているものであり、このためにＩＣの実装時に必要な加圧力が小さくともバンプの高さのばらつきを吸収して確実な接続を行うことができ、ＩＣ実装を簡便に且つ高い信頼性のもとに行うことができるものである。
【００３６】
この時の上記逃げ部は、基材を貫通する孔として形成することで、突部の材料を低抵抗で逃がすことができ、また、上記逃げ部を他端が基材の表面に位置する溝として形成する場合、貫通穴としての逃げ部を形成することが困難なもの、たとえば基板がＭＩＤ基板であって、突部の背後に別のものが存在するものにおいても、突部の材料を逃げ部に逃がすことができる。
【００３７】
そして、孔としての逃げ部については、基材の表面側の断面積より基材の裏面側の断面積を大とし、溝としての逃げ部は一端側よりも他端側の断面積を大とすることで、突部の材料が逃げ部に逃げる時の流動抵抗をより小さくすることができる。
【００３８】
突部を形成している材料が逃げ部全域に充填されていてもよく、この場合においても逃げ部の開放端から突部形成材料が外部に漏れ出るかたちで逃げることになるために問題は無く、これに伴って、突部の形成時の突部の材料の充填量を厳密に制御する必要がないものであり、従って基材への突部の形成が容易となる。
【００３９】
基材が無機物フィラーを配合した樹脂材料からなる場合、突部は無機物フィラーを配合していない樹脂材料からなるものを好適に用いることができるが、これに限定されるものではない。
【００４０】
突部を導電性材料で形成すれば、めっきで導電性金属層を形成する時、その層厚を大きくすることができる。
【００４１】
そして、本発明に係るＩＣ実装用基板の製造方法は、基材の表面に設けた突部表面を回路パターンとなる導電性金属層で覆ってＩＣ実装用端子部としてのバンプを形成したＩＣ実装用基板の製造方法であって、一端が突部の形成部に至るとともに他端が開放された逃げ部を備えている基材を突部の成形用キャビティを有する金型にセットし、突部形成材料を射出成形して突部を形成し、この後、突部表面に導電金属層を形成すると、逃げ部を有した基材への突部の形成を簡便に行うことができる。
【００４２】
また、一端が突部の形成部に至るとともに他端が開放された逃げ部を備えている基材を突部の成形用キャビティを有する金型にセットし、突部形成材料を逃げ部の開放端からディスペンスして上記キャビティに充填することで突部を形成し、この後、突部表面に導電金属層を形成しても、逃げ部を有した基材への突部の形成を簡便に行うことができる。
【００４３】
また、一端が突部の形成部に至るとともに他端が開放された逃げ部を備えている基材に対して突部形成材料を逃げ部の開放端からディスペンスして突部を形成し、この後、突部表面に導電金属層を形成すれば、突部の成形用キャビティを有する金型を必要とすることなく、逃げ部を有した基材に突部を設けることができる。
【００４４】
一端が突部の形成部に至るとともに他端が開放された逃げ部を備えた基材に関しては、その射出成形時に、一端が突部の形成部に至るとともに他端が開放された逃げ部を金型によって基材に形成したり、基材の射出成形時に、一端が突部の形成部に至るとともに他端が開放された逃げ部となる部分にインサート物をインサートし、成型後にインサート物を除去することで逃げ部を備えた基材を形成したり、基材の射出成形後にドリル加工やレーザー加工等の後加工にて基材に形成したりすることで、簡便に得ることができる。
【図面の簡単な説明】
【図１】 (a)(b)は夫々本発明の実施の形態の一例を示す破断斜視図である。
【図２】 (a)(b)は夫々同上のＩＣ実装時の状態を示す説明図である。
【図３】同上の他例におけるＩＣ実装時の状態を示す説明図である。
【図４】同上の別の例の破断斜視図である。
【図５】ＩＣ実装用基板の製造方法の一例を示す説明図である。
【図６】ＩＣ実装用基板の製造方法の他例を示す説明図である。
【図７】ＩＣ実装用基板の製造方法のさらに他例を示す説明図である。
【符号の説明】
２ バンプ
４ 逃げ部
１０ 基材
１１ 突部
１２ 導電性金属層
【発明の属する技術分野】
本発明はＩＣを直接実装するためのＩＣ実装用基板に関するものである。
【０００２】
【従来の技術】
ＩＣの実装用の基板として、特開昭６３−２２０５３３号公報には基板の基材表面に突部を設けて該突部表面に導電金属層を形成することでバンプとし、該バンプに導電ペーストを介してＩＣを載せて加熱することで上記バンプにＩＣの端子部を接合するものが示されている。
【０００３】
また、特表平９−５１１８７３号公報には、ポリマー樹脂からなる立体成形回路基板（ＭＩＤ基板）の成形時に突部を同時に成形して、突部表面に回路パターンを構成する導電性金属層を形成することでＩＣ実装用の端子部であるバンプとすることが開示されている。
【０００４】
上記のように形成されたバンプを備えるＩＣ実装用基板は、ＩＣ側に半田バンプを設けなくともＩＣの実装が可能であるが、バンプの高さが揃っていないと接続不良を招くことになる。一方で、基板上の突部は、金型の寸法精度や金型から成形品への転写性などの影響で、各バンプの上面高さには約数μｍのばらつきが生じてしまう上に、基板の成形後の反りなどで約１０μｍ程度のばらつきが生じてしまう。
【０００５】
この時、ＩＣ実装時の加圧力を利用すれば基板の反りの矯正を行うことができ、しかもバンプそのものが弾性を有する構成となっておれば、高さの違いも吸収することができることになり、接続不良の発生を低減させることができる。特に、上記のポリマー樹脂からなる立体成形回路基板の場合、突部を基板の成形時に同時に形成することができる上に、ポリマー樹脂製の突部は弾性を有することから、この点においても都合が良い。
【０００６】
【発明が解決しようとする課題】
しかし、高集積化が進むＩＣの端子数は数十〜数百となっており、これに対応する数のバンプにＩＣを介して同時に力を加えようとすれば、総加圧力はかなり大きな値となるためにＩＣや基板の負担が大きくなりすぎて損傷が生じるおそれがある上に、加圧力の不十分な端子に加圧力を加えようとすれば、他の端子に適正以上の加圧力が加わることになる。そして、長期使用時に熱影響などで劣化が早まりやすく、クラックなどの損傷が生じやすくなり、電気接続信頼性に問題が生じる。
【０００７】
もちろん、各バンプをきわめて弾性に富んだものとすることで総加圧力を小さくすることができると同時に、高さの違うバンプにかかる圧力の差を小さくすることができるが、このような特性を持つ材料で基材を形成することで基材が備える突部に所要の弾性を与えた場合、基材そのものに求められる特性を満足させることができなくなる。
【０００８】
本発明はこのような点に鑑みなされたものであって、その目的とするところはＩＣ実装を簡便に且つ高い信頼性のもとに行うことができるＩＣ実装用基板とこのＩＣ実装用基板の製造方法を提供するにある。
【０００９】
【課題を解決するための手段】
しかして本発明にかかるＩＣ実装用基板は、基材の表面に設けた突部表面を回路パターンとなる導電性金属層で覆ってＩＣ実装用端子部としてのバンプを形成したＩＣ実装用基板において、基材と異なる材料で且つＩＣの実装時の温度で流動性もしくは塑性変形性を示す材料で上記突部を形成するとともに、基材には一端が突部の形成部に至るとともに他端が開放された逃げ部を設けていることに特徴を有している。
【００１０】
基材と突部とを異なる材料で形成するとともに、ＩＣ実装時の温度及び圧力で突部の材料が基材に設けた逃げ部に逃げることを許す構造とすることで、ＩＣの実装時に必要な加圧力が小さくともバンプの高さのばらつきを吸収して確実な接続を行えるようにしたものである。
【００１１】
上記逃げ部は基材を貫通する孔として形成することができるが、他端が基材の表面に位置する溝として形成してもよい。
【００１２】
そして、孔としての逃げ部については、基材の表面側の断面積より基材の裏面側の断面積が大であることが好ましく、溝としての逃げ部は一端側よりも他端側の断面積が大であることが望ましい。
【００１３】
突部を形成している材料が逃げ部全域に充填されていてもよい。逃げ部の開放端から突部形成材料が外部に漏れ出るかたちで逃げることになるために問題は無い。
【００１４】
基材が無機物フィラーを配合した樹脂材料からなる場合、突部は無機物フィラーを配合していない樹脂材料からなるものを好適に用いることができるが、これに限定されるものではない。
【００１５】
突部を導電性材料で形成することも好ましい。
【００１６】
そして、本発明に係るＩＣ実装用基板の製造方法は、基材の表面に設けた突部表面を回路パターンとなる導電性金属層で覆ってＩＣ実装用端子部としてのバンプを形成したＩＣ実装用基板の製造方法であって、一端が突部の形成部に至るとともに他端が開放された逃げ部を備えている基材を突部の成形用キャビティを有する金型にセットし、突部形成材料を射出成形して突部を形成し、この後、突部表面に導電金属層を形成すること、もしくは一端が突部の形成部に至るとともに他端が開放された逃げ部を備えている基材を突部の成形用キャビティを有する金型にセットし、突部形成材料を逃げ部の開放端からディスペンスして上記キャビティに充填することで突部を形成し、この後、突部表面に導電金属層を形成すること、もしくは一端が突部の形成部に至るとともに他端が開放された逃げ部を備えている基材に対して突部形成材料を逃げ部の開放端からディスペンスして突部を形成し、この後、突部表面に導電金属層を形成することに特徴を有している。
【００１７】
一端が突部の形成部に至るとともに他端が開放された逃げ部を備えた基材に関しては、その射出成形時に、一端が突部の形成部に至るとともに他端が開放された逃げ部を金型によって基材に形成したり、基材の射出成形時に、一端が突部の形成部に至るとともに他端が開放された逃げ部となる部分にインサート物をインサートし、成型後にインサート物を除去することで逃げ部を備えた基材を形成したり、基材の射出成形後にドリル加工やレーザー加工等の後加工にて基材に形成したりすればよい。
【００１８】
【発明の実施の形態】
以下本発明を実施の形態の一例に基づいて詳述すると、図１は本発明にかかるＩＣ実装用基板１の概略構成を示しており、基材１０の表面に複数（多数）の突部１１を設けているとともに、突部１１の表面を回路パターンを構成している導電金属層１２で被覆して、ＩＣの実装用端子部であるバンプ２を形成している。
【００１９】
ここにおける基材１０は、図では平板状のもので示しているが、立体成形回路基板（ＭＩＤ基板）として形成されるものを好適に用いることができる。なお、突部１１は幅が１００μｍ程度、高さが１００μｍ程度のものであり、めっきで形成されて回路パターンを構成している導電金属層１２は、５〜１０μｍ程度厚の銅めっき１２ａ上に５〜１０μｍ程度厚のニッケルめっき１２ｂを施し、さらにこの上に０．３〜０．５μｍ厚程度の金めっき１２ｃを施すことで形成してある。
【００２０】
ここにおいて、突部１１は図からも明らかなように、基材１０に一体に設けるのではなく、基材１０とは異なる材料で形成したものを基材１０に取り付けることで形成しているのであるが、突部１１はＩＣの実装時の温度で流動性を示す材料、あるいは塑性変形性に富んだ材料で形成しており、さらには基材１０に一端が突部１１の形成部に至るとともに他端が開放された逃げ部４を設けている。
【００２１】
図１(a)に示すものでは、基材１０を表裏に貫通する孔として逃げ部４を設けているが、図１(b)に示すように、一端が突部１１の形成部に位置し且つ他端が基材の表面に位置する溝として形成したものであってもよい。
【００２２】
このような突部１１の表面に導電金属層１２を設けたバンプ２にＩＣ３を載せて加熱加圧することで実装する時、図２に示すように、突部１１の形成材料は温度及び圧力で逃げ部４に逃げるものであり、このためにバンプ２はＩＣの端子部に添う形に体積変化を伴って変形し、端子部に密着する。ＩＣの実装時に加える加圧力が小さくてすむにもかかわらず、バンプ２の高さのばらつきが確実に吸収されるものである。
【００２３】
そして、孔としての逃げ部４については、基材１０の表面側の断面積より基材の裏面側の断面積が大であることが好ましく、溝としての逃げ部４にしても、一端側よりも他端側の断面積が大であることが望ましい。突部１１の形成材料が逃げ部４へ逃げる時、断面積が大きい方に移動するために、少ない抵抗で円滑に移動するからである。
【００２４】
なお、逃げ部４はその他端が開放されたものとなっているために、図３や図４に示すように、突部４を形成している材料が逃げ部４全域に充填されていてもよい。逃げ部４の開放端から突部１１の形成材料が外部に漏れ出るかたちで逃げるために、問題は無い。
【００２５】
ところで、基材１０と突部１１とは異なる材料で形成するわけであるが、基材１０が無機物フィラーを配合した樹脂材料からなる場合、突部１１は無機物フィラーを配合していない樹脂材料からなるものを好適に用いることができる。たとえば、基材１０に無機物フィラーを配合したポリフタルアミド樹脂、突部１１に無機物フィラーを配合していないポリフタルアミド樹脂を用いた場合、基材１０の熱変形温度を２７０℃、突部１１の熱変形温度を１５０℃とすることからできるために、ＩＣ実装時の温度を例えば２５０℃にすれば、突部１１の形成材料は溶融して流動性を示すことで、圧力に応じて逃げ部４に逃げる。
【００２６】
また、基材１０及び突部１１を熱可塑性樹脂で形成する場合、前者を後者より分子量が大となっている樹脂で形成すればよく、このほか、基材１０を耐熱温度の高いエンジニアリングプラスチック（ポリアミドＰＡ、ポリフタルアミドＰＰＡ、ポリフェニレンサルファイドＰＰＳ、液晶ポリマーＬＣＰなど）で構成し、突部１１の形成材料として融点が低いＡＢＳ、ポリプロピレンＰＰなどを用いるようにしてもよい。
【００２７】
突部１１を導電性材料、たとえば導電性樹脂、はんだ混入プラスティック、粉末金属射出成形用材料などで形成してもよく、この場合、導電金属層１２をめっきで形成する場合、ＩＣ実装用端子部となる突部１１における導電金属層１２の付着量を多くすることができる。
【００２８】
次に上記のようなＩＣ実装用基板１の製造方法について説明すると、図５に示すように射出成形によって逃げ部４を備えた基材１０を形成し、次いで該基材１０を突部の成形用キャビティ７０を有する金型７０にセットし、突部形成材料を射出成形（二色成形）して突部１１を形成すればよく、この後、突部１１表面に導電金属層１２を形成することで基板１とする。なお、突部１１の形成材料は前記条件を満たすものであれば、熱硬化性樹脂、熱可塑性樹脂、紫外線硬化樹脂、等、どのようなものであってもよい。紫外線硬化樹脂を用いる場合、上記金型７をガラスのような紫外線透過材料で形成しておき、成形後、金型７外から紫外線を照射して硬化させるようにしてもよい。
【００２９】
図６に示すように、逃げ部４を備えている基材１０を突部の成形用キャビティ７０を有する金型７にセットし、突部形成材料を逃げ部４の開放端からディスペンスして上記キャビティ７０に充填することで突部１１を形成するようにしてもよい。
【００３０】
また、図７に示すように、逃げ部４を備えている基材１０を金型７にセットすることなく逃げ部４の開放端から突部形成材料をディスペンスして、基材１の表面側に上記突部形成材料を盛り上がらせ、この状態で紫外線照射や赤外線加熱等で硬化させて突部１１を形成するようにしてもよい。
【００３１】
この場合、突部１１の高さを金型７で規定することができないことから、カメラなどの画像処理や非接触距離測定などを併用して突部１１の高さをコントロールすることが好ましい。なお、画像処理でコントロールを行う場合、突部１１の形成材料の色を基材１０の色と異なる色とすることで、画像処理が容易となる。
【００３２】
さらに、形成した突部１１は導電金属層１２の形成に先立ち、ＩＣ３と同程度の平面を持った部材を押し当てて熱もしくは超音波振動といった突部１１の材料を溶融変形させることができるエネルギーを与えることで、突部１１の先端面の平面度を高めておくのが好ましい。なお、突部１１の平面度を高めることは、金型７を使用したものにおいても有効である。
【００３３】
基材１０に逃げ部４を設けることに関しては、上述のように基材１０の射出成形時に金型で形成するほか、逃げ部となる部分にインサート物をインサートした状態で基材１０の射出成形を行い、その後、インサート物を除去することで逃げ部４を設けてもよい。この時、逃げ部４が孔などである時には、ピンなどのインサート物の抜き取りで行えばよいが、逃げ部４が溝などの時には、溶剤やエッチングによってインサート物を除去するようにしてもよい。
【００３４】
この他、射出成形後の基材１０にドリル加工やレーザー加工、打ち抜き加工、超音波振動を利用した溶融加工等の後加工で逃げ部４を形成してもよい。
【００３５】
【発明の効果】
以上のように本発明においては、基材の表面に設けた突部表面を回路パターンとなる導電性金属層で覆ってＩＣ実装用端子部としてのバンプを形成したＩＣ実装用基板において、基材と異なる材料で且つＩＣの実装時の温度で流動性もしくは塑性変形性を示す材料で上記突部を形成するとともに、基材には一端が突部の形成部に至るとともに他端が開放された逃げ部を設けているために、ＩＣ実装時の温度及び圧力で突部の材料が基材に設けた逃げ部に逃げることが許されているものであり、このためにＩＣの実装時に必要な加圧力が小さくともバンプの高さのばらつきを吸収して確実な接続を行うことができ、ＩＣ実装を簡便に且つ高い信頼性のもとに行うことができるものである。
【００３６】
この時の上記逃げ部は、基材を貫通する孔として形成することで、突部の材料を低抵抗で逃がすことができ、また、上記逃げ部を他端が基材の表面に位置する溝として形成する場合、貫通穴としての逃げ部を形成することが困難なもの、たとえば基板がＭＩＤ基板であって、突部の背後に別のものが存在するものにおいても、突部の材料を逃げ部に逃がすことができる。
【００３７】
そして、孔としての逃げ部については、基材の表面側の断面積より基材の裏面側の断面積を大とし、溝としての逃げ部は一端側よりも他端側の断面積を大とすることで、突部の材料が逃げ部に逃げる時の流動抵抗をより小さくすることができる。
【００３８】
突部を形成している材料が逃げ部全域に充填されていてもよく、この場合においても逃げ部の開放端から突部形成材料が外部に漏れ出るかたちで逃げることになるために問題は無く、これに伴って、突部の形成時の突部の材料の充填量を厳密に制御する必要がないものであり、従って基材への突部の形成が容易となる。
【００３９】
基材が無機物フィラーを配合した樹脂材料からなる場合、突部は無機物フィラーを配合していない樹脂材料からなるものを好適に用いることができるが、これに限定されるものではない。
【００４０】
突部を導電性材料で形成すれば、めっきで導電性金属層を形成する時、その層厚を大きくすることができる。
【００４１】
そして、本発明に係るＩＣ実装用基板の製造方法は、基材の表面に設けた突部表面を回路パターンとなる導電性金属層で覆ってＩＣ実装用端子部としてのバンプを形成したＩＣ実装用基板の製造方法であって、一端が突部の形成部に至るとともに他端が開放された逃げ部を備えている基材を突部の成形用キャビティを有する金型にセットし、突部形成材料を射出成形して突部を形成し、この後、突部表面に導電金属層を形成すると、逃げ部を有した基材への突部の形成を簡便に行うことができる。
【００４２】
また、一端が突部の形成部に至るとともに他端が開放された逃げ部を備えている基材を突部の成形用キャビティを有する金型にセットし、突部形成材料を逃げ部の開放端からディスペンスして上記キャビティに充填することで突部を形成し、この後、突部表面に導電金属層を形成しても、逃げ部を有した基材への突部の形成を簡便に行うことができる。
【００４３】
また、一端が突部の形成部に至るとともに他端が開放された逃げ部を備えている基材に対して突部形成材料を逃げ部の開放端からディスペンスして突部を形成し、この後、突部表面に導電金属層を形成すれば、突部の成形用キャビティを有する金型を必要とすることなく、逃げ部を有した基材に突部を設けることができる。
【００４４】
一端が突部の形成部に至るとともに他端が開放された逃げ部を備えた基材に関しては、その射出成形時に、一端が突部の形成部に至るとともに他端が開放された逃げ部を金型によって基材に形成したり、基材の射出成形時に、一端が突部の形成部に至るとともに他端が開放された逃げ部となる部分にインサート物をインサートし、成型後にインサート物を除去することで逃げ部を備えた基材を形成したり、基材の射出成形後にドリル加工やレーザー加工等の後加工にて基材に形成したりすることで、簡便に得ることができる。
【図面の簡単な説明】
【図１】 (a)(b)は夫々本発明の実施の形態の一例を示す破断斜視図である。
【図２】 (a)(b)は夫々同上のＩＣ実装時の状態を示す説明図である。
【図３】同上の他例におけるＩＣ実装時の状態を示す説明図である。
【図４】同上の別の例の破断斜視図である。
【図５】ＩＣ実装用基板の製造方法の一例を示す説明図である。
【図６】ＩＣ実装用基板の製造方法の他例を示す説明図である。
【図７】ＩＣ実装用基板の製造方法のさらに他例を示す説明図である。
【符号の説明】
２ バンプ
４ 逃げ部
１０ 基材
１１ 突部
１２ 導電性金属層
Claims (14)
- 基材の表面に設けた突部表面を回路パターンとなる導電性金属層で覆ってＩＣ実装用端子部としてのバンプを形成したＩＣ実装用基板において、基材と異なる材料で且つＩＣの実装時の温度で流動性もしくは塑性変形性を示す材料で上記突部を形成するとともに、基材には一端が突部の形成部に至るとともに他端が開放された逃げ部を設けていることを特徴とするＩＣ実装用基板。
- 逃げ部は基材を貫通する孔として形成されていることを特徴とする請求項１記載のＩＣ実装用基板。
- 孔は基材の表面側の断面積より基材の裏面側の断面積が大であることを特徴とする請求項２記載のＩＣ実装用基板。
- 逃げ部は他端が基材の表面に位置する溝として形成されていることを特徴とする請求項１記載のＩＣ実装用基板。
- 溝は一端側よりも他端側の断面積が大であることを特徴とする請求項４記載のＩＣ実装用基板。
- 突部を形成している材料が逃げ部全域にも充填されていることを特徴とする請求項１〜５のいずれかの項に記載のＩＣ実装用基板。
- 基材は無機物フィラーを配合した樹脂材料からなり、突部は無機物フィラーを配合していない樹脂材料からなることを特徴とする請求項１〜６のいずれかの項に記載のＩＣ実装用基板。
- 突部が導電性材料からなることを特徴とする請求項１〜６のいずれかの項に記載のＩＣ実装用基板。
- 基材の表面に設けた突部表面を回路パターンとなる導電性金属層で覆ってＩＣ実装用端子部としてのバンプを形成したＩＣ実装用基板の製造方法であって、一端が突部の形成部に至るとともに他端が開放された逃げ部を備えている基材を突部の成形用キャビティを有する金型にセットし、突部形成材料を射出成形して突部を形成し、この後、突部表面に導電金属層を形成することを特徴とするＩＣ実装用基板の製造方法。
- 基材の表面に設けた突部表面を回路パターンとなる導電性金属層で覆ってＩＣ実装用端子部としてのバンプを形成したＩＣ実装用基板の製造方法であって、一端が突部の形成部に至るとともに他端が開放された逃げ部を備えている基材を突部の成形用キャビティを有する金型にセットし、突部形成材料を逃げ部の開放端からディスペンスして上記キャビティに充填することで突部を形成し、この後、突部表面に導電金属層を形成することを特徴とするＩＣ実装用基板の製造方法。
- 基材の表面に設けた突部表面を回路パターンとなる導電性金属層で覆ってＩＣ実装用端子部としてのバンプを形成したＩＣ実装用基板の製造方法であって、一端が突部の形成部に至るとともに他端が開放された逃げ部を備えている基材に対して突部形成材料を逃げ部の開放端からディスペンスして突部を形成し、この後、突部表面に導電金属層を形成することを特徴とするＩＣ実装用基板の製造方法。
- 基材の射出成形時に、一端が突部の形成部に至るとともに他端が開放された逃げ部を金型によって基材に形成することを特徴とする請求項９〜１１のいずれかの項に記載のＩＣ実装用基板の製造方法。
- 基材の射出成形時に、一端が突部の形成部に至るとともに他端が開放された逃げ部となる部分にインサート物をインサートし、成型後にインサート物を除去することで逃げ部を備えた基材を形成することを特徴とする請求項９〜１１のいずれかの項に記載のＩＣ実装用基板の製造方法。
- 基材の射出成形後に、一端が突部の形成部に至るとともに他端が開放された逃げ部をドリル加工やレーザー加工等の後加工にて基材に形成することを特徴とする請求項９〜１１のいずれかの項に記載のＩＣ実装用基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001125877A JP4144190B2 (ja) | 2001-04-24 | 2001-04-24 | Ｉｃ実装用基板及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001125877A JP4144190B2 (ja) | 2001-04-24 | 2001-04-24 | Ｉｃ実装用基板及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002324869A JP2002324869A (ja) | 2002-11-08 |
| JP4144190B2 true JP4144190B2 (ja) | 2008-09-03 |
Family
ID=18975014
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001125877A Expired - Fee Related JP4144190B2 (ja) | 2001-04-24 | 2001-04-24 | Ｉｃ実装用基板及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4144190B2 (ja) |
-
2001
- 2001-04-24 JP JP2001125877A patent/JP4144190B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002324869A (ja) | 2002-11-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2043028B1 (en) | RFID tag and manufacturing method thereof | |
| US7669748B2 (en) | Conductive bonding material fill techniques | |
| KR102572559B1 (ko) | 전자파 차폐구조 | |
| US8033016B2 (en) | Method for manufacturing an electrode and electrode component mounted body | |
| JP4518128B2 (ja) | 電子回路装置の製造方法および電子回路装置 | |
| CN105643855B (zh) | 电子部件、其制造方法及制造装置 | |
| US8300419B2 (en) | Electronic circuit device and method of making the same | |
| KR100895798B1 (ko) | 내장형 안테나 및 그 제조방법 | |
| CN104241215A (zh) | 半导体封装结构及半导体工艺 | |
| CN101156238A (zh) | 电子零件连接用突起电极与使用其的电子零件安装体及这些的制造方法 | |
| JP4144190B2 (ja) | Ｉｃ実装用基板及びその製造方法 | |
| JP3217876B2 (ja) | 半導体電子素子構造を製造するためのモールドおよびそれを用いて半導体電子素子構造を製造する方法 | |
| KR101617992B1 (ko) | 외부 커넥터를 갖는 전자 카드를 제조하기 위한 방법 및 이러한 외부 커넥터 | |
| KR20180083789A (ko) | 회로 부품의 제조 방법 및 회로 부품 | |
| JP3281859B2 (ja) | 混成集積回路装置の製造方法 | |
| JP4604387B2 (ja) | Ｉｃ実装用基板 | |
| JPH10261741A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2000048162A (ja) | Ｉｃカード用モジュール、ｉｃカード用モジュールの製造方法、混成集積回路モジュールおよびその製造方法 | |
| CN104981103A (zh) | 用于制造三维电路装置的方法和电路装置 | |
| US20030102543A1 (en) | Resin-molded semiconductor device | |
| US20100071945A1 (en) | Bonding sheet, electronic circuit device and its manufacturing method | |
| JP3533162B2 (ja) | 磁気センサ基板の電極パターンへのモールド樹脂による端子板接続固定方法及び端子板付き電子部品 | |
| JP4131090B2 (ja) | 電子部品の製造方法 | |
| US8101870B2 (en) | Method for manufacturing printed circuit board, printed circuit board, and electronic apparatus | |
| JP3570400B2 (ja) | 樹脂封止型半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061114 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080519 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080527 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080609 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110627 Year of fee payment: 3 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110627 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120627 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120627 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130627 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |