JP4143950B2

JP4143950B2 - アイソレータ内蔵高周波複合回路

Info

Publication number: JP4143950B2
Application number: JP2000022067A
Authority: JP
Inventors: 耕司市川; 修一渡辺; 靖岸本
Original assignee: Hitachi Metals Ltd
Current assignee: Proterial Ltd
Priority date: 2000-01-31
Filing date: 2000-01-31
Publication date: 2008-09-03
Anticipated expiration: 2020-01-31
Also published as: JP2001217611A

Description

【０００１】
【発明の属する技術分野】
本発明は、マイクロ波帯で使用される高周波複合回路に係わり、特に携帯電話等に最適な小形アイソレータを内蔵した高周波複合回路に関する。
【０００２】
【従来の技術】
ＬＳＩ等の半導体素子、積層チップコンデンサ等の部品の小形化に伴ない、これらを表面実装したマイクロ波装置の軽薄短小化が急速に進行している。特に、携帯電話の小形軽量化は日進月歩の観を呈している。図４は携帯電話等に使用されるアイソレータ内蔵高周波複合回路の構成例である。この回路構成はアンテナに直接接続される周辺回路だけを示し、変復調など付属回路は省略したものである。図示するように、アンテナ２５には送信回路２０と受信回路２７とが並列に接続され、通話モードに従ってどちらか一方の回路が選択される。
【０００３】
送信回路２０は、増幅回路２３、インピーダンス整合回路２４、カプラー２２、インピーダンス整合回路４１、アイソレータ２１およびインピータンス整合回路２６の各回路が順次つながった構成であり、終端にアンテナ２５が結合される。送信時には、増幅回路２３の右側端子から送信信号を入力すると、増幅回路２３にて電力増幅された後、アイソレータ２１を経由してアンテナ２５に給電され、空中に電磁波として放射される。一方、受信時はアンテナ２５に受けた微弱信号を受信回路２７に導き、復調・増幅回路等を経て、音声として出力される。携帯電話用として、800MHz〜数GHzの搬送波が使用されている。
【０００４】
増幅回路２３とアンテナ２５との間に挿入されるアイソレータ２１は、信号の伝達に関して逆止弁的な機能を持つ回路である。増幅回路２３からアンテナ２５へ送り出す信号、即ち順方向信号に対しては所定の値以下の低インピーダンス状態を呈するが、アンテナ２５からの戻り信号等の逆方向信号に対しては、アイソレータ内部で損失として消費し、等価的に高インピーダンス状態を保持する。このようにアイソレータ２１は、送信すべき信号のみを通過させ、戻り信号等、不都合な信号を阻止する一方向性を備えている。
さて、携帯電話等の送信回路では、増幅回路がアンテナ等からの反射波によって動作が不安定に陥る。これを避けるため、反射波を増幅回路の直前で阻止できるように、アイソレータをアンテナと増幅回路の出力端子間に挿入することが行われる。アイソレータとしては、800MHz〜数GHzの周波数帯域において順方向損失1.0dB以下、逆方向損失20dB以上の性能を持つものが組み込まれている。
【０００５】
高周波回路では、インピーダンスの不整合による反射波がよく問題になり、その対策が行われる。反射波は入力または出力インピーダンスが一致しない回路同士の接続、あるいは受動回路素子の接続などの際に生じるもので、インピーダンスを一致させるか、またはインピーダンス整合回路を挿入することで対処している。図４に示した送信回路においても、インピーダンス整合回路２４、２６および４１が増幅回路２３、アイソレータ２１、アンテナ２５の各回路間に置かれる。また、インピーダンス整合回路は、受動回路素子であるコンデンサＣとインダクタンスＬだけで損失を発生しない構成であり、πあるいはＴ型回路がよく用いられる。通常、インピーダンス値は特性インピーダンスＺ_０（＝50Ω）に選ばれる。
【０００６】
本明細書では、送信側増幅回路の入力端子からアンテナに結合するまでの構成、即ち図４に示す増幅回路、アイソレータおよびインピーダンス整合回路を高周波複合回路と称することにする。後述する本発明の説明から容易に理解されるように、対象とするこの高周波複合回路がモジュール化に適しているものであり、同時にモジュール化による更なる小形化の効果が得られる。
【０００７】
まず、高周波複合回路において、最も重要な作用を行うアイソレータの構造と機能を説明することにする。図５は対称構造の３端子集中定数型アイソレータの平面と断面図である。図中の５１−Ａ、５１ーＢおよび５１ーＣはフェライト５５の上面に網目状に配された３個の中心導体を示す。それぞれの中心導体の一端には負荷コンデンサＣが接続され、Ａ、ＢおよびＣの入出力端子を形成する。さらに、Ａ、ＢおよびＣ端子のもう一方の他端は、共通部として地導体５３に接続される。また、図では省略してあるが、各中心導体の交差部は絶縁シートが配され、互いに短絡しない構造となっている。
【０００８】
地導体間に接続される負荷コンデンサＣは、動作時に中心導体によるインダクタンスと共振回路を形成するように、その容量が定められる。また、アイソレータの入力あるいは出力インピーダンスは、フェライト５５に印加する外部磁場Ｈの強さを変化させることによって、狭い範囲であるがその値を変えることができる。なお、図５では永久磁石を省略して外部磁場Ｈの方向だけを矢印で示したが、外部磁場発生源として永久磁石が使われ、フェライトの直上に接近させて配置する場合が一般に多い。
【０００９】
また、図６はこのアイソレータを理想化した場合の等価回路である。図中のＣは、入出力端子に接続される負荷コンデンサである。また、Ｌは中心導体の等価インダクタンスをあらわし、その値は中心導体の形状、フェライトの物性定数および外部磁場Ｈの強さ等に影響される。集中定数型のアイソレータの等価回路は、各入出力端子にＬＣの共振回路が接続されたものと見なすことができる。したがって、Ａ端子に周波数ｆ_０（＝ω_Ｏ／２π）の正弦波電圧を印加した場合、ＣとＬの共振によってＡ端子に印加された正弦波電圧は、図中の矢印の方向に結合してＢ端子に減衰せずに伝達される。この伝搬過程によってＡ端子の入力電圧は、Ｂ端子から出力電圧として殆ど損失なく得られる。
【００１０】
一方、Ｂ端子における外部負荷が特性インピーダンスＺ_Ｏに完全に一致しない場合、結合点において反射波が生じる。この反射波はＢ端子に戻るが、入力電圧がＡ端子からＢ端子に伝搬した同じ動作原理によって、Ａ端子でなくＣ端子にこの反射波は伝搬される。Ｃ端子に到達した反射波は、Ｃ端子のダミー抵抗Ｒ_Ｏでジュール損として消費され、Ａ端子側には伝わらないことになる。このように、アイソレータは、図示の右回転に信号を伝搬するが、逆回転方向には信号が伝わらないという逆止弁的な動作を行う。
【００１１】
さて、携帯電話は軽く且つ薄形に設計製造することが、その利便性を高める上で大きな要件であり、軽薄短小化が携帯電話の開発競争の大きなポイントの１つである。小形化に関しては、それぞれの構成部品を極小化する手法が一般的ととられるが、この手法では個々の部品だけに着目するため、全体的なバランスを欠いた結果となってしまうことが多い。特に、アイソレータの更なる小形化が問題であった。従来技術では、市場が要請する小形で軽量な携帯電話を製造することが困難な状況にある。以下、アイソレータに係る小形化問題を説明する。
【００１２】
【発明が解決しようとする課題】
携帯電話の小形化検討に当たって、従来使用されていた高周波複合回路は、次のような技術上の課題を有していた。アイソレータの主要構成部品であるフェライトが他の部品に比べ過大なスペースを必要とすることである。即ち、フェライトの小形化が大きなネックとなっていることである。フェライトの直径を下げていくと、所定の値以下では動作時の帯域幅が急激に狭まり、アイソレータの特性低下を招く。また、狭くなった帯域幅を広げる有効な技術がなかった。したがって、従来技術ではフェライトの小形化は、アイソレータの性能低下を意味し、小形化と性能維持は両立しないものと見なされていた。また、アイソレータの小形化技術として、特開平11-298205号公報および特開平11-308013号公報にその記載があるが、充分な効果が得られるものでなく、課題の解決を与えるような教示もされていない。
【００１３】
従来、アイソレータに使用されるフェライトの直径は動作周波数の波長λの１／８程度に設計された。λ／８の直径を持つアイソレータは、最も効率よく動作し、この値が最適値であることが知られていた。このため、従来からフェライトの大きさをλ／８一定の設計前提に立ち、フェライト以外の構成部品の極小化に開発努力が向けられてきた。
【００１５】
一方、前述した設計原則を無視してフェライトの直径をλ／8以下にとると、フェライトの直径に比例して入力および出力インピーダンスが急速に低下する。このため、低下した入力および出力インピーダンスを特性インピーダンスに整合させる必要上、図４に示すようにインピーダンス整合回路を接続せざるを得なかった。しかし、インピーダンス整合回路の付加によってインピーダンス整合回路の内部損失が加わることになり、等価的に挿入損失が増大してしまい、根本的な解決とならない。このため、フェライト直径をλ／8以下とするアイソレータは、限られた用途か、若しくは性能が重要視されない使用に限られた。このように帯域幅とインピーダンスはトレイド・オフの関係にあった。
【００１６】
一方、インピーダンスが特性インピーダンスより低いアイソレータが特開平10-327003号公報に開示されている。この技術は回路電圧の低電圧化対策方法であり、具体的には端子のいずれか１つにインダクタンスＬとコンデンサＣからなるπ型の整合回路を並列に結線し、入力インピーダンスを2〜12.5Ωにするものである。この発明の目的および効果では、低電源電圧を使用する場合の損失の増大と周波数の狭帯域化を回避することにある。この開示技術のポイントは増幅回路の動作点の選定方法にあり、アイソレータの小形化に関する手段の記載は全くなく、単なる周辺回路の構成方法を言及しているに過ぎない。
【００１７】
また、本願出願人が先に出願した特願平11-83642号には、小形化アイソレータが記載されている。しかし、開示技術はインピーダンス整合回路の選定方法であり、入力インピーダンスと特性インピーダンスの比を0.05〜0.9の範囲に設定するものである。さらに、帯域幅が狭まるためその回避技術が述べられている。しかしながら、上記した従来技術はいずれもインピーダンス整合回路を挿入する方法であり、根本的に小形化に寄与する技術ではなかった。
【００１８】
【課題を解決するための手段】
従来のアイソレータ内蔵高周波複合回路には以下に述べるような特異な特性を持つことがわかり、この特異な現象を組み合わせることによって従来技術の課題を解決できることを見出し、本発明を完成させた。また、本発明の有効性は試作によって実証済みである。次に、本発明の解決手段について詳細に説明することにする。図１は、動作周波数一定の場合、フェライトの直径に対するアイソレータの帯域幅Ｂｗの関係である。フェライトの直径を下げていくと、λ／８付近から帯域幅Ｂｗが急激に低下してしまう。一方、高周波用増幅回路はＦＥＴ等の半導体素子が使われるため、出力インピーダンスは一般に低く設計でき、数Ω以上のものが一般である。使用できる増幅器はＩＣあるいはモジュール化され、市販品として入手可能である。直径がλ／８以下のアイソレータは、外部磁界と負荷コンデンサの容量を調整することによって動作を最適にすると、入力インピーダンスと出力インピーダンスが低下する。ここで、アイソレータと増幅回路のインピーダンスの絶対値と変動範囲を比較検討すると、両者のインピーダンスは重複している部分があり、かなり似通った値であることがわかる。即ち、増幅回路とアイソレータのインピーダンスを設計上または調整によって、一致させることが充分可能である。このような構成によれば、アイソレータの入力側を増幅回路と整合回路を介さずに結合することが出来る。アイソレータの出力側は整合回路を介してアンテナと結合する。
【００１９】
別な見方をするならば、増幅回路とアイソレータのインピーダンスを、その結合点において鏡像となる状態に設定することができる。例えば、アイソレータのインピーダンス調整方法としては中心導体に接続する負荷コンデンサＣの容量を変えることが考えられる。しかし、上記した方法は一例に過ぎず、本発明の趣旨に合う方法は発明の技術思想に含まれることは言を待たない。
【００２０】
実用上、両者のインピーダンスが一致するように設計しても、製造上の誤差等に基づく僅少なインピーダンスの差は生じるが、前に述べた調整法によってなくすことができる。これによってアイソレータと増幅回路のインピーダンス整合回路を省略でき、アイソレータと増幅回路を直結することが可能となる。
さらに、増幅回路とアイソレータの間に配していたインピーダンス整合回路がなくなると、次のような副次的な効用が得られる。即ち、インピーダンス整合回路において発生した損失がなくなるため、携帯電話等の電池の消費が少なくて済み、より長く通話することが可能である。また、インピーダンス整合回路の設置スペースが不要となると共に、使用部品数が減りコストダウンの効果が出てくる。さらに、両者を結線する導線を最短にすることが可能となり、漂遊インダクタンスおよび／または漂遊容量を最小限に抑制できるため、アイソレータの高性能化と特性のバラツキを減らせる等の従来技術では得られない効果を奏することができる。
【００２１】
【発明の実施の形態】
図２は本発明による一実施例である。図４と比較すると明らかなように、整合回路２４と４１を取り除き、増幅回路２３とアイソレータ２１間を直結した回路構成である。なお、図中のカプラ２２は使用条件あるいは目的によって使われ、カプラの使用が本発明の本質を変えるものではないことは明らかである。図２に示す実施例に基づき、試作によって本発明による小形アイソレータ内蔵高周波複合回路の特性と、その効果を確認することにした。まず、アイソレータに使用したフェライトとして、直径２ｍｍ厚さ０．５ｍｍのガーネットを用いた。中心導体として０．０５ｍｍの銅箔を３本の放射形状に切り出して、次に所要の形状寸法に仕上げた。また、外部磁界発生源として希土類焼結磁石を適用した。この磁石によって中心導体付近での磁界強さを０．１６Ｔが得られた。試作したアイソレータのインピーダンスは１０Ωであり、図５に示したダミー抵抗Ｒ _Ｏとして１０Ωを使用した。また、アイソレータと直結する増幅回路はＧａＡｓ−ＭＯＳＦＥＴを使用し、増幅回路自体の出力インピーダンスは１０Ωであった。
【００２２】
次に、試作した高周波複合回路をアンテナと結合し、実使用時の動作特性を測り、特性の評価と発明の有効性を確認を行った。図３は測定結果の一例として、順方向と逆方向の損失特性である。動作中心周波数836MHzの時、挿入損失0.5dB、逆方向損失として20dB以上の特性が得られ、この特性は従来のものと同等以上である。また、帯域幅は25MHzが得られ、従来に比べて格段の改善となった。
【００２３】
なお、更なる小形化を実現するためにはモジュール化技術の適用が考えられる。図２において、破線で囲んだ部分、即ちモジュール２８およびモジュール２９がモジュール化すべき対象範囲である。モジュール２８はアイソレータと出力側の整合回路を、厚膜回路技術などによってモジュールにするものである。アイソレータと整合回路は積層体で形成することによって、大幅な小形化が可能となる。さらに、モジュール２９は増幅回路を加えた構成であるため、更なるコンパクトな複合回路を提供できる。
【００２４】
【発明の効果】
以上の実施例の詳細な説明から、本発明によって従来に比べて大幅に小形化した広帯域幅を有するアイソレータが得られる。同時に、整合回路を廃止できるため特性に優れ、従来にない高性能化されたアイソレータを提供できる。
【図面の簡単な説明】
【図１】本発明の原理を説明するフェライトの直径と帯域幅の関係である。
【図２】本発明による実施例を示す回路構成図である。
【図３】本発明による試作回路の特性例である。
【図４】従来技術による高周波複合回路の構成である。
【図５】３端子集中定数型アイソレータの構成断面図である。
【図６】３端子集中定数型アイソレータの等価回路である。
【符号の説明】
２０送信回路、２１アイソレータ、２２カプラ、２３増幅回路、
２４，２６，４１インピーダンス整合回路、２５アンテナ、
２７受信回路、２８，２９モジュール、５１中心導体、５３導体、
５５フェライト

Claims

フェライトを中心導体の交差部に配し直流磁場を印加したアイソレータを備えた高周波複合回路であって、
前記アイソレータの入力側は増幅回路と整合回路を介さずに結合し、前記フェライトを動作波長の１／８以下の直径を有するようになし、アイソレータの入力インピーダンスと出力インピーダンスを低下させ、増幅回路とのインピーダンス整合を行ったことを特徴とする高周波複合回路。
前記アイソレータの出力側は整合回路を介してアンテナと結合することを特徴とする請求項１に記載の高周波複合回路。
前記アイソレータと前記増幅回路の結合点から見たそれぞれのインピーダンスが鏡像の関係を有することを特徴とする請求項１又は２に記載の高周波複合回路。