JP4142926B2 - 端子基板の加工方法 - Google Patents
端子基板の加工方法 Download PDFInfo
- Publication number
- JP4142926B2 JP4142926B2 JP2002278947A JP2002278947A JP4142926B2 JP 4142926 B2 JP4142926 B2 JP 4142926B2 JP 2002278947 A JP2002278947 A JP 2002278947A JP 2002278947 A JP2002278947 A JP 2002278947A JP 4142926 B2 JP4142926 B2 JP 4142926B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- terminals
- cutting tool
- chuck table
- interposer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000003672 processing method Methods 0.000 title claims description 4
- 239000000758 substrate Substances 0.000 claims description 32
- 239000004065 semiconductor Substances 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 10
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 239000010949 copper Substances 0.000 claims description 3
- 239000013078 crystal Substances 0.000 claims description 3
- 229910003460 diamond Inorganic materials 0.000 claims description 3
- 239000010432 diamond Substances 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49147—Assembling terminal to base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49147—Assembling terminal to base
- Y10T29/49149—Assembling terminal to base by metal fusion bonding
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49204—Contact or terminal manufacturing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49204—Contact or terminal manufacturing
- Y10T29/49208—Contact or terminal manufacturing by assembling plural parts
- Y10T29/49222—Contact or terminal manufacturing by assembling plural parts forming array of contacts or terminals
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T82/00—Turning
- Y10T82/10—Process of turning
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ボール電極が形成される端子を複数備えた端子基板の加工方法に関する。
【０００２】
【従来の技術】
表面に集積回路が複数形成された半導体ウェーハは、ダイシング装置等を用いて個々の半導体チップに分割された後、通常はワンチップごとにパッケージングされて各種の電子機器に用いられるが、近年は、同種の半導体チップを複数積層させた状態でパッケージングして１つのパッケージ当たりの記憶容量や処理能力を向上させたり、機能の異なる複数の半導体チップを複数収容させた状態でパッケージングして１つのパッケージ当たりの機能を向上させたりする技術が開発されており、これらの技術においては、インターポーザと呼ばれる基板の上に半導体チップがマウントされると共に、インターポーザがプリント基板等の実装基板に実装され、インターポーザが半導体チップと実装基板との間に介在する構成となっている。
【０００３】
インターポーザの上面及び下面にはそれぞれ端子が形成され、両端子はインターポーザの内部の配線によって連結されている。また、下面の端子にはボール電極が形成されており、上面の端子には半導体チップの下面に形成されたバンプが接続され、下面の端子に形成されたボール電極は実装基板の電極（ランド）に接続されることにより、実装基板と半導体チップとを電気的に接続することができる。このインタポーザを使用することにより、各種電子機器の小型化、軽量化等が可能となっている。
【０００４】
インターポーザの上面の端子と半導体チップに形成されたバンプ、または、インターポーザの下面に形成されたボール電極と実装基板の電極との接続を確実にするため、インターポーザの加工段階においては、上面及び下面の複数の端子の頭部を平坦かつ均一に揃える必要がある。そこで、研削装置を用いて端子を研削する手法が提案されている（例えば特許文献１参照）。
【０００５】
【特許文献１】
特開２００２−２０３９２２号公報（第７頁、第１１図）
【０００６】
一方、インターポーザの端子ではなく、ＣＳＰの下面に形成されたバンプを露出させて平坦かつ均一に揃える場合においては、切削刃を用いる方法も開示されている（例えば特許文献２参照）。
【０００７】
【特許文献２】
特開２０００−１７３９５４号公報（第３〜４頁）
【０００８】
【発明が解決しようとする課題】
しかしながら、インターポーザに形成される複数の端子は、ＣＳＰの下面に形成されたバンプとは異なり、隣り合う端子間の間隔が数十μｍと肉眼では見えないほどに極めて接近しているため、研削装置を用いて端子を研削して端子の頭部を同じ高さに揃えようとすると、端子を構成する金属の延性により、端子同士が短絡してしまうという問題がある。
【０００９】
また、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）によって端子の頭部を一様に揃えるのでは、相当の時間がかかって生産性が悪いと共に、廃液の処理にコストがかかるという問題もある。
【００１０】
このような問題は、インターポーザのみならず、端子が極めて接近して形成される端子基板に共通の問題となっている。従って、このような端子基板の加工においては、端子同士を短絡させることなく、効率的かつ経済的に、端子の頭部の高さを一様に揃えるようにすることに課題を有している。
【００１１】
【課題を解決するための手段】
上記課題を解決するための具体的手段として本発明は、ボール電極が形成される端子を複数備えた端子基板の加工方法であって、レジスト膜が被覆された基板の面から複数の端子を突出させた後に、端子基板を回転可能なチャックテーブルに保持し、チャックテーブルを回転させながら、複数の端子が突出した面にバイトをあてがって、該レジスト膜を残したままの状態で、複数の端子の頭部を揃えるように旋削する端子基板の加工方法を提供する。
【００１２】
そしてこの端子基板の加工方法は、端子基板が、半導体チップの電極と実装基板の電極との間に介在するインターポーザであること、端子が銅電極であり、バイトが単結晶ダイヤモンドバイトであること、チャックテーブルの回転速度は５００ＲＰＭであり、バイトの送り速度はチャックテーブルの外周から回転中心に向けてチャックテーブルの１回転当たり５０μｍであり、バイトの切り込み量は５μｍ〜１５μｍであることを付加的な要件とする。
【００１３】
このように構成される端子基板の加工方法によれば、基板に被覆されたレジスト膜から突出形成された複数の端子をバイトによって旋削して頭部の高さを揃えるようにしたことにより、金属の延性に抗して端子の頭部を旋削することができるため、隣接する端子同士が短絡することがない。
【００１４】
また、レジスト膜が残されたままの状態で端子の旋削を行うことにより、端子がレジスト膜によって支持された状態で旋削されるため、端子が離脱したり、不安定な状態で旋削されて頭部の形状及び高さが不揃いになったりすることがない。
【００１５】
【発明の実施の形態】
本発明の実施の形態の一例として、図１に示す如く、端子基板の一種であるインターポーザ１が複数形成されたウェーハＷを加工する場合について説明する。
【００１６】
このウェーハＷを構成する各インターポーザ１においては、図２に示すように、シリコン等からなる基板２の表面に一様にレジスト膜３が被覆され、その表面から複数の端子４が突出している。端子４は、基板２の一面にレジスト膜３を被覆した後に、端子４を形成しようとする位置のレジスト膜を露光等によって取り除き、取り除いた部分に銅やアルミニウム、金、銀等の金属からなる端子を充填して形成される。なお、図示していないが、インターポーザ１においては、もう一方の面にも端子が形成される。
【００１７】
次に、図３に示す旋削装置１０を用いて、端子４の突出した部分を削り取ることにより頭部の高さを揃えて平坦とし、ボール電極を形成できる状態とする。
【００１８】
旋削装置１０には、基台１１に対してＸ軸方向に移動可能なＸ軸移動部１２と、基台１１に対してＹ軸方向に移動可能なＹ軸移動部１３と、Ｘ軸移動部１２に対してＺ軸方向に移動可能なＺ軸移動部１４とを備えている。
【００１９】
Ｙ軸移動部１３はスピンドルハウジング１５を支持しており、スピンドルハウジング１５はスピンドル１６を回動可能に支持している。また、スピンドル１６の先端には板状物を保持することができるチャックテーブル１７が配設されている。
【００２０】
Ｚ軸移動部１４にはバイト支持部１８が固定されており、バイト支持部１８の先端部には、刃先をチャックテーブル１７の方向に向けてバイト１９が固定されている。このバイト１９としては、例えば単結晶ダイヤモンドバイトを用いることができる。
【００２１】
図１に示したウェーハＷは、チャックテーブル１７に保持される。このとき、旋削しようとする端子４が形成されていない面がチャックテーブル１７に保持され、端子４が形成されている面はバイト１９の刃先と対峙する。
【００２２】
そして、スピンドル１６が高速回転することによりチャックテーブル１７に保持されたウェーハＷが回転し、Ｚ軸移動部１４の上下動によってバイト１９が上下動すると共に、Ｘ軸移動部１２がＸ軸方向に移動することにより、複数のインターポーザ１の面に接触しながらレジスト膜３から突出した複数の端子４が旋削され、図４に示すように、複数の端子４の頭部が平坦となり、その高さが揃った状態となる。
【００２３】
旋削時のチャックテーブル１７の回転速度は５００ＲＰＭとすることが望ましい。また、このチャックテーブル１７の回転速度と相俟って、チャックテーブル１７の１回転当たりバイト１９がチャックテーブル１７の外周から回転中心に向けて５０μｍの速度でＸ軸方向に移動するように、Ｘ軸移動部１２を移動させると、すべての端子４の旋削をより効果的に行うことができる。
【００２４】
バイト１９による切り込み量は、図３に示したＹ軸移動部１３のＹ軸方向の移動により高精度に制御することができる。例えば、バイト１９による端子４に対する切り込み量は、５μｍ〜１５μｍである。
【００２５】
このようにしてバイト１９を用いて端子４の頭部を削っていくと、研削砥石を用いて研削を行う場合とは異なり、端子４を構成する金属の延性によって隣接する端子同士が短絡するということがない。
【００２６】
しかも、端子４がその周囲をレジスト膜３によって固定された状態で端子４の頭部が削られていくため、端子４が離脱したり、不安定な状態で旋削されて頭部の形状及び高さが不揃いになるといったこともない。
【００２７】
こうして端子４の頭部の高さを揃えた後に、例えば図５に示すように、端子４の上にボール電極５を形成することにより、実装基板に形成された電極と半導体チップに形成された電極との間に介在して両電極を電気的に接続する機能を果たすことができるインターポーザとなる。
【００２８】
上記のようにして形成されたインターポーザ１は、以下のようにして使用される。例えば図６に示すように、複数の半導体チップＣ１、Ｃ２、Ｃ３が複数積層される場合には、最下段の半導体チップＣ１の下面に形成された電極とインターポーザ１の上面の端子４の上部に形成されたボール電極５とを接続し、更にインターポーザ１の下面のボール電極６をプリント基板等の実装基板７の電極に接続する。
【００２９】
また、図７に示すように、インターポーザ１がＣＳＰ８に用いられる場合も、半導体チップＣの下面に形成された電極とインターポーザ１の上面の端子４の上部に形成されたボール電極５とを接続し、更にインターポーザ１の下面のボール電極９を実装基板１の電極に接続する。
【００３０】
図６、図７のいずれの場合も、インターポーザ１の上面の端子４は、半導体チップの下面の端子に対応しているため、隣り合う端子間の間隔はわずか数十μｍと肉眼では見えないほどに極めて接近しているが、本発明のように端子４を旋削によってその高さを揃えるようにすることにより端子同士が短絡することがないため、インターポーザとしての機能が維持され、回路の動作に支障が生じない。
【００３１】
【発明の効果】
以上説明したように、本発明に係る端子基板の加工方法によれば、基板に被覆されたレジスト膜から突出形成された複数の端子をバイトによって旋削して頭部の高さを揃えるようにしたため、金属の延性に抗して端子の頭部を旋削することができる。従って、隣接する端子同士が短絡することがなく、半導体チップに形成された回路の動作に支障が生じない。
【００３２】
また、レジスト膜が残されたままの状態で端子の旋削を行うことにより、端子がレジスト膜によって支持された状態で旋削されるため、端子が離脱したり、不安定な状態で旋削されて頭部の形状及び高さが不揃いになったりすることがなく、端子基板の品質が低下することがない。
【図面の簡単な説明】
【図１】本発明が適用されるインターポーザが形成されたウェーハを示す斜視図である。
【図２】同インターポーザを示す断面図である。
【図３】本発明の実施に用いる旋削装置の一例を示す斜視図である。
【図４】旋削後のインターポーザを示す断面図である。
【図５】同インターポーザの端子にボール電極を形成した状態を示す断面図である。
【図６】本発明により加工されたインターポーザの使用方法の第一の例を示す断面図である。
【図７】同インターポーザの使用方法の第二の例を示す断面図である。
【符号の説明】
Ｗ…ウェーハ １…インターポーザ ２…基板
３…レジスト膜 ４…端子 ５、６…ボール電極
７…実装基板 ８…ＣＳＰ ９…ボール電極
１０…旋削装置 １１…基台 １２…Ｘ軸移動部
１３…Ｙ軸移動部 １４…Ｚ軸移動部
１５…スピンドルハウジング １６…スピンドル
１７…チャックテーブル １８…バイト支持部
１９…バイト
【発明の属する技術分野】
本発明は、ボール電極が形成される端子を複数備えた端子基板の加工方法に関する。
【０００２】
【従来の技術】
表面に集積回路が複数形成された半導体ウェーハは、ダイシング装置等を用いて個々の半導体チップに分割された後、通常はワンチップごとにパッケージングされて各種の電子機器に用いられるが、近年は、同種の半導体チップを複数積層させた状態でパッケージングして１つのパッケージ当たりの記憶容量や処理能力を向上させたり、機能の異なる複数の半導体チップを複数収容させた状態でパッケージングして１つのパッケージ当たりの機能を向上させたりする技術が開発されており、これらの技術においては、インターポーザと呼ばれる基板の上に半導体チップがマウントされると共に、インターポーザがプリント基板等の実装基板に実装され、インターポーザが半導体チップと実装基板との間に介在する構成となっている。
【０００３】
インターポーザの上面及び下面にはそれぞれ端子が形成され、両端子はインターポーザの内部の配線によって連結されている。また、下面の端子にはボール電極が形成されており、上面の端子には半導体チップの下面に形成されたバンプが接続され、下面の端子に形成されたボール電極は実装基板の電極（ランド）に接続されることにより、実装基板と半導体チップとを電気的に接続することができる。このインタポーザを使用することにより、各種電子機器の小型化、軽量化等が可能となっている。
【０００４】
インターポーザの上面の端子と半導体チップに形成されたバンプ、または、インターポーザの下面に形成されたボール電極と実装基板の電極との接続を確実にするため、インターポーザの加工段階においては、上面及び下面の複数の端子の頭部を平坦かつ均一に揃える必要がある。そこで、研削装置を用いて端子を研削する手法が提案されている（例えば特許文献１参照）。
【０００５】
【特許文献１】
特開２００２−２０３９２２号公報（第７頁、第１１図）
【０００６】
一方、インターポーザの端子ではなく、ＣＳＰの下面に形成されたバンプを露出させて平坦かつ均一に揃える場合においては、切削刃を用いる方法も開示されている（例えば特許文献２参照）。
【０００７】
【特許文献２】
特開２０００−１７３９５４号公報（第３〜４頁）
【０００８】
【発明が解決しようとする課題】
しかしながら、インターポーザに形成される複数の端子は、ＣＳＰの下面に形成されたバンプとは異なり、隣り合う端子間の間隔が数十μｍと肉眼では見えないほどに極めて接近しているため、研削装置を用いて端子を研削して端子の頭部を同じ高さに揃えようとすると、端子を構成する金属の延性により、端子同士が短絡してしまうという問題がある。
【０００９】
また、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）によって端子の頭部を一様に揃えるのでは、相当の時間がかかって生産性が悪いと共に、廃液の処理にコストがかかるという問題もある。
【００１０】
このような問題は、インターポーザのみならず、端子が極めて接近して形成される端子基板に共通の問題となっている。従って、このような端子基板の加工においては、端子同士を短絡させることなく、効率的かつ経済的に、端子の頭部の高さを一様に揃えるようにすることに課題を有している。
【００１１】
【課題を解決するための手段】
上記課題を解決するための具体的手段として本発明は、ボール電極が形成される端子を複数備えた端子基板の加工方法であって、レジスト膜が被覆された基板の面から複数の端子を突出させた後に、端子基板を回転可能なチャックテーブルに保持し、チャックテーブルを回転させながら、複数の端子が突出した面にバイトをあてがって、該レジスト膜を残したままの状態で、複数の端子の頭部を揃えるように旋削する端子基板の加工方法を提供する。
【００１２】
そしてこの端子基板の加工方法は、端子基板が、半導体チップの電極と実装基板の電極との間に介在するインターポーザであること、端子が銅電極であり、バイトが単結晶ダイヤモンドバイトであること、チャックテーブルの回転速度は５００ＲＰＭであり、バイトの送り速度はチャックテーブルの外周から回転中心に向けてチャックテーブルの１回転当たり５０μｍであり、バイトの切り込み量は５μｍ〜１５μｍであることを付加的な要件とする。
【００１３】
このように構成される端子基板の加工方法によれば、基板に被覆されたレジスト膜から突出形成された複数の端子をバイトによって旋削して頭部の高さを揃えるようにしたことにより、金属の延性に抗して端子の頭部を旋削することができるため、隣接する端子同士が短絡することがない。
【００１４】
また、レジスト膜が残されたままの状態で端子の旋削を行うことにより、端子がレジスト膜によって支持された状態で旋削されるため、端子が離脱したり、不安定な状態で旋削されて頭部の形状及び高さが不揃いになったりすることがない。
【００１５】
【発明の実施の形態】
本発明の実施の形態の一例として、図１に示す如く、端子基板の一種であるインターポーザ１が複数形成されたウェーハＷを加工する場合について説明する。
【００１６】
このウェーハＷを構成する各インターポーザ１においては、図２に示すように、シリコン等からなる基板２の表面に一様にレジスト膜３が被覆され、その表面から複数の端子４が突出している。端子４は、基板２の一面にレジスト膜３を被覆した後に、端子４を形成しようとする位置のレジスト膜を露光等によって取り除き、取り除いた部分に銅やアルミニウム、金、銀等の金属からなる端子を充填して形成される。なお、図示していないが、インターポーザ１においては、もう一方の面にも端子が形成される。
【００１７】
次に、図３に示す旋削装置１０を用いて、端子４の突出した部分を削り取ることにより頭部の高さを揃えて平坦とし、ボール電極を形成できる状態とする。
【００１８】
旋削装置１０には、基台１１に対してＸ軸方向に移動可能なＸ軸移動部１２と、基台１１に対してＹ軸方向に移動可能なＹ軸移動部１３と、Ｘ軸移動部１２に対してＺ軸方向に移動可能なＺ軸移動部１４とを備えている。
【００１９】
Ｙ軸移動部１３はスピンドルハウジング１５を支持しており、スピンドルハウジング１５はスピンドル１６を回動可能に支持している。また、スピンドル１６の先端には板状物を保持することができるチャックテーブル１７が配設されている。
【００２０】
Ｚ軸移動部１４にはバイト支持部１８が固定されており、バイト支持部１８の先端部には、刃先をチャックテーブル１７の方向に向けてバイト１９が固定されている。このバイト１９としては、例えば単結晶ダイヤモンドバイトを用いることができる。
【００２１】
図１に示したウェーハＷは、チャックテーブル１７に保持される。このとき、旋削しようとする端子４が形成されていない面がチャックテーブル１７に保持され、端子４が形成されている面はバイト１９の刃先と対峙する。
【００２２】
そして、スピンドル１６が高速回転することによりチャックテーブル１７に保持されたウェーハＷが回転し、Ｚ軸移動部１４の上下動によってバイト１９が上下動すると共に、Ｘ軸移動部１２がＸ軸方向に移動することにより、複数のインターポーザ１の面に接触しながらレジスト膜３から突出した複数の端子４が旋削され、図４に示すように、複数の端子４の頭部が平坦となり、その高さが揃った状態となる。
【００２３】
旋削時のチャックテーブル１７の回転速度は５００ＲＰＭとすることが望ましい。また、このチャックテーブル１７の回転速度と相俟って、チャックテーブル１７の１回転当たりバイト１９がチャックテーブル１７の外周から回転中心に向けて５０μｍの速度でＸ軸方向に移動するように、Ｘ軸移動部１２を移動させると、すべての端子４の旋削をより効果的に行うことができる。
【００２４】
バイト１９による切り込み量は、図３に示したＹ軸移動部１３のＹ軸方向の移動により高精度に制御することができる。例えば、バイト１９による端子４に対する切り込み量は、５μｍ〜１５μｍである。
【００２５】
このようにしてバイト１９を用いて端子４の頭部を削っていくと、研削砥石を用いて研削を行う場合とは異なり、端子４を構成する金属の延性によって隣接する端子同士が短絡するということがない。
【００２６】
しかも、端子４がその周囲をレジスト膜３によって固定された状態で端子４の頭部が削られていくため、端子４が離脱したり、不安定な状態で旋削されて頭部の形状及び高さが不揃いになるといったこともない。
【００２７】
こうして端子４の頭部の高さを揃えた後に、例えば図５に示すように、端子４の上にボール電極５を形成することにより、実装基板に形成された電極と半導体チップに形成された電極との間に介在して両電極を電気的に接続する機能を果たすことができるインターポーザとなる。
【００２８】
上記のようにして形成されたインターポーザ１は、以下のようにして使用される。例えば図６に示すように、複数の半導体チップＣ１、Ｃ２、Ｃ３が複数積層される場合には、最下段の半導体チップＣ１の下面に形成された電極とインターポーザ１の上面の端子４の上部に形成されたボール電極５とを接続し、更にインターポーザ１の下面のボール電極６をプリント基板等の実装基板７の電極に接続する。
【００２９】
また、図７に示すように、インターポーザ１がＣＳＰ８に用いられる場合も、半導体チップＣの下面に形成された電極とインターポーザ１の上面の端子４の上部に形成されたボール電極５とを接続し、更にインターポーザ１の下面のボール電極９を実装基板１の電極に接続する。
【００３０】
図６、図７のいずれの場合も、インターポーザ１の上面の端子４は、半導体チップの下面の端子に対応しているため、隣り合う端子間の間隔はわずか数十μｍと肉眼では見えないほどに極めて接近しているが、本発明のように端子４を旋削によってその高さを揃えるようにすることにより端子同士が短絡することがないため、インターポーザとしての機能が維持され、回路の動作に支障が生じない。
【００３１】
【発明の効果】
以上説明したように、本発明に係る端子基板の加工方法によれば、基板に被覆されたレジスト膜から突出形成された複数の端子をバイトによって旋削して頭部の高さを揃えるようにしたため、金属の延性に抗して端子の頭部を旋削することができる。従って、隣接する端子同士が短絡することがなく、半導体チップに形成された回路の動作に支障が生じない。
【００３２】
また、レジスト膜が残されたままの状態で端子の旋削を行うことにより、端子がレジスト膜によって支持された状態で旋削されるため、端子が離脱したり、不安定な状態で旋削されて頭部の形状及び高さが不揃いになったりすることがなく、端子基板の品質が低下することがない。
【図面の簡単な説明】
【図１】本発明が適用されるインターポーザが形成されたウェーハを示す斜視図である。
【図２】同インターポーザを示す断面図である。
【図３】本発明の実施に用いる旋削装置の一例を示す斜視図である。
【図４】旋削後のインターポーザを示す断面図である。
【図５】同インターポーザの端子にボール電極を形成した状態を示す断面図である。
【図６】本発明により加工されたインターポーザの使用方法の第一の例を示す断面図である。
【図７】同インターポーザの使用方法の第二の例を示す断面図である。
【符号の説明】
Ｗ…ウェーハ １…インターポーザ ２…基板
３…レジスト膜 ４…端子 ５、６…ボール電極
７…実装基板 ８…ＣＳＰ ９…ボール電極
１０…旋削装置 １１…基台 １２…Ｘ軸移動部
１３…Ｙ軸移動部 １４…Ｚ軸移動部
１５…スピンドルハウジング １６…スピンドル
１７…チャックテーブル １８…バイト支持部
１９…バイト
Claims (4)
- ボール電極が形成される端子を複数備えた端子基板の加工方法であって、
レジスト膜が被覆された基板の面から複数の端子を突出させた後に、該端子基板を回転可能なチャックテーブルに保持し、
該チャックテーブルを回転させながら、該複数の端子が突出した面にバイトをあてがって、該レジスト膜を残したままの状態で、該複数の端子の頭部を揃えるように旋削する端子基板の加工方法。 - 端子基板は、半導体チップの電極と実装基板の電極との間に介在するインターポーザである請求項１に記載の端子基板の加工方法。
- 端子は銅電極であり、バイトは単結晶ダイヤモンドバイトである請求項１または２に記載の端子基板の加工方法。
- チャックテーブルの回転速度は５００ＲＰＭであり、バイトの送り速度は該チャックテーブルの外周から回転中心に向けて該チャックテーブルの１回転当たり５０μｍであり、該バイトの切り込み量は５μｍ〜１５μｍである請求項１、２または３に記載の端子基板の加工方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002278947A JP4142926B2 (ja) | 2002-09-25 | 2002-09-25 | 端子基板の加工方法 |
| PCT/JP2003/010512 WO2004030095A1 (ja) | 2002-09-25 | 2003-08-20 | 端子基板の加工方法 |
| CNB038229056A CN1309059C (zh) | 2002-09-25 | 2003-08-20 | 端子基板的加工方法 |
| AU2003257625A AU2003257625A1 (en) | 2002-09-25 | 2003-08-20 | Method of machining terminal board |
| US10/529,146 US7278206B2 (en) | 2002-09-25 | 2003-08-20 | Method of preparing terminal board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002278947A JP4142926B2 (ja) | 2002-09-25 | 2002-09-25 | 端子基板の加工方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004119575A JP2004119575A (ja) | 2004-04-15 |
| JP4142926B2 true JP4142926B2 (ja) | 2008-09-03 |
Family
ID=32040439
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002278947A Expired - Lifetime JP4142926B2 (ja) | 2002-09-25 | 2002-09-25 | 端子基板の加工方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7278206B2 (ja) |
| JP (1) | JP4142926B2 (ja) |
| CN (1) | CN1309059C (ja) |
| AU (1) | AU2003257625A1 (ja) |
| WO (1) | WO2004030095A1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080056959A1 (en) * | 2006-08-31 | 2008-03-06 | Lee Cuthbert | Scent sampling devices and related methods |
| US7888816B2 (en) | 2007-06-06 | 2011-02-15 | Liebert Corporation | Method and apparatus for maintaining uninterruptible power supplies |
| CN109676336B (zh) * | 2018-12-26 | 2021-04-16 | 首瑞（北京）投资管理集团有限公司 | 一种电操机构自动化装配系统 |
| CN110146324B (zh) * | 2019-06-14 | 2021-09-17 | 上海外高桥造船有限公司 | 焊丝化学元素分析用铁屑取样装置及其取样方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1013007A (ja) | 1996-03-29 | 1998-01-16 | Ngk Spark Plug Co Ltd | 半田バンプを有する配線基板及びその製造方法及び平坦化治具 |
| JP4249827B2 (ja) * | 1998-12-04 | 2009-04-08 | 株式会社ディスコ | 半導体ウェーハの製造方法 |
| JP2001244372A (ja) | 2000-03-01 | 2001-09-07 | Seiko Epson Corp | 半導体装置およびその製造方法 |
| JP2002025948A (ja) | 2000-07-10 | 2002-01-25 | Canon Inc | ウエハーの分割方法、半導体デバイス、および半導体デバイスの製造方法 |
| JP2002203922A (ja) | 2001-01-05 | 2002-07-19 | Fujitsu Ltd | 半導体装置及びその製造方法 |
-
2002
- 2002-09-25 JP JP2002278947A patent/JP4142926B2/ja not_active Expired - Lifetime
-
2003
- 2003-08-20 US US10/529,146 patent/US7278206B2/en not_active Expired - Lifetime
- 2003-08-20 WO PCT/JP2003/010512 patent/WO2004030095A1/ja active Application Filing
- 2003-08-20 AU AU2003257625A patent/AU2003257625A1/en not_active Abandoned
- 2003-08-20 CN CNB038229056A patent/CN1309059C/zh not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US7278206B2 (en) | 2007-10-09 |
| AU2003257625A1 (en) | 2004-04-19 |
| CN1309059C (zh) | 2007-04-04 |
| JP2004119575A (ja) | 2004-04-15 |
| US20060288826A1 (en) | 2006-12-28 |
| CN1685503A (zh) | 2005-10-19 |
| WO2004030095A1 (ja) | 2004-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4249827B2 (ja) | 半導体ウェーハの製造方法 | |
| TW521356B (en) | Method of manufacturing IC device packages | |
| JP6671167B2 (ja) | 積層基板の加工方法 | |
| JP5755043B2 (ja) | 半導体ウエーハの加工方法 | |
| JP2009004406A (ja) | 基板の加工方法 | |
| KR20200038852A (ko) | 직사각형 기판의 연삭 방법 | |
| JP7098221B2 (ja) | ウェーハの加工方法 | |
| JP4142926B2 (ja) | 端子基板の加工方法 | |
| JP6987443B2 (ja) | ウェーハの加工方法 | |
| JP2011060841A (ja) | 研削装置 | |
| JP7325911B2 (ja) | 被加工物の加工方法 | |
| JP2004335540A (ja) | 樹脂基板の研削方法 | |
| CN107958841A (zh) | 晶片的加工方法 | |
| JP2004119468A (ja) | ウエーハレベルパッケージの分割方法 | |
| JP7187115B2 (ja) | ウェーハの加工方法 | |
| JP2022168925A (ja) | 研削方法 | |
| JP6976650B2 (ja) | ウェーハの加工方法 | |
| US6139403A (en) | Method and device for positioning and accessing a die under analysis | |
| JP2022032303A (ja) | 基板の加工方法 | |
| JP2012035343A (ja) | バイトホイール | |
| JP2010192724A (ja) | ウエーハの切削方法 | |
| JP7013083B2 (ja) | ウェーハの加工方法 | |
| JP5729937B2 (ja) | バイトホイール | |
| CN116494052A (zh) | 被加工物的加工方法 | |
| US6492071B1 (en) | Wafer scale encapsulation for integrated flip chip and surface mount technology assembly |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050825 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080305 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080424 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080520 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080613 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110620 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4142926 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110620 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120620 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130620 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130620 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130620 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |