JP4140247B2 - シート型β−ＦｅＳｉ２素子 - Google Patents
シート型β−ＦｅＳｉ２素子 Download PDFInfo
- Publication number
- JP4140247B2 JP4140247B2 JP2002057519A JP2002057519A JP4140247B2 JP 4140247 B2 JP4140247 B2 JP 4140247B2 JP 2002057519 A JP2002057519 A JP 2002057519A JP 2002057519 A JP2002057519 A JP 2002057519A JP 4140247 B2 JP4140247 B2 JP 4140247B2
- Authority
- JP
- Japan
- Prior art keywords
- fesi
- sheet
- film
- type
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Landscapes
- Photovoltaic Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は光センサー、太陽電池、熱電変換素子などエレクトロニクス分野における半導体素子デバイスの技術分野のうち、新しい半導体材料を使用して素子を簡便に作製する方法に関する。
【０００２】
【従来の技術】
従来の半導体デバイスはシリコン（Si）基板、GaP、GaAs基板やセラミクス平面基板材の上に機能性の材料薄膜を形成し、その上にフォトリソグラフィー技術や真空プロセスを用いて電気信号の入出力を行う電極を構成し、また光無反射保護膜を真空プロセスを用いて製作されている。
【０００３】
近年、地球資源の豊富で環境に負荷の少ない材料からなるβ-FeSi2半導体デバイスの使用が提案され開発が行なわれている。この材料による接合膜作製法はレーザアブレーション法、イオン注入法、分子線ビームエピタキシャル法、真空蒸着法など真空プロセスによるものが多い。
一方、電極形成としては従来の金属膜蒸着法に代えて、β-FeSi2材料特有の高温で金属結晶相に変換する効果を利用する方法があり、レーザアニール法（特願２００１−１５７０８７、２００１−２３５６６４）によって金属電極フォトリソグラフ形成を除去する方法が提案されている。更に光無反射保護膜作製は従来の真空中製膜プロセスによるSiO2を用いる手法がなされてきた。
【０００４】
【発明の解決しようとする課題】
従来の素子作成に関しては各種工程について以下のような課題を持っていた。
（１）素子の基板には単結晶Siが使用されるので、価格が高い。太陽電池のように極低価格で素子を作る必然性のある場合には、単結晶Siを使用するのでは材料コストや製造コストが高い。
（２）多結晶Si基板を使用する場合には、多結晶基板原料となる不純物濃度の高い、いわゆる低級品Siくずの量が供給に間に合わないので原料入手難である。
（３）Siや化合物で特性の良い半導体接合層を作るには、高真空中で高度に成長を制御できる高価な装置を使用するので、スループットは低くコストが高くなる。
（４）電極形成に金属膜フォトリソグラフ法やレーザアニール法を使用すると、高価な装置が必要であるし、スループットも大きく出来ない。
（５）光無反射保護膜を形成する場合に、真空工程を使用すると装置コストがかかってしまうし、スループットが装置の内容積によって制限を受けてしまう。
【０００５】
【課題を解決するための手段】
上記課題を占めている多くの原因は、製作コストが高くなるという点にある。
本発明では、素子製造の工程中に、
前項の課題（１）、（３）に対応して真空や高出力レーザなど大掛かりな装置を使わず、高価な単結晶素材などを使用しない素子形成を行うことである。
すなわち、前項課題（２）に対応して半導体薄膜を形成してｎ−ｐの接合を作るときに単結晶基板を使用せず、粉体堆積膜から熱反応で半導体膜を形成する手法を採用する。前項課題（４）に対応して電極形成はβ-FeSi2膜の一部を高温に曝して金属化する現象を利用してパターン形成する。前項課題（５）に対応して保護膜形成のために使用する高価な装置を用いない工程を取り入れる。
前項課題（１）、（３）、（５）に対応して素子全体の製造スル−プットを上げるために、各工程を連続で処理できる一貫システムを採用することにより、課題を解決した。
【０００６】
［請求項１の発明の実施の形態］
図１は本発明に従う可撓性を持つ基板上にβ-FeSi2半導体を用いたデバイス素子の模式図である。
素子を構成する基板１は、可撓性のあるシート材料を用いている。
この基板１上に、β-FeSi2半導体のｎ型の特性を持つ薄膜２２が積層している。この半導体膜の基板側には、下地電極となる薄膜層１１が存在する。
更にｎ型半導体膜２２の上に、β-FeSi2半導体のp型の特性を持つ薄膜３２が積層しており、下層にあるｎ型とｐ型の薄膜が接合部分２３を形成している。このｐ型薄膜３２の上面側には、電極７１が構成されている。更にこのｐ型薄膜の上から、反射防止膜となる誘電体薄膜４２が積層されている。
この誘電体薄膜４２の一部は剥ぎ取られた部分８があり、その部分に露出した電極７１には電流や電圧を取り出す電極リード線８１が接着固定されている。リード線８１は電圧電流計８２に接続されている。
なお下地の半導体膜をｎ型とし上に乗せる膜をｐ型としているが、ｎとｐを反対に構成しても良い。
可撓性シートにポリイミドのような高分子シートを用いた場合は、請求項3の実施形態に相当する。
【０００７】
［請求項2の発明の実施形態］
図1に示した可撓性シート材料として、ステンレススチールのような金属薄板を用いたのが請求項２の発明の実施形態であり、この場合には下地電極１１は必要なく、下地基板１が下地電極を兼ねる。
【０００８】
［請求項３の発明の実施形態］
図1に示した可撓性シート材料として、ポリイミドまたはテフロンのような高分子樹脂フィルムを用いたのが請求項３の発明の実施形態であり、この場合には下地電極１１にはAuやAlをフィルムに蒸着した膜を用いる。
【０００９】
【請求項４の発明の実施の形態】
p型及びｎ型β-FeSi2半導体薄膜を作る本発明の請求項４及び請求項5の実施方法を示すのが図２、図3である。
図2は下地シート材に絶縁体を用いた場合のp-型β-FeSi2薄膜の製法を示したものである。ポリイミド製シート１にはあらかじめ金やアルミニウム（ Al ）等の導電性薄膜１１を蒸着してあり、これはデバイスにした時の電極となる。この金属薄膜付きシート上に、原料となるFe及びSi粉体２１を堆積するが、原料粉体中にはp-型性質を作る第3元素としてAlやMnを添加したものを用いる。これらの混合粉体２１を均一にシート1上に堆積して粉体層２にするには、混合粉体を溶媒で溶いてスプレー塗布をしたり、ドクターブレード法で塗布する。シート1上の粉体層２は、矢印７の方向に移動するうちに乾燥し、加熱ロール５に到達する。この加熱ロール5はあらかじめ９３７℃以下に加熱されている。この温度はβ-FeSi2相を形成するのに必要な温度で、この温度を超えてはならない。通常９００〜９２０℃位に保つ。この加熱ロールは矢印５１の方向に回転してシート１上の粉体層２を押圧しており、粉体がローラに接して加熱移動される間に固体反応を起こしp-型のβ-FeSi２相２２が生成する。このようにしてp-β-FeSi２薄膜の付着した可撓性シートが完成する。
【００１０】
β-FeSi２半導体層のｐ／ｎ接合層を作る本発明の請求項５の実施方法を示すのが図３である。
可撓性下地シート上にp-型β-FeSi2膜２２が形成されているシートを下地として、この上にβ-FeSi2薄膜の原料となるFe及びSi粉体３１を堆積するが、原料粉体中にはn-型性質を作る第3元素としてCoやNiを添加したものを用いる。これらの混合粉体３１を均一にp-β-FeSi2膜２上に堆積して塗布層３にするには、混合粉体を溶媒で溶いてスプレー塗布で行ったり、ドクターブレード法で塗布する。シート1上の粉体層３は、矢印７の方向に移動するうちに乾燥し、加熱ロール５に流入する。この加熱ロール5はあらかじめ９３７℃以下に加熱されている。この温度はβ-FeSi2相を形成するのに必要な温度で、この温度を超えてはならない。通常９００〜９２０℃位に保つ。この加熱ロールは矢印５１の方向に回転してシート１上の粉体層３を押圧しており、粉体がローラに接して加熱移動される間に固体反応を起こしｎ-型のβ-FeSi２相３２が生成する。このときp型のβ-FeSi2膜２２に接してｎ型の接合面が構成するわけである。このようにしてp-β-FeSi２薄膜とｎ-β-FeSi2薄膜による接合面が構成された可撓性シートが完成する。
【００１１】
［請求項６の発明の実施の形態］
β-FeSi2薄膜上に電極を形成する本発明の請求項６の実施方法を示すのが図4である。接合面を構成した2種類のβ-FeSi2薄膜２２，３２が付着した可撓性シート１が、矢印６１の方向に回転している電極形成用の加熱ローラ６に押圧され、矢印7の方向に流れて行く。この電極形成用加熱ローラ６には、後に電極パターン形状となるように彫刻が施された突起状彫刻７が付いており、この突起は982度以上になるように加熱されている。通常この温度は９９０℃〜１１００℃である。突起状彫刻７に接触押圧され９８２℃以上に過熱されたn-β-FeSi２膜の表面部分はα-Fe2Si5相に変換し、この相が金属相であるから電気伝導がよく、半導体膜表面上のデバイス電極７１ができる。
この電極作製法はパターン電極を真空蒸着したり、リフトオフなどの真空工程を用いないので工程が簡略化でき、故障の少ないメリットを生じる。
【００１２】
可撓性シート上に形成されたデバイス上に光無反射保護膜を形成する本発明の請求項７の実施方法を示すのが図5である。
光無反射膜は、透明誘電体の薄膜を一般的には屈折率の異なる材質で複数枚重ねて作る。SiやSn、Zn、Zr、Tiなど無機物の水酸塩や硝酸塩を溶媒で希釈したインクをスプレーガン４３に装着する。
可撓性シート１上にβ-FeSi2接合膜３２が乗り、その一部に金属化電極パターン７１が構成されたデバイスシートが矢印7の方向に流れている。そこへスプレーガン４３に装着したインク４１を噴霧してデバイス上に堆積させ、乾燥後連続焼成炉９中を通過する。この間を通過する際に堆積層は２００−４００℃に過熱されて反応し、酸化膜４２が形成される。多層の光無反射膜を構成するには、この工程を繰り返せばよい。
なお、粉体積層膜を形成する方法としてドクターブレード法を用いても良い。また、加熱方法としてランプ加熱法や熱ローラ押圧法でもよい。
【００１３】
可撓性シート上に連続してβ-FeSi2半導体デバイスを製造する本発明の請求項8の実施方法を示すのが図6（A）、図６（B）である。
送り出しロール１５に可撓性シート材料が巻き込まれており、デバイスの基体となるシートフィルムが矢印16の方向に回転して流れ、各種製造工程を経て巻取りロール１８に矢印１９の方向に回転して巻き取られる。
図６（A）に於いては送り出しロールから出たフィルム１の上に、第1の工程として原料粉２を堆積し加熱ロール4によって第1層のβ-FeSi2半導体膜２２を形成する。
次に第2の工程として半導体接合面を形成するために、半導体膜22とは極性の異なる原料粉を堆積し加熱ロール5によって第2層のβ-FeSi2半導体膜3２を形成する。接合膜のできた半導体膜は、次の第3工程に入る。すなわち電極形成用加熱ローラ6によって押圧された後には、膜上の一部が金属化した電極パターン71が形成されている。更に次の工程は図６（Ｂ）に繋がる。第4工程に入ると、スプレーによって誘電体水酸化物原料４１が堆積し、加熱炉9を通過する間に反応が起こり光無反射保護膜４２が形成され、デバイス素子の機能部分本体部が出来上がる。更にこれらの膜は巻取りロール１８に導かれ、矢印19方向に回転しているのでロールに巻き取られて生産工程を終える。
【００１４】
【発明の特徴と従来技術】
従来のβ-FeSi2半導体を用いたデバイス素子は、基板として半導体特性を持った単結晶や多結晶のシリコン板を用いていた。又は基板として焼結セラミクスやガラスをもちい、その上にアモスファスシリコンやIII―V化合物半導体を積層していた。
それに対して、本特許の素子に用いる基板材料としては、可撓性のあるステンレススチールなどの金属板や、廉価で耐熱性のあるポリイミドシートである。
これらの材料はシリコン基板に較べると、大変廉価である。また十分に大面積が取れるし、長尺ものが得られるので巻き取ったロール形態を用いて連続加工することができる。単結晶や無機物焼結体などのように、大きさの制限を受けることが無い。また、大面積の素子を構成して取り付け加工をする場合に、可撓性があるので破損することが無く、工作しやすい。
【００１５】
基板材料として金属薄板を用いた場合には、可撓性や廉価の特長のほかに、薄板自体が下地基板側の電極を兼用するという特徴も有する。一方、基板材料として直接ポリイミドなど有機絶縁材料を用いた場合には、基板１の上に、あらかじめ表面に金やアルミニウム箔などを蒸着したフィルムを用いたり、β-FeSi2半導体膜に熱加工を加えて、部分的に金属層を変化させた部分を電極としたものを用いる。この金属膜を敷いたフィルムは、蒸着法により装飾フィルムとして多量に安価入手できる。
【００１６】
本特許のもう一方の特徴は、その製造プロセスにある。請求項４以降の製膜方法、電極形成方法、保護膜形成法、一貫生産プロセスラインとも、真空系を使わず日常工場の環境で連続作業生産ができるのが特徴である。これはベース基板に可撓性のある材料を用い、生産加工工程も日常使用されているような容易で使い古された技術だけで成り立っているからである。従来の半導体素子生産のように、単結晶板やセラミクス基板を用いたのでは、フィルムを流すような生産方式は採用が難しい。ベースフィルムをロールから送り出し、出来上がる製品をロールに巻き取るプロセスを採用できることにより、スループットも上がり製造装置の管理コストも低減できる特徴をもつ。
【００１７】
【発明の効果】
本発明では、デバイスを構成する基板を可撓性のある材料を用いたので、ロールからの送り出し巻取りが可能となり、デバイスを構成する部品作成プロセスが空気中で連続生産可能な方式になったので、全ての作製プロセスが一貫して連続世産できるようになり、結果として製品の製作コストを大幅に低減できるようになった。
【図面の簡単な説明】
【図１】 本発明に従う可撓性を持つ基板上にβ-FeSi2半導体を用いたデバイス素子の構成模式図。
【図２】 本発明の可撓性を持つ基板上に第1層のβ-FeSi2薄膜を作る工程の模式図。
【図３】 本発明の可撓性を持つ基板上に第２層のβ-FeSi2薄膜を作り、接合面を作る工程の模式図。
【図４】 本発明の可撓性を持つ基板上に作製されたβ-FeSi2半導体薄膜上に、デバイス電極パターンを作る工程の模式図。
【図５】 本発明の可撓性を持つ基板上に出来上がったデバイス上に、光無反射保護膜を作る工程の模式図。
【図６】 本発明の可撓性を持つ基板上に、半導体膜製作、接合面製作、電極製作、光無反射保護膜製作の各プロセスを一貫し、デバイスを連続ラインで作る工程の模式図。
【符号の説明】
１・・・可撓性基板
１１・・・金属薄膜
１５・・・送り出しローラ
１６・・・ローラの回転方向
１７・・・基板シートの流れる方向
１８・・・巻取りローラ
１９・・・ローラの回転方向
２・・・第1の半導体の粉体堆積層
２１・・・原料粉末
２２・・・第1の半導体薄膜
２３・・・ｐ／ｎ接合面
３・・・第2の半導体の粉末堆積層
３１・・・原料粉末
３２・・・第２の半導体薄膜
４・・・光無反射保護膜の粉体堆積層
４１・・・原料粉末
４２・・・光無反射保護膜
４３・・・スプレーガン
５・・・加熱ローラ
５１・・・加熱ローラの回転方向
６・・・電極形成ローラ
６１・・・電極形成ローラの回転方向
７・・・電極突起彫刻
７１・・・電極パターン
８・・・保護膜が剥ぎ取られた部分
８１・・・リード線
８２・・・出力測定器
９・・・連続加熱炉
【発明の属する技術分野】
本発明は光センサー、太陽電池、熱電変換素子などエレクトロニクス分野における半導体素子デバイスの技術分野のうち、新しい半導体材料を使用して素子を簡便に作製する方法に関する。
【０００２】
【従来の技術】
従来の半導体デバイスはシリコン（Si）基板、GaP、GaAs基板やセラミクス平面基板材の上に機能性の材料薄膜を形成し、その上にフォトリソグラフィー技術や真空プロセスを用いて電気信号の入出力を行う電極を構成し、また光無反射保護膜を真空プロセスを用いて製作されている。
【０００３】
近年、地球資源の豊富で環境に負荷の少ない材料からなるβ-FeSi2半導体デバイスの使用が提案され開発が行なわれている。この材料による接合膜作製法はレーザアブレーション法、イオン注入法、分子線ビームエピタキシャル法、真空蒸着法など真空プロセスによるものが多い。
一方、電極形成としては従来の金属膜蒸着法に代えて、β-FeSi2材料特有の高温で金属結晶相に変換する効果を利用する方法があり、レーザアニール法（特願２００１−１５７０８７、２００１−２３５６６４）によって金属電極フォトリソグラフ形成を除去する方法が提案されている。更に光無反射保護膜作製は従来の真空中製膜プロセスによるSiO2を用いる手法がなされてきた。
【０００４】
【発明の解決しようとする課題】
従来の素子作成に関しては各種工程について以下のような課題を持っていた。
（１）素子の基板には単結晶Siが使用されるので、価格が高い。太陽電池のように極低価格で素子を作る必然性のある場合には、単結晶Siを使用するのでは材料コストや製造コストが高い。
（２）多結晶Si基板を使用する場合には、多結晶基板原料となる不純物濃度の高い、いわゆる低級品Siくずの量が供給に間に合わないので原料入手難である。
（３）Siや化合物で特性の良い半導体接合層を作るには、高真空中で高度に成長を制御できる高価な装置を使用するので、スループットは低くコストが高くなる。
（４）電極形成に金属膜フォトリソグラフ法やレーザアニール法を使用すると、高価な装置が必要であるし、スループットも大きく出来ない。
（５）光無反射保護膜を形成する場合に、真空工程を使用すると装置コストがかかってしまうし、スループットが装置の内容積によって制限を受けてしまう。
【０００５】
【課題を解決するための手段】
上記課題を占めている多くの原因は、製作コストが高くなるという点にある。
本発明では、素子製造の工程中に、
前項の課題（１）、（３）に対応して真空や高出力レーザなど大掛かりな装置を使わず、高価な単結晶素材などを使用しない素子形成を行うことである。
すなわち、前項課題（２）に対応して半導体薄膜を形成してｎ−ｐの接合を作るときに単結晶基板を使用せず、粉体堆積膜から熱反応で半導体膜を形成する手法を採用する。前項課題（４）に対応して電極形成はβ-FeSi2膜の一部を高温に曝して金属化する現象を利用してパターン形成する。前項課題（５）に対応して保護膜形成のために使用する高価な装置を用いない工程を取り入れる。
前項課題（１）、（３）、（５）に対応して素子全体の製造スル−プットを上げるために、各工程を連続で処理できる一貫システムを採用することにより、課題を解決した。
【０００６】
［請求項１の発明の実施の形態］
図１は本発明に従う可撓性を持つ基板上にβ-FeSi2半導体を用いたデバイス素子の模式図である。
素子を構成する基板１は、可撓性のあるシート材料を用いている。
この基板１上に、β-FeSi2半導体のｎ型の特性を持つ薄膜２２が積層している。この半導体膜の基板側には、下地電極となる薄膜層１１が存在する。
更にｎ型半導体膜２２の上に、β-FeSi2半導体のp型の特性を持つ薄膜３２が積層しており、下層にあるｎ型とｐ型の薄膜が接合部分２３を形成している。このｐ型薄膜３２の上面側には、電極７１が構成されている。更にこのｐ型薄膜の上から、反射防止膜となる誘電体薄膜４２が積層されている。
この誘電体薄膜４２の一部は剥ぎ取られた部分８があり、その部分に露出した電極７１には電流や電圧を取り出す電極リード線８１が接着固定されている。リード線８１は電圧電流計８２に接続されている。
なお下地の半導体膜をｎ型とし上に乗せる膜をｐ型としているが、ｎとｐを反対に構成しても良い。
可撓性シートにポリイミドのような高分子シートを用いた場合は、請求項3の実施形態に相当する。
【０００７】
［請求項2の発明の実施形態］
図1に示した可撓性シート材料として、ステンレススチールのような金属薄板を用いたのが請求項２の発明の実施形態であり、この場合には下地電極１１は必要なく、下地基板１が下地電極を兼ねる。
【０００８】
［請求項３の発明の実施形態］
図1に示した可撓性シート材料として、ポリイミドまたはテフロンのような高分子樹脂フィルムを用いたのが請求項３の発明の実施形態であり、この場合には下地電極１１にはAuやAlをフィルムに蒸着した膜を用いる。
【０００９】
【請求項４の発明の実施の形態】
p型及びｎ型β-FeSi2半導体薄膜を作る本発明の請求項４及び請求項5の実施方法を示すのが図２、図3である。
図2は下地シート材に絶縁体を用いた場合のp-型β-FeSi2薄膜の製法を示したものである。ポリイミド製シート１にはあらかじめ金やアルミニウム（ Al ）等の導電性薄膜１１を蒸着してあり、これはデバイスにした時の電極となる。この金属薄膜付きシート上に、原料となるFe及びSi粉体２１を堆積するが、原料粉体中にはp-型性質を作る第3元素としてAlやMnを添加したものを用いる。これらの混合粉体２１を均一にシート1上に堆積して粉体層２にするには、混合粉体を溶媒で溶いてスプレー塗布をしたり、ドクターブレード法で塗布する。シート1上の粉体層２は、矢印７の方向に移動するうちに乾燥し、加熱ロール５に到達する。この加熱ロール5はあらかじめ９３７℃以下に加熱されている。この温度はβ-FeSi2相を形成するのに必要な温度で、この温度を超えてはならない。通常９００〜９２０℃位に保つ。この加熱ロールは矢印５１の方向に回転してシート１上の粉体層２を押圧しており、粉体がローラに接して加熱移動される間に固体反応を起こしp-型のβ-FeSi２相２２が生成する。このようにしてp-β-FeSi２薄膜の付着した可撓性シートが完成する。
【００１０】
β-FeSi２半導体層のｐ／ｎ接合層を作る本発明の請求項５の実施方法を示すのが図３である。
可撓性下地シート上にp-型β-FeSi2膜２２が形成されているシートを下地として、この上にβ-FeSi2薄膜の原料となるFe及びSi粉体３１を堆積するが、原料粉体中にはn-型性質を作る第3元素としてCoやNiを添加したものを用いる。これらの混合粉体３１を均一にp-β-FeSi2膜２上に堆積して塗布層３にするには、混合粉体を溶媒で溶いてスプレー塗布で行ったり、ドクターブレード法で塗布する。シート1上の粉体層３は、矢印７の方向に移動するうちに乾燥し、加熱ロール５に流入する。この加熱ロール5はあらかじめ９３７℃以下に加熱されている。この温度はβ-FeSi2相を形成するのに必要な温度で、この温度を超えてはならない。通常９００〜９２０℃位に保つ。この加熱ロールは矢印５１の方向に回転してシート１上の粉体層３を押圧しており、粉体がローラに接して加熱移動される間に固体反応を起こしｎ-型のβ-FeSi２相３２が生成する。このときp型のβ-FeSi2膜２２に接してｎ型の接合面が構成するわけである。このようにしてp-β-FeSi２薄膜とｎ-β-FeSi2薄膜による接合面が構成された可撓性シートが完成する。
【００１１】
［請求項６の発明の実施の形態］
β-FeSi2薄膜上に電極を形成する本発明の請求項６の実施方法を示すのが図4である。接合面を構成した2種類のβ-FeSi2薄膜２２，３２が付着した可撓性シート１が、矢印６１の方向に回転している電極形成用の加熱ローラ６に押圧され、矢印7の方向に流れて行く。この電極形成用加熱ローラ６には、後に電極パターン形状となるように彫刻が施された突起状彫刻７が付いており、この突起は982度以上になるように加熱されている。通常この温度は９９０℃〜１１００℃である。突起状彫刻７に接触押圧され９８２℃以上に過熱されたn-β-FeSi２膜の表面部分はα-Fe2Si5相に変換し、この相が金属相であるから電気伝導がよく、半導体膜表面上のデバイス電極７１ができる。
この電極作製法はパターン電極を真空蒸着したり、リフトオフなどの真空工程を用いないので工程が簡略化でき、故障の少ないメリットを生じる。
【００１２】
可撓性シート上に形成されたデバイス上に光無反射保護膜を形成する本発明の請求項７の実施方法を示すのが図5である。
光無反射膜は、透明誘電体の薄膜を一般的には屈折率の異なる材質で複数枚重ねて作る。SiやSn、Zn、Zr、Tiなど無機物の水酸塩や硝酸塩を溶媒で希釈したインクをスプレーガン４３に装着する。
可撓性シート１上にβ-FeSi2接合膜３２が乗り、その一部に金属化電極パターン７１が構成されたデバイスシートが矢印7の方向に流れている。そこへスプレーガン４３に装着したインク４１を噴霧してデバイス上に堆積させ、乾燥後連続焼成炉９中を通過する。この間を通過する際に堆積層は２００−４００℃に過熱されて反応し、酸化膜４２が形成される。多層の光無反射膜を構成するには、この工程を繰り返せばよい。
なお、粉体積層膜を形成する方法としてドクターブレード法を用いても良い。また、加熱方法としてランプ加熱法や熱ローラ押圧法でもよい。
【００１３】
可撓性シート上に連続してβ-FeSi2半導体デバイスを製造する本発明の請求項8の実施方法を示すのが図6（A）、図６（B）である。
送り出しロール１５に可撓性シート材料が巻き込まれており、デバイスの基体となるシートフィルムが矢印16の方向に回転して流れ、各種製造工程を経て巻取りロール１８に矢印１９の方向に回転して巻き取られる。
図６（A）に於いては送り出しロールから出たフィルム１の上に、第1の工程として原料粉２を堆積し加熱ロール4によって第1層のβ-FeSi2半導体膜２２を形成する。
次に第2の工程として半導体接合面を形成するために、半導体膜22とは極性の異なる原料粉を堆積し加熱ロール5によって第2層のβ-FeSi2半導体膜3２を形成する。接合膜のできた半導体膜は、次の第3工程に入る。すなわち電極形成用加熱ローラ6によって押圧された後には、膜上の一部が金属化した電極パターン71が形成されている。更に次の工程は図６（Ｂ）に繋がる。第4工程に入ると、スプレーによって誘電体水酸化物原料４１が堆積し、加熱炉9を通過する間に反応が起こり光無反射保護膜４２が形成され、デバイス素子の機能部分本体部が出来上がる。更にこれらの膜は巻取りロール１８に導かれ、矢印19方向に回転しているのでロールに巻き取られて生産工程を終える。
【００１４】
【発明の特徴と従来技術】
従来のβ-FeSi2半導体を用いたデバイス素子は、基板として半導体特性を持った単結晶や多結晶のシリコン板を用いていた。又は基板として焼結セラミクスやガラスをもちい、その上にアモスファスシリコンやIII―V化合物半導体を積層していた。
それに対して、本特許の素子に用いる基板材料としては、可撓性のあるステンレススチールなどの金属板や、廉価で耐熱性のあるポリイミドシートである。
これらの材料はシリコン基板に較べると、大変廉価である。また十分に大面積が取れるし、長尺ものが得られるので巻き取ったロール形態を用いて連続加工することができる。単結晶や無機物焼結体などのように、大きさの制限を受けることが無い。また、大面積の素子を構成して取り付け加工をする場合に、可撓性があるので破損することが無く、工作しやすい。
【００１５】
基板材料として金属薄板を用いた場合には、可撓性や廉価の特長のほかに、薄板自体が下地基板側の電極を兼用するという特徴も有する。一方、基板材料として直接ポリイミドなど有機絶縁材料を用いた場合には、基板１の上に、あらかじめ表面に金やアルミニウム箔などを蒸着したフィルムを用いたり、β-FeSi2半導体膜に熱加工を加えて、部分的に金属層を変化させた部分を電極としたものを用いる。この金属膜を敷いたフィルムは、蒸着法により装飾フィルムとして多量に安価入手できる。
【００１６】
本特許のもう一方の特徴は、その製造プロセスにある。請求項４以降の製膜方法、電極形成方法、保護膜形成法、一貫生産プロセスラインとも、真空系を使わず日常工場の環境で連続作業生産ができるのが特徴である。これはベース基板に可撓性のある材料を用い、生産加工工程も日常使用されているような容易で使い古された技術だけで成り立っているからである。従来の半導体素子生産のように、単結晶板やセラミクス基板を用いたのでは、フィルムを流すような生産方式は採用が難しい。ベースフィルムをロールから送り出し、出来上がる製品をロールに巻き取るプロセスを採用できることにより、スループットも上がり製造装置の管理コストも低減できる特徴をもつ。
【００１７】
【発明の効果】
本発明では、デバイスを構成する基板を可撓性のある材料を用いたので、ロールからの送り出し巻取りが可能となり、デバイスを構成する部品作成プロセスが空気中で連続生産可能な方式になったので、全ての作製プロセスが一貫して連続世産できるようになり、結果として製品の製作コストを大幅に低減できるようになった。
【図面の簡単な説明】
【図１】 本発明に従う可撓性を持つ基板上にβ-FeSi2半導体を用いたデバイス素子の構成模式図。
【図２】 本発明の可撓性を持つ基板上に第1層のβ-FeSi2薄膜を作る工程の模式図。
【図３】 本発明の可撓性を持つ基板上に第２層のβ-FeSi2薄膜を作り、接合面を作る工程の模式図。
【図４】 本発明の可撓性を持つ基板上に作製されたβ-FeSi2半導体薄膜上に、デバイス電極パターンを作る工程の模式図。
【図５】 本発明の可撓性を持つ基板上に出来上がったデバイス上に、光無反射保護膜を作る工程の模式図。
【図６】 本発明の可撓性を持つ基板上に、半導体膜製作、接合面製作、電極製作、光無反射保護膜製作の各プロセスを一貫し、デバイスを連続ラインで作る工程の模式図。
【符号の説明】
１・・・可撓性基板
１１・・・金属薄膜
１５・・・送り出しローラ
１６・・・ローラの回転方向
１７・・・基板シートの流れる方向
１８・・・巻取りローラ
１９・・・ローラの回転方向
２・・・第1の半導体の粉体堆積層
２１・・・原料粉末
２２・・・第1の半導体薄膜
２３・・・ｐ／ｎ接合面
３・・・第2の半導体の粉末堆積層
３１・・・原料粉末
３２・・・第２の半導体薄膜
４・・・光無反射保護膜の粉体堆積層
４１・・・原料粉末
４２・・・光無反射保護膜
４３・・・スプレーガン
５・・・加熱ローラ
５１・・・加熱ローラの回転方向
６・・・電極形成ローラ
６１・・・電極形成ローラの回転方向
７・・・電極突起彫刻
７１・・・電極パターン
８・・・保護膜が剥ぎ取られた部分
８１・・・リード線
８２・・・出力測定器
９・・・連続加熱炉
Claims (8)
- 可撓性シート上にp型およびn型特性をもつ２種類のβ-FeSi2半導体薄膜を作成しその２種類の薄膜による接合部を構成し、該薄膜接合部の一部をα-Fe2Si5金属膜化して電極とし、さらにその表面に表面保護層として透明誘電体膜を設けたデバイス機能を持ったシート型β-FeSi2素子。
- 可撓性シートとして、鉄、ニッケル、銅単体またはそれらの合金、またはそれらを主成分として1種類以上の添加元素を含んだ合金からなる金属薄板を用いる請求項１記載のシート型β-FeSi2素子。
- 可撓性シートとしてポリイミドまたはテフロン系高分子樹脂フィルムを用いる請求項１記載のシート型β-FeSi2素子。
- 可撓性シート上に、原材料原子比率を１：２とするFeとSiに不純物を添加して溶解・固化・粉砕して微粉にしたものを、スプレー法または印刷塗布法で塗布・乾燥して一様の厚みに堆積し、それを５００〜９８０℃の温度中で加熱反応させてβ-FeSi2半導体薄膜を形成する。さらにその上に先の半導体膜とは反対の特性を示す不純物を添加した、原材料原子比率を１：２とするFeとSiを溶解・固化・粉砕して微粉にしたものを、スプレー法または印刷塗布法でシート上に一様の厚みで堆積し、それを５００〜９８０℃の温度中で加熱反応させてβ-FeSi2半導体薄膜を形成し、最終的にｐ−ｎ接合界面を構成したβ−FeSi2半導体薄膜を形成する工程と、 前記ｐ−ｎ接合界面を構成したβ− FeSi 2 半導体薄膜の一部をα -Fe 2 Si 5 金属膜化して電極とする工程と、 さらにその表面に表面保護層として透明誘電体膜を設ける工程とを具備した、デバイス機能を持ったシート型β -FeSi 2 素子の製造方法。
- 可撓性シート上に堆積したFeとSi成分からなる混合粉を、β-FeSi2相に反応形成する手法として、５００〜９８０℃の高温に過熱した熱ローラをシート上に堆積した粉末層に非酸化雰囲気中で押圧し、この手法によってｐ−ｎ接合界面を持った半導体薄膜を連続熱処理製膜する請求項４記載のデバイス機能を持ったシート型β -FeSi 2 素子の製造方法。
- 後に電極となるパターン形状に彫刻が施された金属又はセラミクスローラが加熱されており、このローラをβ-FeSi2半導体膜が形成されて連続走行するフィルム上に押圧することによって、ローラに触れた部分を電極化する請求項４記載のデバイス機能を持ったシート型β -FeSi 2 素子の製造方法。
- シリコンや錫、亜鉛、ジルコニアなど無機物の水酸塩や硝酸塩を溶媒で希釈したインクをスプレー法又は塗布印刷法によって、連続走行する可撓性シート上に形成されたβ-FeSi2半導体素子表面に極薄く堆積し、その後連続焼成炉やフラッシュランプ光の下を通過して加熱したり、または高温に加熱した熱ローラを押圧することによって透明誘電体膜を形成し無反射光保護膜とする請求項４記載のデバイス機能を持ったシート型β -FeSi 2 素子の製造方法。
- 巻取りロールから送り出された可撓性シート上に、ｐ型又はｎ型特性を持つ粉末を堆積する工程と、シートの流れる先で堆積した粉末層に加熱ローラを押圧しながら連続的にβ-FeSi2半導体薄膜を形成する工程と、この半導体薄膜が形成されたシート上に、ｎ型又はｐ型特性を持つ粉末を堆積する工程と、シートの流れる先で堆積した粉末層に加熱ローラを押圧しながら連続的にβ-FeSi2半導体薄膜を形成する工程と、更にこの2層の薄膜が形成されたシートの流れる先にパターン形状に彫刻が施された加熱ローラによって、該半導体薄膜の一部を金属α-Fe2Si5化して電極とする工程と、更にシートの流れる先にゾルーゲル薄層を敷き熱ローラ又は加熱炉の中を通過させることによって透明誘電体膜を作製する工程を設けて、これらプロセスを一貫して連続的に流してデバイスを製造するシート型β-FeSi2素子製造装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002057519A JP4140247B2 (ja) | 2002-03-04 | 2002-03-04 | シート型β−ＦｅＳｉ２素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002057519A JP4140247B2 (ja) | 2002-03-04 | 2002-03-04 | シート型β−ＦｅＳｉ２素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003258321A JP2003258321A (ja) | 2003-09-12 |
| JP4140247B2 true JP4140247B2 (ja) | 2008-08-27 |
Family
ID=28667756
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002057519A Expired - Fee Related JP4140247B2 (ja) | 2002-03-04 | 2002-03-04 | シート型β−ＦｅＳｉ２素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4140247B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6943388B1 (en) | 2004-03-18 | 2005-09-13 | National Institute Of Advanced Industrial Science And Technology | Sheet-type β-FeSi2 element, and method and device for manufacturing the same |
| WO2011105538A1 (ja) * | 2010-02-25 | 2011-09-01 | 産機電業株式会社 | シリコン粉末を用いた太陽電池セルの製造方法 |
-
2002
- 2002-03-04 JP JP2002057519A patent/JP4140247B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003258321A (ja) | 2003-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Razza et al. | Research Update: Large-area deposition, coating, printing, and processing techniques for the upscaling of perovskite solar cell technology | |
| US7317159B2 (en) | Thermoelectric conversion element and method of manufacturing the same, and thermoelectric conversion device using the element | |
| JP5247962B2 (ja) | 金属キレートインクを用いる薄膜導体の直接印刷 | |
| US7842882B2 (en) | Low cost and high throughput deposition methods and apparatus for high density semiconductor film growth | |
| US8048477B2 (en) | Chalcogenide solar cells | |
| CN102067320B (zh) | 柔性半导体装置的制造方法 | |
| US20190181323A1 (en) | Flexible thermoelectric module | |
| JP2009521819A (ja) | 相変化インクを用いて、半導体ウェハ上に電気接点を形成するプロセス | |
| JP2009528681A (ja) | カルコゲンと金属間物質の使用による高処理能力の半導体層形成 | |
| US20190181321A1 (en) | Flexible thermoelectric module | |
| TWI608639B (zh) | 可撓熱電結構與其形成方法 | |
| KR102414392B1 (ko) | 열전 테이프 | |
| JPH1187747A (ja) | 化合物半導体膜の製造方法および太陽電池 | |
| US10553773B2 (en) | Flexible encapsulation of a flexible thin-film based thermoelectric device with sputter deposited layer of N-type and P-type thermoelectric legs | |
| US10566515B2 (en) | Extended area of sputter deposited N-type and P-type thermoelectric legs in a flexible thin-film based thermoelectric device | |
| US10644252B2 (en) | Method for making photodetector | |
| JP4140247B2 (ja) | シート型β−ＦｅＳｉ２素子 | |
| US6943388B1 (en) | Sheet-type β-FeSi2 element, and method and device for manufacturing the same | |
| TW201330290A (zh) | 藉外部誘發而自扁帶釋放材料之薄膜沈積 | |
| Curtis et al. | Multi-layer inkjet printed contacts for silicon solar cells | |
| WO2017142074A1 (ja) | 固体接合型光電変換素子、及びその製造方法 | |
| US10367131B2 (en) | Extended area of sputter deposited n-type and p-type thermoelectric legs in a flexible thin-film based thermoelectric device | |
| JP7007114B2 (ja) | 固体接合型光電変換素子 | |
| US20210343920A1 (en) | Thermoelectric device | |
| US8273597B2 (en) | Process for making solar panel and the solar panel made thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050223 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071002 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071016 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071213 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080115 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080214 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080218 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080418 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080513 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080602 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110620 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110620 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110620 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |