JP4136788B2 - 樹脂モールド電子部品の製造方法 - Google Patents

樹脂モールド電子部品の製造方法 Download PDF

Info

Publication number
JP4136788B2
JP4136788B2 JP2003137461A JP2003137461A JP4136788B2 JP 4136788 B2 JP4136788 B2 JP 4136788B2 JP 2003137461 A JP2003137461 A JP 2003137461A JP 2003137461 A JP2003137461 A JP 2003137461A JP 4136788 B2 JP4136788 B2 JP 4136788B2
Authority
JP
Japan
Prior art keywords
circuit board
hole
resin
electronic component
collective
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003137461A
Other languages
English (en)
Other versions
JP2004342837A (ja
Inventor
博行 宮沢
Original Assignee
盛興電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 盛興電機株式会社 filed Critical 盛興電機株式会社
Priority to JP2003137461A priority Critical patent/JP4136788B2/ja
Publication of JP2004342837A publication Critical patent/JP2004342837A/ja
Application granted granted Critical
Publication of JP4136788B2 publication Critical patent/JP4136788B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

【0001】
【発明の属する技術分野】
この発明は、樹脂モールド電子部品の製造方法に関するものである。
【0002】
【従来の技術】
プリント配線板の表面にチップ状電子素子を搭載して、電子素子の外周を樹脂で封止した樹脂モールド電子部品が知られている。この種の電子部品は、例えば、特許文献1に開示されているように、表面側に上面電極が設けられ、この上面電極と裏面側に形成した下面電極とを、スルホール孔を介して電気的に接続する回路基板と、回路基板上に搭載される電子素子、例えば、チップ状の発光ダイオードなどとを備えている。
【0003】
このような樹脂モールド電子部品は、スルホール孔を回路基板の表面側から閉塞部材で閉止して、樹脂がスルホール孔内に侵入することを防止した状態で、電子素子と上面電極とをボンディング接続し、その後に、電子素子の外周を、例えば、エポキシ樹脂などの封止樹脂でモールドすることで製造されている。
【0004】
このような方法で製造される樹脂モールド電子部品は、単一状態での大きさが比較的小さいこともあって、多数の単一ユニットを集合させた状態で、樹脂モールドを施して製造し、その後に、切断することで単一部品としており、この際の切断位置は、通常、スルホール孔の中心上に設けら、スルホール孔を垂直に切断している。
【0005】
しかしながら、このような従来の樹脂モールド電子部品の製造方法には、以下に説明する課題があった。
【0006】
【特許文献1】
特開平10−135492号公報
【0007】
【発明が解決しようとする課題】
すなわち、上記特許文献1に開示されている製造方法では、スルホール孔を閉止する閉塞部材に、プリント配線板のエッチングレジストとして用いているドライフィルムなどの薄板状の軟質部材を採用していた。
【0008】
ところが、このような軟質部材でスルホール孔を閉塞した状態で、樹脂モールドを施すと、樹脂の供給圧などにより、ドライフィルムなどが破断して、スルホール孔内に樹脂が流れ込むという問題があった。
【0009】
また、集合状態で製造したものを単一部品に分離する際に、スルホール孔上で切断すると、回路基板と閉塞部材とで、適正な切断条件が大きく異なり、通常は、閉塞部材よりも硬い回路基板の切断条件に合わせるので、切断の際の摩擦などにより、閉塞部材の一部が軟質化して変形し、切断面がきれいに仕上がらない。
【0010】
また、閉塞部材が軟質化ないしは変形すると、これらの一部がスルホール孔に被さり、他の回路基板などにハンダ接続する際に支障を来たすという問題もあった。
【0011】
本発明は、このような従来の問題点に鑑みてなされたものであって、その目的とするところは、樹脂モールドを施す際に破断することがなく、切断面がきれいに仕上がり、しかも、スルホール孔のハンダ接続時に支障を来たす恐れが殆ど発生しない樹脂モールド電子部品の製造方法を提供することにある。
【0012】
【課題を解決するための手段】
上記目的を達成するために、本発明は、表面側に上面電極が設けられ、前記上面電極と裏面側に形成した下面電極とを、スルホール孔を介して電気的に接続する回路基板を多数個集合形成した集合回路基板と、前記回路基板上にそれぞれ搭載される電子素子とを備え、少なくとも前記スルホール孔を前記集合回路基板の表面側から閉塞部材で被覆閉止した状態で、前記電子素子と前記上面電極とをボンディング接続し、その後に、前記電子素子の外周を封止樹脂でモールドする樹脂モールド電子部品の製造方法において、前記集合回路基板は、前記封止樹脂のモールド後に、前記スルホール孔の中心上に設けられる中心切断線と、この中心切断線と平行および直交する切断線とで前記回路基板毎に分離するものであり、前記閉塞部材を前記集合回路基板の基板材料である銅張エポキシ樹脂積層板と同材料であって、かつ、前記銅張エポキシ樹脂積層板の銅箔を除去した硬質薄板で構成し、前記閉塞部材を、接着剤として接着シートを使用し、この接着シートを介して、前記集合回路基板上に熱圧着する樹脂モールド電子部品の製造方法であって、
前記閉塞部材は、前記接着シートを一方の面に貼着して、前記集合回路基板と同じ大きさに形成され、ボンディング接続される前記上面電極などの非被覆部分を貫通孔として打ち抜き形成し、前記熱圧着の前に、前記貫通孔を前記集合回路基板の所定の位置に位置決めして、前記接着シートで前記集合回路基板に仮接着した後に、熱プレスにより圧着固定するようにした
【0013】
このように構成した樹脂モールド電子部品の製造方法によれば、少なくともスルホール孔を集合回路基板の表面側から閉止する閉塞部材は、集合回路基板の基板材料と同程度の硬さを備えた硬質薄板で構成し、この硬質薄板を、接着剤を介して、集合回路基板上に熱圧着するので、樹脂モールドを施す際に、圧力が加えられても破断する恐れがなく、また、封止樹脂のモールド後に、スルホール孔の中心上に設けられる中心切断線で集合回路基板を切断する際には、集合回路基板の基板材料の切断とほぼ同じ条件での切断となり、ドライフィルムのような軟質材料を切断する場合のように、摩擦による軟質化や変形が発生しない。
【0015】
この構成によれば、閉塞部材は、集合回路基板と同じ大きさになっているので、これを集合回路基板の外周に合わせると、両者間の位置決めが簡単に行え、製造能率も向上する。
【0019】
【発明の実施の形態】
以下、本発明の好適な実施の形態について、添付図面に基づいて詳細に説明する。図1から図8は、本発明にかかる樹脂モールド電子部品の製造方法の一実施例を示している。
【0020】
これらの図に示した製造方法では、樹脂モールド電子部品10は、図8にその完成状態を示すように、回路基板12と、電子素子14とを備えている。回路基板12は、図4および図5にその詳細を示すように、長方形状に形成された基板12aと、基板12aの表面側に形成された複数の上面電極12bと、基板12aの裏面側に形成された複数の下面電極12cとを備えている。
【0021】
回路基板12は、両面に銅箔が接着されたエポキシ樹脂製の銅張り積層板を用い、銅箔をエッチング処理により除去することで、所定パターン形状の上面および下面電極12b,12cが形成される。本実施例の場合、回路基板12は、例えば、厚みが0.1〜0.9mm程度のものが用いら、電極12b,12cなどのパターンには、金メッキが施されている。
【0022】
上面電極12bのいくつかは、基板12の側面に配置された複数のスルホール孔12dにより、下面電極12cと電気的に接続される。スルホール孔12dは、銅張り積層板に貫通孔を形成し、貫通孔の内壁面に金属めっき形成したものであって、図8に示した電子部品10では、スルホール孔12dが中心上で切断されている。
【0023】
電子素子14は、チップ形状の電子部品であって、本実施例の場合には、発光ダイオード14aとホトトランジスタ14bとが用いられていて、発光ダイオード14aが、上面電極12の円形電極120bの中心上に搭載され、ホトトランジスタ14bが、上面電極12の正方形電極121bの中心上に搭載され、これらの部品が対向するようになっている。
【0024】
発光ダイオード14aおよびホトトランジスタ14bには、それぞれ接続用のボンディングワイヤ14cが設けられていて、このワイヤ14cは、それぞれ別の上面電極12bにボンディング接続されている。
【0025】
回路基板12に搭載された電子部品14は、スルホール孔12dを回路基板12の表面側から閉塞部材16で閉止した状態で、封止樹脂18によりモールドされている。
【0026】
閉塞部材16は、回路基板12の外周縁に沿って、枠状に設けられている。本実施例の場合、封止樹脂18は、例えば、エポキシ樹脂などが用いられ、回路基板12の外周形状に沿って、かつ、表面側で所定の厚みになるように、角形形状に成型されている。
【0027】
以上のような樹脂モールド電子部品の製造方法としての基本的な構成は、従来のこの種の製造方法と同じであるが、本実施例の製造方法は、以下の点に顕著な特徴がある。
【0028】
すなわち、本実施例の場合、回路基板12は、図1に示すように、縦方向に5個、横方向に10個配列して、合計50個を集合形成した集合回路基板20としている。
【0029】
図4,5は、集合回路基板20の一部を抽出して拡大したものであり、回路基板12は、基板12a,円形電極120bと正方形電極121bとを含む上面電極12b,下面電極12cと、スルホール孔12dとを有している。
【0030】
本実施例の場合、横方向に配列した一対ずつの回路基板12は、8個が一列状に配置されたスルホール孔12dを中心として、一方の回路基板12を180度回転させた形態に配置されている。
【0031】
つまり、本実施例の場合には、スルホール孔12dは、後述するように、その中心軸上に設けられる中心切断線30で分離されるので、1つのスルホール孔12dを、その両側に配置する一対の回路基板12で兼用できるように、回路基板12を配置している。
【0032】
このような配置形態を採用すると、集合回路基板20を形成する際に、基板材料の有効利用が図れる。なお、図5にハッチングを付けた部分は、回路基板12の裏面側に設けられた半田レジスト22であって、半田レジスト22は、回路基板12の下面電極12c以外の部分を覆うように設けられている。
【0033】
また、図4に仮想線で示した部分は、一列状に配置した複数のスルホール孔12dの上面側を覆い、孔内を閉塞する閉塞部材16の配置位置と、スルホール孔12dを中心軸上で切断する中心切断線30の位置とを示している。
【0034】
一方、本実施例の場合、閉塞部材16は、集合回路基板20(回路基板12と同じ)と同じ材質のものが用いられていて、エポキシ樹脂板から構成されている。この閉塞部材16は、例えば、厚みが0.1mm程度の薄い硬質平板であって、図2に示すように、集合回路基板20と同じ大きさになっている。
【0035】
この閉塞部材16は、例えば、回路基板12を形成する際に用いた銅張り積層板と同種のもので、厚みが同じものを選択し、積層板の銅箔をエッチングにより除去して使用する
【0036】
積層板の銅箔を除去したものは、銅箔を接着するために、表面に凹凸状の粗面化処理が施されているので、後述する接着シート24の密着が良好になるので、より一層好ましい。
【0038】
閉塞部材16は、図2に示すように、長方形枠状の貫通孔16aが多数形成されている。この貫通孔16aは、プレス成型で打ち抜き形成されるものであって、各貫通孔16aは、集合回路基板20の回路基板12の外周縁を除いて、そのほぼ全域が露出する大きさになっていて、上面電極12bなどの非被覆部分を露出させるために設けられる。
【0039】
また、横方向に隣接する一対の貫通孔16aで挟まれた細幅部分16bは、図4に仮想線で示したスルホール孔12dの上方を覆う部分であって、スルホール孔12dの直径よりも若干大きな幅を備えている。
【0040】
このような形状の閉塞部材16は、貫通孔16bを打ち抜く前に、図6に示すように、その裏面側に接着シート24が貼着され、貫通孔16bは、この接着シート24とともに打ち抜かれる。
【0041】
貫通孔16bが形成された閉塞部材16は、次に、図3に示すように、集合回路基板20の表面側に、接着シート24で仮接着する。この際には、閉塞部材16の外形を集合回路基板20の外形に合わせ、かつ、閉塞部材16および集合回路基板20に予め設けられている複数の位置合わせ孔26を相互に一致させる。
【0042】
このようにして閉塞部材16を集合回路基板20の表面側に仮接着すると、貫通孔16bの部分に各回路基板12の表面側の上面電極12aが露出し、スルホール孔12dは、図7に示すように、細幅部分16bで上部側が塞がれ、閉止された状態になる。
【0043】
閉塞部材16の仮接着が終了すると、次に、閉塞部材16が仮接着された集合回路基板20を熱プレス機に挟み込んで、圧着固定する(本圧着)。図3は、集合回路基板20に閉塞部材16を圧着固定した状態の平面図である。
【0044】
この圧着固定が終了すると、集合回路基板20の各回路基板12に電子素子14を、円形電極120bや正方形電極121bにそれぞれ搭載して、各電子素子14を上面電極12bにボンディング接続する。
【0045】
このボンディング接続が終了すると、各集合回路基板20の表面側に、封止樹脂18を、回路基板12の外周形状に沿って、かつ、表面側で所定の厚みになるように、角形形状に押し出して、モールド処理を行う。
【0046】
そして、封止樹脂18が硬化すると、モールド処理が施された集合回路基板20は、図3に示すように、スルホール孔12dの中心上に設けられる中心切断線30と、この中心切断線30と平行する平行切断線32と、中心切断線30と直交するで直交切断線34とで回路基板毎12に分離する。
【0047】
このような切断には、例えば、ダイヤモンドブレードを装着した高速回転のダイシングソーが用いられ、各切断線30,32,34は、例えば、厚みが0.1mm程度の切断面となる。このようなダイシングソーによる切断時には、カットマークを読み取りカットする。
【0048】
このようにして、回路基板12毎に分離すると、図8に示した電子部品10が得られる。さて、以上のように構成した樹脂モールド電子部品10の製造方法によれば、スルホール孔12dを集合回路基板20の表面側から閉止する閉塞部材16は、集合回路基板20の基板材料と同程度の硬さを備えた硬質薄板で構成し、この硬質薄板を、接着剤を介して、集合回路基板20上に熱圧着するので、樹脂モールドを施す際に、圧力が加えられても破断する恐れがなく、また、封止樹脂18のモールド後に、スルホール孔12dの中心上に設けられる中心切断線30で集合回路基板20を切断する際には、集合回路基板20の基板材料の切断とほぼ同じ条件での切断となり、ドライフィルムのような軟質材料を切断する場合のように、摩擦による軟質化や変形が発生しない。
【0049】
切断面に変形などが発生しないと、切断面自体がきれいに仕上がり、しかも、スルホール孔12dのハンダ接続時に支障を来たす恐れもなくなる。
【0050】
また、本実施例では、閉塞部材16は、接着シート24を一方の面に貼着して、集合回路基板20と同じ大きさに形成され、ボンディング接続される上面電極12bなどの非閉止部を貫通孔16aとして打ち抜き形成するので、これを集合回路基板20の外周に合わせると、両者間の位置決めが簡単に行え、製造能率も向上する。
【0051】
また、本実施例の場合には、閉塞部材16は、集合回路基板20の基板材料と同じ材料としているので、切断条件を全く同一にすることができ、切断条件が同一になると、閉塞部材16の切断面は、基板12aの切断面と同じ状態になる。
【0052】
また、閉塞部材16は、熱圧着の前に、貫通孔16aを集合回路基板20の所定の位置に位置決めして、接着シート24で集合回路基板20に仮接着するので、この際に位置決め状態を確認して、不都合があると修正することができる。
【0053】
なお、上記実施例では、閉塞部材16は、回路基板12のスルホール孔12d以外の部分も覆うように形成しているが、少なくともスルホール孔12dが覆われていれば、他の部分の被覆状態は任意に設定することができる。
【0054】
【発明の効果】
以上、詳細に説明したように、本発明にかかる樹脂モールド電子部品の製造方法によれば、封止樹脂がスルホール孔内に侵入することがなく、また、切断面がきれいに仕上がり、しかも、スルホール孔のハンダ接続時に支障を来たす恐れが殆ど発生しない。
【図面の簡単な説明】
【図1】本発明にかかる樹脂モールド電子部品の製造方法の一実施例を示す最初の工程の平面説明図である。
【図2】図1に引き続いて行われる工程の平面説明図である。
【図3】図2に引き続いて行われる工程の平面説明図である。
【図4】図1の要部拡大図である。
【図5】図4の裏面図である。
【図6】図2の断面説明図である。
【図7】図3の断面説明図である。
【図8】本発明の製造方法で製造する電子部品の斜視図である。
【符号の説明】
10 電子部品
12 回路基板
12a 基板
12b 上面電極
12c 下面電極
12d スルホール孔
14 電子素子
16 閉塞部材
20 集合基板
24 接着シート
30 中心切断線
32 平行切断線
34 直交切断線

Claims (1)

  1. 表面側に上面電極が設けられ、前記上面電極と裏面側に形成した下面電極とを、スルホール孔を介して電気的に接続する回路基板を多数個集合形成した集合回路基板と、前記回路基板上にそれぞれ搭載される電子素子とを備え、少なくとも前記スルホール孔を前記集合回路基板の表面側から閉塞部材で被覆閉止した状態で、前記電子素子と前記上面電極とをボンディング接続し、その後に、前記電子素子の外周を封止樹脂でモールドする樹脂モールド電子部品の製造方法において、
    前記集合回路基板は、前記封止樹脂のモールド後に、前記スルホール孔の中心上に設けられる中心切断線と、この中心切断線と平行および直交する切断線とで前記回路基板毎に分離するものであり、
    前記閉塞部材を前記集合回路基板の基板材料である銅張エポキシ樹脂積層板と同材料であって、かつ、前記銅張エポキシ樹脂積層板の銅箔を除去した硬質薄板で構成し、
    前記閉塞部材を、接着剤として接着シートを使用し、この接着シートを介して、前記集合回路基板上に熱圧着する樹脂モールド電子部品の製造方法であって、
    前記閉塞部材は、前記接着シートを一方の面に貼着して、前記集合回路基板と同じ大きさに形成され、
    ボンディング接続される前記上面電極などの非被覆部分を貫通孔として打ち抜き形成し、前記熱圧着の前に、前記貫通孔を前記集合回路基板の所定の位置に位置決めして、前記接着シートで前記集合回路基板に仮接着した後に、熱プレスにより圧着固定することを特徴とする樹脂モールド電子部品の製造方法。
JP2003137461A 2003-05-15 2003-05-15 樹脂モールド電子部品の製造方法 Expired - Fee Related JP4136788B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003137461A JP4136788B2 (ja) 2003-05-15 2003-05-15 樹脂モールド電子部品の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003137461A JP4136788B2 (ja) 2003-05-15 2003-05-15 樹脂モールド電子部品の製造方法

Publications (2)

Publication Number Publication Date
JP2004342837A JP2004342837A (ja) 2004-12-02
JP4136788B2 true JP4136788B2 (ja) 2008-08-20

Family

ID=33527117

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003137461A Expired - Fee Related JP4136788B2 (ja) 2003-05-15 2003-05-15 樹脂モールド電子部品の製造方法

Country Status (1)

Country Link
JP (1) JP4136788B2 (ja)

Also Published As

Publication number Publication date
JP2004342837A (ja) 2004-12-02

Similar Documents

Publication Publication Date Title
JP3626075B2 (ja) 半導体装置の製造方法
KR100437437B1 (ko) 반도체 패키지의 제조법 및 반도체 패키지
US5897334A (en) Method for reproducing printed circuit boards for semiconductor packages including poor quality printed circuit board units and method for fabricating semiconductor packages using the reproduced printed circuit boards
JP3170199B2 (ja) 半導体装置及びその製造方法及び基板フレーム
JP4115228B2 (ja) 回路装置の製造方法
US7253027B2 (en) Method of manufacturing hybrid integrated circuit device
JP3600131B2 (ja) 回路装置の製造方法
JP2004207275A (ja) 回路装置およびその製造方法
JP2002252318A (ja) チップ型半導体装置
US7443043B2 (en) Circuit device and method of manufacture thereof
US20050161781A1 (en) Hybrid integrated circuit device and manufacturing method thereof
JP4413054B2 (ja) 混成集積回路装置の製造方法
JP4136788B2 (ja) 樹脂モールド電子部品の製造方法
JP2021125611A (ja) リードフレーム、半導体装置及びリードフレームの製造方法
JPH11340609A (ja) プリント配線板、および単位配線板の製造方法
JPH11317472A (ja) 半導体装置およびその製造方法
CN107658286B (zh) 半导体元件安装用基板、半导体装置及它们的制造方法
JP3600137B2 (ja) 回路装置の製造方法
JP4708625B2 (ja) ボンディング装置およびそれを用いた半導体装置の製造方法
JP3643764B2 (ja) 回路装置の製造方法
JP2002343818A (ja) Bga型配線基板及びその製造方法並びに半導体装置の製造方法
JP3871761B2 (ja) Icカードおよびその製造方法
JP2773707B2 (ja) 混成集積回路装置の製造方法
JP4471559B2 (ja) 回路装置の製造方法
JPH01128456A (ja) 面実装型半導体デバイスおよびリードフレーム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060316

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070820

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070828

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071025

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20071120

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080118

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080125

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080507

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080603

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110613

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120613

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120613

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130613

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees