JP4131862B2 - ３．５インチ定形型ディスク形状を持ったデータトランスミッション装置 - Google Patents

Description

この発明は、外部コンピュータのデータを効率的にハードディスクに転送して、効果的なコンピュータ環境を実現することを可能にする装置（これを本明細書等では「データトランスミッション装置」（データ・トランスミッション・システム）と言う。その頭文字で「ＤＴＳ」ともいう。）に関する。

近年、汎用コンピュータサーバーにおいては、ますます集中・高速処理の要求が高まってきている。従来の汎用コンピュータサーバーでは、そのＣＰＵ 処理は、オンボード上のローカルメモリーで行われ、必要に応じてハードディスク装置、シリコンディスク等の外部記憶装置にデータの要求、格納、処理をシステムバスを介して行うものである。

そして、上記外部記憶装置としては、従来、ハードディスク装置、半導体メモリーを使用したシリコンディスクが使用されている。従来のハードディスク装置では、アルミ円盤をシリコン蒸着した円盤にデータ読み取り用のディスクヘッドが配置され、必要に応じてそのセクター、ブロックのデータを読み書きするものである。

ところで、本発明者は、実データを記憶するデータメモリーとして半導体メモリを利用するダイレクトメモリ接続型サーバーコンピュータにおいて、データメモリーは、設定された一定のサンプリング時間内に通過した頻度の高いデータについてのアドレスデータを固定エリアとして認識し、該アドレスデータを次のサンプリングタイムが終了するまでの間、データメモリーに固定エリアとして常駐させて高速化を図ることのできる自己学習機能を有する技術を開発している（特許文献１参照）。
特開２００２−３０４３２５号公報

従来のハードディスク装置へのアクセスは、その構造からディスクヘッドのシークタイムの手順を踏むため、極端に待ち時間が掛かかってしまい、結果としてコンピュータ全体のスピード低下の原因となっていた。これは、近年のコンピュータの全性能におけるＣＰＵ性能向上のみでは解決できない現状での性能向上の壁となっている。

即ち、前述のとおり、従来のハードディスク装置では、必要に応じて、データ読み取り用のディスクヘッドのセクター、ブロックのデータを読み書きするものであるが、このような手段では、小さなアクセスが集中する場合の追従性が悪く、運用性に難のあるコンピュータとなっていた。

また、従来の半導体メモリーを使用したシリコンディスクでは、使用できるデータの領域が搭載するシリコンディスクと同等の容量であったため、全体のアプリケーションを乗せることは出来ない。また、ＤＲＡＭは揮発性のデータデバイスであるため、常に通電していなければならず、万が一電源を不良した場合にはデータがすべて消失する危険性をはらんでいた。

本発明は、上記従来の問題点を解決することを目的とし、コンピュータ性能をハードディスク性能に依存されること無く、全体性能を大幅にアップし、従来のハードディスク装置では達成できなかった小規模なファイルの検索性能劣化問題を解決するものであり、しかも従来の半導体ディスクにある電源ダウン時のデータの消失という問題も解決することを課題とするものである。

換言すれば、外部ホストコンピュータからハードディスク装置にアクセスをする際に発生する処理能力の低下（特に小規模データアクセス時およびランダムデータ検索での性能低下）を、独自のキャッシュアルゴリズムと、そのメモリーキャッシュテーブルで使用する半導体メモリーの効果によって解決して、飛躍的に検索能力をアップすることを課題とする。

本発明は上記課題を解決するために、ＤＲＡＭメモリーからなるメモリーキャッシュテーブルと、定形型２．５インチハードディスクと、コントロールＣＰＵと、ＦＰＧＡ又はＡＳＩＣと、ディスクインターフェースと、バックアップ用電池とを備え、外形が３．５インチサイズの定形型のハードディスクと同じ形状にユニット化されており、前記ディスクインターフェースコンピュータに接続されて使用されるデータトランスミッション装置において、前記ＦＰＧＡ又はＡＳＩＣは、前記ＣＰＵの制御に基づきメモリーキャッシュテーブルのメモリー管理を行うことを特徴とするデータトランスミッション装置を提供する。

前記ＦＰＧＡ又はＡＳＩＣは、接続されたコンピュータからアクセスされるデータの単位時間当たりのアクセス頻度をサンプリングし、該サンプリング結果に基づいて、そのデータの重要度を自動学習して認識し、前記メモリーキャッシュテーブルは、アクセス頻度の高く、重要度の高いと認識されたデータは保存し、コンピュータから高速且つ効率的なアクセスを可能とすることを特徴とするデータトランスミッション装置を提供する。

前記ＦＰＧＡ又はＡＳＩＣは、接続されたコンピュータからアクセスされるデータを前記メモリーキャッシュテーブルに書き込むとともに、同時に該データを前記２．５インチハードディスクに転送し書き込むか、又は前記メモリーキャッシュテーブルに書き込んでから所定時間再度の書き込みがない場合に該データを前記２．５インチハードディスクに転送し書き込む構成であることを特徴とするデータトランスミッション装置を提供する。

前記ＦＰＧＡ又はＡＳＩＣは、専用のデータトランスミッション装置のメモリー管理ソフトウエアモジュールと相まって、接続されたコンピュータからのアクセス情報をどれからのものであるかを判断でき、それによってアクセス権限の無いものからのアクセスを拒否する構成のものである。

以上の構成から成る本発明に係るデータトランスミッション装置によると、次のような効果が生じる。
（１）汎用ハードディスクにあらかじめ頻度の高いデータをそのデータのハードディスクキャッシュ領域として常駐させる、即ち、その運用におけるデータのサイズ、頻度、およびリアルタイムな運用性を自動学習するキャッシュプログラムを介して事前に必要なデータをそのメモリーキャッシュテーブル内に常駐させることで、高速なＣＰＵは、その処理に必要なデータ領域として外部記憶装置のアクセス頻度の高いデータを常にローカルメモリー内のキャッシュ領域のメモリー内に効果的に置く事が出来る。

これにより、コンピュータ性能をハードディスク性能に依存されること無く、全体性能で大幅にアップでき、従来のハードディスク装置では達成できなかった小規模なファイルの検索性能劣化問題を、専用の半導体キャッシュユニットで解決可能である。

（２）キャッシュソフトウエアドライバーの機能であるデータ書き込み能力から、安全にデータを２．５インチハードディスクに退避させ、運用にあわせて、データを自由に出し入れする事が出来るから、従来型の半導体ディスクにある電源ダウン時のデータの消失という問題も解決可能である。

（３）接続された外部コンピュータからのデータサイズは、バックアップ退避用の２．５インチハードディスクの容量サイズを使用可能なエリア（接続している外部コンピュータからは、２．５インチハードディスクの容量（例えば４０ＧＢ）がその接続しているディスクとして使用可能。）として見えているので、高いコストパーフォーマンスを維持することが出来るものである。

（４）以上のとおり、本発明によれば、外部ホストコンピュータからハードディスク装置にアクセスをする際に発生する処理能力の低下（特に小規模データアクセス時およびランダムデータ検索での性能低下）を、独自のキャッシュアルゴリズムと、そのキャッシュ部に使用する半導体メモリーの効果によって飛躍的に検索能力をアップすることができる。

本発明に係るデータトランスミッション装置を実施するための最良の形態を実施例に基づいて図面を参照して、以下に説明する。

この発明に係るデータトランスミッション装置は、外部コンピュータ（例．汎用コンピュータ、ホストコンピュータ等）のデータを効率的にハードディスクにトランスミッション（転送）して、効果的なコンピュータ環境を実現することを可能にする装置である。なお、本明細書等では、本発明のデータトランスミッション装置１が接続されるコンピュータを「外部コンピュータ」と言う。

図１は本発明に係るデータトランスミッション装置１の実施例の全体構成を説明する図である。本発明のデータトランスミッション装置１は、外部コンピュータ２にインタフェース３を介して接続されるものであり、ここでは、外形が３．５インチサイズの定形型のハードディスクと同じ形状にユニット化されている。

そして、本発明に係るデータトランスミッション装置１は、ＤＲＡＭメモリーからなるメモリーキャッシュテーブル４（本発明では、自己学習型機能を有する半導体メモリーとしての機能を有する。）と、定形型２．５インチハードディスク５と、ＦＰＧＡ６（「ＡＳＩＣ（Application Specific Integrated Circuit）」でも可能であるが本実施例では「ＦＰＧＡ」で説明する。）と、コントロールＣＰＵ７と、データバス８と、標準のディスクインターフェース３（例．Serial ATA/ Parallel ATA/ SCSI /FC）とを備え、さらに、バックアップ用電池（図示せず）を備えている。

メモリーキャッシュテーブルと２．５インチハードディスクは、互いにＦＰＧＡ、データバス、及び標準のディスクインターフェース（Serial ATA/ Parallel ATA/ SCSI /FC）を介して接続されている。

一方、ＦＰＧＡ６は、データバス及び標準のディスクインターフェース３（Serial ATA/ Parallel ATA/ SCSI /FC）を介して、外部コンピュータ２に接続可能な構成とされている。即ち、本発明は、３．５インチサイズの定形型のハードディスクの外形を有し、メモリーキャッシュテーブル４を備えたデータトランスミッション装置１であり、外部コンピュータ２に接続されて使用されるものである。

外部コンピュータ２は、ハードディスクインターフェースを持っているものであれば、本発明の装置を利用することができる。一般的には、ＳＣＳＩ接続またはＩＤＥ接続で、本発明のデータトランスミッション装置１を利用することができる。

ＦＰＧＡ６はコントロールＣＰＵ７に接続されているが、このＣＰＵ７は、近接して設けられたローカルメモリー９に記憶されたＯＳ及びドライバソフトにより、ＦＰＧＡ６の制御を行い、ＦＰＧＡ６を次に説明するような複数のモジュールとして機能を発揮させることが可能となる。

本発明では、専用ハードウエアロジック設計されたＦＰＧＡ６にて、メモリー制御部、外部通信部、バス制御部を構築し、メモリーキャッシュテーブル４の動作を管理するメモリー管理モジュール、バス上のデータ転送を制御するバス制御モジュール、外部通信モジュールとして機能する。また、本発明では、データトランスミッション装置１におけるメモリーキャッシュテーブル４のメモリー管理モジュール機能を搭載したキャッシュアルゴリズムソフトウエアにより、従来のハードディスクの数十倍から数百倍のデータ検索能力を実現している。

データ書き込み時には、外部コンピュータ２からのデータは、インタフェース３、データバスを８介して送信され、ＣＰＵ７及びＦＰＧＡ６の制御により、メモリーキャッシュテーブル４に書き込まれるとともに、バス８を介して２．５インチハードディスク５に送信され、書き込まれる。

なお、後述するが、メモリーキャッシュテーブル４及び２．５インチハードディスク５へのデータの書き込みには、「ライトスルーバック」と「ライトバック」の２種類のモードがあり、使用用途に応じて選択できる。

そして、データ検索時には、外部コンピュータ２からのデータ検索指令は、インタフェース３、データバス８、ＦＰＧＡ６を介してＣＰＵ７に送信される。ＣＰＵ７は、ＦＰＧＡ６を制御し２．５インチハードディスク５からデータを取り出して、データをデータバス８、インタフェース３を介して外部コンピュータ２に送る。この際、ＦＰＧＡ６は、外部コンピュータ２に送ったデータをキャッシュしてメモリーキャッシュテーブル４に保存する。

このように、データ書き込み時及びデータ検索時等のアクセスの際には、メモリーキャッシュテーブル４に書き込まれた（キャッシュした）データは、ＣＰＵ７で制御されるＦＰＧＡ６により、後述する本発明独自のデータ格納アルゴリズムに従って、メモリーキャッシュテーブル４への書き込みに加えて、定形型２．５インチハードディスク５へデータの保管、維持を常時行い、常にデータを保護する。

そして、ＦＰＧＡ６は、外部コンピュータ２からアクセスされるデータの大きさ、データの単位時間当たりのアクセス頻度（データの保存や引き出しのためのアクセスの頻度）をサンプリングする。このサンプリングによるデータへのアクセスの単位時間当たりの頻度に基づいて、そのデータの重要度を自動学習して認識する。

このようにして、本発明では、常にアクセス頻度が高く、重要度の高いと認識されたデータは、メモリーキャッシュテーブル４内に保存して確保し、外部コンピュータ２から高速且つ効率的なアクセスを可能とする。これにより、本装置に接続された外部コンピュータ２にとって、最適なアクセス環境を実現することが可能となる。

本発明で使用する制御ソフトウエアは、Ｌｉｎｕｘ ＯＳ環境配下で動作実行する複数の専用ソフトウエアモジュール群である。これらのソフトウエアモジュール群を同時に実行することで、前述のとおり、外部コンピュータ２からのデータ検索アクセスをリアルタイムに把握することを可能とする。

これを利用して、単位時間当たりのデータのアクセス頻度をサンプリングして、このサンプリングデータから、検索転送性能をシステム全体からみてトータルで大幅にアップすることが可能となるような最適値（アクセス頻度の高いデータのみを抽出して、ワーキングテーブルに載せ、キャッシュヒット率の期待を高める値）を探しだし、外部コンピュータ２からの次のデータ検索要求に対して、高速でデータを引き出せるようにするものである。このようにして、メモリーキャッシュテーブル４は自己学習型のキャッシュテーブル４として構成されることとなる。

このように、本発明のデータトランスミッション装置１では、接続された外部コンピュータ２から発生したデータのアクセス頻度を、特定時間についてサンプリングして、常にアクセス頻度の高いデータのみを本発明のキャッシュ内に保存して確保することによって、ＣＰＵからの検索処理指令の多くがメモリーキャッシュテーブル４で再度検索される可能性が高くなる。この結果、相対的に直接ハードディスクへのアクセス頻度が少なくなり、高速のデータ検索に対応可能となる。その結果として、例えば３２ビットＣＰＵの実行アドレス空間である、４ＧＢを超えたデータ検索処理にも直接ハードディスクへのアクセスが必要なく、高いトランザクション能力を維持できる。

従って、ＩＯ集中型の運用形態（コンピュータ処理のプロセスにおいて計算に主眼をおいたものではなく、データの出し入れ、書き込み更新処理のほうが大きい運用形態。特に多重通信によるデータの更新などが、挙げられる。）でも、コンピュータの性能低下を生じることが少ないので、運用するデータタイプ、及び演算型、ＩＯ集中型、データ検索型を問わず、広範囲の用途についてカバーすることの出来るコンピュータシステムを構成することが出来るものである。

次に、本発明のメモリーキャッシュテーブル４によるキャッシュ動作を制御するキャッシュアルゴリズムを説明する。本発明のキャッシュキャッシュアルゴリズムは、「ライトスルーバック（write through/back）」と、「ライトバック（write back）」の２つのモードがあり、使用する用途に応じた選択が出来る様になっている。

「ライトスルーバックモード」は、図３（ａ）に示すように、メモリーキャッシュテーブル４（図３（ａ）中の「ＤＴＳキャッシュテーブル４」）への書き込みと、２．５インチハードディスク５装置へのデータの書き落としを同時に処理するモードである。

「ライトバックモード」は、図３（ｂ）に示すように、メモリーキャッシュテーブル４（図３（ｂ）中の「ＤＴＳキャッシュテーブル４」）への書き込みは行うが、この書き込みから、接続したコンピュータから０．０１秒の間（これを「書き落とし時間」という。）に次の書き込み要求がなければ、２．５インチハードディスク５へのデータの書き落としを行うモードである。この書き落とし時間は、標準で０．０１秒とするが、最大１００分間の範囲で設定することも出来る。

以上のとおり、本発明のデータトランスミッション装置１は、メモリーキャッシュテーブル４と２．５インチハードディスク５を３．５インチサイズの定形型ディスク形状にユニット化したものであるが、上記の本発明の機能は全て、その専用ハードウエア（具体的には、ＦＰＧＡ６）上で実現される。

ここで、本発明のデータトランスミッション装置１のメモリーキャッシュテーブル４へのストレージキャッシュ（キャッシュのための書き込み）に関するアルゴリズムについて、図５を参照して説明する。データトランスミッション装置１のストレージキャッシュのアルゴリズムは、次の手順のとおりである。

（１）サンプリングタイムを設定する（例．１分間）。このサンプリングタイムは、通常は１分間であるが、変更を可能とする。
（２）データトランスミッション装置１を通過検索されるデータのブロックアドレスを特定のロー・カラムグラフ上にプロットし、単位時間当たりのアクセスされるデータのブロックアドレス値、アクセスの頻度（回数）を検出する（図５の上のグラフ参照）。
（３）このデータを基に自己学習キャッシュ運用テーブルを作成してゆく（図５の下のグラフ参照）。

（４）このサイクル（（２）及び（３）から成るサイクル）を、順次、３つのサンプリング区間（サイクル）Ａ、Ｂ、Ｃで実施し、二つ前までのサンプリング区間（図５の場合はサンプリング区間Ａ、Ｂ）で入手したアクセス頻度をもとに、運用テーブル４（図５の場合はＣの下のグラフ）をリアルタイムに更新、維持してゆく。
（５）その都度データは、バックアップストレージとして機能する２．５インチハードディスク５に格納されてゆく。このときのデータ書き込みは、バックグラウンド処理にて行う。

（６）使用頻度の低いデータは、次のサンプリング時間では、完全に書き落とされるが、頻度の高いものでも、ライトバックモード時では、本装置が接続されるコンピュータの書き込み要求が０．０１秒以上こない場合には、バックグラウンド処理で２．５インチハードディスク５へ書き落とされる。

ライトスルーバックモードでは、前述の通りメモリーキャッシュテーブル４への書き込みと、２．５インチハードディスク５へのデータの書き落としが同時に処理されるために、常時２．５インチハードディスク５へのデータの書き落としが行われ、データは保護されることとなる（図４（ａ）参照）。

なお、ライトスルーモードでは、サンプリングの結果、アクセス頻度の少ないデータは、メモリーキャッシュテーブル４から随時、消去されるが、２．５インチハードディスク５へのデータの書き落としが行われるためにデータは保護されることとなる（図４（ｂ）参照）。

（７）設定方法
以上のようなメモリーキャッシュテーブル４の動作はメモリー管理モジュールソフトウエアにより行われ、基本的なキャッシュパラメターは、工場出荷時に設定、組み込みされている。

（適用例）
本発明に係るデータトランスミッション装置１（図２中では「ＤＴＳ」と記載）の、適用例を図２（ａ）、（ｂ）で説明する。図２（ａ）は、外部コンピュータ２として、通常の汎用コンピュータ１０に接続した適用例を示す。この接続は、汎用コンピュータ１０にデータトランスミッション装置１を装着し内蔵してもよいし、外部接続でもよい。

接続される汎用コンピュータは、ハードディスクインターフェース（図中の「Ｄｉｓｋ Ｉ／Ｏ」）を持っていれば良い。一般には、ＳＣＳＩ接続またはＩＤＥ接続にて、本発明に係るデータトランスミッション装置１が接続でき、その特徴とするメモリーキャッシュテーブル４の機能を利用できる。

図２（ｂ）は、外部コンピュータ２としてホストコンピュータ１１に、複数のデータトランスミッション装置１を接続した適用例である。この適用例では、ホストコンピュータ１１との間にＲＡＩＤコントローラー１２を設け、並列にデータの書き込みを行うことのできる構成（ハードウエアＲＡＩＤ構成）が特徴である。この適用例のように、本発明は、既存のストレージシステム、例えばＲＡＩＤ装置（Redundant Arrays of Inexpensive Disks：データを分割して、複数の磁気ディスク装置に対して並列にデータの読み書きを行う装置。）、ＪＢＯＤ装置（Just Bunch Of Disks：複数ディスクユニットの集合体）に組み込みが容易に行うことも可能である。

本発明では、自己学習型のメモリーキャッシュテーブル４を、２．５インチハードディスク５とともに、汎用の３．５インチサイズの定形型ハードディスク形状にユニット化した構成とすることにより、上記適用例のように、汎用コンピュータ１０、ホストコンピュータ１１等の外部コンピュータに接続可能となるが、これによる運用面でのメリットをまとめると次のとおりである。

（ａ）既存の汎用コンピュータに高速検索型内臓ディスク装置として、組み込みが容易に行える。
（ｂ）接続するコンピュータのＯＳ及びアプリケーションソフトウエアに依存されない。
（ｃ）通常のディスクケースに装着することが出来るため、運用中の取り外しが可能となり、メインテナンスが容易である。
（ｄ）前段に他のＲＡＩＤコントローラを用意してハードウエアＲＡＩＤ構成が可能である。
（ｅ）既存のストレージシステム（ＲＡＩＤ装置、ＪＢＯＤ装置）に組み込みが容易に行える。

本発明に係るデータトランスミッション装置１は、高度の拡張性、セキュリティ性を有するが、この点について説明する。本発明の適用例の一例は図２において説明したとおりであるが、本発明のデータトランスミッション装置１は、定形型３．５インチハードディスク形状を採用したので、広く一般のハードディスクを使用するコンピュータに入れ替えて使用が可能である。

このことから、本発明に係るデータトランスミッション装置１は、上記適用例以外にも様々な態様で応用する事が可能である。また、ユーザーは必要に応じて複数同時にデータトランスミッション装置１を使用することで、必要な容量を確保する事が出来き、拡張性がきわめて高く、常にコンピュータ市場の進化に追従できるものである。

セキュリティ性については次のとおりである。アクセス件数の多いファイルサーバー構成において常に接続されたハードディスク装置にデータを読み書きしている。その場合、ある特定のユーザーにアクセス権を与え、そのほかのユーザーにはアクセス制限を掛けることが可能となる。

例えば、図４に示すように、本発明のデータトランスミッション装置１（図４中では「ＤＴＳ」と記載）を適用したファイルサーバーに、なりすましユーザー（他人のＩＤを不正に利用する者）がiSCSI等を介して外部からアクセスしてきた場合、iSCSI ではハードディスクの内部データを直接アクセスできるため、外部侵入者が盗難しようとした場合比較的セキュリティが甘くなってしまう問題点が挙げられていた。しかし、本発明では、管理者が第３者からのアクセスを拒否する設定にする事で、たとえ、iSCSI ベースのアクセス要求でも、このユーザーにアクセス権がない場合にはアクセス否定が可能となり、事前にデータ漏洩を防ぐものである。

従来のコンピュータでは、ユーザーのアクセス権限を決定して、専用ソフトウエアで監視・セキュリティを掛ける方法に頼らざるを得なかった。しかし、本発明では、このアクセス権限の管理・制御が実データの格納されているディスクデバイス上で行えるということが大きなメリットであり、これによって、物理的なディスクの盗難にもセキュリティが保てることになる。

以上、本発明に係るデータトランスミッション装置の最良の形態を実施例に基づいて説明したが、本発明は特にこのような実施例に限定されることなく、特許請求の範囲記載の技術的事項の範囲内でいろいろな実施例があることはいうまでもない。

本発明は、以上の構成であるから、汎用コンピュータをはじめ、ホストコンピュータ、プロキシサーバ等各種のサーバーコンピュータに接続して、家庭用、業務用にも利用可能である。

本発明に係るデータトランスミッション装置の実施例の全体構成を説明する図である。 本発明に係るデータトランスミッション装置の適用例の全体構成を説明する図である。 本発明のメモリーキャッシュテーブルの動作モードを説明する図である。 本発明のデータトランスミッション装置のユーザーロックを説明する図である。 本発明のデータトランスミッション装置のサンプリングテーブルを説明する図である。

符号の説明

１ データトランスミッション装置
２ 外部コンピュータ
３ インタフェース
４ メモリーキャッシュテーブル
５ 定形型２．５インチハードディク
６ ＦＰＧＡ
７ コントロールＣＰＵ
８ データバス９
９ ローカルメモリー
１０ 汎用コンピュータ
１１ ホストコンピュータ
１２ ＲＡＩＤコントローラ

Claims (2)

1. ドライバソフトを搭載したローカルメモリと、ＤＲＡＭメモリーからなるメモリーキャッシュテーブルと、定形型２．５インチハードディスクと、前記メモリーキャッシュテーブルのメモリを制御するＦＰＧＡ又はＡＳＩＣと、前記ドライバに従って動作され、前記ＦＰＧＡ又はＡＳＩＣディスクを制御するコントロールＣＰＵと、前記ディスクインターフェースと、バックアップ用電池とを備え、
   前記ローカルメモリ、メモリーキャッシュテーブル、定形型２．５インチハードディスク、コントロールＣＰＵ、ＦＰＧＡ又はＡＳＩＣ、ディスクインターフェース及びバックアップ用電池が、外形が３．５インチサイズの定形型のハードディスクと同じ形状にユニット化されており、前記ディスクインターフェースを外部コンピュータに接続されて使用されるデータトランスミッション装置において、
   前記ＦＰＧＡ又はＡＳＩＣは、前記ドライバソフトにより前記コントロールＣＰＵに制御されて、接続された外部コンピュータからアクセスされるデータの単位時間当たりのアクセス頻度をサンプリングし、該サンプリング結果に基づいて、そのデータの重要度を自動学習に基づき認識し、
   前記メモリーキャッシュテーブルは、アクセス頻度の高く、重要度の高いと認識されたデータは保存し、
   前記ＦＰＧＡ又はＡＳＩＣは、前記データを前記メモリーキャッシュテーブルに書き込むとともに、前記データを前記２．５インチハードディスクに転送し書き込む構成であることを特徴とするデータトランスミッション装置。
2. ドライバソフトを搭載したローカルメモリと、ＤＲＡＭメモリーからなるメモリーキャッシュテーブルと、定形型２．５インチハードディスクと、前記メモリーキャッシュテーブルのメモリを制御するＦＰＧＡ又はＡＳＩＣと、前記ドライバに従って動作され、前記ＦＰＧＡ又はＡＳＩＣディスクを制御するコントロールＣＰＵと、前記ディスクインターフェースと、バックアップ用電池とを備え、
   前記ローカルメモリ、メモリーキャッシュテーブル、定形型２．５インチハードディスク、コントロールＣＰＵ、ＦＰＧＡ又はＡＳＩＣ、ディスクインターフェース及びバックアップ用電池が、外形が３．５インチサイズの定形型のハードディスクと同じ形状にユニット化されており、前記ディスクインターフェースを外部コンピュータに接続されて使用されるデータトランスミッション装置において、
   前記ＦＰＧＡ又はＡＳＩＣは、前記ドライバソフトにより前記コントロールＣＰＵに制御されて、接続された外部コンピュータからアクセスされるデータの単位時間当たりのアクセス頻度をサンプリングし、該サンプリング結果に基づいて、そのデータの重要度を自動学習に基づき認識し、
   前記メモリーキャッシュテーブルは、アクセス頻度の高く、重要度の高いと認識されたデータは保存し、
   前記ＦＰＧＡ又はＡＳＩＣは、前記データを前記メモリーキャッシュテーブルに書き込み、書き込んでから所定時間再度の書き込みがない場合に前記データを前記２．５インチハードディスクに転送し書き込む構成であることを特徴とするデータトランスミッション装置。

Images