JP4125871B2 - チップ・カード用ターミナル - Google Patents

Description

【０００１】
本発明は、主として、内蔵キーボードを使用して、マイクロプロセッサ・カードのユーザの身元確認のために、このマイクロプロセッサ・カード内に位置するマイクロコントローラに識別番号を入力するためのものである、マイクロプロセッサ・カードとして構成されているチップ・カード用のターミナルに関する。
【０００２】
ＩＰＣ（国際特許分類）Ｇ０７に記載されているように、いくつかの制御デバイスは周知である。金融取引に関連して、コード化された識別カードが、それぞれＧ０７Ｆ ７／０８として一つのグループを形成している。チップ・カードは、例えば、いわゆる「電子財布」のような、または契約における電子署名のような、消費者の分野でますます盛んに使用されている。使用の際、チップ・カードは、適当なチップ・カード読取り／書込みユニットに挿入される。そのために必要な制御ロジックは、分類Ｇ０６Ｆ１７／６０に分類されている。例えば、ブロック印刷、ＥＰ０６６８５７９Ａ２は、金銭の取引のためのチップ・カード（スマート・カード）の使用を規定している。
【０００３】
チップ・カードは、とりわけ、身元確認機能を持つことができる。例えば、金銭カードにある金額を入金したり、署名カードに署名するというような、あるチップ・カード機能を使用しようとする人は、個人識別番号（ＰＩＮ）により、チップ・カードに対して自分自身を識別しなければならない。デジタル情報によるユーザの身元のチェックは、Ｈ０４Ｌ ９／３２に分類されている。この識別は、身元確認された人（ユーザー）だけが、このチップ・カードを使用することができるようなものでなければならない。このことは、通常、ユーザによる識別（Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ（ＩＤ））の入力により行われる。すなわち、キーボードを通してのＰＩＮの入力により行われる。ＥＰ０５５２３９２Ａ１のブロック印刷は、例えば、チップ・カードおよびターミナルの、手動による身元確認の手順を規定している。これは、特に、入力された識別（Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ（ＩＤ））が、確実にチップ・カードに転送することができるようにするためのものである。
【０００４】
しかしながら、機密保護のため、このＰＩＮは、チップ・カード・ターミナルと接続している、通常はパソコンまたは他のＣＰＵであるコンピュータ・システムにより入力することはできず、チップ・カード・ターミナルに内蔵されているキーボードによってしか入力することができない。ＤＥ４４０６６０２Ａ１のブロック印刷は、例えば、ＰＩＮを入力するためのキーボードを備える、通信の相手方の識別および身元確認のためのものである機密保護装置を規定している。上記装置は、チップ・カードとデータを交換する。
【０００５】
広く使用されているチップ・カードの物理的外観、および接点の数および配置は標準化されている。ＩＳＯ／ＩＥＣ ７８１６−１、２を参照されたい。さらに、電子信号および転送プロトコルも標準化されている。ＩＳＯ／ＩＥＣ ７８１６−３参照。また、チップ・カードとのデータ交換のためのコマンドについては、ＩＳＯ／ＩＥＣ ７８１６−４参照。特に、チップ・カードへのユーザの身元確認のためのＰＩＮの入力は、部分的に標準化されている。ブロック印刷、ＥＰ３４７８９４は、通常のチップ・カード・ターミナルについて規定している。上記ターミナルは、キーボード、マイクロプロセッサ、チップ・カード読取り／書込みユニット、ディスプレイおよびプリンタからなる。この場合のマイクロプロセッサの目的は、とりわけ、この入力を処理して、それをチップ・カードに送り、ＩＳＯ／ＩＥＣ ７８１６−３によりチップ・カード・プロトコルを実行するために、チップ・カード・ターミナルによりＰＩＮの入力ができるようにするためである。
【０００６】
チップ・カードの値段は非常に安いものなので、使用普及の最大の障害は、チップ・カード・ターミナルの製造コストである。製造コストが高いのは、従来のチップ・カード・ターミナルを製造する際に使用される高価な構成部材、特に、マイクロプロセッサのためである。関連技術定期刊行物（ＣＴ１２／９４）に記載されているように、チップ・カード・ターミナルは、パソコンのパラレルポートを使用することにより、マイクロプロセッサを使用しなくても組み立てることができる。１９９６年のマークス・クーンによる類似の提案も周知である。コンピュータ・システムによるチップ・カード・プロトコルの制御の他に、マイクロプロセッサを備える現在のチップ・ターミナルと比較した場合の、有意の違いは、コンピュータ・システム、パソコンに入力されるＰＩＮの処理である。これは、身元確認しないでもＰＩＮを読み取ったり修正することができ、そのためセキュリティ上十分に安全ではないという欠点とも関連している。
ブロック印刷、ＷＯ ９５ ２６０８５Ａは、パソコンに、データ転送を行うためのキーボード・インターフェースを備えるデータ経路を通して、通信を行うように構成されている内蔵マイクロコントローラおよびゲート回路を備えるチップ・カード・ターミナルを開示している。この場合、この自立型デバイスは、チップ・カードに影響を与えるすべてのコマンドに対してマイクロコントローラに対応するプログラムを含む。この解決方法の欠点は、データ転送のための追加構成部材を含んでいるために、ターミナル自体のコストが高いことと、特に、実行したチップ・カード・コマンドの更新、およびアップグレードにかなりの努力を必要とすることである。
【０００７】
従来のチップ・カード・ターミナルのコストを削減し、チップ・カード・ターミナルに内蔵されているキーボードにより、ＰＩＮを安全に入力することができるようにするための本発明の課題は、チップ・カード用のターミナルにマイクロプロセッサを使用しなくてもＰＩＮ入力を要求し、そのＰＩＮを、直接、ＰＩＮを修正およびデータの問い合わせから保護するチップ・カードに送るようなチップ・カード・ターミナルを開発することである。
【０００８】
この課題は、特許請求の範囲１に記載する特徴により解決することができる。優先権の別の部分は、サブクレームに記載の特徴によるものである。
【０００９】
本発明の最も重要な点は、コンピュータ・システムのインターフェースと、チップ・カードの接点との間に位置していて、コンピュータ・システムにより制御され、内蔵キーボードにより入力された識別情報をチップ・カード・プロトコルに挿入する簡単なチップ・カード・ターミナルの内側に、ゲート回路を使用することである。
【００１０】
本発明の利点は、ゲート回路により、チップ・カード内に識別情報を十分に安全に挿入するために、簡単なロジックですむという点である。そのため、特に、マイクロプロセッサを使用しないですむために、チップ・カード・ターミナルの構造体を有意に簡単にすることができ、より安価な構成部材を使用することができる。チップ・カード・プロトコルは、コンピュータ・システムで発生するので、この点については、高度の柔軟性が達成される。
【００１１】
本発明のもう一つの利点は、パソコンのシリアルポートおよびパラレルポートに対する特定の修正により、ロジックをさらに簡単にすることができることである。ロジック構成ブロック内の、チップ・カード・ターミナルのすべての必要な構成部材の広範囲な集積により、これらを非常に安価に製造することができ、それにより、チップ・カードの使用を有意にサポートする。これらの構成ブロックを、コンピュータ・システムのキーボード内に集積することも、本発明の一つの利点である。
【００１２】
本発明を以下にさらに詳細に説明する。
図１について説明すると、チップ・カード・ターミナル１は、データ経路ａによりゲート回路４に接続しているチップ・カード３用接点デバイス２と、データ経路ｂによりゲート回路４に接続している内蔵キーボード・ユニット５と、ゲート回路４とコンピュータ・システム７のインターフェース６とを接続しているデータ経路ｃからなる。制御システム８は、ゲート回路４用のデータ経路ｃを通してコンピュータ・システム７により動作する。
【００１３】
チップ・カード・ターミナル１の機能は、チップ・カード３と、コンピュータ・システム７の間の、チップ・カード・プロトコルに基づいて、データ経路ａおよびｃを通して、実際のデータ・トラフィックが実行されるように設計されている。これは、コンピュータ・システム７により発生する。内蔵キーボード・ユニット５は、ユーザの入力により、必要なデジタル識別情報、ＰＩＮを供給し、およびオプションとしてそのチェックサムを供給し、これらにより、チップ・カード３は、ユーザが、正式に許可を受けているユーザであることを識別することができる。コンピュータ・システム７は、チップ・カード・プロトコルに基づいて、データ経路ｃを通してのチップ・カード３へのデータ・トラフィックを発生し、データ経路ｃを通してコマンドを供給する。このコマンドは、データ経路ｂから結果として得られるデータ経路ａへ識別情報を挿入するために、ゲート・スイッチ４用の制御システム８を供給する。
【００１４】
チップ・カード・ターミナル１は、接点デバイスにより、マイクロプロセッサの動作のために必要なすべての必要なソース、電力、クロック等を供給する。そうしたい場合には、ＦＩＦＯ機能を持つゲート回路４、すなわち、先入れ先出しメモリを構成することができる。データ経路ｃは、一本または複数本の動脈として構成されていて、二方向のデータ交換が可能である。好適には、データ経路ｃは、標準化されたパラレルポート、または異なる構成の場合には、パソコンの特殊な構成のコンピュータ・システム６のシリアルポートに接続していることが好ましい。ゲート回路４の制御８は、データ経路ｃ内の特殊な制御ラインを通して、またはこのデータ経路内のデータを適当にフィルタリングすることにより行われる。チップ・カード・ターミナルで必要なすべてのロジック構成部材、すなわち、ゲート回路４、キーボード・ロジックおよびメモリ、チップ・カード用のクロックの発生等を、適当なロジック回路、または自由にプログラミングすることができるゲート・アレー（ＦＰＧＡ）に集積するのが有利であるし、またそのような集積が可能である。また、チップ・カード・ターミナル１を、このターミナル、およびキーボード・インターフェースを使用して、コンピュータ・システム７のキーボード内に集積することもできる。
【００１５】
チップ・カード・ターミナル１の機能は、実際のデータ・トラフィックが、チップ・カード・プロトコルに基づいて、チップ・カード３およびコンピュータ・システム７との間で実行されるように働く。チップ・カード・ターミナルは、コンピュータ・システムにより制御される。
【００１６】
図２について詳細に説明すると、ゲート回路４は、データ経路ｂに接続していて、識別情報メモリ１０と接続しているキーボード・デコーダ９と、データ経路ｃに接続していて、制御レジスタ１２と接続していて、内部で、キーボード・デコーダ９および／または識別情報メモリ１０と接続している制御ロジック１１と、データ経路ａと接続していて、ゲートとしての働きをするコマンド・メモリ１３からなる。コマンド・メモリ１３は、そうしたい場合には、先入れ／先出し機能を持つように構成される。
【００１７】
制御ロジック１１とのキーボード・デコーダ９の接続を通して、制御ロジック１１に対して、キー「＊」および「＃」のような、ユーザの特殊入力を報告することができる。制御ロジック１１を備える識別情報メモリ１０を通して、制御ロジック１１により識別情報の入力桁数を問い合わせることもできる。その後で、制御ロジックは、上記情報を制御レジスタ１２に記憶する。コンピュータ・システムは、データ経路ｃを通して、制御レジスタ１２に問い合わせをすることができる。さらに、制御レジスタ１２は、コンピュータ・システムから設定することができる、ＩＳＯ／ＩＥＣ ７８１６ ３によるチップ・カード通信パラメータを含む。
【００１８】
制御ロジック１１は、種々の送信シナリオを発生する。
Ｉ．透過モード
このモードの場合、コンピュータ・システムは、チップ・カードからデータを受信するか、チップ・カードにデータを送信することができる。その際、コマンドは、単に、コマンド・レジスタ１２を通過するだけである。
【００１９】
II．充填 識別情報メモリ１０
識別情報メモリ１０は、キーボード・デコーダ９を通して、キーボード・ユニットから、ユーザが入力した識別情報を受信する。上記識別情報は、後で使用するために、識別情報メモリ１０にダンプされる。終了記号は、キーボード・ユニットの特殊キーを使用してユーザが入力することができる。この終了記号は、制御ロジック１１に報告され、この制御ロジックは、上記情報を、その識別情報が入力された制御レジスタ１２に記憶する。さらに、コンピュータ・システムは、例えば、短すぎて、ユーザに再入力を要求するような入力を認識するために、識別情報の桁数について、制御ロジック１１に問い合わせをすることができる。
【００２０】
III．消去 識別情報メモリ１０
コンピュータ・システムは、コマンド「識別情報消去情報」を制御ロジック１１に送信し、制御ロジック１１は、その後で、識別情報メモリ１０をリセットする。例えば、ユーザが誤って入力した場合には、このようなリセットは有利である。識別情報メモリ１０は、また、キーボード・ユニット上の特殊キーにより消去することができる。
【００２１】
IV．設定 制御レジスタ１２
コンピュータ・システムは、「フラグ設定」コマンドを制御ロジック１１に送り、その後で、制御ロジック１１は、制御ロジック１２に送られてきた数値を書込む。それにより、下記の数値、すなわち、ＣＲＣおよびパリティが送信される。その後で、これらの数値は、プロトコルの設定として、「確認」コマンドを送信するときに使用される。
【００２２】
V．状態取得
コンピュータ・システムは、「状態取得」コマンドを制御ロジック１１に送信し、その後で、制御ロジック１１は、戻り値として、制御レジスタ１２の状態情報、すなわち、入力桁数、発見されたエラーを送信する。
【００２３】
VI．出力モード
例えば、ＩＳＯ／ＩＥＣ ７８１６ ４ セクション６．１２が規定しているように、あるコマンドのために、チップ・カードからユーザの身元確認をする必要がある場合には、コンピュータ・システムに送られる「出力設定」コマンドにより、ゲート回路が出力モードに切り替えられる。このことは、コンピュータ・システムが、最初、制御ロジック１１に、下記の「確認」コマンドについて、知らせることを意味する。「出力設定」コマンドは、また、コマンドの位置についての情報を含み、その後には、識別情報メモリ１０の識別情報が表示される。その後で、コンピュータ・システムは、ＩＳＯ／ＩＥＣ ７８１６−４の２６ページ以下に従って、「確認」コマンド全体を送信する。この送信がコマンド・レジスタ１３により、クロック制御されている場合には、制御レジスタは、識別情報メモリ１０からの識別情報をデータ経路ａのコマンドの流れ内に挿入する。それ故、制御レジスタ１１次第で、追加のバイトを「確認」コマンドに追加したり、交換することができる。このことは、例えば、任意の可能なＣＲＣバイトを追加したり、またパリティを設定する際に必要である。また、制御ロジック１１は、制御ロジック１１内に前に設定された外観の反応として、コンピュータ・システムのコマンド・シーケンスの前の設定のように、この位置に、識別情報を自動的に挿入することができる。それ故、コンピュータ・システムによる出力モードIVへの別の明示の切り替えはもはや必要ではない。
【図面の簡単な説明】
【図１】 構成の一例として、チップ・カード・ターミナルの主要な構造体を示す。
【図２】 ゲート回路の主要な構造体を示す。
【符号の説明】
１ チップ・カード・ターミナル
２ 接点デバイス
３ チップ・カード
４ ゲート回路
５ キーボード・ユニット
６ インターフェース
７ コンピュータ・システム
８ 制御システム
９ キーボード・デコーダ
１０ 識別情報メモリ
１１ 制御ロジック
１２ 制御レジスタ
１３ コマンド・メモリ
ａ チップ・カードへのデータ経路
ｂ キーボード・ユニットへのデータ経路
ｃ コンピュータ・システムへのデータ経路

Claims (6)

1. チップ・カード用のターミナルであって、該チップ・カードはマイクロコントローラを含むものであり、チップ・カード・ターミナル（１）は、チップ・カード（３）用の接点デバイス（２）および内蔵キーボード・ユニット（５）を含み、第一のデータ経路（ｃ）を通してコンピュータ・システム（７）のインターフェース（６）に接続していて、前記第一のデータ経路により、二方向のデータ交換を行うことができ、前記チップ・カード・ターミナル（１）は、制御システム（８）により制御されるゲート回路（４）を含み、前記ゲート回路は、第二のデータ経路（ａ）により、前記接点デバイス（２）を通して前記チップ・カード（３）に接続していて、第三のデータ経路（ｂ）により内蔵キーボード・ユニット（５）に接続していて、前記第一のデータ経路（ｃ）によりコンピュータ・システム（７）のインターフェース（６）に接続していて、前記コンピュータ・システム（７）が、前記第一のデータ経路（ｃ）を通して、前記チップ・カード（３）に対して、ＰＩＮに関するコマンドを発生し、さらに、前記第一データ経路（ｃ）を通して、前記第三のデータ経路（ｂ）から得られる識別情報を第二のデータ経路（ａ）に挿入するために、前記ターミナルにコマンドを送ることを特徴とするチップ・カード用のターミナル。
2. 請求項１に記載のチップ・カード用ターミナルにおいて、前記ゲート回路（４）が、標準化されたシリアルインターフェース、標準化されたパラレルインターフェース、または標準化されたキーボード・インターフェース用の前記第一のデータ経路（ｃ）を通して通信を行うように構成されていることを特徴とするチップ・カード用ターミナル。
3. 請求項１または請求項２に記載のチップ・カード用のターミナルにおいて、
   キーボード・デコーダ（９）と、識別情報メモリ（１０）と、制御ロジック（１１）と、制御レジスタ（１２）と、コマンド・メモリ（１３）とからなる前記ゲート回路（４）の論理構成部材が、ロジック回路に内蔵されていることを特徴とするチップ・カード用のターミナル。
4. 請求項１−請求項３の何れか一項に記載のチップ・カード用ターミナルにおいて、
   前記チップ・カード・ターミナル（１）が、前記コンピュータ・システム（７）のキーボードに内蔵されていて、その内蔵キーボード・ユニット（５）が、前記第三のデータ経路（ｂ）を通して前記ゲート回路（４）に接続していて、前記ゲートが、前記第一のデータ経路（ｃ）を通して、前記キーボード・インターフェースに適合している前記インターフェース（６）に接続していることを特徴とするチップ・カード用ターミナル。
5. 請求項１−請求項４の何れか一項に記載のチップ・カード用ターミナルにおいて、
   前記ゲート回路（４）が、前記第三のデータ経路（ｂ）と接続していて、また識別情報メモリ（１０）と接続しているキーボード・デコーダ（９）と、前記第一のデータ経路（ｃ）に接続していて、制御レジスタ（１２）と接続していて、内部で、前記キーボード・デコーダ（９）および／または前記識別情報メモリ（１０）と接続している制御ロジック（１１）と、前記第二のデータ経路（ａ）と接続していて、ゲートとしての働きをするコマンド・メモリ（１３）とからなることを特徴とするチップ・カード用ターミナル。
6. 前記コマンド・メモリ（１３）が、先入れ／先出し機能を持つように構成されることを特徴とする、請求項５に記載のチップ・カード用ターミナル。

Images