JP4122206B2 - 閉ループ/調光の安定制御用集積回路 - Google Patents
閉ループ/調光の安定制御用集積回路 Download PDFInfo
- Publication number
- JP4122206B2 JP4122206B2 JP2002321871A JP2002321871A JP4122206B2 JP 4122206 B2 JP4122206 B2 JP 4122206B2 JP 2002321871 A JP2002321871 A JP 2002321871A JP 2002321871 A JP2002321871 A JP 2002321871A JP 4122206 B2 JP4122206 B2 JP 4122206B2
- Authority
- JP
- Japan
- Prior art keywords
- lamp
- circuit
- phase
- integrated circuit
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Circuit Arrangements For Discharge Lamps (AREA)
- Discharge-Lamp Control Circuits And Pulse- Feed Circuits (AREA)
- Inverter Devices (AREA)
Description
【発明の属する技術分野】
本発明はMOSゲート・デバイス用のゲート駆動回路に関し、さらに詳しくはMOSゲート・デバイス用のモノリシック・ゲート駆動回路、特にランプ安定回路で使用する回路に関する。
【0002】
【従来の技術】
ガス放電回路用の電子安定器は、これまで使用されていた電力バイポーラ・スイッチング・デバイスに置き換わる電力MOSFETスイッチング・デバイスと絶縁ゲート・バイポーラ・トランジスタ(IGBT)が利用可能になったため最近では広範に使用されるようになって来た。モノリシック・ゲート駆動回路、たとえばインターナショナル・レクチファイア・コーポレーション(International Rectifier Corporation)で販売しており米国特許第5,545,955号に開示されているIR2155などは、電子安定器内の電力MOSFETまたはIGBTを駆動するように工夫されている。IR2155ゲート駆動ICは一般的なDIPまたはSOICパッケージにパッケージ化されており内部レベルシフト回路、過小電圧ロックアウト回路、デッドタイム遅延回路、および追加の論理回路および入力を含み、そのため駆動回路は外部抵抗RT およびCT によって決定される周波数で自己発振できる点で従来の回路に対して顕著な利点を提供する。
【0003】
【発明が解決しようとする課題】
IR2155は従来の安定制御回路に対して広範な改良を提供しているが、開ループ・システムである。更に、プログラム可能な予熱または寿命機能を有しておらず、ランプ・フォールト、過温保護、または調光制御も有していない。
【0004】
【課題を解決するための手段】
本発明は一方が「低位側スイッチ」と呼ばれ他方が「高位側スイッチ」と呼ばれる二つのスイッチがトーテムポールまたは半ブリッジ構造で接続されている電力MOSFETまたはIGBTなどの2個のMOSゲート電力半導体を駆動できるような新規なモノリシック電子安定制御ICを提供する。有利にも、本発明はプログラム可能な予熱時間および電流、プログラム可能な寿命保護、ランプ・フォールト保護、過温保護を提供する。
【0005】
本発明の第1の実施例は多ランプ構成を目的とした閉ループ安定制御ICで、3つの電流検出入力とプログラム可能なランプ電力を備える。本発明の本実施例の安定制御ICは1本、2本(並列または直列)、3本(並列)、または4本(直並列)のランプを駆動できる。本実施例では調光が可能だが、超低光量レベル(−10%)まで落すのはランプ製造上の許容範囲から推奨されない。
【0006】
本発明における閉ループ制御は位相制御により、または、さらに詳しくは、蛍光ランプを駆動する共振型出力段付近のフェーズ・ロック・ループ(PLL)により実現される。多数のランプを調整する場合、電力を多く消費するランプがマスターとなり、これにより寿命検出と安定器シャットダウンが簡単に出来る。
【0007】
本発明の第2の実施例は第1の実施例と同様のアーキテクチャを有しており、調光して低い光量レベルまで下げられるようにある程度の変更が行なわれている。第2の実施例はアナログ制御用調光インタフェース、ランプ輝度0から5VDC、最小および最大輝度設定を含む。これにより特定の種類のランプの調光範囲を、たとえば10%から100%輝度まで変更できるようになり、0ボルトが10%に対応し5Vが100%に対応する。本発明の第2の実施例は一つの電流検出入力だけ有し、これによって1本または2本(直列)のランプを駆動できる。
【0008】
第1と第2の実施例双方とも、VCO、プログラム可能な予熱時間、プログラム可能な予熱電流、過電流保護、追加のシャットダウン入力、および完全な高位側および低位側半ブリッジ駆動回路を含む。
【0009】
本発明のその他の特徴および利点は添付の図面を参照する本発明の以下の説明から明らかになろう。
【0010】
【発明の実施の形態】
以下は本発明の安定IC制御装置の2つの実施例のアーキテクチャ全体の詳細な機能的説明である。
【0011】
第1の実施例は多ランプ構成に適した安定制御ICである。第2の実施例は低光量レベル調光に特に好適な安定制御ICである。
【0012】
まず図1および図2を参照すると、それぞれ本発明の第1と第2の実施例の閉ループ安定ICについて代表的な接続模式図が図示してある。各々の場合で、安定ICは「トーテムポール」すなわち半ブリッジ回路で接続された2個の電力MOSFETまたはIGBT20および21を制御する。電力MOSFET/IGBT20と21は、本発明の安定制御ICによって駆動され、後述するピンHOとLoからのゲート信号を介して交互に導通する。
【0013】
MOSFET/IGBT20および21によって供給される電力で駆動される出力回路は、少なくとも1本のガス放電管、代表的には蛍光ランプ24を含み、これはキャパシタ26と並列に、かつ、インダクタ28と直列に接続されて通常のランプ共振回路を形成する。
【0014】
本発明の2つの実施例の各々のアーキテクチャ全体の説明を以下に提供し、その後に各々の実施例における個々の回路ブロックの詳細な説明を行なう。
アーキテクチャ全体 − 第1の実施例
図1において参照番号30で識別される本発明の第1の実施例の安定駆動ICは、16ピンDIPまたはSOICパッケージに内蔵され、以下のようなピン配置を有する:
VCC − 論理および内部ゲート駆動供給電圧。15.6V内部ツェナーダイオードがVCCとGNDの間の電圧をクランプする。公称立ち上がりおよび立ち下がり過小電圧ロックアウト閾値はそれぞれTBDとTBDである。ICが過小電圧ロックアウト・モードに入った場合、総静止電流は代表的には150μA未満で、高電圧スタートアップ抵抗の電力消費要件を減少させる。VCCは低ESR/ESLキャパシタで出来るだけIC端子に近くなるようにGNDへバイパスさせるべきである。このバイパス・キャパシタの値についての経験則としては、その最小値を駆動しようとする電力トランジスタの総入力キャパシタンス(Ciss)の値の少なくとも2500倍に保持する。
【0015】
IREF − 基準電流設定。外部抵抗がICのすべてのプログラム可能な入力について内部電流基準を設定する。
【0016】
TPH − 予熱タイミング・ピン。内部基準電流が4V閾値まで外部キャパシタを充電することで予熱時間を決定する。
【0017】
IPH − 予熱電流設定。外部抵抗を通る内部基準電流が閉ループ・ピーク予熱電流調整の基準を設定する。
【0018】
VCO − 電圧制御発振回路入力。外部キャパシタが予熱電流とランプ電力調整についての点灯ランプ時間およびループ補償を設定する。
【0019】
PLAMP − ランプ電力設定。外部抵抗を通る内部基準電流が閉ループ・ランプ電力調整の基準を設定する。
【0020】
EOL − 寿命設定。外部抵抗を通る内部基準電流が寿命時にランプ電圧において最大限許容される増分に対応する最大VCO周波数シャットダウン閾値を設定する。動作時間と共にランプ電圧が増加すると、調整ループは、最大設定を超えて半ブリッジ回路が停止するまで、周波数を増加させてランプにおける一定電力を維持する。
【0021】
COM IC − 電力および信号グランド。低電力制御回路および低位側ゲート駆動回路出力段のグランド双方がこのピンに戻る。COMピンは単一の独立した配線を用いて低位側電力MOSFETのソースに接続し検出タイミング・コンポーネント電流に干渉する大電流グランド・ループの可能性を回避する。更に、タイミング・コンポーネントおよびVCCデカップリング・キャパシタのグランド復帰パスは直接IC COMピンへ接続し、基板上のその他のグランド線への独立した配線またはジャンパを経由しない。
【0022】
VB − 高位側ゲート駆動浮動給電。これは高位側レベルシフトおよびゲート駆動論理回路のための電力供給ピンである。通常の場合VCCからの簡単なチャージポンプを用いて高位側回路へ電力を供給する。高電圧高速復帰ダイオード(いわゆるブートストラップ・ダイオード)をVCC(アノード)とVB(カソード)の間に接続し、またキャパシタ(いわゆるブートストラップ・キャパシタ)をVBとVSピンの間に接続する。低位側電力MOSFETまたはIGBTがオンの時、ブートストラップ・キャパシタはブートストラップ・ダイオードを用いてVCCからCOMへのデカップリング・キャパシタから充電される。高位側電力MOSFETまたはIGBTがオンになると、ブートストラップ・ダイオードに逆バイアスがかかり、VBノードは高位側電力MOSFETまたはIGBTのソース電位以上に浮遊する。VBは低ESR/ESLキャパシタでICピンに出来るだけ近くなるようにVSへバイアスすべきである。このキャパシタの値についての経験値としては、その最小値を駆動しようとする電力トランジスタの総入力キャパシタンス(Ciss)の少なくとも50倍に維持する。
【0023】
HO − 高位側ゲート駆動出力。このピンは高位側電力MOSFETまたはIGBTのゲートへ接続される。半ブリッジの出力に存在する高dV/dt状態のため電力トランジスタ・ミラー電流が(即ちゲートからドレインへの電流が)0.5Aを超える場合、ゲート抵抗を使用して電力段からICをバッファすることが推奨される。
【0024】
VS − 高電圧浮動供給復帰。高位側ゲート駆動回路および論理回路がこのピンに戻る。VSピンは高位側電力MOSFETまたはIGBTのソースへ直接接続すべきである。さらに、半ブリッジ出力トランジスタは相互に出来るだけ近くなるように配置し、これらの間の直列インダクタンスを最小限に押えるべきである。
【0025】
LO − 低位側ゲート駆動出力。このピンは低位側電力MOSFETまたはIGBTのゲートへ接続される。半ブリッジの出力に存在する高dV/dt条件のため電力トランジスタ・ミラー電流が(即ちゲートからドレインへの電流が)0.5Aを超える場合、ゲート抵抗を使用して電力段からICをバッファすることが推奨される。
【0026】
CS1 − 汎用電流検出入力。外部検出抵抗を通って流れHOまたはLOゲート駆動出力のオン時間の間にプラスになっている負荷電流により発生する電圧を検出する。ランプの存在を検出するための低位閾値と電流限界を検出するための高位閾値を持つコンパレータも含む。また予熱電流調整のためとランプ電力調整のための電流検出も実行する。
【0027】
CS2 − 第2電流検出入力。外部検出抵抗を通って流れHOゲート駆動出力のオン時間の間にプラスになっている負荷電流により発生する電圧を検出する。ランプの存在を検出するための低位閾値と電流限界を検出するための高位閾値を持つウィンドウ・コンパレータを含む。
【0028】
CS3 − 第3電流検出入力。外部検出抵抗を通って流れHOゲート駆動出力のオン時間の間にプラスになっている負荷電流により発生する電圧を検出する。ランプの存在を検出するための低位閾値と電流限界のための高位閾値を持つウィンドウ・コンパレータを含む。
【0029】
SD − シャットダウン・ピン。このピンは半ブリッジ駆動回路を停止させ、またゲート駆動出力HOおよびLOを両方ともオフにし(アクティブ・ロー)、安定IC制御装置を省電力モードにするために使用される。立ち上がりシャットダウン・ピン閾値電圧は2.5Vであり、約0.1Vのヒステリシスを含んでおり耐雑音性を増加させている。シャットダウン機能はラッチされず、SDコンパレータの出力がCSラッチをリセットするので、SDピン電圧が入力閾値以下に復帰するとICは予熱シーケンスを再開する。
【0030】
ここで図3を参照すると、安定IC30のアーキテクチャ全体のブロック図が図示してある。動作において、電圧制御発振回路(VCO)32が半ブリッジ駆動回路の動作周波数を設定する。VCO32の入力にかかる電圧は「調整」ブロック34で調節され、このブロックは基準位相と共振ランプ出力段の一つのインダクタ電流の位相との間の誤差にしたがってVCO32の入力にあるキャパシタ(図示せず)へ電流を供給または分流する。インダクタ電流は、(図2の代表的な接続図に図示してあるように)電流検出入力の(CS1、CS2、またはCS3)の一つで、ランプ・フィラメントとグランド(ground)の間、および/または低位側半ブリッジMOSFET21とグランドの間に検出抵抗(RCS)36を挿入することにより発生する電圧によって検出される。この電圧のゼロ交差で位相を判定し、これが位相制御ブロック38へフィードバックされ、ここで基準位相から減算されて調整用にERRORパルスを発生する。
【0031】
予熱中(通常の予熱、点灯、および動作状態を示す図4タイミング図を参照のこと)、調整ブロック34はプログラム可能な予熱電流基準入力IPHに対してサイクル毎ピーク負荷電流を調整するために使用する。予熱論理はブロック40に含まれる―予熱時間はピンTPHで外部キャパシタを充電する内部電流により発生する線形ランピング電圧(linear ramping voltage)によって決定される。ランプが点灯しない場合、安定器は図5のタイミング図に図示してあるように動作停止する。
【0032】
ランプ電力は、ピンPLAMPで外部抵抗を通って流れる内部電流によって発生し、位相制御ブロック38での基準位相を設定する電圧で設定される。ピンEOLで外部抵抗を通る内部電流が電圧を発生し、これがVCO電圧と比較された場合に、最大周波数シャットダウンをプログラムする。ランプの1本または2本以上が保護論理40によって検出されるように寿命に達した場合、位相制御ブロック38が周波数を増加させて最大周波数FMAXに達し安定器が安全にシャットダウンされるまで電力を一定に保とうとする。
【0033】
シャットダウン・ピンSDは論理入力外部シャットダウン・オプションを提供する。このピンが2ボルト以上に引き上げられると、安定器は「ラッチされない」状態でオフに保持される。また2ボルト以下に引き下げられると、予熱シーケンスが予熱論理42を介してリセットされ、安定器がまた始動する。これによって、入力主電圧を安定器へリサイクルすることなく、ランプの着脱によりフォールト状態が発生した後で安定器の自動再起動が出来るようになる。
【0034】
図6〜図9は本発明の第1の実施例の安定制御ICでの各種多ランプ構成を示す―図6は2並列構成、図7は2直列構成、図8は3並列構成、図9は直並列構成である。多ランプ構成での検出抵抗RCS1〜RCS3はランプ・カソードとグランドの間に配置される。同様に、図1の単ランプ構成でのRCS36をこの別の位置に挿入しても良い。
【0035】
多ランプ構成において、1本のランプを取り外すか、またはフィラメントが断線した場合、他のランプは動作し続ける。ランプを交換し動作中に挿入しなおした場合、安定器はシャットダウンして予熱シーケンスがリセットされ、全部のランプが予熱されて再点灯する。
【0036】
本発明の安定制御ICは、回路ブロック44に図示してあるように、省電力スタートアップ、ツェナー・クランプVCC、過温シャットダウン、過小電圧ロックアウトも含む。過小電圧ロックアウト(UVLO)は雑音ヒステリシスおよびオフライン給電を点灯および消灯閾値に提供する。
アーキテクチャ全体 − 第2の実施例
本発明の安定IC制御装置の第2の実施例のアーキテクチャ全体は、調光して超低光量レベルまで下げる業務用に特に設計されている点で、第1の実施例と異なっている。
【0037】
図2に図示してあり参照番号50で識別される第2の実施例のチップは、第1の実施例と同一の多くのピン配置を有しており、調光機能に関連して次の点で異なっている。
【0038】
VCO − 電圧制御発振回路入力。外部キャパシタが点灯ランプ時間と予熱電流調整のループ補償だけでなく、調光のための位相制御も設定する。
【0039】
DIM − 調光制御入力。ランプ電力設定に対応する0〜5VDC外部制御電圧。
【0040】
MAX − 最大ランプ電力。外部抵抗を通る内部基準電流が5VDC調光制御入力電圧に対応する最大ランプ電力を設定する。
【0041】
MIN − 最小ランプ電力。外部抵抗を通る内部基準電流が0VDC調光制御入力電圧に対応する最小ランプ電力を設定する。
【0042】
CS − 電流検出入力。外部検出抵抗を通って流れ、LOゲート駆動出力のオン時間の間にプラスになっている負荷電流で発生する電圧を検出する。電流限界のための高位閾値のあるコンパレータを含む。また予熱電流調整のためと位相制御(調光)のために電流検出を行なう。
【0043】
FB − ループ補償。調光中の安定したフィードバックループのための外部補償ネットワーク。ピンFBとピンVCOの間の抵抗は500Ω〜10KΩの間の値を有する。
【0044】
図10に図示してある本発明の第2の実施例のブロック図をここで参照すると、最小および最大調節によるランプ輝度の0〜5VDCアナログ制御ができる調光インタフェース52が提供される。どの輝度設定でもランプ点灯をシミュレートするため、点灯検出ブロック54はランプ点灯を表わすインダクタ電流(ピンCSで低位側半ブリッジMOSFETのソースで測定する)の位相変化を検出する。これが調整ブロック16に対して、ランプがうまく点灯したことを伝え、ループを閉じ調光インタフェース52によって生成された基準位相に対するインダクタ電流の位相を調整させる。
【0045】
ランプのイオン化時間が一定である(−1ms)ため、ランプはループほど速く応答できず、そのためVCO電圧のオーバシュートが発生し、これによりランプが点灯直後に消灯することがある。これを防止するため、内部スイッチS1を設けてDIM入力をTPHピンに接続し、点灯中に4から5ボルトの間にランプアップさせる。
【0046】
図2の代表的な接続図ならびに図11,図12のタイミング図(それぞれ通常動作とランプが点灯に失敗した場合の動作を示す)を参照してさらに詳しく説明すると、ピンTPHに接続してあるキャパシタ58が予熱中に内部電流供給源を介して充電する。キャパシタ58にかかる電圧が4Vの内部閾値に達した時点で、予熱が終了する。図11の参照を続けると、キャパシタ58は4Vを超えて充電を続け、ランプが点灯し、点灯検出ブロック54が点灯を検出する。この時点で、チップの回路がスイッチS1(図10)を閉じ、DIMピンの電圧はユーザが設定した電圧までキャパシタ58と抵抗56の値で決定される指数関数レートで放電する。したがってキャパシタ58と抵抗56によって形成される時定数はプログラム可能であり、異なるランプ種類で点灯から調光設定までの「遷移」時間を設計者が調節できるようになる。キャパシタ58は代表的には最大値1μFを有しまた抵抗56は所望する遷移時間によって1KΩ〜100KΩの間の代表値を有する。
【0047】
図3および図10のブロック図に図示した顕著な回路ブロックの詳細な説明を以下に提供する。
1.過電流保護回路
電子安定器ランプ共振出力段において過剰で危険な高電圧が蛍光ランプに現われるのを防止するため何らかの形の電流制限を有する必要がある。高電圧は動作停止したランプ(カソードは無傷だがガスがないか管体が破損した)を点灯させようとすることで発生する場合がある。これらの電圧と関連する電流は、器具のランプ・ソケットからランプを取り外すまたは挿入する際に蛍光ランプに触る人に対して有害で、また安定器のランプ共振出力段を含む電力コンポーネントの絶対最大電圧および電流定格を超過することもある。
【0048】
本発明の双方の実施例は保護論理ブロック40内部で生成される内部閾値によって定義される過電流保護を有している。保護はピンCS(第1の実施例ではピンCS1、CS2、CS3)を介して低抵抗外部電流検出抵抗の両端に発生する電圧と内部閾値とを比較する。外部電流検出抵抗RCSは(たとえば図1と図2に図示してあるように)低位側半ブリッジ・スイッチとグランドの間に配置されるか、または(たとえば図6および図8に図示してあるように)低位側ランプ・フィラメントとグランドの間に配置される。
【0049】
検出抵抗RCSの両端にかかる電圧が内部閾値を超える場合、ピーク出力電流は第1に、位相制御38への信号を介して閾値を超える度にVCOキャパシタへ電流パルスを注入することにより、閾値に調整または制限される。(VCOが動作するように設計されている方向が任意である、―即ち、VCOキャパシタが電流パルスによって充電されるのではなく、放電されるように回路が設計できることには注意する)。これはピンTPH電圧が5Vに充電されるまで続き、ランプを点灯させることができる。次に閾値を超えた時には、安定ICはラッチオフされ、半ブリッジ・スイッチが3状態になり、安定器をシャットダウンする。
【0050】
SDピンまたはVCCにかかる電圧のサイクリングでICをリセットし、予熱シーケンスをもう一度開始させる。動作中または調光中、過電流閾値を用いて、ランプを取り外した場合に発生することがあり、ランプ存在検出回路の後述の部分で更に詳細に説明するように、半ブリッジにおける非ゼロ電圧を検出することが出来る。
【0051】
本発明の過電流保護回路は、電流の検出、基準閾値に対する電流の調整、および半ブリッジ・スイッチの3状態化を坦務するもので、図15に図示してあり、これに対応するタイミング図が図14(A)の適当な負荷電流と整列させて図14(B)に図示してある。共振出力段(図13)の転移機能のボード線図は、電流限界と併せて、安定器の動作点を示す。図13に図示してあるように、電流は半ブリッジ・スイッチが3状態(両方ともオフ)になる前の一定時間にわたって閾値に制限される。安定器がシャットダウンするまでのある程度の時間にわたって電流を維持することでランプに点灯する時間を与えられる。
【0052】
図15をもう一度参照して、過電流保護回路についてここで詳細に説明する。本回路はRCS両端にかかる総負荷電流に比例した電圧と一定の閾値VIMAXを比較する。VRCSがVIMAXを超える場合、COMP1(FB)の出力は高値になりスイッチS1へパルスを送出する。これによってS1が閉じ、電流供給源IlからキャパシタCVCOへ電流を充電することが出来る。したがってCVCOにかかる電流は増加し、これによりランプ共振段(VS)を駆動する半ブリッジ信号の出力周波数も増加する。これによりQの高い伝達関数(図13)に沿って動作点は右に移動し、総負荷電流は最大限界以下に減少する。
【0053】
スイッチS1がもう一度開くと、電流供給源I2がCVCOを放電させることで周波数を減少させ、また限界を超えるまで負荷電流(Il)をもう一度増加させる。この、電流を制限させる「そっと押す(nudging)」効果は、CPH(VCPH)にかかる電圧が閾値VOCENに達するまで続き、COMP2(3状態)の出力が高値になり半ブリッジ駆動回路が停止して半ブリッジ・トランジスタ・スイッチ20および21が3状態となる(両方ともオフ)。
【0054】
同じ回路がランプ・フィラメントを通って流れるピーク予熱電流を調整するために用いられる。ピーク電流基準閾値はスイッチS2を介して最初にはVIPH(図15)へ接続されており、キャパシタCPHにかかる電圧が閾値電圧VOCPを超えるまでこの値に総ピーク負荷電流を調整している。この時点で、予熱期間が終了し(図14(A)および図14(B)を参照)、コンパレータCOMP3の出力がスイッチS2を「高位」ポジションへ(S2では「1」として示してある)動かし、調整閾値をもっと高い値VIMAXへシフトする。電流供給源I2は線形的にキャパシタCVCOを放電させ、ランプがうまく点灯するまで、またはVIMAXに達するまでのどちらかでQの高い共振出力段(図13)の共振周波数に向かって周波数をランプ状に減少させる。図16は図15の過電流制御回路のタイミング図である。
【0055】
本発明の第1の実施例は高位側閾値だけではなく、200mVの低位側閾値も含み、これを用いて共振動作付近またはそれ以下および動作中のランプ挿入を検出している。
2.ランプ存在検出回路
本発明の両方の実施例は、(1)蛍光ランプ(または蛍光ランプ群)がスタートアップ前にランプ共振回路に挿入されたか、また(2)蛍光ランプが安定器動作中に取り外されたか、を検出するためのランプ存在検出回路を含む。この回路は安定器の損傷、特にランプがない状態で安定器が動作し続けた場合に発生することのあるMOSFET/IGBT20および21の損傷を防止する。損傷は緩衝キャパシタ(snubber capacitor) 64(図1および図2参照)の充電または放電から発生する大電流によって起こる。ランプがない場合、キャパシタ64の電流方向を反転する負荷電流がなく、また非ゼロ電圧切り替え状態がMOSFET/IGBT20および21に発生し、これによってMOSFET/IGBT20および21の最終的な熱破壊が発生する。
【0056】
本発明のランプ存在検出回路は、保護論理ブロック40内部に含まれており、半ブリッジの低位側MOSFET/IGBT21のソースと直列に配置されピーク電流検出に関連してすでに説明したのと同じ検出抵抗RCSを使用する。抵抗RCSを通って流れる電流は、MOSFET/IGBT21の投入時に発生する大電流「スパイク」("spikes")を除けば、ランプを挿入せずに半ブリッジが動作している場合にはゼロになる。
【0057】
半ブリッジが動作している間にランプが挿入された場合、電流はMOSFET/IGBT21がオンの時にだけ存在する抵抗RCSを通って流れ、総ランプ回路電流(IL1)の部分的に線形な部分であり、また総ランプ回路電流(IL1)から90度位相シフトしている(図18参照)。抵抗RCS両端に得られた電圧は直流閾値電圧「th」(COMP1)(図17)と比較され、RCSにかかる電圧が「Vth」より大きければ出力がデジタル「高値」になりRCSにかかる電圧が「Vth」より小さければデジタル「低値」になる。
【0058】
ゆっくりとした電流の立ち上がり端が測定されるため、抵抗RCS両端にかかる電圧が“Vth”を越えはじめる時にコンパレータ出力が「チャタリング」することが考えられる。この「チャタリング」またはその他の何らかの望ましくない信号、たとえば投入「スパイク」や測定点(RCSにかかる電圧)に存在し得る高周波大電流雑音などを防止するため、コンパレータCOMP1の出力をMOSFET M2のターンオフ縁と同期させる。これはD型フリップフロップ(DFF1、図17)で実現され、フリップフロップのクロック信号(CLK2)はプラスに向かう縁がMOSFET/IGBT21のゲートからソースへの電圧のマイナスに向かう縁を発生する駆動回路論理の制御信号(信号「LO」として図18に示してある)で、MOSFET/IGBT21のターンオフを表わす。言い換えれば、MOSFET/IGBT21が「オフ」になる直前に測定を行なう。CLK2信号から実際のMOSFET/IGBT21のターンオフまでの伝播遅延によってDFF1(またはCOMP1の出力)をクロックするのに必要とされる時間が得られ、一方で考えられるあらゆるターンオフ干渉から影響されない。
【0059】
DFF1の出力(LAMPIN)は、ランプが取り付けられているとデジタル「高値」に、ランプが外されているとデジタル「低値」になり、バースト論理ブロック(図17)への入力となる。バースト論理ブロックは更に詳細に図19に回路を図示してある。このバースト論理ブロックはタイマー・ブロックへ「スタート」および「リセット」信号を出力し、タイマー・ブロックがさらに駆動回路論理ブロックへ信号「イネーブル」(‘Enable’)を出力する。バースト論理およびタイマーは、約16Hzのインターバルが達成されるまで
【外1】
【0060】
が5回分周されるように相互に機能する。この時点で、「イネーブル」は「高値」になり、駆動回路論理に半ブリッジ駆動回路を駆動させさらにはMOSFET/IGBT20および21を駆動することが出来るようになる。信号「CLK1」の次の縁(約250Hz後)で、「Setdet」が「高値」になり、バースト論理に「Lampin」を読み込むように指示する。「Lampin」が「高値」の場合、ランプ存在が検出されシステムは動作を続ける。「スタート」信号は「高値」になり「Setdet」と「イネーブル」信号を両方とも「高値」にラッチしてタイマー・ブロックの予熱インターバルが開始する(タイマー回路については図20参照)。「Setdet」信号が「高値」なる時に「Lampin」が逆に「低値」であれば、「リセット」信号が高値になってタイマーをリセットする。タイマーがリセットされると「イネーブル」が「低値」になり半ブリッジ駆動回路がオフになるので、MOSFET/IGBT20および21をオフにする。「イネーブル」が「低値」になると、「Setdet」のラッチも開放するので、これも低値になる。
【0061】
「Setdet」が低値になる場合、「リセット」も低値になり、16Hzのインターバルがもう一度達成され「Lampin」を読み込むまでタイマーはカウントをもう一度開始する。この、待機−イネーブル−測定−待機の「バースト」モード処理はランプが挿入されるまで続く。更に、ランプが検出された時には「Setdet」が「高値」にラッチされるため、動作中のどの時点でもランプを取り外して「Lampin」信号が「低値」になると「イネーブル」が「低値」になってMOSFET/IGBT20および21はオフになり、「バースト」モードが始まる。
【0062】
ランプ共振回路においてランプ・カソードが直列接続してあるため、カソードのどちらか(または両方)が動作中に断線した場合、ランプ存在検出回路は「Lampin」信号を「低値」として読み込み、新しいランプが挿入されるまでバーストモードに入る。更に、「整流作用」として知られているランプの寿命現象が発生し、一方のカソードが断線しているが他方のカソードが放射し続けている場合、抵抗「RCS」を流れる電流は非対称で「Vth」以下になるので、MOSFET/IGBT20および21がオフになりシステムはバーストモードに移行する。
3.多ランプ存在検出回路
多蛍光ランプを駆動するのに適した本発明の安定駆動ICの第1の実施例は有利にも多ランプ存在検出回路を含む。
【0063】
多ランプ存在検出回路はここのランプ各々の存在を検出してそれらの一つにおけるランプ電力を調整する。調整済みランプが動作中に取り外された場合、回路は次に利用できるランプを探して調整する。取り外されたランプが動作中に再挿入された場合、安定制御回路は半ブリッジ・トランジスタ・スイッチ20および21を停止させ、再開する前に予熱シーケンスをリセットする。全てのランプがランプ共振出力回路から取り外された場合(図6〜図9参照)、半ブリッジ駆動回路30が停止し半ブリッジ・スイッチ20および21が両方ともオフになる。
【0064】
図22を参照すると(この図は図8の3並列ランプ構成に対応する)、検出抵抗(RCS1、RCS2、RCS3)は各々のランプ・フィラメントとグランドの間に配置されて各々のランプ共振回路の総電流を検出する。いずれかのランプ・フィラメントが取り外された場合にはそのパスにある検出抵抗にかかる電圧VRCS1、VRCS2、VRCS3がゼロになる。各々の電流検出入力と低閾値電圧(Vth1)をコンパレータ70,71,72で比較し、D型フリップフロップ73,74,75をHIN(図23の回路図と図24および図25のタイミング図を参照)でクロックすることによりゲート駆動信号HOが高位側半ブリッジ・スイッチ20をオフにする直前に測定することにより、各々のランプ共振回路の回路が完全であり、したがって全てのランプ・カソードが無傷であり回路に挿入されていることを表わす信号が生成される。
【0065】
上位側半ブリッジ・スイッチ20がオフになる時に各々の検出抵抗を通って電流が流れる方向がピークにあるので各々の電流検出入力はHINでクロックされる。これはスイッチング期間の間の他の時刻に存在するかも知れないその他の全ての望ましくない電流スパイクおよび/または雑音を抑圧する。
【0066】
D型フリップフロップ73,74,75からのQ出力は互いに(NORゲート76で)NORが取られて信号LMPNを形成し、この信号はすべてのランプ共振回路が完全な回路を有していない(すべてのランプが取り外されているか、または、すべてのランプが破損したカソードを有する)場合にのみ「高値」になり、安定制御は半ブリッジ・スイッチ20および21をオフにラッチする。単一のランプが取り外されて再挿入された場合、ランプが再挿入された時点で適当なパルス・ジェネレータがリセット・パルスLIDO(動作中ランプ挿入:Lamp Inserted During Operation)を与え安定制御は半ブリッジ・スイッチをオフにし、予熱シーケンスをリセットし、安定制御を再起動する。これは挿入されたランプの「ハード点灯」を防止するためと、ランプが再挿入された時に形成されたQの高い直列LC回路の共振周波数より動作周波数が低い結果として半ブリッジ・トランジスタ・スイッチ20および21が損傷する可能性を防止するためである。
【0067】
ランプ電力調整として、総負荷電流のゼロ交差(ZX)が良好なランプを挿入したランプ共振回路の一つから要求される。調整しつつあるランプが取り外された場合、ランプの存在を表わす信号によって(即ちD型フリップフロップ73,74によって)制御される電圧制御スイッチ(S1およびS2)が「ランプ検索回路」を形成し、この回路は排除処理を用いて調整するために次に利用可能なランプを見つけ出す。全てのランプが存在している場合には、CS1に接続されたランプが調整される。CS1にランプが接続されていない場合には、CS2のゼロ交差が調整される。CS1とCS2の両方にランプが接続されていない場合には、CS3のゼロ交差を調整する(以下の真理値表を参照):
【0068】
【表1】
【0069】
スイッチS1とS2を図26(A)に図示したように3入力ORゲートで置き換えることが可能である。この構造では、半ブリッジ電圧に関して最小限の位相シフトによる共振出力段ランプの位相測定(ゼロ交差検出)は信号ZXのパルス幅を判定する(図26(B)参照)。これは、もっとも電力を多く消費するランプがマスターとなって調整される一方で、他のランプはスレーブとなってこれに従属することを表わしている。これによってマスター・ランプが取り外された場合に次に利用できるランプへジャンプする必要が排除され回路が簡略化される。
4.予熱電流制御回路
蛍光ランプ寿命を長くする鍵がランプを点灯する前に正しい放射温度までランプ・カソードを正しく予熱することであることが周知になっている。これは通常、回路がランプ・カソードを通って流れる所望の電流に対応する周波数で駆動されるような在来の共振回路(図27)により実現されている。この電流は、カソードが正しい放射温度に達するまで所望の長さの時間
【外2】
【0070】
にわたって流れる。この周波数は他の回路コンポーネントたとえば共振インダクタ(L)または共振キャパシタ(C)での許容範囲とは無関係に固定されているのが普通である。そのため大量の安定器を製造する場合、コンポーネント許容範囲を考慮するようにまた全ての販売される安定器で長いランプ寿命が得られることを補償するように予熱周波数設定に微調整を行なわなければならない。
【0071】
微調整の時間のかかる手順を回避するには、予熱周波数を連続的に調整しつつ予熱電流を一定に維持する閉ループ方式を用いることができる。さらに、ループを閉じることで厳しい許容範囲仕様を要求する開ループ回路より大きな許容範囲で簡単な発振回路が出来る。
【0072】
ループを閉じるには、カソード電流の測定値を「フィードバック」しこれを電流設定または「基準」に対して比較することが必要である。結果は一般に「誤差」と呼ばれ、これを用いて基準がフィードバックと等しくなり誤差がゼロになるまでシステムを調節する。システムは外部的な影響たとえばコンポーネントの許容範囲、電圧変動や温度などに依存しなくなる。
【0073】
本発明の電子安定器用の閉ループ予熱電流制御回路(本発明の両方の実施例で使用されている)は前述した同一の古典的アプローチを使用しているが、本実施および制御回路は新規かつユニークである。予熱カソード電流はRCS両端の電圧降下(VFB)としてMOSFET/IGBT21のソースで検出される(図28参照)。この信号は総ランプ共振回路電流(IL)で、共振回路を通って流れる電流(IL)の方向に対する検出抵抗RCSを通って流れる電流の方向のために90度だけ位相がシフトしている(図29)。
【0074】
電圧VFBをコンパレータ「COMP1」を通る基準電圧「REF」と比較し、出力「ERROR」は「VFB」と「REF」の間の関連誤差である。得られた関連誤差「パルス」である「ERROR」は、定電流源CHARGEとIREF DISCHARGEによりキャパシタC2を充電または放電する(「VFB」が大きいかまたは小さいかによって変化する)でMOSFET78および79から構成される増幅器を駆動する。キャパシタC2に得られた電圧「VVCO」は、一定のデューティ・サイクル(duty cycle)50%の時に「VFB」が「REF」より大きいかまたは小さいかによって、電圧制御発振回路をもっと高いまたはもっと低い周波数に調節する。
【0075】
得られた信号を用いて所望の周波数で「半ブリッジ駆動回路」を駆動し、この回路がMOSFET/IGBT20および21を駆動する。得られた高電圧方形波電圧「VS」(図29)はランプ共振出力回路への入力となり、この回路は電圧「VS」の周波数および振幅の関数である電流を出力する。
【0076】
注意すべき重要なことは、総ランプ共振回路電流(IL)がランプ・カソードおよびキャパシタC(図28)を流れる電流に等しいことである。これは、予熱中に、ランプがまだ点灯しておらず回路は低ダンプ直列RCL構成で、ランプ・カソードがLおよびCと直列に接続されていることによる。
【0077】
電流を調整するもっと古典的なアプローチはトランスで負荷における電流を検出し、出力を全波整流し、整流した電圧をローパスフィルタに通して電流の直流電圧表現を得ることであろう。限定されたバンド幅の誤差増幅器および任意の補償ネットワークを介して、この直流電圧を直流基準電圧に加算する。得られた誤差がVCOを調整する。しかしこの方法はコンポーネント点数が多く、トランス電圧の整流(ならびに整流ダイオード両端の電圧降下対温度)が誤差をもたらすことのあるような非線形動作である。本発明の電流制御回路は測定および加算動作を大幅に簡略化し、コンポーネントが少なく、線形である。
【0078】
要約すると、本発明の予熱電流制御回路は単純に基準誤差への電流を直接時間に変換する。この時間はどの程度長く定電流がキャパシタへまたはキャパシタから流れるかを制御する。キャパシタC2で得られた電圧はすでに積分された形を取っており、即ち:
【0079】
【数1】
【0080】
この全てが、サンプル・コンパレータと、2個のMOSFETと、2個の電流供給源で実現され、本発明の集積回路へ容易に実装される。
5.アナログ調光インタフェース回路
調光可能な電子安定器、たとえば本発明の第2の実施例などでは、複数安定器で均一な輝度が達成されるように最小および最大輝度設定を許容可能な許容範囲内にまでトリム(trim)する必要がある。これは、ランプどうしの小さな輝度偏差が人間の目で簡単に検出できる低い輝度レベルで特に必要なことである。
【0081】
本発明の調光インタフェース回路はアナログ入力制御電圧を微調整のためのプログラム可能なオフセットおよび利得調整でアナログ出力基準電圧へ変換する。ある種の蛍光ランプは用途によっては他の蛍光ランプより低い光量レベルに調光するため、本発明の調光インタフェースではあらゆる最小および最大輝度レベル(またはランプ電力)への汎用微調整を行なって全ての種類のランプに対応できる。
【0082】
本発明の調光インタフェース回路は有利にも、MINおよびMAX設定の独立制御を提供する。図30を参照すると、入力電圧はDIMノードにあってオペアンプ80がDIM入力電圧へのマイナス(−)端子を調整する。RMAXおよびQ1がDIM電圧を電流IDIM=VDIM/RMAXに変換する。RMAXを調節することでVDIMからIDIMへの変換の利得を調節することになる。
【0083】
第2の電圧制御電流源はオペアンプ81、Q2、RMIN およびVREF1で与えられる。ここでRMIN(VREF1一定として)がIMINの利得を制御する。IDIMおよびIMINはノードΣで互いに加算されて、数式を得る:
【0084】
【数2】
【0085】
したがって利得およびオフセットの独立制御が得られる(図31)。
【0086】
得られた電流はR3を通って流れる前に電流ミラーR1、R2、Q3、Q4を通ってミラーされ電圧
【0087】
【外3】
【0088】
を発生する。
集積回路に本発明の回路を実装する際に、R3が外部抵抗であれば回路は完成し温度の影響による許容範囲は受け入れられるものとなる。プログラム可能な抵抗RMAXおよびRMINを除いて電流が全てICに対して内部的なものであるとすれば、R3の抵抗は温度で劇的に変化する必要がなく、また、たとえば、追加の単位利得バッファ(オペアンプ83、Q5、R4)および電流ミラー(R5、R6、Q6、Q7、およびR7、R8、Q8、Q9)は更なる変換を実現するように実装できる(図2)。
【0089】
本発明の回路の新規性は各々が電圧と抵抗によって制御される2つの独立した電流を加算して、次の形の終端アナログ関数を形成することにある:
y=ms+b
R3がICの内部にあれば、ゼロ温度係数を有する必要があり終端基準は温度で変化しないことになる。
【0090】
本発明はこれの特定の実施例に関連して説明したが、その他多くの変化および変更ならびにその他の用途が当該技術の熟練者には明らかになるであろう。したがって本発明は本明細書の特定の開示によって制限されるべきではなく、むしろ添付の請求項によって制限されるのが望ましい。
【0091】
【発明の効果】
本発明は一方が「低位側スイッチ」と呼ばれ他方が「高位側スイッチ」と呼ばれる二つのスイッチがトーテムポールまたは半ブリッジ構造で接続されている電力MOSFETまたはIGBTなどの2個のMOSゲート電力半導体を駆動できるような新規なモノリシック電子安定制御ICを提供する。有利にも、本発明はプログラム可能な予熱時間および電流、プログラム可能な寿命保護、ランプ・フォールト保護、過温保護を提供する。
【図面の簡単な説明】
【図1】単一ランプ構成における本発明の第1の実施例の安定IC駆動回路の代表的接続図である。
【図2】単一ランプ構成における本発明の第2の実施例の安定IC駆動回路の代表的接続図である。
【図3】本発明の第1の実施例のブロック図である。
【図4】本発明の第1の実施例について通常の予熱、点灯、および動作状態の間に、VCOピンにかかる電圧、TPHピンにかかる電圧、および負荷電流の包絡線を示すタイミング図である。
【図5】本発明の第1の実施例について非点灯状態の間にVCOピンにかかる電圧、TPHピンにかかる電圧、および負荷電流の包絡線を示すタイミング波形図である。
【図6】本発明の第1の実施例についての多ランプ・フックアップ構成図である。
【図7】本発明の第1の実施例についての多ランプ・フックアップ構成図である。
【図8】本発明の第1の実施例についての多ランプ・フックアップ構成図である。
【図9】本発明の第1の実施例についての多ランプ・フックアップ構成図である。
【図10】本発明の第2の実施例のブロック図である。
【図11】本発明の第2の実施例について通常の予熱、点灯、および調光状態の間に、VCOピンにかかる電圧、TPHピンにかかる電圧、および負荷電流の包絡線を示すタイミング図である。
【図12】本発明の第2の実施例について非点灯状態の間にVCOピンにかかる電圧、TPHピンにかかる電圧、および負荷電流の包絡線を示すタイミング波形図である。
【図13】予熱、点灯、および動作運転状態の間の安定器出力段の伝達関数のボード線図である。
【図14】図14(A)はランプが点灯しない間の負荷電流(IL)を示す図であり、図14(B)は本発明の制御回路の予熱中のタイミング図である。
【図15】本発明の閉ループ過電流制御回路を示す図である。
【図16】本発明の過電流制御回路のタイミング図である。
【図17】本発明のランプ存在検出回路のブロック図である。
【図18】ランプ存在検出回路のタイミング波形図である。
【図19】ランプ存在検出回路のバースト論理についての回路図と付随する真理値表である。
【図20】ランプ存在検出回路のタイマー回路図を示す。
【図21】ランプ存在検出回路のタイミング図である。
【図22】3並列ランプ構成と安定駆動回路に関連して多ランプ存在検出回路を示す模式図である。
【図23】多ランプ検出回路の詳細を示す図である。
【図24】多ランプ存在検出回路のタイミング図である。
【図25】多ランプ存在検出回路のタイミング図である(図24の続き)。
【図26】図26(A)および図26(B)は2個のスイッチがORゲートで置き換えられている多ランプ存在検出回路についての別の回路図とタイミング図を示す。
【図27】従来のランプ共振回路を示す図である。
【図28】本発明の閉ループ予熱電流制御回路を示す図である。
【図29】本発明の閉ループ予熱電流制御回路のタイミング図を示す。
【図30】本発明のアナログ調光インタフェース回路を示す図である。
【図31】本発明の調光インタフェース回路の伝達関数を示す図である。
Claims (10)
- ランプ共振回路が結合された蛍光ランプに電力を供給するための半ブリッジ構造に接続してある第1と第2のMOSゲート電力トランジスタを駆動するための集積回路であって、前記第1と第2のMOSゲート電力トランジスタの半ブリッジ構造は、発振入力電圧を前記ランプ共振回路に供給し、前記発振入力電圧は位相を有し、前記共振回路は該共振回路を流れる電流を有し、前記共振回路を流れる電流は位相を有し、前記集積回路は、
前記集積回路の外部にある前記ランプ共振回路の検出抵抗と接続するための手段と、
前記検出抵抗の両端にかかる電圧を検出することにより、前記ランプ共振回路を流れる電流の位相を決定するための手段と、
前記発振入力電圧の位相と、前記ランプ共振回路の電流の位相との関係を実質的に一定に維持することにより、前記ランプの電力を調整するための手段と、
前記検出抵抗の両端にかかる電圧を基準電圧と比較するためのコンパレータを備え、その比較の結果を用いて、前記ランプ共振回路に過電流が流れることを防止する過電流保護回路と
を備えることを特徴とする集積回路。 - 請求項1に記載の集積回路において、前記集積回路は、前記半ブリッジ回路を停止する前に前記ランプ共振回路を通って流れる電流をあらかじめ定められた時間にわたってあらかじめ定められたレベルに制限するための回路を含むことを特徴とする集積回路。
- ランプ共振回路が結合された蛍光ランプに電力を供給するための半ブリッジ構造に接続してある第1と第2のMOSゲート電力トランジスタを駆動するための集積回路であって、前記第1と第2のMOSゲート電力トランジスタの半ブリッジ構造は、発振入力電圧を前記ランプ共振回路に供給し、前記発振入力電圧は位相を有し、前記共振回路は該共振回路を流れる電流を有し、前記共振回路を流れる電流は位相を有し、前記集積回路は、
前記集積回路の外部にある前記ランプ共振回路の検出抵抗と接続するための手段と、
前記検出抵抗の両端にかかる電圧を検出することにより、前記ランプ共振回路を流れる電流の位相を決定するための手段と、
前記発振入力電圧の位相と前記ランプ共振回路の電流の位相との関係を実質的に一定に維持することにより、前記ランプの電力を調整するための手段と、
前記検出抵抗の両端にかかる電圧を基準電圧と比較するためのコンパレータを備え、その比較の結果を用いて、ランプの存在を検出するランプ存在検出回路と
を備えることを特徴とする集積回路。 - 請求項3に記載の集積回路において、前記ランプ存在検出回路は、駆動されているすべての蛍光ランプが、取り外されたか、または破損したカソードを有する場合に前記半ブリッジ駆動回路を停止するための手段を含むことを特徴とする集積回路。
- 請求項3に記載の集積回路において、前記ランプ存在検出回路は、動作中の前記ランプ共振回路へのランプの挿入時に前記蛍光ランプの予熱シーケンスをリセットするための手段を含むことを特徴とする集積回路。
- 請求項3に記載の集積回路において、前記ランプ存在検出回路は、調整されている蛍光ランプが取り外された場合に別の蛍光ランプを調整するための手段を含むことを特徴とする集積回路。
- ランプ共振回路が結合された蛍光ランプに電力を供給するための半ブリッジ構造に接続してある第1と第2のMOSゲート電力トランジスタを駆動するための集積回路であって、前記第1と第2のMOSゲート電力トランジスタの半ブリッジ構造は、発振入力電圧を前記ランプ共振回路に供給し、前記発振入力電圧は位相を有し、前記共振回路は該共振回路を流れる電流を有し、前記共振回路を流れる電流は位相を有し、前記集積回路は、
前記集積回路の外部にある前記ランプ共振回路の検出抵抗と接続するための手段と、
前記検出抵抗の両端にかかる電圧を検出することにより、前記ランプ共振回路を流れる電流の位相を決定するための手段と、
前記発振入力電圧の位相と前記ランプ共振回路の電流の位相との関係を実質的に一定に維持することにより、前記ランプの電力を調整するための手段と、
前記検出抵抗の両端にかかる電圧を基準電圧と比較するためのコンパレータを備え、その比較の結果を用いて、前記ランプ共振回路を流れる予熱電流を制御する予熱電流制御回路と
を備えることを特徴とする集積回路。 - 請求項1、3または7に記載の集積回路において、前記第1と第2のMOSゲート・トランジスタは高位側と低位側トランジスタを備え、前記検出抵抗は前記低位側トランジスタとグランドとの間に配置されることを特徴とする集積回路。
- 請求項1、3または7に記載の集積回路において、前記検出抵抗は前記蛍光ランプとグランドとの間に配置されることを特徴とする集積回路。
- ランプ共振回路が結合された蛍光ランプに電力を供給するための半ブリッジ構造に接続してある第1と第2のMOSゲート電力トランジスタを駆動するための集積回路であって、前記第1と第2のMOSゲート電力トランジスタの半ブリッジ構造は、発振入力電圧を前記ランプ共振回路に供給し、前記発振入力電圧は位相を有し、前記共振回路は該共振回路を流れる電流を有し、前記共振回路を流れる電流は位相を有し、前記集積回路は、
前記集積回路の外部にある前記ランプ共振回路の検出抵抗と接続するための手段と、
前記検出抵抗の両端にかかる電圧を検出することにより、前記ランプ共振回路を流れる電流の位相を決定するための手段と、
前記発振入力電圧の位相と前記ランプ共振回路の電流の位相との位相差を実質的に一定に維持することにより、前記ランプの電力を調整するための手段と、
前記発振入力電圧の位相と前記ランプ共振回路の電流の位相との前記位相差を決定する調光輝度レベルを入力するための手段と
を備えることを特徴とする集積回路。
Applications Claiming Priority (8)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US3792697P | 1997-02-12 | 1997-02-12 | |
US3792497P | 1997-02-12 | 1997-02-12 | |
US6186297P | 1997-10-15 | 1997-10-15 | |
US7048498P | 1998-01-05 | 1998-01-05 | |
US60/037,926 | 1998-01-05 | ||
US60/070,484 | 1998-01-05 | ||
US60/037,924 | 1998-01-05 | ||
US60/061,862 | 1998-01-05 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3026598A Division JP3769115B2 (ja) | 1997-02-12 | 1998-02-12 | 閉ループ/調光の安定制御用集積回路 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2003178895A JP2003178895A (ja) | 2003-06-27 |
JP2003178895A5 JP2003178895A5 (ja) | 2006-03-16 |
JP4122206B2 true JP4122206B2 (ja) | 2008-07-23 |
Family
ID=27488488
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3026598A Expired - Lifetime JP3769115B2 (ja) | 1997-02-12 | 1998-02-12 | 閉ループ/調光の安定制御用集積回路 |
JP2002321871A Expired - Lifetime JP4122206B2 (ja) | 1997-02-12 | 2002-11-05 | 閉ループ/調光の安定制御用集積回路 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3026598A Expired - Lifetime JP3769115B2 (ja) | 1997-02-12 | 1998-02-12 | 閉ループ/調光の安定制御用集積回路 |
Country Status (1)
Country | Link |
---|---|
JP (2) | JP3769115B2 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002141181A (ja) * | 2000-10-31 | 2002-05-17 | Mitsubishi Electric Corp | 放電灯点灯装置 |
JP4313658B2 (ja) | 2003-11-28 | 2009-08-12 | 三菱電機株式会社 | インバータ回路 |
US7098605B2 (en) * | 2004-01-15 | 2006-08-29 | Fairchild Semiconductor Corporation | Full digital dimming ballast for a fluorescent lamp |
KR100647845B1 (ko) | 2004-04-27 | 2006-11-23 | (주)기술이야기 | 조광장치의 위상조절회로 |
JP4635535B2 (ja) * | 2004-09-17 | 2011-02-23 | パナソニック株式会社 | ブラシレスモータの駆動装置 |
JP4619167B2 (ja) * | 2005-03-28 | 2011-01-26 | 三菱電機株式会社 | 放電灯点灯装置 |
CN1956615B (zh) * | 2005-10-25 | 2010-08-25 | 鸿富锦精密工业(深圳)有限公司 | 放电灯驱动装置及驱动方法 |
US7489531B2 (en) * | 2006-09-28 | 2009-02-10 | Osram Sylvania, Inc. | Inverter with improved overcurrent protection circuit, and power supply and electronic ballast therefor |
WO2011096164A1 (ja) * | 2010-02-03 | 2011-08-11 | 本田技研工業株式会社 | 半導体装置 |
CN106885563B (zh) * | 2017-03-14 | 2023-05-05 | 宁波大学 | 一种防电学振荡的微机械陀螺仪闭环驱动电路 |
CN111935874B (zh) * | 2018-04-20 | 2023-09-05 | 上海路傲电子科技有限公司 | 一种线性恒流驱动芯片及多芯片并联led照明电路 |
-
1998
- 1998-02-12 JP JP3026598A patent/JP3769115B2/ja not_active Expired - Lifetime
-
2002
- 2002-11-05 JP JP2002321871A patent/JP4122206B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2003178895A (ja) | 2003-06-27 |
JP3769115B2 (ja) | 2006-04-19 |
JP2000123983A (ja) | 2000-04-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6008593A (en) | Closed-loop/dimming ballast controller integrated circuits | |
US6211623B1 (en) | Fully integrated ballast IC | |
US7558081B2 (en) | Basic halogen convertor IC | |
CN102057758B (zh) | 多灯瞬时启动电子镇流器 | |
US7414372B2 (en) | Dimming ballast control circuit | |
JP3808435B2 (ja) | 最小限の内部および外部構成要素を有する安定制御ic | |
US6011360A (en) | High efficiency dimmable cold cathode fluorescent lamp ballast | |
KR100539721B1 (ko) | 역률 보정 기능을 갖는 안정기 제어 집적 회로 | |
EP0917811B1 (en) | Triac dimmable compact fluorescent lamp with low power factor | |
US6020689A (en) | Anti-flicker scheme for a fluorescent lamp ballast driver | |
US7408307B2 (en) | Ballast dimming control IC | |
US7626344B2 (en) | Programmed ballast with resonant inverter and method for discharge lamps | |
JP4122206B2 (ja) | 閉ループ/調光の安定制御用集積回路 | |
CN1993006A (zh) | 调光镇流器控制电路 | |
US8471475B1 (en) | Modular dimming ballast with decoupled half-bridge topology | |
TW541857B (en) | Fully integrated ballast IC | |
JPH04133672A (ja) | インバータ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050118 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050118 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060131 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070710 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070713 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20071015 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20071018 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071113 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071211 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080311 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080404 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080501 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110509 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110509 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120509 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120509 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130509 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140509 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |