JP4114228B2 - 適応型デジタルフィルタ - Google Patents
適応型デジタルフィルタ Download PDFInfo
- Publication number
- JP4114228B2 JP4114228B2 JP05522298A JP5522298A JP4114228B2 JP 4114228 B2 JP4114228 B2 JP 4114228B2 JP 05522298 A JP05522298 A JP 05522298A JP 5522298 A JP5522298 A JP 5522298A JP 4114228 B2 JP4114228 B2 JP 4114228B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- error
- partial
- target
- digital filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Filters That Use Time-Delay Elements (AREA)
Description
【発明の属する技術分野】
本発明は、入力信号の性質が時間的に変化する場合に、その変化に合わせてフィルタの係数を変化させることが可能な適応型デジタルフィルタに関する。
【0002】
【従来の技術】
従来より、この種の適応型デジタルフィルタの一つとして、有限インパルス応答デジタルフィルタ(FIRフィルタ)を適応型に構成したものが知られている。
【0003】
この適応型デジタルフィルタ100は、図8に示すように、入力信号x(n)にフィルタ処理を施して出力信号y(n)を生成するフィルタ部110と、期待する出力を表す訓練信号d(n)とフィルタ部110にて生成された出力信号y(n)とに基づいてフィルタ部110の特性を変更する係数更新部120とにより構成される。
【0004】
そして、フィルタ部110は、入力信号x(n)を順次遅延させる遅延素子D1〜D3と、入力信号x(n)或いは遅延素子D1〜D3が出力する遅延信号x(n −1)〜x(n−3) に、それぞれ係数β0〜β3を乗ずる係数乗算器M0〜M3と、各係数乗算器M0〜M3の出力を加算して出力信号y(n)を生成する加算器112とを備えた周知のものである。なお、ここでは、タップ数(入力信号及び遅延信号の合計)が4の場合を表している。
【0005】
一般に、タップ数がNである場合、第n番目のサンプリング時における出力信号y(n)は、次の(1)式にて表すことができる。
【0006】
【数1】
【0007】
一方、係数更新部120は、訓練信号d(n)から、フィルタ部110が生成した出力信号y(n)を減じて誤差信号e(n)を生成する加算器122と、加算器122の出力に係数(ステップゲインという)αを乗ずる係数乗算器124とを備え、この係数乗算器124の出力に応じて、誤差信号e(n)がゼロとなるように、各係数乗算器M0〜M3の係数β0〜β3を更新するように構成されている。
【0008】
そして、この係数β0〜β3の更新方法として様々なものがあるが、例えば、次の(2)式に従って係数を変更するLMSアルゴリズムが知られている。
【0009】
【数2】
【0010】
但し、βi(n)が、今回(第n番目のサンプリング)の出力信号y(n)を生成する処理に用いた係数であり、βi(n+1)が、次回(第n+1番目のサンプリング)の処理で用いる係数である。
なお、適応型デジタルフィルタ、及びLMSアルゴリズムは周知のものであり、例えば、「適応信号処理」(辻井重男著,昭晃堂)等に詳述されているので、ここでは、これ以上の詳細な説明は省略する。
【0011】
このように構成された適応型デジタルフィルタ100は、例えば、未知の伝達特性を有する伝送路30を介して受信した受信信号から元の送信信号を復元する信号等価器として用いられる。
つまり、伝送路30特有の伝達特性や伝送路30を伝送中に重畳されるノイズ等によって歪んだ受信信号を入力信号x(n)とし、また、歪みを受ける前の送信信号を訓練信号d(n)として、入力信号x(n)に基づいて生成される出力信号y(n)と訓練信号d(n)との誤差信号e(n)がゼロとなるように適応型デジタルフィルタ100を動作させると、伝送路30で受ける歪みの逆特性がフィルタ部110にて実現されるため、受信信号(入力信号x(n))から送信信号(出力信号y(n))を復元することができるのである。
【0012】
実際には、訓練信号d(n)として本物の送信信号を用いることができないので、定期的に決められたパタンを送出することにより、受信側で同じパタンを生成して、これを訓練信号d(n)として用いることが行われている。
【0013】
【発明が解決しようとする課題】
ところで、上述のように信号等価器に適用された適応型デジタルフィルタ100では、伝送路30の伝達特性(歪み特性)が強い非線形性を有する場合、誤差信号e(n)が収束せず、出力信号y(n)が不安定になり、場合によっては発振してしまうという問題があった。
【0014】
即ち、適応型デジタルフィルタ100では、LMSアルゴリズム等を用いて、(1)式が伝送路30の伝達特性の逆特性を表現するようにフィルタ係数βiを変化させていくのであるが、伝達特性が非線形性を有していると、その逆特性も非線形性を有するため、線形式である(1)式では、どのようにフィルタ係数βiを組み合わせても、伝達特性の逆特性を表すことができず、誤差信号e(n)を収束させることができないのである。
【0015】
なお、このような適応型デジタルフィルタ100であっても、タップ数を増加させれば、ある程度誤差e(n)を収束させることが可能であるが、この場合、フィルタ部110の構成が大型化し、特にフィルタ部110を計算機の処理にて実現している場合には、その処理量が増大するため、より高速に動作する計算機を用いて装置を構成しなければならず、装置が高価なものとなってしまうという問題もあった。
【0016】
本発明は、上記問題点を解決するために、入力信号に重畳される歪み成分が強い非線形性を有する場合でも、速やかに適応して安定した出力信号を生成する適応型デジタルフィルタを提供することを目的とする。
【0017】
【課題を解決するための手段】
上記目的を達成するためになされた発明である請求項1に記載の適応型デジタルフィルタでは、信号遅延手段が、入力信号を遅延させた少なくとも一つの遅延信号を生成し、信号加工手段が、入力信号及び遅延信号のうちの一つを入力信号xiとして、その入力信号xiに非線形関数Fを作用させる非線形化手段を有し、該非線形化手段の出力F(xi)を増幅率βiで増幅することで加工信号siを生成すると共に、この加工信号siを予め設定された目標信号piと比較することで誤差信号eiを生成し、この誤差信号eiが最小となるように、誤差信号eiと非線形化手段の出力F(xi)との積に比例した量だけ、増幅率βiを増減させる。
【0018】
そして、本発明では、このような信号加工手段が複数設けられており、信号生成手段が、信号加工手段のそれぞれにて生成された加工信号を加算して出力信号を生成する。
また、この時、目標信号設定手段が、信号加工手段のそれぞれが生成する各誤差信号に基づいて、各加工信号の誤差を評価し、最も誤差の小さい加工信号を生成する信号加工手段の目標信号として、外部から入力される訓練信号を設定すると共に、N番目(但しN≧2)に誤差の小さい加工信号を生成する信号加工手段の目標信号として、N−1番目に誤差の小さい加工信号を生成する信号加工手段の誤差信号を設定する。
【0019】
なお、各信号加工手段のフィルタ特性は、同じアルゴリズムで変化させられていたとしても、信号加工手段内部の初期状態の相違等によって、それぞれで変化の仕方が異なるため、特性の異なる複数のフィルタが同時に存在することになる。
【0020】
つまり、最初に、全ての信号生成手段の目標信号として訓練信号を設定しておけば、その時の歪み特性に最も適応したフィルタ特性を有する信号加工手段、即ち最も誤差の小さい加工信号を生成する信号加工手段(以下、第1の信号加工手段という)が、引き続き訓練信号を目標信号として動作して、主として出力信号を生成し、次に誤差の小さい加工信号を生成する信号加工手段(以下、第2の信号加工手段という)が、第1の信号加工手段が生成する誤差信号を目標信号として動作して、第1の信号加工手段が適応しきれなかった誤差分を補償し、更に、その次に誤差の小さい加工信号を生成する信号加工手段が、第2の信号加工手段が生成する誤差信号を目標信号として動作し、第2の信号加工手段が適応しきれなかった誤差分を補償し、以下、他の信号加工手段も同様に誤差分を補償するのである。
【0021】
このように、本発明の適応型デジタルフィルタによれば、各信号加工手段が協調し全体として誤差の小さな出力信号を生成するので、入力信号に重畳される歪み特性が、強い非線形性を有していても、速やかに適応して訓練信号との誤差の小さい出力信号を生成することができる。
また、本発明の適応型デジタルフィルタによれば、非線形な歪み特性に適応させる場合、少ない遅延素子数(タップ数)にて、誤差の小さな出力信号を生成することができる。
【0022】
ところで、加工信号の誤差の評価は、具体的には、例えば、請求項2に記載のように、誤差信号毎に誤差信号の絶対値を積分してなる誤差累積値を求め、この誤差累積値が小さいほど加工信号の誤差が小さいと評価すればよい。
そして、請求項3に記載のように、目標信号設定手段を、いずれかの誤差累積値が予め設定された許容値を越える毎に、目標信号を再設定するように構成すれば、入力信号の歪み特性が大きく変化して、上述の第1の信号加工手段が生成する加工信号の誤差が大きくなると、自動的に目標信号が再設定され、新たな歪み特性により適応しやすい他の信号加工手段が、新たな第1の信号加工手段となり、上述の通り、他の信号加工手段と協調して誤差の小さな出力信号を生成する。
【0023】
従って、本発明の適応型デジタルフィルタによれば、入力信号の歪み特性が大きく変化した場合でも、これに速やかに適応することができる。
【0025】
また次に、請求項4に記載の適応型デジタルフィルタでは、信号加工手段は、入力信号及び遅延信号のうち、いずれか一つの信号のみを用いてフィルタ処理を行うと共に、入力信号及び遅延信号毎に、非線形化手段の非線形関数が互いに異なるものが複数個ずつ設けられていることを特徴とする。
【0026】
このように構成された本発明の適応型デジタルフィルタでは、フィルタ特性に、様々な種類の非線形性を持たせることができ、入力信号の歪み特性により適応する種類の非線形性を備えたフィルタ特性を使用して加工信号を生成することができるため、より様々な歪み特性に確実に適応することができる。
【0027】
【発明の実施の形態】
以下に本発明の実施例を図面と共に説明する。
[第1実施例]
図1は、第1実施例の適応型デジタルフィルタ2を、未知の伝達関数を有する伝送路30を介して受信した受信信号から元の送信信号を復元する信号等価器として用いた場合の構成を表すブロック図である。
【0028】
図1に示すように、本実施例の適応型デジタルフィルタ2は、入力信号x(n)を順次遅延させて遅延信号x(n−1),x(n−2)を生成する信号遅延手段としての遅延素子D1,D2と、入力信号x(n)に基づいて加工信号s1(n)を生成する部分演算器P1と、遅延信号x(n−1)に基づいて加工信号s2(n)を生成する部分演算器P2と、遅延信号x(n−2)に基づいて加工信号s3(n)を生成する部分演算器P3と、各部分演算器P1〜P3が生成するリセット要求信号r1,r2,r3のいずれかが入力されるとリセット信号rstを出力する論理和回路4と、各部分演算器P1〜P3が生成する加工信号s1〜s3を加算して、出力信号y(n)を生成する信号生成手段としての加算器6とを備えている。
【0029】
なお、入力信号x(n)は、連続信号ではなく、一定周期でサンプリングされた信号系列のうちn番目のものを表しており、訓練信号,加工信号,誤差信号,出力信号等も同様に信号系列を表している。
そして、各部分演算器Pi(i=1,2,3)は、後述する誤差信号ei(n),誤差累積値epi(n)を出力すると共に、外部からの訓練信号d(n)、論理和回路4からのリセット信号rst、及び他の部分演算器Pj,Pk(j,k≠i)からの誤差信号ej(n),ek(n)、誤差累積値epj(n),epk(n)が入力されている。
【0030】
ここで、x1(n)=x(n),x2(n)=x(n−1),x3(n)=x(n−2)とすると、部分演算器Piは、図2に示すように、入力信号xi(n)に基づいて加工信号si(n)を生成すると共に、この加工信号si(n)と後述する目標信号pi(n)との誤差を表す誤差信号ei(n)を生成する信号加工手段としての演算部10と、訓練信号d(n),誤差信号ej(n),ek(n)のいずれかを、演算部10に供給する目標信号pi(n)として設定する目標信号設定手段としての目標信号設定部20とからなる。
【0031】
このうち演算部10は、非線形関数F(x)としてサイン関数を使用し、入力信号xi(n)に非線形成分を重畳する非線形化手段としての非線形フィルタ11と、非線形フィルタ11の出力F(xi(n))を係数βi(n)倍することにより、加工信号si(n)を生成する係数乗算器13と、目標信号pi(n)から加工信号si(n)を減算することにより誤差信号ei(n)を生成する加算器15と、誤差信号ei(n)を予め設定された係数(ステップゲイン)αi倍する係数乗算器17と、係数乗算器17の出力(αi・ei(n))と非線形フィルタ11の出力F(xi(n))との積を求める乗算器19とを備えている。
【0032】
つまり、部分演算器Piの演算部10では、(3)式にて表される加工信号si(n)、及び(4)式にて表される誤差信号ei(n)が生成される。
si(n)=βi(n)・F(xi(n)) (3)
但し、F(x)=sin(x)
ei(n)=pi(n)−si(n) (4)
なお、係数乗算器13は、乗算器19の出力に基づき、次の(5)式に従って係数βを更新するように構成されている。
【0033】
βi(n+1)=βi(n)+αi・ei(n)・F(xi(n)) (5)
以下では、同時刻(同サンプリング時)に生じる動作を説明する場合など、時間的要素を考慮する必要の無い時には、各信号及び係数を単にxi,si,y,d,ei,epi,pi,βi等と表記する。
【0034】
一方、目標信号設定部20は、誤差信号eiの絶対値を求める演算器21と、演算器21の出力を積算して、誤差累積値epiを求める積分器23と、誤差累積値epiが予め設定された許容値を越えた場合に、リセット要求信号riを出力する判定器25と、当該部分演算器Piで求められた誤差累積値epi及び他の部分演算器Pj,Pkからの誤差累積値epj,epkに基づいて選択信号SLiを生成する選択器27と、選択信号SLiに従って、訓練信号d,他の部分演算器Pj,Pkからの誤差信号ej,ekのいずれかを目標信号piとして、演算部10の加算器15に供給するスイッチ29とを備えている。
【0035】
なお、初期状態において、スイッチ29は、目標信号piとして訓練信号dを選択するようにされている。また、積分器23は、論理和回路4からリセット信号rstが入力されると、誤差累積値epiをゼロクリアするように構成されている。
【0036】
更に、選択器27は、リセット信号rstの入力により起動され、誤差累積値ep1〜ep3のうち、自身の部分演算器Piにて求められた誤差累積値epiが最も小さければ訓練信号dを目標信号piとして選択し、それ以外の場合、誤差累積値epiがN番目に小さければ、誤差累積値がN−1番目に小さい部分演算器からの誤差信号を目標信号piとして選択するような選択信号SLiを生成する。
【0037】
つまり、誤差累積値が最も小さい部分演算器(以下、第1の部分演算器という)をPa,2番目に小さい部分演算器(以下、第2の部分演算器という)をPb,最も大きい部分演算器(以下、第3の部分演算器という)をPc(即ちepa<epb<epc;a,b,cはそれぞれ1,2,3のいずれか)とすると、第1の部分演算器Paでは訓練信号d、第2の部分演算器Pbでは第1の部分演算器Paで生成された誤差信号ea、第3の部分演算器Pcでは第2の部分演算器Pbで生成された誤差信号ecが目標信号として選択される。
【0038】
具体的に、部分演算器P1であれば、各誤差累積値ep1〜ep3の大きさが、ep1<ep2<ep3,又はep1<ep3<ep2であれば訓練信号d、ep2<ep1<ep3,又はep3<ep2<ep1であれば誤差信号e2、ep3<ep1<ep2,又はep2<ep3<ep1であれば誤差信号e3が、目標信号p1として選択されるのである。
【0039】
以上のように構成された適応型デジタルフィルタ2では、各部分演算器P1〜P3が、それぞれ、入力信号x1(n)〜x3(n)に基づいて加工信号s1(n)〜s3(n)を生成し、加算器6が、これら加工信号s1(n)〜s3(n)を加算することにより、出力信号y(n)を生成する。つまり、出力信号y(n)は、次の(6)式にて表すことができる。
【0040】
【数3】
【0041】
このとき、各部分演算器Pi(i=1,2,3)では、加工信号si及び目標信号piから誤差信号eiが生成され、この誤差信号eiに基づいて、加工信号siの生成に用いられる係数βiが更新されると共に、これら誤差信号eiの絶対値を積算した誤差累積値epiが求められる。
【0042】
そして、誤差累積値ep1〜ep3は、それぞれ誤差信号e1〜e3の絶対値を積算したものであるため、処理の進行に伴って必ず増大し、いずれかの誤差累積値(即ち、第3の部分演算器Pcの誤差累積値)epcが許容値を越えると、その部分演算器Pcからリセット要求信号rcが出力され、論理和回路4を介して、全ての部分演算器P1〜P3にリセット信号rstが入力される。
【0043】
すると、各部分演算器Piは、選択器27が誤差累積値ep1〜ep3に応じて生成した選択信号SLiにより、スイッチ29の設定を切り替えて、目標信号piの再設定を行うと共に、誤差累積値epiをゼロクリアする。
なお、最初のリセット信号rstが選択器27に入力されるまでの間は、すべての部分演算器P1〜P3が訓練信号dを目標信号p1〜p3として動作し、最も訓練信号dに近い加工信号を生成する部分演算器(即ち、誤差累積値の最も小さい第1の部分演算器)Paが、引き続き、訓練信号dを目標信号paとして出力信号yの主成分となる加工信号saを生成し、他の第2,第3の部分演算器Pb,Pcは、第1の部分演算器Paの誤差を補償する加工信号sb,scを生成するように動作する。
【0044】
その後、いずれかの誤差累積値ep1〜ep3が許容値を越えて、リセット信号rstが入力される毎に、その時の誤差累積値ep1〜ep3の大小関係に従って、各部分演算器P1〜P3の目標信号p1〜p3が再設定され、以下、同様の処理が繰り返される。
【0045】
ここで、図4には、本実施例の適応型デジタルフィルタ2を、信号等価器として用いた場合のシミュレーション結果を、図9には、従来の適応型デジタルフィルタ100を、信号等価器として用いた場合のシミュレーション結果を示す。
なお、伝送路30を通過させる前の送信信号、即ち訓練信号d(n)として、10サンプリング毎に、−1レベル,1レベルが交互に繰り返される交番信号を用いた。
【0046】
また、伝送路30上で信号に加えられる歪みを、図3に示すように設定した。即ち、上記送信信号に、(7)式に示す伝達関数G(z)を作用させて得られる基本成分を2乗,3乗,4乗してなる歪み成分を生成し、これら2〜4乗歪み成分に、それぞれ係数d2,d3,d4を乗じたものを基本成分に加算することにより受信信号、即ち適応型デジタルフィルタ2の入力信号x(n)を生成した。
【0047】
G(z)=1+d1・z-1 (7)
但し、d1=1.5、d2=0.5、d3=0.6、d4=0.4である。更に、各部分演算器P1〜P3で用いられる係数α1〜α3は0.1、係数β1〜β3の初期値は0.0とした。
【0048】
また、図4中、グラフの下に示す表は、各部分演算器P1〜P3での目標信号p1〜p3の設定状態を表している。つまり、最初の期間T1は、全ての目標信号p1〜p3が、すべて訓練信号dに設定されているが、次の期間T2は、部分演算器P1では訓練信号d,部分演算器P2では誤差信号e1,部分演算器P3では誤差信号e2がそれぞれ目標信号p1〜p3として設定され、以下、各期間T3〜T6毎に目標信号p1〜p3の設定が切り替わっている。
【0049】
そして、図4に示すように、本実施例のシミュレーション結果では、装置の立ち上げ時(T1)を除けば、訓練信号dを目標信号paとする第1の部分演算器Paが変更された時(T2→T3及びT3→T4)に、訓練信号dに対する出力信号yの誤差が多少大きくなるが、それも速やかに収束しており、図6に示す従来装置でのシミュレーション結果に比べて、訓練信号dに対する誤差の小さな出力信号yを生成していること、即ち、非線形性を有する伝送路30の歪み特性に十分に適応していることがわかる。
【0050】
以上、説明したように、本実施例の適応型デジタルフィルタ2では、目標信号に対する誤差が最も小さい加工信号を生成する第1の部分演算器Paのフィルタ特性を訓練信号dに適応させ、同誤差が2番目に小さい加工信号を生成する第2の部分演算器Pbのフィルタ特性を第1の部分演算器Paの誤差信号eaに適応させ、更に、同誤差が一番大きい加工信号を生成する第3の部分演算器Pcのフィルタ特性を第2の部分演算器Pbの誤差信号ecに適応させるようにしている。
【0051】
このように本実施例の適応型デジタルフィルタ2によれば、第1の部分演算器Paが生成する加工信号の誤差を、第2,第3の部分演算器Pb,Pcが補償するように動作し、全ての部分演算器P1〜P3が協調して出力信号yを生成しているので、非線形性を有する伝送路30の歪み特性に速やか適応して、訓練信号dに対する誤差の小さな出力信号yを生成することができる。
【0052】
また、本実施例の適応型デジタルフィルタ2では、入力信号x1〜x3(即ち、入力信号x(n)及び遅延信号x(n−1),x(n−2))を、非線形フィルタ11を通過させることにより、各部分演算器P1〜P3のフィルタ特性に非線形性を付与しているので、フィルタ特性が線形性を有する従来装置に比べて、少ないタップ数にて、誤差の小さな出力信号yを生成することができる。その結果、当該適応型デジタルフィルタ2を計算機等で実現する場合には、計算機での処理量を低減でき、比較的に低速で動作する計算機を用いることができるため、装置を安価に構成することができる。
[第2実施例]
次に、第2実施例について説明する。
【0053】
なお、第1実施例と同じ構成については、同じ符号を付して説明する。
即ち、本実施例の適応型デジタルフィルタ2aは、図5に示すように、入力信号x(n)を順次遅延させて遅延信号x(n−1),x(n−2)を生成する遅延素子D1,D2と、入力信号x(n)(以下、入力信号x1(n)とも表記する)を入力とする2つの部分演算器Q1,Q2と、遅延信号x(n−1)(以下、入力信号x2(n)とも表記する)を入力とする2つの部分演算器Q3,Q4と、遅延信号x(n−2)(以下、入力信号x3(n)とも表記する)を入力とする2つの部分演算器Q5,Q6と、各部分演算器Q1〜Q6が生成するリセット要求信号r1〜r6のいずれかが入力されるとリセット信号rstを出力する論理和回路4aと、各部分演算器Q1〜Q6が生成する加工信号s1〜s6を加算して、出力信号y(n)を生成する加算器6aとを備えている。
【0054】
そして、各部分演算器Qi(i=1〜6)からは、誤差信号ei(n),誤差累積値epi(n)が出力され、各部分演算器Qiへは、訓練信号d(n),論理和回路4aからのリセット信号rst,及び自身以外すべての部分演算器Qj(j≠i)からの誤差信号ej(n),誤差累積値epj(n)が入力されている。
【0055】
例えば、部分演算器Q1では、誤差信号e1(n),誤差累積値ep1(n)が出力され、訓練信号d(n),リセット信号rst,誤差信号e2(n)〜e6(n),誤差累積値ep2(n)〜ep6(n)が出力される。
即ち、第1実施例に比べて、部分演算器Q1〜Q6の数が増加しており、この増加に対応して、部分演算器Q1〜Q6間の配線、及び論理和回路4a,加算器6aの構成が変更されている。
【0056】
そして、図6に示すように、各部分演算器Qi(i=1〜6)の演算部10aは、部分演算器P2,P4,P6にて、非線形フィルタ11に用いる非線形関数F(x)として、サイン関数の代わりにコサイン関数が使用されている以外は、第1実施例で説明した演算部10と全く同様に構成されている。
【0057】
従って、第1実施例の演算部10と同様に、演算部10aが生成する加工信号si(n),誤差信号ei(n)を、上述の(3)(4)式にて表すことができ、また、係数乗算器13の係数βは、上述の(5)式に従って更新される。但し、部分演算器Q1,Q3,Q5では、F(x)=sin(x)であり、部分演算器Q2,Q4,Q6では、F(x)=cos(x)である。
【0058】
また、各部分演算器Qiの目標信号設定部20aは、部分演算器Q1〜Q6の増加に対応して、選択器27aとスイッチ29aとが一部変更されている以外は、第1実施例で説明した目標信号設定部20と全く同様に構成されている。
そして、これら各部分演算器Q1〜Q6の選択器27aとスイッチ29aは入出力される信号が異なるだけで、いずれも同様な構成を有しており、例えば、部分演算器Q1では、スイッチ29aは、自身以外の全ての部分演算器Q2〜Q6からの誤差信号e2〜e6及び訓練信号dの中からいずれか一つを選択信号SL1に従って選択するように構成されており、また選択器27aは、全ての誤差累積値ep1〜ep6のうち、自身の部分演算器Q1にて求められた誤差累積値ep1が最も小さければ、訓練信号dを目標信号p1として選択し、それ以外の場合、誤差累積値ep1がN番目に小さければ、誤差累積値がN−1番目に小さい部分演算器からの誤差信号を目標信号p1として選択するような選択信号SL1を生成するように構成されている。
【0059】
以上のように構成された本実施例の適応型デジタルフィルタ2aでは、部分演算器Q1,Q2が入力信号x(n)(=x1(n))に基づいて加工信号s1(n),s2(n)を生成し、部分演算器Q3,Q4が遅延信号x(n−1)(=x2(n))に基づいて加工信号s3(n),s4(n)を生成し、部分演算器Q5,Q6が遅延信号x(n−2)(=x3(n))に基づいて加工信号s5(n),s6(n)を生成し、加算器6が、これら加工信号s1(n)〜s6(n)を加算することにより、出力信号y(n)を生成する。つまり、出力信号y(n)は、次の(8)式にて表すことができる。
【0060】
【数4】
【0061】
このとき、各部分演算器Qi(i=1〜6)では、誤差信号eiが生成され、この誤差信号eiに基づいて、係数βiが更新されると共に誤差累積値epiが求められる。
そして、処理が進行することにより、いずれかの誤差累積値epj(jは1〜6のいずれか)が許容値を越えると、その部分演算器Qjからリセット要求信号rjが出力され、論理和回路4aを介して、全ての部分演算器Q1〜Q6にリセット信号rstが入力される。すると、各部分演算器Qiでは、選択器27aが起動されて、誤差累積値ep1〜ep6の大小関係に従ってスイッチ29aが切り替えられることにより、目標信号piが再設定されると共に、誤差累積値epiがゼロクリアされる。
【0062】
最初のリセット信号rstが選択器27に入力されるまでの間は、すべての部分演算器Q1〜Q6が訓練信号dを目標信号p1〜p6として動作し、それ以後は、最も目標信号に近い加工信号を生成する部分演算器(第1の部分演算器)Paが、訓練信号dを目標信号paとして出力信号yの主成分となる加工信号saを生成し、他の部分演算器Pk(k≠a)は、第1の部分演算器Paの誤差を補償する加工信号skを生成するように動作する。
【0063】
このような各部分演算器Q1〜Q6の動作は、入力される誤差信号ei及び誤差累積値epiの数が増加しただけで、第1実施例と全く同様である。
ここで、本実施例の適応型デジタルフィルタ2aを、信号等価器として用いた場合のシミュレーション結果を図7に示す。
【0064】
なお、伝送路30上で信号に加えられる歪みの条件や、各部分演算器Q1〜Q6にて使用される係数α1〜α6の値及び係数β1〜β6の初期値は、第1実施例でのシミュレーションと同じである。
図7に示すように、本実施例の適応型デジタルフィルタ2aでは、第1実施例の場合と同様に、図6に示す従来装置でのシミュレーション結果に比べて、訓練信号dとの誤差の小さな出力信号yを生成していること、即ち、非線形性を有する伝送路30の歪み特性に十分適応していることがわかる。
【0065】
以上説明したように、本実施例の適応型デジタルフィルタ2aでは、第1実施例と同様に、訓練信号dを目標信号paとする第1の部分演算器Qaが生成する加工信号saの誤差を、他の部分演算器Qk(k≠a)が補償するように動作し、全ての部分演算器Q1〜Q6が協調して出力信号yを生成していると共に、各部分演算器Qiに非線形フィルタ11を備え、入力信号xiから加工信号siを生成するフィルタ特性に非線形性を付与するようにしているので、第1実施例と全く同様の効果を得ることができる。
【0066】
更に、本実施例の適応型デジタルフィルタ2aでは、部分演算器Q1〜Q6のうち、その半数Q1,Q3,Q6では、非線形フィルタ11の非線形関数としてサイン関数を用い、残りの半数Q2,Q4,Q6では、同じくコサイン関数を用いており、各入力信号x1〜x3から、それぞれ、フィルタ特性の異なる部分演算器を用いて、2種類ずつの加工信号を生成するようにされている。
【0067】
つまり、本実施例の適応型デジタルフィルタ2aによれば、タイプの異なる非線形性を備えたフィルタ特性を使用して処理を行うことができるため、より様々な非線形の歪み特性に確実に適応することができる。
以上、本発明の実施例について説明したが、本発明は上記実施例に限定されるものではなく、様々な態様で実施することができる。
【0068】
例えば、上記実施例では、全ての部分演算器P1〜P3,Q1〜Q6が、非線形フィルタ11を備えているが、一部又は全ての部分演算器で、この非線形フィルタ11を省略してもよい。
また、上記実施例では、非線形フィルタ11の非線形関数F(x)として、サイン関数,コサイン関数を用いたが、その他の三角関数やシグモイト関数等、非線形性を有する関数であれば、どのようなものを用いてもよい。
【0069】
更に、上記実施例では、各部分演算器P1〜P3,Q1〜Q6は、いずれも、入力信号x(n)又は遅延信号x(n−1),x(n−2)のいずれか一つを入力としているが、これらのうち複数の信号を入力とするように構成してもよい。
また更に、上記実施例では、遅延信号数を2(タップ数3)にして構成したが、遅延信号数(即ち遅延素子の数)を3以上にして構成してもよい。
【図面の簡単な説明】
【図1】 第1実施例の適応型デジタルフィルタの全体構成を表すブロック図である。
【図2】 第1実施例における部分演算器の構成を表すブロック図である。
【図3】 シミュレーション時に仮定した伝送路上の歪み特性を表す説明図である。
【図4】 第1実施例のシミュレーション結果を表すグラフである。
【図5】 第2実施例の適応型デジタルフィルタの全体構成を表すブロック図である。
【図6】 第2実施例における部分演算器の構成を表すブロック図である。
【図7】 第2実施例のシミュレーション結果を表すグラフである。
【図8】 従来の適応型デジタルフィルタの全体構成を表すブロック図である。
【図9】 従来装置のシミュレーション結果を表すグラフである。
【符号の説明】
2,2a…適応型デジタルフィルタ 4,4a…論理和回路
6,6a,15…加算器 10,10a…演算部
11…非線形フィルタ 13,17…係数乗算器 19…乗算器
20,20a…目標信号設定部 21…演算器 23…積分器
25…判定器 27,27a…選択器 29,29a…スイッチ
30…伝送路 D1,D2…遅延素子
P1〜P3,Q1〜Q6…部分演算器
Claims (4)
- 入力信号を遅延させた少なくとも一つの遅延信号を生成する信号遅延手段と、
前記入力信号及び遅延信号のうちの一つを入力信号xiとして、該入力信号xiに非線形関数Fを作用させる非線形化手段を有し、該非線形化手段の出力F(xi)を増幅率βiで増幅することで加工信号siを生成すると共に、該加工信号siを予め設定された目標信号piと比較することで誤差信号eiを生成し、該誤差信号eiが最小となるように、前記誤差信号eiと前記非線形化手段の出力F(xi)との積に比例した量だけ、前記増幅率βiを増減させる複数の信号加工手段と、
該信号加工手段のそれぞれにて生成された加工信号siを加算して出力信号yを生成する信号生成手段と、
前記信号加工手段のそれぞれが生成する各誤差信号eiに基づいて各加工信号siの誤差を評価し、最も誤差の小さい加工信号を生成する信号加工手段の目標信号として、外部から入力される訓練信号を設定すると共に、N番目(但しN≧2)に誤差の小さい加工信号を生成する信号加工手段の目標信号として、N−1番目に誤差の小さい加工信号を生成する信号加工手段の誤差信号を設定する目標信号設定手段と、
を備えることを特徴とする適応型デジタルフィルタ。 - 前記目標信号設定手段は、前記誤差信号毎に該誤差信号の絶対値を積分してなる誤差累積値を求め、該誤差累積値が小さいほど前記加工信号の誤差が小さいと評価することを特徴とする請求項1に記載の適応型デジタルフィルタ。
- 前記目標信号設定手段は、いずれかの前記誤差累積値が予め設定された許容値を越える毎に、前記目標信号を再設定することを特徴とする請求項2に記載の適応型デジタルフィルタ。
- 前記信号加工手段は、前記入力信号及び遅延信号毎に、前記非線形化手段の非線形関数が互いに異なるものが複数個ずつ設けられていることを特徴とする請求項1乃至請求項3のいずれかに記載の適応型デジタルフィルタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP05522298A JP4114228B2 (ja) | 1998-03-06 | 1998-03-06 | 適応型デジタルフィルタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP05522298A JP4114228B2 (ja) | 1998-03-06 | 1998-03-06 | 適応型デジタルフィルタ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11261377A JPH11261377A (ja) | 1999-09-24 |
JP4114228B2 true JP4114228B2 (ja) | 2008-07-09 |
Family
ID=12992594
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP05522298A Expired - Fee Related JP4114228B2 (ja) | 1998-03-06 | 1998-03-06 | 適応型デジタルフィルタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4114228B2 (ja) |
-
1998
- 1998-03-06 JP JP05522298A patent/JP4114228B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH11261377A (ja) | 1999-09-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4909261B2 (ja) | 電力増幅器におけるモデルに基づく歪み低減 | |
JP2006514479A (ja) | 非線形フィルタ | |
US8370113B2 (en) | Low-power and low-cost adaptive self-linearization system with fast convergence | |
JPH09167946A (ja) | Csdフィルターの信号処理方法及びその回路 | |
JPWO2007010889A1 (ja) | 適応ディジタルフィルタ、fm受信機、信号処理方法、およびプログラム | |
GB2105940A (en) | Iir digital filter having low coeffecient sensitivity | |
Pei et al. | Fractional bilinear transform for analog-to-digital conversion | |
Park et al. | Non-adaptive and adaptive filter implementation based on sharing multiplication | |
JP4114228B2 (ja) | 適応型デジタルフィルタ | |
US8090013B2 (en) | Method and system of providing a high speed Tomlinson-Harashima Precoder | |
JPWO2004102800A1 (ja) | デジタルフィルタおよびその設計方法、設計装置、デジタルフィルタ設計用プログラム | |
Sharma et al. | FPGA Implementation of Lattice-Wave Half-Order Digital Integrator using Radix-$2^{r} $ Digit Recoding | |
JPWO2004079905A1 (ja) | デジタルフィルタの設計方法および装置、デジタルフィルタ設計用プログラム、デジタルフィルタ | |
Pathan et al. | An autocorrelation-less single-bit Weiner filter on FPGA | |
AM et al. | Implementation of optimized digital filter using sklansky adder and kogge stone adder | |
JP4901416B2 (ja) | デジタルフィルタ装置 | |
Malviya et al. | Design of IIR filter using Wallace tree multiplier | |
JPH03235511A (ja) | 自動波形等化方式 | |
Bernocchi et al. | A hybrid RNS adaptive filter for channel equalization | |
JP2538633B2 (ja) | 適応フィルタ | |
JPH11261378A (ja) | 適応型デジタルフィルタ | |
Beaumont-Smith et al. | A VLSI chip implementation of an A/D converter error table compensator | |
KR940007927B1 (ko) | 디지탈 필터의 곱셈회로 | |
JPH0224410B2 (ja) | ||
Choo et al. | Decision feedback equalizer with two's complement computation sharing multiplication |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041214 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071127 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080123 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080206 |
|
TRDD | Decision of grant or rejection written | ||
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20080206 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080325 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080407 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120425 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120425 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130425 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130425 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140425 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |