JP4110130B2 - 光変調器及びその製造方法 - Google Patents

光変調器及びその製造方法 Download PDF

Info

Publication number
JP4110130B2
JP4110130B2 JP2004286433A JP2004286433A JP4110130B2 JP 4110130 B2 JP4110130 B2 JP 4110130B2 JP 2004286433 A JP2004286433 A JP 2004286433A JP 2004286433 A JP2004286433 A JP 2004286433A JP 4110130 B2 JP4110130 B2 JP 4110130B2
Authority
JP
Japan
Prior art keywords
film body
optical modulator
substrate
stepped portion
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2004286433A
Other languages
English (en)
Other versions
JP2006098886A (ja
Inventor
雅尚 栗原
孝 神力
宗徳 遠藤
徹 菅又
正裕 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Osaka Cement Co Ltd
Original Assignee
Sumitomo Osaka Cement Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Osaka Cement Co Ltd filed Critical Sumitomo Osaka Cement Co Ltd
Priority to JP2004286433A priority Critical patent/JP4110130B2/ja
Publication of JP2006098886A publication Critical patent/JP2006098886A/ja
Application granted granted Critical
Publication of JP4110130B2 publication Critical patent/JP4110130B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)

Description

本発明は、光変調器及びその製造方法に関し、特に、基板表面に段差部を有すると共に、該段差部を含む基板表面に膜体を形成した光変調器及びその製造方法に関する。
近年、光通信や光計測の分野において、光強度変調素子や光位相変調素子などの光変調器が多用されており、中でも、電気光学効果を有する基板上に光導波路を形成し、該光導波路中を伝搬する光波を、該光導波路の近傍に配置した制御用電極により変調制御を行う外部光変調器が、注目されている。
LiNbO、LiTaOなどの電気光学効果を有する材料を基板とする光変調器では、基板表面にTiなどを熱拡散することにより導波路を形成し、更に、該導波路上に電極を形成することが行われている。このような電極を形成する場合には、導波路を伝搬する光波が電極に吸収されることを防止するため、通常、バッファ層と呼ばれる誘電体膜を、導波路と電極との間に形成する。
しかしながら、光変調器の一種である光強度変調器に組み込まれる電極には、変調器の駆動点を調整するため、DC電圧を印加することが行われており、上述のようにバッファ層の上部に電極を形成した場合には、バッファ層に含まれる不純物(contamination)が、DC電圧の印加により膜の内部や基板の境界面を移動し、DCバイアスの実効電圧が変動する原因ともなる。このような駆動電圧の変動は、DCドリフト現象と呼ばれている。
以下の特許文献1においては、バッファ層が光変調器の物理的特性に与える影響に着目し、バッファ層の密度を最適に調整するため、DC電圧を印加する光強度変調器においては、バッファ層を蒸着法により形成し、光位相変調器においてはスパッタリング法により形成することが提案されている。
特開20002−196297号公報
他方、光変調器においては、駆動電圧の低電圧化や、制御用電極を構成する信号電極におけるマイクロ波の実効屈折率を調整することを目的として、光導波路や信号電極の付近等の基板表面に段差部(リッジ)を形成することが行われている。段差の形成方法としては、ドライエッチング、ウエットエッチング、サンドブラスト、又は切削方法などが利用可能である。以下の特許文献2には、基板表面に段差部を形成すると共に、バッファ層を配置した光変調器が開示されている。
特開平8−166566号公報
本発明者らは、特許文献2のような、段差部(リッジ)を有するZカット板の光変調器において、バッファ層を蒸着等の方法により形成したところ、DCドリフトが発生することを見出した。さらに鋭意研究を重ねた結果、リッジタイプのZカット板の光変調器におけるDCドリフトの発生原因が、リッジ側面のバッファ層に起因することが判明した。
つまり、段差部(リッジ)上面、側面、底面も全て蒸着によりバッファ層を形成した場合には、蒸着の方向性の違いによりリッジ部側面の蒸着膜体は、リッジ部の膜体と比較して、疎な膜体又は不連続な膜体となりやすく、これが原因となり、不純物等の混入が発生し易くなるという欠点があった。
本発明が解決しようとする課題は、上述したような問題を解決し、基板表面に段差部を有する光変調器において、段差部を含む基板表面に適切な膜体を形成可能とし、DCドリフト現象を抑制するなど、光変調器の各種特性を改善した光変調器及びその製造方法を提供することである。
上記課題を解決するために、請求項1に係る発明は、電気光学効果を有する基板と、該基板に形成された光導波路と、該光導波路中を伝搬する光波を変調制御するための制御用電極とを有する光変調器において、該基板表面に段差部が形成されると共に、該段差部を含む領域に膜体が形成され、該段差部の側面にスパッタリング法で形成される該膜体は、該段差部の上面に真空蒸着法により形成される該膜体に比べ、より緻密な膜体で形成されていることを特徴とする。
また、請求項2に係る発明は、請求項1に記載の光変調器において、該段差部の上面に形成される該膜体は、少なくとも該段差部の側面に形成される該膜体と接触していることを特徴とする。
また、請求項3に係る発明は、請求項1又は2に記載の光変調器において、該制御用電極が、少なくともDCバイアス制御を行うためのDCバイアス電極であり、該段差部は、該DCバイアス電極を含む領域に形成されていることを特徴とする。
また、請求項4に係る発明は、電気光学効果を有する基板と、該基板に形成された光導波路と、該光導波路中を伝搬する光波を変調制御するための制御用電極とを有する光変調器の製造方法において、該基板表面に真空蒸着法で膜体Aを形成した後、マスクパターンを利用して該基板表面に段差部を形成し、次に該マスクパターンと段差部の側面及び底面とを含む領域に前記膜体Aより緻密な膜体Bをスパッタリング法で形成し、その後、該マスクパターンを除去することを特徴とする。
また、請求項5に係る発明は、電気光学効果を有する基板と、該基板に形成された光導波路と、該光導波路中を伝搬する光波を変調制御するための制御用電極とを有する光変調器の製造方法であって、マスクパターンを利用して該基板表面に段差部を形成し、該マスクパターンと段差部の側面を含む領域に膜体Bを形成し、次に、該マスクパターンを除去し、その後、該段差部の上面を少なくとも含む領域に膜体Aを形成する光変調器の製造方法において、前記膜体Aは真空蒸着法で、前記膜体Bはスパッタリング法で各々形成し、前記膜体Bは、前記膜体Aに比べ、より緻密な膜体であることを特徴とする。
また、請求項6に係る発明は、請求項4又は5に記載の光変調器の製造方法において、該膜体Aの製造方法は、真空蒸着法を利用することを特徴とする。
請求項1に係る発明により、制御用電極が形成される段差部の上面と、該段差部の側面及び底面では膜質が異なる膜体とすることにより、膜体の特性を生かし光変調器に適した膜体を形成することが可能となる。特に、該段差部の側面に形成される該膜体は、該段差部の上面に形成される該膜体に比べ、より緻密な膜体で形成することによりDCドリフト現象の発生を抑制し、光変調器の温度特性や電気特性の劣化を防止することが可能となる。
請求項2に係る発明により、段差部の上面に形成される該膜体と、該段差部の側面に形成される膜体とを接触させているため、段差部を含む基板表面上では一つの膜体として機能し、より一層の温度特性や電気特性を改善することが可能となる。
請求項3に係る発明により、DCバイアス電極を含む領域に段差部を形成し、しかも、該DCバイアス電極が形成される段差部の側面には上面と同等以上の緻密な膜体が配置されていることから、DCドリフト現象の発生を効率的に抑制することが可能となる。
請求項4に係る発明により、2回に分けて膜体を形成するため、より適切な膜体を段差部の各面に形成することが可能となる。しかも、段差部を形成するためのマスクパターンを膜体Bの一部を除去するためのリフトオフ層として兼用しているため、製造プロセスを複雑化させず、製造コストの抑制にも寄与する。
請求項5に係る発明により、請求項4と同様に、2回に分けて膜体を形成するため、より適切な膜体を段差部の各面に形成することが可能となる。しかも、段差部を形成するためのマスクパターンを膜体Bの一部を除去するためのリフトオフ層として兼用しているため、製造プロセスを複雑化させず、製造コストの抑制にも寄与する。
請求項6に係る発明により、膜体Aの製造方法に、真空蒸着法を利用するため、光強度変調器などのDCバイアスを印加する光変調器に適した膜体を段差部の上面に形成することができ、DCドリフト現象をより効果的に抑制することが可能となる。
以下、本発明を好適例を用いて詳細に説明する。
本発明は、電気光学効果を有する基板と、該基板に形成された光導波路と、該光導波路中を伝搬する光波を変調制御するための制御用電極とを有する光変調器において、該基板表面に段差部が形成されると共に、該段差部を含む領域に膜体が形成され、該段差部の側面に形成される該膜体は、該段差部の上面に形成される該膜体に比べ、より緻密な膜体で形成されていることを特徴とする。
特に、段差部を構成する段差部の上面と、段差部の側面及び底面とに、同時に膜体を形成せず、少なくとも2回以上に分けて、各面に適した膜体を形成することを特徴とする。
図1は、本発明に係る光変調器の製造方法を示す第一の実施例である。
基板1は、電気光学効果を有する基板であり、例えば、ニオブ酸リチウム、タンタル酸リチウム、PLZT(ジルコン酸チタン酸鉛ランタン)、及び石英系の材料から構成され、具体的には、これら単結晶材料の、Xカット板、Yカット板、及びZカット板から構成され、特に、光導波路デバイスとして構成されやすく、かつ異方性が大きいという理由から、ニオブ酸リチウム(LN)を用いることが好ましい。
基板1には、不図示の方法により、基板1上に、例えばチタン(Ti)などを堆積させた後、熱拡散させて、導波路が形成されている。
次に、真空蒸着法を利用して、バッファ層であるSiO膜を、図1(a)の膜体Aのように形成する。真空蒸着法は、特に、DCバイアスを印加する光変調器に適した膜体を、基板上面に均一かつ緻密に形成するのには適しているが、後述するように、段差部などの側面に対しては、均一な膜体を形成することが困難である。
次に、段差部を形成するため、膜体A上に、マスクパターン2を形成し、エッチング、サンドブラスト等により、マスクパターン以外の領域に凹部3を形成する。エッチング方法は特に限定されないが、例えば、ドライエッチングにより凹部を形成する場合には、Niでマスクパターンを形成し、C、Cなどのハロゲン化炭化水素を利用してエッチングを行う。
次に、段差部の側面及び底面にバッファ層であるSiO膜を、図1(c)の膜体Bのように形成する。
膜体Bの形成方法としては、ドライプロセスやウエットプロセスが利用可能であり、ドライプロセスにおいては、成膜における蒸着物の方向性による影響が少ないスパッタリング法や、基板表面で化学反応を伴って膜が形成されるCVD法などのようなドライプロセス、さらには、ゾルゲル法や液相エピタキシー法に代表されるようなウエットプロセスを用いることが好ましい。さらに、必要に応じてこれらの各プロセスを組合わせて用いることも可能である。
これらのプロセスにより、真空蒸着法では困難である段差部の側面にも均質な膜体を形成することが可能となる。これにより、光変調器の温度特性及び電気特性のバラツキを抑制することが実現できる。
次に、図1(d)のように、マスクパターン2を除去することにより、段差部の上面には膜体A、段差部の側面及び底面には膜体Bが形成され、しかも、膜体Aと膜体Bとは、段差部の上部端部で互いに連続的に接続されることとなる。
バッファ層となる膜体A及びBを形成した後、従来の光変調器と同様に、変調電極、接地電極などの制御用電極を形成する。特にDCバイアスが印加されるDCバイアス電極は、膜体Aの上に形成されるため、膜体Aの緻密さにより不純物の混入が少なく、DCドリフト現象を効果的に抑制することが可能となる。
また、図2を用いて、本発明に係る光変調器の製造方法の第2の実施例を説明する。図2で用いる各符号は、図1と同様のものを使用している。
まず、図2(a)のように、基板表面に、段差部を形成するためのマスクパターン2を形成し、マスクパターン2以外の領域に凹部3をエッチングやサンドブラストなどの方法により形成する。
次に、図2(b)のように、ドライプロセスやウエットプロセスなどを利用して膜体Bを形成し、段差部の側面及び底面を覆う均一なバッファ層を構成する。
そして、図2(c)のように、マスクパターン2を除去し、段差部の上面に形成された膜体Bも併せて除去する。
次に、図2(d)のように、真空蒸着法により、均一かつ緻密な膜体Aを、段差部の上面に形成すると共に、段差部の側面及び底面の膜体Bを覆うように形成する。これにより、段差部の上面には膜体Aが形成されるだけでなく、膜体B上も連続して膜体Aが覆うため、不純物の基板界面での移動が発生しにくくなり、安定したDCドリフト特性を得ることができる。
以上説明したように、本発明によれば、基板表面に段差部を有する光変調器において、段差部を含む基板表面に適切な膜体を形成することが可能であり、これによりDCドリフト現象を抑制するなど、光変調器の各種特性を改善した光変調器及びその製造方法を提供することが可能となる。
本発明に係る光変調器の製造方法を示す第1の実施例である。 本発明に係る光変調器の製造方法を示す第2の実施例である。
符号の説明
1 基板
2 マスクパターン
3 凹部
A 緻密な膜体
B 膜体Aより緻密な膜体

Claims (6)

  1. 電気光学効果を有する基板と、該基板に形成された光導波路と、該光導波路中を伝搬する光波を変調制御するための制御用電極とを有する光変調器において、
    該基板表面に段差部が形成されると共に、該段差部を含む領域に膜体が形成され、該段差部の側面にスパッタリング法で形成される該膜体は、該段差部の上面に真空蒸着法により形成される該膜体に比べ、より緻密な膜体で形成されていることを特徴とする光変調器。
  2. 請求項1に記載の光変調器において、該段差部の上面に形成される該膜体は、少なくとも該段差部の側面に形成される該膜体と接触していることを特徴とする光変調器。
  3. 請求項1又は2に記載の光変調器において、該制御用電極が、少なくともDCバイアス制御を行うためのDCバイアス電極であり、該段差部は、該DCバイアス電極を含む領域に形成されていることを特徴とする光変調器。
  4. 電気光学効果を有する基板と、該基板に形成された光導波路と、該光導波路中を伝搬する光波を変調制御するための制御用電極とを有する光変調器の製造方法において、
    該基板表面に真空蒸着法で膜体Aを形成した後、マスクパターンを利用して該基板表面に段差部を形成し、次に該マスクパターンと段差部の側面及び底面とを含む領域に前記膜体Aより緻密な膜体Bをスパッタリング法で形成し、その後、該マスクパターンを除去することを特徴とする光変調器の製造方法。
  5. 電気光学効果を有する基板と、該基板に形成された光導波路と、該光導波路中を伝搬する光波を変調制御するための制御用電極とを有する光変調器の製造方法であって、マスクパターンを利用して該基板表面に段差部を形成し、該マスクパターンと段差部の側面を含む領域に膜体Bを形成し、次に、該マスクパターンを除去し、その後、該段差部の上面を少なくとも含む領域に膜体Aを形成する光変調器の製造方法において、
    前記膜体Aは真空蒸着法で、前記膜体Bはスパッタリング法で各々形成し、
    前記膜体Bは、前記膜体Aに比べ、より緻密な膜体であることを特徴とする光変調器の製造方法。
  6. 請求項4又は5に記載の光変調器の製造方法において、該膜体Aの製造方法は、真空蒸着法を利用することを特徴とする光変調器の製造方法。
JP2004286433A 2004-09-30 2004-09-30 光変調器及びその製造方法 Active JP4110130B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004286433A JP4110130B2 (ja) 2004-09-30 2004-09-30 光変調器及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004286433A JP4110130B2 (ja) 2004-09-30 2004-09-30 光変調器及びその製造方法

Publications (2)

Publication Number Publication Date
JP2006098886A JP2006098886A (ja) 2006-04-13
JP4110130B2 true JP4110130B2 (ja) 2008-07-02

Family

ID=36238753

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004286433A Active JP4110130B2 (ja) 2004-09-30 2004-09-30 光変調器及びその製造方法

Country Status (1)

Country Link
JP (1) JP4110130B2 (ja)

Also Published As

Publication number Publication date
JP2006098886A (ja) 2006-04-13

Similar Documents

Publication Publication Date Title
US20060228065A1 (en) Optical modulator with coupled coplanar strip electrode and domain inversion
JP4187771B2 (ja) 光制御素子
JP5983256B2 (ja) 光変調器
JP5007629B2 (ja) 光導波路素子
KR20120040744A (ko) 전기 광학 소자
JP2008250080A (ja) 光制御素子
EP1020754A1 (en) Light modulator of waveguide type
JP2006189773A (ja) 対称構造を有する低電圧型光変調器
US8270777B2 (en) Optical modulator
JP5360256B2 (ja) 光導波路素子
JP2005107229A (ja) 光導波路素子
JP4110130B2 (ja) 光変調器及びその製造方法
US10698289B2 (en) Optical modulator
JP3362126B2 (ja) 光導波路素子
EP1403692A1 (en) Electro-optic devices
JP2011100168A (ja) 光導波路素子
JP3362105B2 (ja) 導波路型光変調器
US11693291B2 (en) Optical waveguide device and method of manufacturing optical waveguide device
EP1271221A1 (en) Integrated optical waveguide device
JP2963989B1 (ja) 光変調器
US11940677B1 (en) High performance optical modulator
JPH0588124A (ja) 光変調器
JP2001004967A (ja) 光導波路素子
US9348156B2 (en) Optical waveguide element and method for manufacturing optical waveguide element
JP2651183B2 (ja) 導波路型光変調器の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080107

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080307

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080401

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080407

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110411

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4110130

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120411

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130411

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140411

Year of fee payment: 6