JP4096636B2 - Wafer support jig and semiconductor element manufacturing method using the same - Google Patents
Wafer support jig and semiconductor element manufacturing method using the same Download PDFInfo
- Publication number
- JP4096636B2 JP4096636B2 JP2002171235A JP2002171235A JP4096636B2 JP 4096636 B2 JP4096636 B2 JP 4096636B2 JP 2002171235 A JP2002171235 A JP 2002171235A JP 2002171235 A JP2002171235 A JP 2002171235A JP 4096636 B2 JP4096636 B2 JP 4096636B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- support
- support member
- annular
- support jig
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
Description
【0001】
【発明の属する技術分野】
本発明は、半導体ウエハを支持するウエハ支持治具に関する。また、そのウエハ支持治具を用いて半導体素子を製造する方法に関する。
【0002】
【従来の技術】
厚みの小さい(薄厚の)半導体素子を製造するために、薄厚のウエハを取り扱う技術が重要となってきている。薄厚(例えば厚さ150μm以下)のウエハは、ウエハ処理工程や搬送工程等の際に割れや反りを生じやすい。そのため作業性や製品歩留まりが低下しがちである。
このような薄厚のウエハは、ウエハの表側面にウエハ処理(回路等のパターンを形成する処理をいう。)を施した後、そのウエハの裏側面(背面)をバックグラインディングすることによりウエハを薄厚化して製造されることが多い。このバックグラインディングに先立ってウエハの表側面に粘着テープを貼り付けておき、バックグラインディングの後(ウエハの厚みを薄くした後)は常にウエハのいずれかの面にテープを貼り付けて取り扱う(搬送やダイシング等を行う)ことにより、ウエハの割れを防止する方法が知られている。すなわち、ウエハに貼り付けたテープによってウエハを支持する方法である。
【0003】
【発明が解決しようとする課題】
しかし、粘着テープ等を貼り付けてウエハを支持する方法では、通常このようなテープは厚み方向(ウエハ面に垂直な方向)に対する形状維持性に乏しいため、ウエハの反りを十分に抑えることは困難である。例えば、バックグラインディング後のウエハに対してさらにウエハ処理を行う場合(ウエハの裏側面に裏面電極を形成する場合等)、ウエハが反った状態で支持されていると、ウエハの裏側面内でその処理の程度が不均一になるので好ましくない。
【0004】
そこで本発明は、ウエハの反りを抑えつつそのウエハを支持することのできるウエハ支持治具を提供することを目的とする。本発明の他の目的は、このようなウエハ支持治具を用いた半導体素子の製造方法を提供することである。
【0005】
【課題を解決するための手段と作用と効果】
本発明者は、ウエハの周縁部をその厚み方向に挟持してウエハを支持することにより上記課題を解決できることを見出して本発明を完成した。
【0006】
本発明により提供されるウエハ支持冶具は、環状の第一支持面と第一支持面の外周端から立ち上がる段付筒状面を有する環状の第一支持部材と、第一支持面と対向する第二支持面を有する環状の第二支持部材とを備える。段付筒状面は、前記第一支持面に連なる第一筒面と、第一筒面よりも第一支持面から遠い側に設けられているとともに第一筒面よりも内径が大きな第二筒面と、第一筒面とその第二筒面の間に形成されている環状面を有している。第一筒面の内側にはウエハが収容可能であり、第二筒面の内側には第二支持部材が収容可能である。支持冶具は、ウエハをセットしたとき、第二支持面が環状面上に係止され、第一支持面および第二支持面によりウエハの周縁部がその厚み方向に挟持され、第一支持部材および第二支持部材の内周側に形成された開口部からウエハの両面が露出するように構成されている。
【0007】
かかる構成の支持冶具にウエハをセットすると、環状の第一支持面に沿って、そのウエハの周縁部が厚み方向に挟持される。ウエハを挟持する箇所がウエハの周方向に広がっているので、ウエハの反りを防止する効果に優れる。環状の第一支持部材と環状の第二支持部材とを備える支持冶具にウエハをセットしたとき、両支持部材の内周側に形成された開口部からウエハの両面が露出するように構成されている。このようにウエハの両面を露出するように構成することにより、ウエハを支持冶具にセットしたまま、その表面側および裏面側の露出部分に電極を形成するための処理を施すことができる。このとき、支持冶具によってウエハの反りが防止されていることにより、ウエハの面内に施される処理(スパッタ処理、イオン注入処理等)の程度をより均一化することができる。
また、かかる構成の支持冶具によると、第一支持部材と第二支持部材との位置決め、および、ウエハの位置決めが容易である。さらに、第一支持面と第二支持面の最小間隔が定まるので、ウエハの損傷を防止する効果がより高められる。例えば、ウエハをセットした支持治具の外周部をウエハの厚み方向に押圧した場合にも、これらの間に挟持されたウエハにその押圧力が直接伝わることが防止される。段付筒状面は、ウエハに設けられた位置決め部(オリエンテーションフラット、Vノッチ等)に対応した形状とすることができる。
【0008】
本発明の支持治具の好ましい一態様では、その支持治具の外周から開口部に至る溝が設けられている。このような溝が設けられていると、開口部から露出したウエハに流体(ガスや薬液等)を接触させやすい。このことは、ウエハを支持治具にセットしたままウエハ処理を行うにあたり好都合である。特に、複数の支持治具を積み重ねてウエハ処理(エッチング処理、熱処理等)を行う場合には、開口部から露出されたウエハに流体を行き渡らせやすくする効果がよく発揮される。
【0011】
本発明によると、上述したいずれかのウエハ支持治具を用いた半導体素子製造方法が提供される。その製造方法は、本発明のいずれかのウエハ支持治具にウエハをセットする工程と、支持治具の開口部から露出したウエハにウエハ処理を施す工程とを含む。このようなウエハ処理工程の代表例としては、ウエハに電極を形成する工程が挙げられる。かかる製造方法は、支持治具にセットされるウエハが薄厚(例えば厚さ150μm以下)である場合に特に好適である。
【0012】
支持治具にセットされたウエハにウエハ処理を施す工程は、ウエハにテープが貼られていない状態で行うことが好ましい。ウエハ処理工程(例えば、ウエハに電極を形成する工程)は、高温および/または高真空条件下で行われることがある。テープの貼られたウエハを高温および/または高真空に曝すと、テープの構成材料(テープ基材や粘着剤等)によっては、その構成材料の分解や揮発によりガスが発生し、このガスがウエハを汚染する虞がある。あるいは、テープが劣化してウエハから剥がれ難くなることがある。本発明の支持治具によれば、テープを用いることなくウエハを支持し得るので、ウエハにテープが貼られていない状態でウエハ処理を行うことができる。したがって、ウエハにテープが貼られていることに起因する上記事象の発生を回避することができる。
なお、本発明の支持治具は、テープの貼られていないウエハの支持のみならず、テープの貼られたウエハの支持にも使用することができる。
【0013】
支持治具にセットされたウエハにウエハ処理を施す工程は、ウエハのセットされた支持治具を複数個積み重ねて行うことができる。このように支持治具を積み重ねてウエハ処理を行う製造方法には、前述のように、外周から開口部に至る溝が設けられた構成の支持治具が特に適している。
【0014】
本発明の製造方法は、両面にウエハ処理が施された(典型的には、両面に回路パターンが形成された)半導体素子の製造に対して特に好ましく適用される。このような半導体素子の製造にあたっては、ウエハの少なくとも一方の面はウエハを薄厚化した後にウエハ処理することとなる。したがって、薄厚のウエハを反りの少ない状態に支持したまま(支持治具にセットしたまま)ウエハ処理を施すことができる、という本発明の効果がよく発揮される。
【0015】
両面にウエハ処理が施された半導体素子を製造する方法の好ましい一態様は、ウエハの表側の面(表側面)にウエハ処理を施す工程を含む。また、そのウエハの厚みを薄くする(例えばバックグラインディングを行う)工程を含む。また、厚みを薄くしたウエハを、上述したいずれかのウエハ支持治具に、その支持治具の開口部からウエハの少なくとも裏側の面(裏側面)が露出するようにセットする工程を含む。さらに、その露出した裏側面にウエハ処理を施す工程を含む。かかる方法により好ましく製造される半導体素子としては、IGBT(Insulated Gate Bipolar Transistor)、パワーMOS等の、裏面電極を有する半導体素子(典型的には電極用半導体素子)が例示される。
【0016】
【発明の実施の形態】
この発明は、また、下記の形態で実施することを特徴とする。
【0017】
(形態1)
第一支持面の外周端から立ち上がる筒状面は、この第一支持面に連なる小径筒面と、その小径筒面よりも第一支持面から遠い側に設けれらた大径筒面とを有する段付筒状に形成されている。ウエハをセットするときには、その小径筒面の内側にウエハが収容される。また、大径筒面と小径筒面の間に形成された環状の係止面に第二支持部材が係止される。かかる形状とすることにより、第一支持面と第二支持面の最小間隔が定まる。したがって、ウエハの損傷を防止する効果がより高められる。例えば、ウエハをセットした支持治具の外周部をウエハの厚み方向に押圧した場合にも、これらの間に挟持されたウエハにその押圧力が直接伝わることが防止される。このことは、ウエハをセットした支持治具を搬送アーム等によってウエハの厚み方向に挟んで搬送する場合等に有利である。
【0018】
(形態2)
支持治具の外周から開口部に至る溝は、支持治具の半径方向に沿って延びている。この場合には、溝の長さを短くすることができること、溝内を流れる流体の流路抵抗を少なくすること等により、溝を通じてウエハの露出面に流体を行き渡らせる効果がよく発揮される。例えば、環状の第一支持部材の端面に、その環状部分を半径方向に貫通して延びる溝を設けることが好ましい。
この溝の本数は、2本以上とすることが好ましく、4〜12本とすることが好ましく、6本または8本とすることが特に好ましい。これら複数本の溝を、支持治具の周方向に対してほぼ等間隔で(隣接する溝との間に形成される中心角がほぼ等しい角度となるように)設けるとよい。
【0019】
(形態3)
第一支持部材および第二支持部材は、高温および/または高真空に耐え得る材料を主体に構成されていることが好ましい。好ましく用いられる材料としては、金属(アルミニウム、ステンレス等)およびセラミック(アルミナ、ジルコニア、窒化珪素等)が例示される。一般にセラミックは熱膨張係数がウエハに近いので、支持治具の構成材料として好適である。
【0020】
(形態4)
本発明の支持治具および製造方法の好ましい適用対象は厚さ10〜200μm程度のウエハであり、より好ましくは25〜150μmのウエハである。また、直径が6インチ(約15cm)を超える(典型的には、直径が約15〜30cmの範囲にある)ウエハに対して好ましく適用され、より好ましい適用対象は直径が8インチ(約20cm)を超える(典型的には、直径が約20〜30cmの範囲にある)ウエハである。このように薄厚および/または大径のウエハは反りを生じやすいので、本発明の適用効果がよく発揮される。
【0021】
【実施例】
以下、本発明の好適な実施例について詳細に説明する。
<第一実施例>
本発明の一実施例に係るウエハ支持治具を図1〜8に示す。
図1および図2に示すように、この支持治具1は、環状(リング状)の第一支持部材10と、環状(リング状)の第二支持部材30とから構成されており、第一支持部材10と第二支持部材30との間にウエハ2をセットして用いられる。セットされたウエハ2の両面(表側面2aおよび裏側面2b)は、支持治具1の内周側に形成された開口部50から露出する。これら第一支持部材10および第二支持部材30は、いずれもセラミック材(ここではアルミナを用いた)を主体に構成されている。
【0022】
第一支持部材10を表側(図2の上側;第二支持部材30が配置される側)から見た形状を図3に、裏側から見た形状を図4に示す。また、図5および図6は、第一支持部材10を図3に示すV−V線およびVI−VI線でそれぞれ切断した断面図である。
図5および図6によく示されるように、第一支持部材10には、裏側(図2の下側;第二支持部材30が配置される側とは反対側)から順に、ウエハ2が載置される載置部12、ウエハ2の外側を囲む保持部14、第二支持部材30が嵌め込まれる嵌合部16が設けられている。図3によく示されるように、載置部12、保持部14、嵌合部16は、同軸かつ同一外径の環状に形成されている。その内径は、載置部12、保持部14、嵌合部16の順に拡大している。図2および図3に示すように、載置部12の表側面によって、ウエハ2の裏側面2bに対向する環状の第一支持面52が形成されている。また、保持部14および嵌合部16の内周壁面によって、第一支持面52の外周端に連なる(外周端から立ち上がる)段付筒状面54が形成されている。この段付筒状面54は、保持部14の内周壁面に相当する第一筒面54aと、嵌合部16の内周壁面に相当する第二筒面54bとを含む。第一筒面54aと第二筒面54bとの間には、それらの内径の違いにより、環状の係止面54cが形成されている。
【0023】
図4に示すように、第一支持部材10の裏側端面には、この第一支持部材10の半径方向に延びる(載置部12を半径方向に貫通する)8本の溝20が45°間隔で設けられている。各溝20の深さは載置部12の厚さと同等である。したがって、図3に示すように、環状の第一支持面52は、複数(ここでは8つ)の円弧状の部分に分割されている。なお、溝20の深さを載置部12の厚さよりも浅くし、第一支持面52が閉環状(分割されていない環状)となるように第一支持部材10を設計してもよい。
【0024】
第二支持部材30の形状を図7および図8に示す。この第二支持部材30は、環状部32と、環状部32の外周下部から外側に突出する4つの爪部34とを有する。図7に示すように、これらの爪部34は90°間隔で設けられている。図8に示すように、爪部34の厚さは環状部32よりも薄い。また、図3、図5および図6に示すように、第一支持部材10の嵌合部16には、その周方向の4箇所に、図7に示す爪部34と係合可能な鉤部18が90°間隔で設けられている。
図2に示すように、第二支持部材30の環状部32の内径は第一支持部材10の載置部12の内径と同等である。環状部32の外径は第一支持部材10の嵌合部16の内径と同等であり、その厚さは嵌合部16の厚さと同等である。この環状部32の下面によって、ウエハ2の表側面2aに対向する環状の第二支持面56が形成されている。この第二支持面56は、第一支持部材10に設けられた第一支持面52とも対向している。
【0025】
この支持治具1にウエハ2をセットする操作につき、図1および図2を用いて説明する。まず、図2に示すように、第一支持部材10の載置部12上にウエハ2を、その裏側面2bと第一支持面52が対向する向きで載置する。ここで、第一支持部材10の形状は、支持対象たるウエハ2の厚さに比べて、保持部14の厚さが同等かわずかに(例えば0.1〜10%程度)大きくなるように定められている。また、ウエハ2の直径に比べて保持部14の内径が同等かわずかに(例えば0.1〜5%程度)大きくなるように定められている。次いで、図1に示すように、鉤部18の開口部と爪部34とを位置合わせして、嵌合部16(第二筒面54bの内側)に環状部32を嵌め込む。このとき、図2に示すように、環状部32は係止面54c上に係止される。第二支持部材30を図1の右方向に回転させると、鉤部18と爪部34とが係合して、第一支持部材10と第二支持部材30とが固定される。このようにして、ウエハ2の外縁部が第一支持面54および第二支持面56によって厚み方向に挟持される。図2に示すように、ウエハ2の表側面2aおよび裏側面2bは、支持治具1の内周側に形成された開口部50から露出している。
【0026】
このような構成のウエハ支持治具1を用いて、両面に回路パターンを有する半導体素子を製造する方法の一例につき、図9〜図24を用いてその要部を説明する。なお、これらの図では支持治具1を、図1のII−II線断面に相当する断面図として示している。
まず、図9に示すように、直径8インチ、厚さ約700μmのウエハ2の片面(表側面)2aにウエハ処理を施すことにより、表面回路パターン2cを形成する。次いで、図10に示すように、ウエハ2の表側面2a(回路パターン2c)上に保護テープ42を貼り付けて、ウエハ2の背面(表側面2aとは反対側)を常法により所望の厚さまで(図10に仮想線で示す裏側面2bが現れるまで)バックグラインディングする。これにより、図11に示すように、ウエハ2の厚さを厚さ約50μmまで薄くする。このようにして、表側面2aにウエハ処理が施され(回路パターン2cが形成され)、その表側面2aにテープ42が貼り付けられた薄厚のウエハ2を容易する。
【0027】
このようにテープ42の貼り付けられたウエハ2を、図2に示す支持治具1にセットする。このセット工程は、図12に示すような吸着ステージ60を用いて行われる。吸着ステージ60には、図2に示す載置部12に対応した形状の環状溝62が形成されている。吸着ステージ60を作動させ、図13に示すように、環状溝62に載置部12を嵌合させて、第一支持部材10を吸着ステージ60に吸着させる。このとき、吸着ステージ60の上面(環状溝62に囲まれた面)と第一支持面52とがほぼ同一平面をなすように環状溝62の形状(深さ)を定めるとよい。
【0028】
図14に示すように、テープ42の貼り付けられたウエハ2を吸着ステージ60へと搬送する。そのウエハ2を、裏側面2b(バックグラインディングにより生成した面)が第一支持面52側(吸着ステージ60側)となる向きで、第一支持面52上(第一筒面54aの内側)に載置する。第一支持部材10の内周側から露出したウエハ2は吸着ステージ60に吸着される。この状態で、図15に示すように、ウエハ2の表側面2aからテープ42を剥離する。テープ42の剥離は常法により行うことができる。このように、支持治具1へのセットを開始するまではウエハ2にテープ42を貼り付けて取り扱うことにより、それ以前の工程(バックグラインディングを行う工程、ウエハ2を吸着ステージ60まで搬送する工程等)は従来と同様に行うことができる。
【0029】
引き続きウエハ2を吸着ステージ60に吸着させた状態で、図16に示すように、第一支持部材10の上方から第二支持部材30を配置し、前述のように第二支持部材30を回転させて固定する。このように、ウエハ2を吸着ステージ60に吸着させた状態で第二支持部材30を配置することにより、ウエハ2が反っている場合にも、その反りを矯正しつつ支持治具1にセットすることができる。
その後、吸着ステージ60の作動を停止し、支持治具1にセットされたウエハ2を後続するウエハ処理工程(例えば裏面電極を形成する工程)に、この支持治具1とともに搬送する。ウエハ2の搬送は、例えば、支持治具1を搬送装置(搬送アーム等)に吸着固定することにより行うことができる。
【0030】
ウエハ2の裏側面2bを処理(エッチング処理、熱処理等)する工程は、図17に示すように、ウエハ2のセットされた支持治具1を複数個積み重ねて行うことができる。この図17では、ウエハ2のセットされた支持治具1が、図16とは上下を反転させて配置されている。このとき、第一支持部材10の裏面(図17の上側)に、支持治具1の外周から内周(開口部)に至る溝20が形成されていることにより、図中に矢印Gで示すように、処理装置内のガスや薬液等をウエハ2によく行き渡らせることができる。また、支持治具1によってウエハ2が反りのない状態で支持されているので、ウエハ2の裏側面2bを均一に処理することができる。このようにして、ウエハ2の裏側面2bに裏面回路パターン(裏面電極等)2dを形成する。なお、ウエハ2に貼り付けられていたテープ42(図15参照)は、このウエハ処理工程の開始前にウエハ2から除去されている。したがって、高温および/または高真空条件でウエハ処理工程を行う場合にも、テープ42からガスが発生したり、ウエハ2からテープ42が剥がれ難くなったりすることはない。
【0031】
次に、ウエハ2を支持治具1から取り外す工程および取り外されたウエハ2にダイシングテープを貼り付ける工程につき説明する。これらの工程は、図18に示す貼付台70を用いて行われる。この貼付台70は開口部72を有し、その周囲に環状の吸着ステージ74が設けられている。吸着ステージ74の幅は、図2に示す第二支持部材30の環状部32の幅と同等である。また、吸着ステージ74の外側には、第一支持部材10の嵌合部16に対応した形状の環状溝76が設けられている。
【0032】
吸着ステージ74を作動させ、図19に示すように、ウエハ処理工程を終えたウエハ2を支持治具1とともに貼付台70に搬送する。この支持治具1を、ウエハ2の表側面2aを下にして貼付台70側にセットすると、嵌合部16が環状溝76に嵌まるとともに、第二支持部材30の環状部32が吸着ステージ72に吸着される。次いで、第一支持部材10を回転させて第二支持部材30との係合を解く。引き続き吸着ステージ74を作動させたまま、図20に示すように、第二支持部材30およびウエハ2を残して、第一支持部材10(図19参照)を貼付台70から除去する。
図21および図22に示すように、ダイシングテープ80が付着されたダイシングリング78を貼付台70上に、ウエハ2を囲むように配置し、ダイシングテープ80にウエハ2を付着させる。そして、図23に示すように、ダイシングテープ80およびダイシングリング78とともにウエハ2を次工程(ダイシング工程等)へと搬送する。その後、吸着ステージ74の作動を止めて、図24に示すように、吸着ステージ74から第二支持部材30を取り外す。
【0033】
なお、本実施例では第二支持部材30の形状を環状としたが、円板状(例えば、図7において環状部32の中央部が塞がった形状)の第二支持部材を用いることもできる。
【0034】
<第二実施例>
この第二実施例は、第一実施例とは支持治具の形状および材質が異なる例である。以下、第一実施例に係る部材と同様の機能を果たす部材については同じ符号を付し、その説明を省略する。
図25および図26に示すように、本実施例に係る支持治具3は、環状の第一支持部材10および環状の第二支持部材30から構成されている。第一支持部材10および第二支持部材30はいずれも磁性材料から形成されている(例えば、鉄にAl,Ni,Coを加えた合金を鋳造してなるアルニコ磁石製)。本実施例では、嵌合部16に嵌め込まれた第二支持部材30と第一支持部材10との間に、磁力による吸引力が働く。このことによって、ウエハ2の外縁部を第一支持面54と第二支持面56との間で挟持する。このように、第一支持部材10と第二支持部材30とを磁力で固定する構成によると、支持治具3の形状を簡略化し得るので好ましい。
なお、本実施例では第一支持部材10として裏面に溝20(図4参照)が形成されていない形状のものを用いたが、第一実施例と同様に溝20が形成された第一支持部材10を用いてもよい。
【0035】
<第三実施例>
この第三実施例は、第一実施例とは支持治具の形状および材質が異なる他の例である。
図27および図28に示すように、本実施例に係る支持治具4は、環状の第一支持部材10および環状の第二支持部材30を備え、これらが4つの止め具90によって係止(固定)された構成を有する。第一支持部材10、第二支持部材30および止め具90は、いずれもセラミック材(ここではアルミナを用いた)を主体に形成されている。
図29は、第三実施例に係る第一支持部材10を表側から見た形状を、図30はこの第一支持部材10を裏側から見た形状を示している。図30に示すように、第一支持部材10の裏側端面には、第一実施例と同様に、半径方向に延びる8本の溝20が設けられている。ただし本実施例では、図28に示すように、これらの溝20の深さは載置部12の厚さよりも浅い。
【0036】
第三実施例に係る第二支持部材30を表側から見た形状を図31に示す。この第二支持部材30を構成する環状部32は、同心円状に設けられた内周部32aと外周部32bとを有する。図28に示すように、外周部32bは内周部32aよりも薄肉に形成されている。この外周部32bの厚さは、第一支持部材10の嵌合部16の厚さと同等である。
止め具90の断面図を図32に、止め具90を後側(この止め具90が支持治具4を構成するときの外周側)から見た形状を図33に示す。図示するように、この止め具90はコの字状(略U字状)の断面を有している。
【0037】
図28に示すように、第一支持面52上にウエハ2を載置し、その上から第二支持部材30を配置する。このように第一支持部材10と第二支持部材30を重ねた状態で、これらの外周側から溝20の位置に合わせて4つの止め具90を差し込む。これにより第一支持部材10と第二支持部材30とが固定され、第一支持面52と第二支持面56との間でウエハ2が環状に挟持される。
【0038】
なお、本明細書により開示される技術範囲には以下のものが含まれる。
(1)本発明のいずれかのウエハ支持治具にセットされたウエハを搬送する工程を含む半導体素子製造方法。
(2)本発明のいずれかのウエハ支持治具にセットされたウエハにウエハ処理を施す工程を含む半導体素子製造方法。
【0039】
以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【図面の簡単な説明】
【図1】 第一実施例の支持治具を示す平面図である。
【図2】 図1のII−II線断面図である。
【図3】 第一実施例の支持治具を構成する第一支持部材を示す平面図である。
【図4】 第一実施例の支持治具を構成する第一支持部材を示す底面図である。
【図5】 図3のV−V線断面図である。
【図6】 図3のVI−VI線断面図である。
【図7】 第一実施例の支持治具を構成する第二支持部材を示す平面図である。
【図8】 図7のVIII−VIII線断面図である。
【図9】 ウエハの表側面に回路パターンを形成した状態を示す断面図である。
【図10】 ウエハの表側面に保護テープを貼り付けた状態を示す断面図である。
【図11】 バックグラインディングされたウエハを示す断面図である。
【図12】 半導体素子の製造に用いられる吸着ステージを示す断面図である。
【図13】 吸着ステージに第一支持部材を配置した状態を示す断面図である。
【図14】 第一支持部材にウエハを載置した状態を示す断面図である。
【図15】 ウエハから保護テープを除去する様子を示す断面図である。
【図16】 第二支持部材を配置した状態を示す断面図である。
【図17】 ウエハをセットした支持治具を積み重ねてウエハ処理を行う工程を示す断面図である。
【図18】 半導体素子の製造に用いられる貼付台を示す断面図である。
【図19】 ウエハをセットした支持治具を貼付台に配置した状態を示す断面図である。
【図20】 第一支持部材を除去した状態を示す断面図である。
【図21】 ダイシングテープが付着されたダイシングリングを貼付台に配置する様子を示す断面図である。
【図22】 ウエハをダイシングテープに貼り付けた状態を示す断面図である。
【図23】 ダイシングテープに貼り付けられたウエハを次工程に搬送する様子を示す断面図である。
【図24】 貼付台から第二支持部材を取り外す工程を示す断面図である。
【図25】 第二実施例の支持治具を示す平面図である。
【図26】 図25のXXVI−XXVI線断面図である。
【図27】 第三実施例の支持治具を示す平面図である。
【図28】 図27のXXVIII−XXVIII線断面図である。
【図29】 第三実施例の支持治具を構成する第一支持部材を示す平面図である。
【図30】 第三実施例の支持治具を構成する第一支持部材を示す底面図である。
【図31】 第三実施例の支持治具を構成する第二支持部材を示す平面図である。
【図32】 第三実施例の支持治具を構成する止め具を示す断面図である。
【図33】 図32のXXXIII方向矢視図である。
【符号の説明】
1,3,4:支持治具
2 :ウエハ
2a:表側面
2b:裏側面
10 :第一支持部材
20 :溝
30 :第二支持部材
32 :環状部
42 :保護テープ(テープ)
50 :開口部
52 :第一支持面
54 :段付筒状面(筒状面)
54a:第一筒面(小径筒面)
54b:第二筒面(大径筒面)
56 :第二支持面
90 :止め具[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a wafer support jig for supporting a semiconductor wafer. The present invention also relates to a method for manufacturing a semiconductor element using the wafer support jig.
[0002]
[Prior art]
In order to manufacture a thin (thin) semiconductor element, a technique for handling a thin wafer has become important. Thin wafers (for example, a thickness of 150 μm or less) are liable to be cracked or warped during a wafer processing process or a transfer process. Therefore, workability and product yield tend to decrease.
Such a thin wafer is subjected to wafer processing (referred to as a process for forming a pattern such as a circuit) on the front side surface of the wafer, and then back-grinding the back side surface (back side) of the wafer. Often manufactured with a reduced thickness. Prior to this backgrinding, adhesive tape is affixed to the front side of the wafer, and after backgrinding (after reducing the thickness of the wafer), the tape is always affixed to either side of the wafer for handling ( There is known a method for preventing the wafer from cracking by performing conveyance, dicing, or the like. That is, the wafer is supported by a tape attached to the wafer.
[0003]
[Problems to be solved by the invention]
However, in the method of supporting the wafer by attaching an adhesive tape or the like, such a tape usually has poor shape maintenance in the thickness direction (direction perpendicular to the wafer surface), so it is difficult to sufficiently suppress the warpage of the wafer. It is. For example, when wafer processing is further performed on a wafer after back grinding (when a back electrode is formed on the back side of the wafer), if the wafer is supported in a warped state, This is not preferable because the degree of treatment becomes uneven.
[0004]
SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to provide a wafer support jig that can support a wafer while suppressing warpage of the wafer. Another object of the present invention is to provide a method of manufacturing a semiconductor device using such a wafer support jig.
[0005]
[Means, actions and effects for solving problems]
The present inventor has found that the above problem can be solved by holding the peripheral edge of the wafer in the thickness direction and supporting the wafer, thereby completing the present invention.
[0006]
The wafer support jig provided by the present invention has an annular first support surface. And second An annular first support member having a stepped cylindrical surface rising from the outer peripheral end of one support surface; The second Having a second support surface opposite the one support surface Annular A second support member . Steps The attached cylindrical surface includes a first cylindrical surface continuous to the first support surface; The second From one cylinder No. A second cylindrical surface provided on the side far from the one supporting surface and having a larger inner diameter than the first cylindrical surface; The second It has an annular surface formed between one cylindrical surface and its second cylindrical surface . First Wafer can be accommodated inside one cylinder surface The second Inside the two cylinders Is the first Two support members can be accommodated . Branch When the jig is set with a wafer The second Two support surfaces Is ring The first support member and the second support member sandwich the peripheral edge of the wafer in the thickness direction, and the first support member And second support member From the opening formed on the inner periphery side of the wafer Both sides Is configured to be exposed.
[0007]
When the wafer is set on the support jig having such a configuration, the peripheral edge of the wafer is sandwiched in the thickness direction along the annular first support surface. Since the location where the wafer is sandwiched is widened in the circumferential direction of the wafer, the effect of preventing warpage of the wafer is excellent. When a wafer is set on a support jig having an annular first support member and an annular second support member, both surfaces of the wafer are exposed from openings formed on the inner peripheral sides of both support members. Yes. By configuring so that both sides of the wafer are exposed in this way, With the wafer set on the support jig, Processing to form electrodes on the exposed parts on the front and back sides Can be applied. At this time, since the wafer is prevented from warping by the support jig, the degree of processing (sputtering processing, ion implantation processing, etc.) performed on the wafer surface can be made more uniform.
In addition, according to the support jig having such a configuration, it is easy to position the first support member and the second support member and to position the wafer. Furthermore, since the minimum distance between the first support surface and the second support surface is determined, the effect of preventing wafer damage can be further enhanced. For example, even when the outer peripheral portion of the support jig on which the wafer is set is pressed in the thickness direction of the wafer, the pressing force is prevented from being directly transmitted to the wafer sandwiched therebetween. The stepped cylindrical surface can have a shape corresponding to a positioning portion (orientation flat, V notch, etc.) provided on the wafer.
[0008]
In a preferred embodiment of the support jig of the present invention, a groove extending from the outer periphery of the support jig to the opening is provided. When such a groove is provided, it is easy to bring fluid (gas, chemical solution, etc.) into contact with the wafer exposed from the opening. This is convenient for performing wafer processing with the wafer set on a support jig. In particular, when a plurality of supporting jigs are stacked to perform wafer processing (etching processing, heat treatment, etc.), the effect of facilitating the fluid to be easily distributed to the wafer exposed from the opening is exhibited well.
[0011]
According to the present invention, there is provided a semiconductor element manufacturing method using any of the wafer support jigs described above. The manufacturing method includes a step of setting a wafer on any one of the wafer support jigs of the present invention and a step of performing wafer processing on the wafer exposed from the opening of the support jig. A typical example of such a wafer processing step is a step of forming electrodes on the wafer. This manufacturing method is particularly suitable when the wafer set on the support jig is thin (for example, 150 μm or less in thickness).
[0012]
The step of performing the wafer processing on the wafer set on the support jig is preferably performed in a state where no tape is applied to the wafer. Wafer processing steps (eg, forming electrodes on the wafer) may be performed under high temperature and / or high vacuum conditions. When a wafer with a tape is exposed to high temperature and / or high vacuum, depending on the material of the tape (tape substrate, adhesive, etc.), gas is generated due to decomposition or volatilization of the material, and this gas is generated on the wafer. There is a risk of contamination. Alternatively, the tape may deteriorate and become difficult to peel off from the wafer. According to the support jig of the present invention, since the wafer can be supported without using a tape, the wafer processing can be performed in a state where the tape is not attached to the wafer. Therefore, it is possible to avoid the occurrence of the above event due to the tape being stuck on the wafer.
The support jig of the present invention can be used not only for supporting a wafer without a tape, but also for supporting a wafer with a tape.
[0013]
The step of performing wafer processing on the wafer set on the support jig can be performed by stacking a plurality of support jigs on which the wafer is set. As described above, the support jig having the structure in which the groove extending from the outer periphery to the opening is provided is particularly suitable for the manufacturing method in which the support jigs are stacked to perform wafer processing.
[0014]
The manufacturing method of the present invention is particularly preferably applied to the manufacture of a semiconductor element in which wafer processing is performed on both surfaces (typically, circuit patterns are formed on both surfaces). In manufacturing such a semiconductor element, at least one surface of the wafer is subjected to wafer processing after the wafer is thinned. Therefore, the effect of the present invention that the wafer processing can be performed while the thin wafer is supported in a state with less warpage (while being set on the support jig) is well exhibited.
[0015]
A preferred embodiment of a method for manufacturing a semiconductor element having a wafer processed on both sides includes a step of performing wafer processing on the front side surface (front side surface) of the wafer. Further, it includes a step of reducing the thickness of the wafer (for example, performing back grinding). In addition, the method includes a step of setting the wafer having a reduced thickness on any of the above-described wafer support jigs so that at least the back surface (back side surface) of the wafer is exposed from the opening of the support jig. Furthermore, a process of performing wafer processing on the exposed back side surface is included. As a semiconductor element preferably manufactured by such a method, a semiconductor element (typically an electrode semiconductor element) having a back electrode such as an IGBT (Insulated Gate Bipolar Transistor) and a power MOS is exemplified.
[0016]
DETAILED DESCRIPTION OF THE INVENTION
The present invention is also characterized by being implemented in the following forms.
[0017]
(Form 1)
The cylindrical surface rising from the outer peripheral end of the first support surface includes a small diameter cylindrical surface continuous to the first support surface and a large diameter cylindrical surface provided on the side farther from the first support surface than the small diameter cylindrical surface. It has a stepped cylindrical shape. When setting the wafer, the wafer is accommodated inside the small diameter cylindrical surface. In addition, the second support member is locked to an annular locking surface formed between the large diameter cylindrical surface and the small diameter cylindrical surface. By setting it as this shape, the minimum space | interval of a 1st support surface and a 2nd support surface is decided. Accordingly, the effect of preventing wafer damage is further enhanced. For example, even when the outer peripheral portion of the support jig on which the wafer is set is pressed in the thickness direction of the wafer, the pressing force is prevented from being directly transmitted to the wafer sandwiched therebetween. This is advantageous when, for example, a support jig on which a wafer is set is transported while being sandwiched in the wafer thickness direction by a transport arm or the like.
[0018]
(Form 2)
The groove extending from the outer periphery of the support jig to the opening extends along the radial direction of the support jig. In this case, the effect of spreading the fluid to the exposed surface of the wafer through the groove is exhibited well by reducing the length of the groove and reducing the flow resistance of the fluid flowing in the groove. For example, it is preferable to provide a groove extending radially through the annular portion on the end surface of the annular first support member.
The number of grooves is preferably 2 or more, preferably 4 to 12, and particularly preferably 6 or 8. The plurality of grooves may be provided at substantially equal intervals with respect to the circumferential direction of the support jig (so that the central angles formed between adjacent grooves are substantially equal).
[0019]
(Form 3)
The first support member and the second support member are preferably mainly composed of a material that can withstand high temperatures and / or high vacuums. Examples of materials preferably used include metals (aluminum, stainless steel, etc.) and ceramics (alumina, zirconia, silicon nitride, etc.). In general, ceramic has a thermal expansion coefficient close to that of a wafer, and thus is suitable as a constituent material of a support jig.
[0020]
(Form 4)
A preferable application target of the support jig and the manufacturing method of the present invention is a wafer having a thickness of about 10 to 200 μm, and more preferably a wafer having a thickness of 25 to 150 μm. It is also preferably applied to wafers having a diameter exceeding 6 inches (typically in the range of about 15-30 cm), with a more preferred application being 8 inches (about 20 cm) in diameter. (Typically in the range of about 20-30 cm in diameter). Thus, since the thin and / or large diameter wafer is likely to be warped, the effect of applying the present invention is exhibited well.
[0021]
【Example】
Hereinafter, preferred embodiments of the present invention will be described in detail.
<First Example>
A wafer support jig according to an embodiment of the present invention is shown in FIGS.
As shown in FIGS. 1 and 2, the
[0022]
The shape of the
5 and 6, the
[0023]
As shown in FIG. 4, eight
[0024]
The shape of the
As shown in FIG. 2, the inner diameter of the
[0025]
The operation of setting the
[0026]
An example of a method for manufacturing a semiconductor element having a circuit pattern on both surfaces using the
First, as shown in FIG. 9, a
[0027]
The
[0028]
As shown in FIG. 14, the
[0029]
Subsequently, with the
Thereafter, the operation of the
[0030]
The process (etching process, heat treatment, etc.) of the
[0031]
Next, a process of removing the
[0032]
The
As shown in FIGS. 21 and 22, the dicing
[0033]
In the present embodiment, the shape of the
[0034]
<Second Example>
The second embodiment is an example in which the shape and material of the support jig are different from the first embodiment. Hereinafter, members having the same functions as those according to the first embodiment are denoted by the same reference numerals, and description thereof is omitted.
As shown in FIGS. 25 and 26, the
In the present embodiment, the
[0035]
<Third embodiment>
The third embodiment is another example in which the shape and material of the support jig are different from those of the first embodiment.
As shown in FIGS. 27 and 28, the support jig 4 according to the present embodiment includes an annular
FIG. 29 shows the shape of the
[0036]
A shape of the
A sectional view of the
[0037]
As shown in FIG. 28, the
[0038]
The technical scope disclosed by this specification includes the following.
(1) A semiconductor element manufacturing method including a step of transporting a wafer set on any wafer support jig of the present invention.
(2) A semiconductor element manufacturing method including a step of performing wafer processing on a wafer set on any wafer support jig of the present invention.
[0039]
Specific examples of the present invention have been described in detail above, but these are merely examples and do not limit the scope of the claims. The technology described in the claims includes various modifications and changes of the specific examples illustrated above.
In addition, the technical elements described in the present specification or the drawings exhibit technical usefulness alone or in various combinations, and are not limited to the combinations described in the claims at the time of filing. In addition, the technology illustrated in the present specification or the drawings achieves a plurality of objects at the same time, and has technical utility by achieving one of the objects.
[Brief description of the drawings]
FIG. 1 is a plan view showing a support jig of a first embodiment.
FIG. 2 is a cross-sectional view taken along the line II-II in FIG.
FIG. 3 is a plan view showing a first support member constituting the support jig of the first embodiment.
FIG. 4 is a bottom view showing a first support member constituting the support jig of the first embodiment.
5 is a cross-sectional view taken along line VV in FIG.
6 is a cross-sectional view taken along line VI-VI in FIG.
FIG. 7 is a plan view showing a second support member constituting the support jig of the first embodiment.
8 is a cross-sectional view taken along line VIII-VIII in FIG.
FIG. 9 is a cross-sectional view showing a state in which a circuit pattern is formed on the front side surface of the wafer.
FIG. 10 is a cross-sectional view showing a state where a protective tape is attached to the front side surface of the wafer.
FIG. 11 is a cross-sectional view showing a back-ground wafer.
FIG. 12 is a cross-sectional view showing an adsorption stage used for manufacturing a semiconductor element.
FIG. 13 is a cross-sectional view showing a state where the first support member is arranged on the suction stage.
FIG. 14 is a cross-sectional view showing a state where a wafer is placed on a first support member.
FIG. 15 is a cross-sectional view showing how the protective tape is removed from the wafer.
FIG. 16 is a cross-sectional view showing a state in which a second support member is arranged.
FIG. 17 is a cross-sectional view showing a process of performing wafer processing by stacking support jigs on which wafers are set.
FIG. 18 is a cross-sectional view showing a sticking base used for manufacturing a semiconductor element.
FIG. 19 is a cross-sectional view showing a state in which a supporting jig on which a wafer is set is arranged on a sticking table.
FIG. 20 is a cross-sectional view showing a state where the first support member is removed.
FIG. 21 is a cross-sectional view showing a state in which a dicing ring to which a dicing tape is attached is arranged on a sticking table.
FIG. 22 is a cross-sectional view showing a state where a wafer is attached to a dicing tape.
FIG. 23 is a cross-sectional view showing a state in which a wafer attached to a dicing tape is transferred to the next process.
FIG. 24 is a cross-sectional view showing a process of removing the second support member from the sticking table.
FIG. 25 is a plan view showing a support jig of a second embodiment.
26 is a cross-sectional view taken along line XXVI-XXVI in FIG.
FIG. 27 is a plan view showing a support jig of a third embodiment.
FIG. 28 is a cross-sectional view taken along line XXVIII-XXVIII in FIG.
FIG. 29 is a plan view showing a first support member constituting a support jig of a third embodiment.
FIG. 30 is a bottom view showing a first support member constituting a support jig of a third embodiment.
FIG. 31 is a plan view showing a second support member constituting the support jig of the third embodiment.
FIG. 32 is a cross-sectional view showing a stopper constituting the support jig of the third embodiment.
33 is a view on arrow XXXIII in FIG. 32;
[Explanation of symbols]
1, 3, 4: Support jig
2: Wafer
2a: Front side
2b: Back side
10: First support member
20: Groove
30: Second support member
32: Annular part
42: protective tape (tape)
50: opening
52: First support surface
54: Stepped cylindrical surface (tubular surface)
54a: first cylinder surface (small diameter cylinder surface)
54b: Second cylindrical surface (large-diameter cylindrical surface)
56: Second support surface
90: Stopper
Claims (7)
その第一支持面と対向する第二支持面を有する環状の第二支持部材とを備え、
前記段付筒状面は、前記第一支持面に連なる第一筒面と、その第一筒面よりも前記第一支持面から遠い側に設けられているとともに第一筒面よりも内径が大きな第二筒面と、その第一筒面とその第二筒面の間に形成されている環状面を有し、
前記第一筒面の内側にはウエハが収容可能であり、前記第二筒面の内側には前記第二支持部材が収容可能であり、
ウエハをセットしたとき、前記第二支持面が前記環状面上に係止され、前記第一支持面および前記第二支持面によりウエハの周縁部がその厚み方向に挟持され、前記第一支持部材および前記第二支持部材の内周側に形成された開口部からウエハの両面が露出するように構成されているウエハ支持冶具。An annular first support member having an annular first support surface and a stepped cylindrical surface rising from the outer peripheral end of the first support surface;
An annular second support member having a second support surface facing the first support surface;
The stepped cylindrical surface is provided on the first cylindrical surface continuous with the first supporting surface, and on the side farther from the first supporting surface than the first cylindrical surface, and has an inner diameter than the first cylindrical surface. A large second cylindrical surface and an annular surface formed between the first cylindrical surface and the second cylindrical surface;
A wafer can be accommodated inside the first cylindrical surface, and the second support member can be accommodated inside the second cylindrical surface,
When set the wafer, said second supporting surface is engaged on the annular surface, the periphery of the wafer by the first supporting surface and said second supporting surface is held in the thickness direction, the first support member And a wafer support jig configured to expose both surfaces of the wafer from an opening formed on the inner peripheral side of the second support member .
その支持治具の開口部から露出したウエハにウエハ処理を施す工程とを含む半導体素子製造方法。Setting a wafer on the wafer support jig according to claim 1 or 2 ,
Semiconductor device manufacturing method including a step of subjecting the wafer processing in a wafer that is exposed from the opening of the support jig.
そのウエハの厚みを薄くする工程と、
厚みを薄くしたウエハを、請求項1又は2に記載のウエハ支持冶具に、その支持冶具の開口部からウエハの少なくとも裏面側が露出するようにセットする工程と、
その露出した裏面側にウエハ処理を施す工程とを含む半導体素子製造方法。A process of performing wafer processing on the front side of the wafer;
Reducing the thickness of the wafer;
Setting the wafer having a reduced thickness to the wafer support jig according to claim 1 or 2 so that at least the back side of the wafer is exposed from the opening of the support jig;
And a step of performing wafer processing on the exposed back surface side.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002171235A JP4096636B2 (en) | 2002-06-12 | 2002-06-12 | Wafer support jig and semiconductor element manufacturing method using the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002171235A JP4096636B2 (en) | 2002-06-12 | 2002-06-12 | Wafer support jig and semiconductor element manufacturing method using the same |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004022571A JP2004022571A (en) | 2004-01-22 |
JP4096636B2 true JP4096636B2 (en) | 2008-06-04 |
Family
ID=31171150
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002171235A Expired - Fee Related JP4096636B2 (en) | 2002-06-12 | 2002-06-12 | Wafer support jig and semiconductor element manufacturing method using the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4096636B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101169924B1 (en) | 2010-01-07 | 2012-08-06 | 세메스 주식회사 | Wafer transfer robot |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1691406B1 (en) * | 2004-09-27 | 2013-11-13 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor manufacturing equipment and semiconductor manufacturing method |
JP5043475B2 (en) * | 2007-03-05 | 2012-10-10 | ミライアル株式会社 | Semiconductor wafer storage container |
KR100922574B1 (en) * | 2007-11-30 | 2009-10-21 | 한국전자통신연구원 | Apparatus for fixing plastic sheet and Fabrication method of nanopattern on plastic sheet using this same |
DE112009002156T5 (en) * | 2008-09-08 | 2012-01-12 | Shibaura Mechatronics Corp. | Substrate holding member, substrate processing apparatus and substrate processing method |
JP2010126789A (en) * | 2008-11-28 | 2010-06-10 | Shibaura Mechatronics Corp | Sputtering film deposition system |
JP2010258288A (en) * | 2009-04-27 | 2010-11-11 | Sanyo Electric Co Ltd | Fixture, and method of manufacturing semiconductor device using the same |
JP5328538B2 (en) * | 2009-07-16 | 2013-10-30 | 信越ポリマー株式会社 | Electronic component holder and method of using the same |
JP4967078B1 (en) * | 2012-02-14 | 2012-07-04 | 株式会社テクノホロン | Wafer holder |
US9059240B2 (en) * | 2012-06-05 | 2015-06-16 | International Business Machines Corporation | Fixture for shaping a laminate substrate |
DE112015004190B4 (en) * | 2014-11-26 | 2024-05-29 | VON ARDENNE Asset GmbH & Co. KG | Substrate holding device, substrate transport device, processing arrangement and method for processing a substrate |
US10658212B2 (en) | 2014-11-27 | 2020-05-19 | Achilles Corporation | Ring spacer |
JP6543061B2 (en) * | 2015-03-20 | 2019-07-10 | 株式会社オーク製作所 | Exposure apparatus using substrate correction jig, and substrate correction jig |
JP7213774B2 (en) * | 2019-08-06 | 2023-01-27 | 三菱電機株式会社 | Wafer container |
CN115244680A (en) * | 2020-02-17 | 2022-10-25 | 捷普有限公司 | Apparatus, system and method for providing a semiconductor wafer leveling edge |
CN112466807B (en) * | 2020-11-25 | 2024-05-24 | 绍兴同芯成集成电路有限公司 | Technological method for ultrathin wafer thinning and back metal evaporation |
CN114351224B (en) * | 2021-03-18 | 2023-08-25 | 青岛惠芯微电子有限公司 | Electroplating hanger and electroplating device |
WO2024204563A1 (en) * | 2023-03-30 | 2024-10-03 | ローム株式会社 | Method of manufacturing semiconductor device and wafer support structure |
-
2002
- 2002-06-12 JP JP2002171235A patent/JP4096636B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101169924B1 (en) | 2010-01-07 | 2012-08-06 | 세메스 주식회사 | Wafer transfer robot |
Also Published As
Publication number | Publication date |
---|---|
JP2004022571A (en) | 2004-01-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4096636B2 (en) | Wafer support jig and semiconductor element manufacturing method using the same | |
US6196532B1 (en) | 3 point vacuum chuck with non-resilient support members | |
US10453733B2 (en) | Substrate transfer mechanisms | |
JP4878109B2 (en) | Substrate transfer system and substrate transfer method | |
JP6656153B2 (en) | Wafer carrier for smaller wafers and wafer pieces | |
WO2006043531A1 (en) | Substrate supporting/transferring tray | |
CN111684580B (en) | Quick response base assembly for selective pre-cleaning | |
JP2005513773A (en) | Wafer carrier for semiconductor processing equipment | |
US11764099B2 (en) | Patterned chuck for double-sided processing | |
KR20150115821A (en) | Substrate support with controlled sealing gap | |
SG173261A1 (en) | Annealing process for annealing a structure | |
KR20180056788A (en) | Substrate carrier for active / passive bonding and de-bonding of substrates | |
JP5002505B2 (en) | Transport tray and vacuum processing apparatus using the transport tray | |
JP2001020058A (en) | Device and method for making wafer spacing mask on substrate supporting chuck | |
US20190080949A1 (en) | Soft chucking and dechucking for electrostatic chucking substrate supports | |
JP2007180273A (en) | Method of manufacturing semiconductor device | |
JP2002059363A (en) | Wafer base material | |
JP4906012B2 (en) | Electrostatic chuck | |
JP4843731B2 (en) | Vacuum processing equipment | |
JPH11163102A (en) | Susceptor for semiconductor manufacturing | |
JP4539981B2 (en) | Substrate holding device | |
WO2017148126A1 (en) | Electrostatic chuck device | |
JP7183625B2 (en) | Semiconductor device manufacturing method | |
JP2014041923A (en) | Manufacturing method and manufacturing apparatus of semiconductor device | |
TWI440123B (en) | Apparatus and method for carrying substrates |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041224 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070815 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070828 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071009 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071120 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080109 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080219 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080303 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110321 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |