JP2010258288A - Fixture, and method of manufacturing semiconductor device using the same - Google Patents
Fixture, and method of manufacturing semiconductor device using the same Download PDFInfo
- Publication number
- JP2010258288A JP2010258288A JP2009108045A JP2009108045A JP2010258288A JP 2010258288 A JP2010258288 A JP 2010258288A JP 2009108045 A JP2009108045 A JP 2009108045A JP 2009108045 A JP2009108045 A JP 2009108045A JP 2010258288 A JP2010258288 A JP 2010258288A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor wafer
- fixing jig
- semiconductor device
- semiconductor
- clamper
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
Description
本発明は固定治具およびそれを用いた半導体装置の製造方法に関し、特に、半導体ウェハを固定する固定治具およびそれを用いた半導体装置の製造方法に関する。 The present invention relates to a fixing jig and a method for manufacturing a semiconductor device using the same, and more particularly to a fixing jig for fixing a semiconductor wafer and a method for manufacturing a semiconductor device using the same.
従来から、電子機器にセットされる半導体装置は、携帯電話、携帯用のコンピューター等に採用されるため、小型化、薄型化、軽量化が求められている。これらの条件を満たすために、CSP(Chip Scale Package)と呼ばれる、内蔵される半導体素子と同等のサイズを有する半導体装置が開発されている。 2. Description of the Related Art Conventionally, a semiconductor device set in an electronic device is used in a mobile phone, a portable computer, and the like, so that it is required to be downsized, thinned, and lightweight. In order to satisfy these conditions, a semiconductor device called a CSP (Chip Scale Package) having a size equivalent to a built-in semiconductor element has been developed.
これらのCSPの中でも、特に小型化なものとしてWLP(Wafer Level Package)がある(例えば下記特許文献1を参照)。一般的なWLPの製造方法は、半導体ウェハに多数の半導体装置部をマトリックス状に設け、各半導体装置部の拡散領域と接続された配線および半田電極を半導体ウェハの一主面に形成した後に、半導体ウェハを格子状にダイシングすることにより、各半導体装置部を個別に分離している。更にまた、半導体装置部の主面にレーザー照射により捺印が形成される。または、半導体ウェハの状態で、半導体ウェハの主面に対してレーザーを照射して捺印が形成されても良い。 Among these CSPs, there is WLP (Wafer Level Package) as a particularly miniaturized one (see, for example, Patent Document 1 below). A general method for manufacturing WLP is to provide a semiconductor wafer with a large number of semiconductor device portions in a matrix, and after forming wirings and solder electrodes connected to the diffusion regions of each semiconductor device portion on one main surface of the semiconductor wafer, Each semiconductor device part is separated individually by dicing the semiconductor wafer into a lattice shape. Furthermore, a seal is formed on the main surface of the semiconductor device portion by laser irradiation. Alternatively, the seal may be formed by irradiating the main surface of the semiconductor wafer with a laser in the state of the semiconductor wafer.
しかしながら、上記した一般的なWLPの製造方法では、形成されるWLPの厚みを例えば100μm以下とするためには、ダイシングを行う前に半導体ウェハ自体の厚みを100μm以下と極めて薄くする必要がある。このことから、薄型化した後の半導体ウェハの機械的強度が低下して、搬送の工程等で半導体ウェハが破損してしまう問題が多く発生してしまう。 However, in the above general WLP manufacturing method, in order to reduce the thickness of the formed WLP to, for example, 100 μm or less, it is necessary to extremely reduce the thickness of the semiconductor wafer itself to 100 μm or less before dicing. For this reason, the mechanical strength of the semiconductor wafer after being reduced in thickness is lowered, and there are many problems that the semiconductor wafer is damaged in the transporting process or the like.
この様な問題を解決するWLPの製造方法として、先ダイシング(Dicing Bifore Grinding:以下DBGと略称する)が開発されている(特許文献2を参照)。このDBGによる半導体装置の製造方法は、配線等が形成された半導体ウェハを表面側からハーフカットした後に、裏面側から全面的に研削することで、ハーフカットされた領域にて半導体ウェハを個々の半導体装置に分割する方法である。このDGBによる半導体ウェハの分割方法を、図11および図12を参照して説明する。 As a method for manufacturing WLP that solves such problems, dicing before grinding (hereinafter abbreviated as DBG) has been developed (see Patent Document 2). In this method of manufacturing a semiconductor device by DBG, a semiconductor wafer on which wirings and the like are formed is half-cut from the front surface side and then ground from the back surface side, so that the semiconductor wafer is individually separated in the half-cut region. This is a method of dividing into semiconductor devices. A method of dividing a semiconductor wafer by DGB will be described with reference to FIGS.
図11(A)を参照して、先ず、半導体装置部108がマトリックス状に形成された半導体ウェハ100を用意する。各半導体装置部108の上面付近には、拡散工程によりトランジスタ等の素子が形成されている。また、半導体ウェハ100の上面は、酸化膜から成る絶縁層102により被覆され、この絶縁膜102の上面には、素子領域と接続された配線104が形成されている。更に、配線104には半田から成る外部電極106が形成されている。この工程に於ける半導体ウェハ100の厚みは例えば280μm程度である。 Referring to FIG. 11A, first, a semiconductor wafer 100 in which semiconductor device portions 108 are formed in a matrix is prepared. In the vicinity of the upper surface of each semiconductor device portion 108, an element such as a transistor is formed by a diffusion process. Further, the upper surface of the semiconductor wafer 100 is covered with an insulating layer 102 made of an oxide film, and wiring 104 connected to the element region is formed on the upper surface of the insulating film 102. Further, an external electrode 106 made of solder is formed on the wiring 104. The thickness of the semiconductor wafer 100 in this step is about 280 μm, for example.
図11(B)を参照して、次に、半導体ウェハ100の上面からダイシングを行うことにより、各半導体装置部108同士の間に溝110を形成する。ここでのダイシングは半導体ウェハ100を分割するものではなく、ダイシングにより形成される溝110の深さは半導体ウェハ100の厚さよりも浅く形成される。一例として、半導体ウェハ100の厚みが上記したように280μmの場合、溝110の深さは100μm程度に設定される。従って、本工程を経た半導体ウェハ100は分割された状態ではなく、一枚の板状体を呈している。 Referring to FIG. 11B, next, dicing is performed from the upper surface of the semiconductor wafer 100 to form a groove 110 between the semiconductor device portions 108. The dicing here does not divide the semiconductor wafer 100, and the depth of the groove 110 formed by dicing is formed to be shallower than the thickness of the semiconductor wafer 100. As an example, when the thickness of the semiconductor wafer 100 is 280 μm as described above, the depth of the groove 110 is set to about 100 μm. Therefore, the semiconductor wafer 100 that has undergone this process is not in a divided state, but presents a single plate-like body.
図11(C)を参照して、半導体ウェハ100の表裏を反転させた後に、配線104が形成された半導体ウェハ100の下面を、粘着テープ112に貼着させる。更に、半導体ウェハ100を上面からグラインドを行い、半導体ウェハ100を全面的に薄くする。 Referring to FIG. 11C, after the semiconductor wafer 100 is turned upside down, the lower surface of the semiconductor wafer 100 on which the wiring 104 is formed is attached to the adhesive tape 112. Furthermore, the semiconductor wafer 100 is ground from the upper surface, and the semiconductor wafer 100 is thinned over the entire surface.
図11(D)を参照して、半導体ウェハ100の上面からグラインドを進行させることにより、溝110が分離された箇所にて各半導体装置部108が個別に分離される。 Referring to FIG. 11D, by advancing grinding from the upper surface of semiconductor wafer 100, each semiconductor device portion 108 is individually separated at the location where groove 110 is separated.
図12(A)および図12(B)を参照して、次に、各半導体装置部108の裏面側(グライドにより研削された面側)を、例えばダイシングシートから成る粘着テープ114に貼着する。更に、粘着テープ112を剥がすことで、各半導体装置部108は、表面側(回路が形成された面)側からピックアップすることが可能となる。 Referring to FIGS. 12A and 12B, next, the back surface side (surface side ground by glide) of each semiconductor device portion 108 is attached to an adhesive tape 114 made of, for example, a dicing sheet. . Further, by peeling off the adhesive tape 112, each semiconductor device portion 108 can be picked up from the front surface side (surface on which the circuit is formed) side.
上記工程が終了した後は、各半導体装置をピックアップして粘着テープ114から離脱させた後に、下面(半導体材料が露出する面)にレーザーを照射して捺印し、テーピング梱包等を行う。 After the above steps are completed, each semiconductor device is picked up and separated from the adhesive tape 114, and then the lower surface (the surface on which the semiconductor material is exposed) is irradiated with a laser to be stamped, and taping packaging or the like is performed.
上記した製造方法では、分割された各半導体装置に対してレーザー印刷を行うと生産性が悪いので、生産性を向上させるために分割前の半導体ウェハに対してレーザー印刷を行う方法が考えられる。 In the manufacturing method described above, since productivity is poor when laser printing is performed on each divided semiconductor device, a method of performing laser printing on a semiconductor wafer before division can be considered in order to improve productivity.
しかしながら、半導体ウェハの各半導体装置部の主面に効率的にレーザーを照射して捺印を形成することは困難であった。具体的には、装置自体の薄型化の為に半導体ウェハの厚みは例えば100μm以下と極めて薄くなるので、レーザー照射による捺印を行うために薄い半導体ウェハを搬送すると、この搬送の途中で半導体ウェハが割れてしまう問題が発生する。 However, it has been difficult to form a seal by efficiently irradiating the main surface of each semiconductor device portion of the semiconductor wafer with a laser. Specifically, the thickness of the semiconductor wafer becomes extremely thin, for example, 100 μm or less in order to reduce the thickness of the apparatus itself. Therefore, when a thin semiconductor wafer is transported for marking by laser irradiation, the semiconductor wafer is in the middle of the transport. The problem of breaking occurs.
更にまた、上記した通常のWLPの製造プロセスと、DBGの製造プロセスとは1つの工場内で混在する場合があるが、レーザー照射による捺印を共通して行うことは困難であった。その理由は、通常のWLPの製造プロセスでは半導体ウェハの状態のままでレーザー照射による捺印が行われるのに対して、DGBの製造プロセスでは個別に分離された半導体ウェハに対してレーザー照射による捺印が行われるからである。 Furthermore, although the above-described normal WLP manufacturing process and DBG manufacturing process may coexist in one factory, it is difficult to carry out the marking by laser irradiation in common. The reason for this is that in the normal WLP manufacturing process, laser irradiation is performed in the state of the semiconductor wafer, whereas in the DGB manufacturing process, individually separated semiconductor wafers are stamped by laser irradiation. Because it is done.
本発明は上述した問題を鑑みてなされ、本発明の主な目的は、レーザー照射により捺印を形成する工程における半導体ウェハの搬送を容易にする固定治具およびそれを用いた半導体装置の製造方法を提供することにある。 The present invention has been made in view of the above-described problems, and a main object of the present invention is to provide a fixing jig that facilitates transport of a semiconductor wafer in a process of forming a seal by laser irradiation, and a method of manufacturing a semiconductor device using the same. It is to provide.
本発明の固定治具は、半導体ウェハを固定する固定治具であって、平面視でC字形状を呈し、前記半導体ウェハの直径よりも内径が小さいクランパと、前記クランパの内側の端部を厚み方向に窪ませて設けられた段差部と、前記段差部に収納された前記半導体ウェハの周辺部の主面に当接するリング状のクランプリングと、前記段差部よりも外側の前記クランパの上面に回転可能に設けられて、前記クランプリングを前記クランパ側に押圧するクランプブロックと、を備えることを特徴とする。 The fixing jig of the present invention is a fixing jig for fixing a semiconductor wafer, and has a C shape in a plan view, and has a clamper whose inner diameter is smaller than the diameter of the semiconductor wafer, and an inner end portion of the clamper. A stepped portion that is recessed in the thickness direction; a ring-shaped clamp ring that contacts the main surface of the peripheral portion of the semiconductor wafer housed in the stepped portion; and an upper surface of the clamper that is outside the stepped portion. And a clamp block that is rotatably provided to press the clamp ring toward the clamper.
本発明の半導体装置の製造方法は、多数の半導体装置部が形成された半導体ウェハを、捺印が形成される前記半導体ウェハの主面が露出した状態で、固定治具に機械的に固定する工程と、前記固定治具を保持することにより、前記半導体ウェハを、レーザー捺印が行われるテーブルまで搬送し、前記固定治具を前記テーブルおよび押圧クランパにて押圧することにより前記半導体ウェハの位置を固定する工程と、前記テーブルに固定された状態の前記半導体ウェハの前記主面に対してレーザーを照射して捺印を行う工程と、を備えることを特徴とする。 The method of manufacturing a semiconductor device according to the present invention includes a step of mechanically fixing a semiconductor wafer on which a large number of semiconductor device portions are formed to a fixing jig in a state where a main surface of the semiconductor wafer on which a seal is formed is exposed. And holding the fixing jig, the semiconductor wafer is conveyed to a table on which laser marking is performed, and the position of the semiconductor wafer is fixed by pressing the fixing jig with the table and a pressing clamper. And a step of performing a marking by irradiating the main surface of the semiconductor wafer fixed to the table with a laser.
本発明の固定治具によれば、レーザーが照射される半導体ウェハの主面を露出した状態で、半導体ウェハの周辺部を固定するので、レーザー照射による捺印の工程にて固定治具を保持することによって半導体ウェハの搬送が可能となる。従って、捺印が形成される半導体ウェハの厚みが100μm以下と極めて薄くても、搬送の工程において半導体ウェハが割れることが防止される。 According to the fixing jig of the present invention, the peripheral part of the semiconductor wafer is fixed in a state where the main surface of the semiconductor wafer irradiated with the laser is exposed, so that the fixing jig is held in the marking process by laser irradiation. As a result, the semiconductor wafer can be transferred. Therefore, even if the thickness of the semiconductor wafer on which the seal is formed is as thin as 100 μm or less, the semiconductor wafer is prevented from being cracked in the transport process.
更に、半導体ウェハを固定する固定治具の外形形状を、半導体ウェハのダイシングに用いられるウェハリングの同一の形状とすることにより、レーザー捺印に用いられる捺印装置を、通常のWLPの製造プロセスと、DBGの製造プロセスとで共用することができる。具体的には、通常のWLPの製造プロセスの場合は、固定治具により支持された半導体ウェハに対してレーザーが照射される。また、DGBの製造プロセスの場合は、個別の半導体装置に分離された半導体ウェハが、ウェハリングにより周囲が支持されたダイシングシートに貼着された状態で、レーザー照射による捺印が行われる。 Further, by making the outer shape of the fixing jig for fixing the semiconductor wafer the same shape of the wafer ring used for dicing the semiconductor wafer, the marking device used for laser marking can be converted into a normal WLP manufacturing process, It can be shared with the manufacturing process of DBG. Specifically, in the case of a normal WLP manufacturing process, a laser is irradiated onto a semiconductor wafer supported by a fixing jig. Further, in the case of a DGB manufacturing process, laser beam irradiation is performed in a state where a semiconductor wafer separated into individual semiconductor devices is attached to a dicing sheet whose periphery is supported by a wafer ring.
<第1の実施の形態>
図1を参照して、先ず、本実施の形態の固定治具1の構成を説明する。図1(A)は固定治具1を示す斜視図であり、図1(B)はその断面図である。
<First Embodiment>
With reference to FIG. 1, the structure of the fixing jig 1 of this Embodiment is demonstrated first. FIG. 1A is a perspective view showing the fixing jig 1, and FIG. 1B is a sectional view thereof.
図1(A)および図1(B)を参照して、固定治具1は、平面視でC字形状を呈するクランパ3と、クランパ3に配置された半導体ウェハの周囲に接触するクランプリング2とから主に構成されている。また、固定治具1は、拡散工程等により多数個の半導体装置部が形成された半導体ウェハを、レーザー捺印を行うために固定するものである。 1A and 1B, a fixing jig 1 includes a clamper 3 having a C-shape in a plan view, and a clamp ring 2 that contacts the periphery of a semiconductor wafer disposed on the clamper 3. And is composed mainly of. The fixing jig 1 fixes a semiconductor wafer on which a large number of semiconductor device portions are formed by a diffusion process or the like in order to perform laser marking.
クランパ3は、ステンレス等の金属を平面視でC字形状に成型したものであり、内側の端部は円形状であり、内径L2は保持される半導体ウェハの直径よりも短く設定されている。更に、クランパ3の内側の端部を厚み方向に窪ませた段差部6が形成されており、対向する段差部6同士の側面の距離L1は、保持される半導体ウェハの直径よりも若干長く設定されている。尚、段差部6の高さ(厚み)は、収納される半導体ウェハとクランプリング2の厚みとを加算した長さと同等程度である。 The clamper 3 is formed by molding a metal such as stainless steel into a C shape in a plan view, the inner end is circular, and the inner diameter L2 is set shorter than the diameter of the semiconductor wafer to be held. Further, a stepped portion 6 is formed in which the inner end of the clamper 3 is recessed in the thickness direction, and the distance L1 between the side surfaces of the facing stepped portions 6 is set slightly longer than the diameter of the semiconductor wafer to be held. Has been. Note that the height (thickness) of the stepped portion 6 is about the same as the length obtained by adding the semiconductor wafer to be accommodated and the thickness of the clamp ring 2.
固定治具1に半導体ウェハが固定されるときには、段差部6の下面に半導体ウェハの主面の周辺部が当接する。また、クランパ3がリング状ではなくC字形状を呈する理由は、半導体ウェハを移動させるために、半導体ウェハの裏面に接触するピンセットの逃げを確保するためである。 When the semiconductor wafer is fixed to the fixing jig 1, the peripheral portion of the main surface of the semiconductor wafer contacts the lower surface of the stepped portion 6. Further, the reason that the clamper 3 has a C shape instead of a ring shape is to secure escape of tweezers contacting the back surface of the semiconductor wafer in order to move the semiconductor wafer.
クランプリング2は、ステンレス等の金属又は樹脂材料をリング状に成型したものであり、その外形L3は、クランパ3が備える段差部6の直径L1よりも小さく設定される。クランプリング2の下面は、保持される半導体ウェハの上面周辺部に接触する。 The clamp ring 2 is formed by molding a metal such as stainless steel or a resin material into a ring shape, and its outer shape L3 is set to be smaller than the diameter L1 of the stepped portion 6 provided in the clamper 3. The lower surface of the clamp ring 2 is in contact with the periphery of the upper surface of the semiconductor wafer to be held.
クランプブロック5は、クランパ3の周辺部に複数個が等間隔に配置されており、回転可能な状態でクランパ3の上面に設けられている。各クランプブロック5の長手方向は、クランプリング2がクランパ3に配置されるまでは、クランパ3の中心に対して直角な方向を向いている。また、クランプリング2がクランパ3に収納された後は、クランプブロック5の長手方向がクランパ3の中心を向くように回転されることで、クランプブロック5の下面によりクランプリング2の上面が押圧される。 A plurality of clamp blocks 5 are arranged at equal intervals around the clamper 3 and are provided on the upper surface of the clamper 3 in a rotatable state. The longitudinal direction of each clamp block 5 is oriented in a direction perpendicular to the center of the clamper 3 until the clamp ring 2 is disposed on the clamper 3. Further, after the clamp ring 2 is accommodated in the clamper 3, the upper surface of the clamp ring 2 is pressed by the lower surface of the clamp block 5 by rotating the clamp block 5 so that the longitudinal direction of the clamp block 5 faces the center of the clamper 3. The
サイドクランプ4は、クランパ3の上面に配置された板状の部材から成り、クランパ3の中心に対して移動可能に設置されている。サイドクランプ4の内側の側面は、クランパ3に配置された半導体ウェハのオリエンテーションフラットを、側方から押圧する機能を有する。この押圧力は、サイドクランプ4の下方に配置されたバネにより与えられる。この様に半導体ウェハのオリエンテーションフラットをサイドクランプ4にて押圧することにより、収納される半導体ウェハを所定の向きにすることができる。 The side clamp 4 is composed of a plate-like member disposed on the upper surface of the clamper 3, and is installed so as to be movable with respect to the center of the clamper 3. An inner side surface of the side clamp 4 has a function of pressing the orientation flat of the semiconductor wafer disposed on the clamper 3 from the side. This pressing force is applied by a spring disposed below the side clamp 4. Thus, by pressing the orientation flat of the semiconductor wafer with the side clamp 4, the stored semiconductor wafer can be oriented in a predetermined direction.
<第2の実施の形態>
図2から図8を参照して、次に、上記した構成の固定治具を用いた半導体装置の製造方法を説明する。以下で説明する製造方法では、多数の半導体装置部が作り込まれた半導体ウェハを用意し、この半導体ウェハを固定治具に固定した状態でレーザー照射による捺印を行い、ダイシングを行うことにより各半導体装置部に分離している。即ち、背景技術で説明した、通常のWLPの製造方法に対して、上記した構成の固定治具が適用される。
<Second Embodiment>
Next, a method for manufacturing a semiconductor device using the fixing jig having the above-described configuration will be described with reference to FIGS. In the manufacturing method described below, a semiconductor wafer in which a large number of semiconductor device portions are formed is prepared, and after the semiconductor wafer is fixed to a fixing jig, marking is performed by laser irradiation, and dicing is performed for each semiconductor. It is separated into the device part. That is, the fixing jig having the above-described configuration is applied to the normal WLP manufacturing method described in the background art.
図2を参照して、先ず、半導体ウェハ22を用意する。図2(A)は半導体ウェハ22を示す平面図であり、図2(B)は半導体ウェハ22の一部分を示す断面図である。
Referring to FIG. 2, first, a
図2(A)を参照して、半導体ウェハ22には、マトリックス状に多数個(例えば数百個)の半導体装置部24が形成されている。ここで、半導体装置部24とは、1つの半導体装置となる部位である。また、各半導体装置部24同士の間にはダイシングライン27が格子状に規定されており、後の工程にて半導体ウェハ22はダイシングライン27に沿って個別の半導体装置に分離される。
Referring to FIG. 2A, a large number (for example, several hundreds) of semiconductor device sections 24 are formed on a
図2(B)を参照して、各半導体装置部24では、拡散工程によりトランジスタ等の素子(拡散領域)が半導体ウェハ22の内部に形成されている。更に、この素子と接続されたパッド56が半導体ウェハ22の上面に形成される。半導体ウェハ22の上面には、パッド56が露出された状態で、酸化膜等から成る絶縁層54が形成されている。また、絶縁層54の上面には、パッド56と接続された配線58が、各半導体装置部24の周辺部から中心部に向かって形成されている。パッド状に形成された配線58の上面には、半田から成る外部電極70が溶着されている。更に、外部電極70が設けられた領域を除外して、配線58および絶縁層54の上面が被覆されるように、樹脂から成る被覆層60が形成されている。本工程に於ける半導体ウェハ22の厚みは、半導体ウェハの直径により異なる。例えば、直径が50mm(2インチ)の半導体ウェハ22の厚みは280μmであり、直径が200mm(8インチ)の半導体ウェハ22の厚みは725μmである。
Referring to FIG. 2B, in each semiconductor device portion 24, an element (diffusion region) such as a transistor is formed inside the
図3を参照して、次に、半導体ウェハを固定治具に固定する。図3(A)は固定治具1にて半導体ウェハ22を固定する前の状態を分解して示す斜視図であり、図3(B)は半導体ウェハ22を固定治具1に固定した後の状態を示す斜視図であり、図3(C)は固定した後の状態の断面図である。
Next, referring to FIG. 3, the semiconductor wafer is fixed to a fixing jig. 3A is an exploded perspective view showing a state before the
図3(A)を参照して、半導体ウェハ22は、配線等が形成された面を上面にして、クランパ3の段差部6に収納される。上記したように半導体ウェハ22の厚みは200μm〜500μm程度であり、機械的強度が小さく割れやすい状態であるため、手作業により半導体ウェハ22を移動することは困難である。本工程では、半導体ウェハ22の移動には真空ピンセット7が使用される。ピンセット7の先端部に設けたパッドは、半導体材料が露出する半導体ウェハ22の下面の中心部付近を吸引して保持している。ピンセット7により半導体ウェハ22は、クランパ3の段差部に輸送される。
Referring to FIG. 3A, the
上記したように、クランパ3は、一部分が欠損したリング状であるC字形状を呈している。従って、クランパ3の段差部6に半導体ウェハ22をセットしても、半導体ウェハ22を裏面から保持するピンセット7の途中部分は、クランパ3の胴体部分が途切れている領域に配置される。従って、ピンセット7はクランパ3に接触しない。また、段差部6の上面には、半導体装置部やアライメントマークが設けられていない半導体ウェハ22の下面周辺部が当接している。
As described above, the clamper 3 has a C-shape that is a ring shape with a part missing. Therefore, even if the
次に、クランプリング2をクランパ3の段差部6に収納する。クランプリング2の外形は段差部6の直径よりも若干小さい程度であるので、クランプリング2は、下面が半導体ウェハ22の上面周辺部に接触した状態で、段差部6に収納される。
Next, the clamp ring 2 is stored in the step portion 6 of the clamper 3. Since the outer shape of the clamp ring 2 is slightly smaller than the diameter of the stepped portion 6, the clamp ring 2 is accommodated in the stepped portion 6 with the lower surface in contact with the peripheral portion of the upper surface of the
次に、サイドクランプ4を、クランパ3の中心に向かってスライドさせることにより、半導体ウェハ22のオリエンテーションフラットに、サイドクランプ4の側面を当接させる。この様にすることで、半導体ウェハ22の回転方向の向きが固定される。
Next, by sliding the side clamp 4 toward the center of the clamper 3, the side surface of the side clamp 4 is brought into contact with the orientation flat of the
次に、クランパ3の上面に配置された4つのクランプブロック5を回転させることにより、クランプリング2を上方から押圧して固定する。具体的には、クランプブロック5の長手方向がクランパ3の中心を向くように、クランプブロック5を回転させることで、クランプブロック5の下面によりクランプリング2の上面が押圧される。このことにより、クランプリング2を介して、半導体ウェハ22の周辺部がクランパ3の段差部6に押しつけられて固定される。
Next, the clamp ring 2 is pressed and fixed from above by rotating the four clamp blocks 5 arranged on the upper surface of the clamper 3. Specifically, the upper surface of the clamp ring 2 is pressed by the lower surface of the clamp block 5 by rotating the clamp block 5 so that the longitudinal direction of the clamp block 5 faces the center of the clamper 3. As a result, the peripheral portion of the
図3(B)および図3(C)に、固定治具1に半導体ウェハ22が固定された状態を示す。上記したように、半導体ウェハ22の周面部の上下主面は、クランプリング2およびクランパ3により固定されている。そして半導体ウェハ22の上面はクランプリング2の内側から上方に露出しており、このことにより半導体ウェハ22の上面に設けられたアライメントマークを視覚的に位置認識することが可能となる。更に、半導体ウェハ22の下面は、クランパ3の開口部から下方に露出しているので、クランパ3の開口部を経由して、半導体材料が露出する半導体ウェハ22の下面にレーザーを照射することが可能となる。
FIG. 3B and FIG. 3C show a state where the
図4から図7を参照して、次に、固定治具1に固定された状態の半導体ウェハ22に対して、レーザーを照射して捺印を形成する。
4 to 7, next, a
図4を参照して、先ず、本形態の半導体装置の製造方法に用いられる捺印装置10の構成を説明する。図4(A)は捺印装置10の主要部を示す斜視図であり、図4(B)は半導体ウェハがクランプされるテーブル14の構成を示す斜視図である。
With reference to FIG. 4, the structure of the marking
図4(A)を参照して、捺印装置10は、固定治具1に支持された半導体ウェハ22が載置される搬送レール12と、捺印の為にウェハリングが固定されるテーブル14と、半導体ウェハの帯電を除去するイオナイザー18と、半導体ウェハに対してレーザーを照射する発振器20とを主に備えている。捺印装置10の概略的な機能は、受け入れられた半導体ウェハ22に対して、一括してレーザー照射を行うことにより捺印を形成することにある。
Referring to FIG. 4A, the stamping
搬送レール12は、受け入れられた半導体ウェハ22が載置される部位である。具体的には、半導体ウェハ22は、周囲が固定治具1により支持された状態で、捺印装置10に供給される。また、搬送レール12は、断面がL字状に成形された2本のレールからなり、このレールの内側の平坦面に固定治具1は載置される。また、レーザー照射による捺印が終了した後の半導体ウェハも、搬送レール12に載置される。
The transport rail 12 is a part on which the received
テーブル14は、捺印を行うために固定治具1を固定する可動式のテーブルであり、固定治具1に固定された半導体ウェハ22の主面と平行な方向に対して移動可能である。テーブル14の中央部付近には、半導体ウェハよりも直径が大きい開口部が形成されており、捺印を行う際には、この開口部を経由してレーザーが下方から照射される。また、テーブル14は、固定治具1を受け入れるときには搬送レール12の近傍に位置し、半導体ウェハ22の帯電を除去する際にはイオナイザー18の下方を低速で移動し、半導体ウェハ22に対してレーザー照射を行う際には、発振器20の上方に位置する。
The table 14 is a movable table for fixing the fixing jig 1 for marking, and is movable in a direction parallel to the main surface of the
押圧クランパ16は、ステンレス等から成る2枚の金属板からなり、これらの2枚の金属板は同一平面上に離間して配置されている。また、各金属板の対向する側辺は、曲線状の切り欠けが形成されており、これらの切り欠けは全体として円形の開口部を形成している。更に、押圧クランパ16は、テーブル14に対して上下方向に移動可能であり、固定治具1がテーブル14の上面に載置されるまでは、押圧クランパ16はテーブル14の上面から離間した上方に位置している。更に、半導体ウェハ22が固定された半導体ウェハ22の捺印を行う工程では、押圧クランパ16は、テーブル14の上面に載置された固定治具1の上面を押圧して固定している。更に、レーザー照射による捺印が終了した後は、押圧クランパ16は再び上昇して固定治具1の固定は解除される。
The
イオナイザー18は、プラスイオンおよびマイナスイオンを人工的に生成し、これらのイオンを含む空気を半導体ウェハ22に対して吹き付ける機能を有する。この様にすることで、半導体ウェハ22の帯電が除去される。
The
発振器20は、捺印を行うために半導体ウェハ22の主面にレーザーを照射する機能を備えている。本実施の形態では、発振器20はYAG(Yttrium Aluminum Garnet)レーザーを照射するが、照射されるレーザーの波長としては532nmが好適である。
The
図4(B)に示すように、押圧クランパ16およびテーブル14には開口部が設けられている。具体的には、押圧クランパ16は、上記したように2枚の金属板からなり、両金属板の対向する側辺に切欠き部を設けることで、開口部16Aが構成されている。この開口部16Aの大きさは、固定治具1の外径よりも小さく、半導体ウェハ22の直径よりも大きい円形状である。この様に開口部16Aを設けることにより、押圧クランパ16にて固定治具1を固定した後でも、この開口部16Aから半導体ウェハ22を露出させて、上方から半導体ウェハ22の位置認識を行うことができる。
As shown in FIG. 4B, the pressing
更に、テーブル14の中央部付近にも、上記した開口部16Aと同等の大きさの開口部14Aが設けられている。半導体ウェハ22に対してレーザーを照射するときは、この開口部14Aを経由してレーザーが下方から照射される。
Further, an opening 14A having a size equivalent to that of the above-described opening 16A is provided near the center of the table 14. When irradiating the
図5から図7を参照して、次に、半導体ウェハ22に含まれる各半導体装置部24の主面に、レーザーを照射することにより捺印を形成する。本工程では、図4に示した構成の捺印装置10を用いて、半導体ウェハ22に含まれる各半導体装置部に対して一括してレーザーを照射して捺印を行っている。
Next, referring to FIGS. 5 to 7, the main surface of each semiconductor device portion 24 included in the
図5(A)を参照して、先ず、半導体ウェハ22を捺印装置の搬送レール12に受け入れる。本工程では、半導体ウェハ22は、周囲が固定治具1により支持された状態で、搬送レール12に受け入れられる。搬送レール12に載置された固定治具1は、輸送アーム13により狭持された状態でテーブル14まで搬送される。ここで、輸送アーム13は、半導体ウェハ22自体ではなく、半導体ウェハ22を固定する固定治具1を狭持するので、輸送アーム13により輸送されることによる半導体ウェハ22の破損は防止されている。
Referring to FIG. 5A, first, the
図5(B)を参照して、次に、上下方向に移動可能な押圧クランパ16を下降させて、押圧クランパ16の下面とテーブル14の上面とで固定治具1を挟み込んで固定する。このことにより、固定治具1に支持される半導体ウェハ22がテーブル14に対して固定される。また、捺印の工程が終了するまでは、固定治具1は、テーブル14に固定された状態が保持される。更にまた、押圧クランパ16およびテーブル14は、捺印を行うために一体となって移動する。
Next, referring to FIG. 5B, the pressing
図5(C)を参照して、次に、プラスイオンおよびマイナスイオンを含む空気を、イオナイザー18から半導体ウェハ22に向かって吹き付ける。この様にすることで、半導体ウェハ22の帯電が除去される。ここでは、イオナイザー18は所定の位置に固定された状態で、固定治具1を固定するテーブル14が低速で移動する。具体的には、イオナイザー18によるイオンの吹きつけを行いつつ、紙面上にて右側から左方向にテーブル14が移動することにより、半導体ウェハ22の全域にわたってイオンが吹き付けられる。
With reference to FIG. 5C, next, air containing positive ions and negative ions is blown from the
図6を参照して、次に、半導体ウェハ22の位置認識を行う。図6(A)は本工程を示す断面図であり、図6(B)は固定治具1に固定された半導体ウェハ22を示す平面図である。
Next, referring to FIG. 6, the position of the
図6(A)を参照して、カメラ15の直下に半導体ウェハ22が位置するようにテーブル14を移動させた後に、カメラ15により半導体ウェハ22を撮影する。そして、撮影された画像から位置情報を抽出している。半導体ウェハ22は、配線や半田電極が形成された面が上面となるようにダイシングシート21に貼着されているので、これらの配線等を基準として位置合わせを行うことができる。
Referring to FIG. 6A, after moving the table 14 so that the
本実施の形態では、図6(B)に示すように、半導体ウェハ22の上面に形成されたマーク17の位置を認識している。マーク17の位置と、半導体ウェハ22の外形および各半導体装置部24の位置との相対的な位置関係は予め算出されている。従って、マーク17の位置を認識することにより、半導体ウェハ22の中心の位置や各半導体装置部24の位置を認識することができる。
In the present embodiment, as shown in FIG. 6B, the position of the mark 17 formed on the upper surface of the
マーク17は、半導体装置部24が形成される領域よりも外側の半導体ウェハ22の表面に4つ設けられており、例えば配線を構成する金属と同じ材料から形成されている。マーク17の個数は、半導体ウェハ22の中心位置および各半導体装置部24の位置が認識できるのであれば、4個よりも多くても良いし少なくても良い。
Four marks 17 are provided on the surface of the
図7(A)を参照して、次に、半導体ウェハ22に含まれる各半導体装置部24に対して、レーザーを照射することにより捺印を形成する。先ず、上記した方法で得られた半導体ウェハ22の位置情報を基に、発振器20の上方に半導体ウェハ22の所定箇所が位置するようにテーブル14を移動させる。次に、発振器20から所定の波長のレーザー28を、半導体材料が露出する半導体ウェハ22の下面に対して照射させせる。また、レーザー28は、テーブル14の開口部および固定治具1の内側を経由して、半導体ウェハ22に到達する。本工程では、半導体ウェハ22に含まれる各半導体装置部に対応して、半導体ウェハ22の下面に対して捺印が行われる。
Next, referring to FIG. 7A, each semiconductor device portion 24 included in the
図7(B)を参照して、次に、上記した捺印が終了した後は、テーブル14を搬送レール12の近傍まで移動させた後に、押圧クランパ16を上昇させて固定治具1の固定を解除する。次に、輸送アーム13により固定治具1を狭持して搬送レール12まで輸送し、捺印装置から固定治具1が取り出される。
Next, referring to FIG. 7B, after the above-described marking is completed, the table 14 is moved to the vicinity of the transport rail 12, and then the
上記工程が終了した後は、捺印が形成された半導体ウェハ22を固定治具1から取り出す。半導体ウェハ22の取り出しには、図3(A)に示したピンセット7が用いられる。
After the above process is completed, the
図8を参照して、次に、半導体ウェハ22を各半導体装置部に分割する。先ず、捺印が形成された半導体ウェハ22を、周囲がウェハリング23により支持されたダイシングシート21の上面に貼着する。ここでは、半導体材料が露出する半導体ウェハ22の主面がダイシングシート21に貼着されている。更に、高速で回転するブレード26を用いて、半導体装置部24同士の間に格子状に規定されたダイシングライン27に沿って、半導体ウェハ22を各半導体装置部24に分割する。この様に分割された各半導体装置部24は、吸着コレットを用いて、半導体装置部24をダイシングシート21から分離した後に、収納容器に収納される。
Referring to FIG. 8, next, the
<第3の実施の形態>
図9を参照して、上記した製造方法により製造される半導体装置50の構成を説明する。図9(A)は半導体装置50の断面図であり、図9(B)は断面図である。
<Third Embodiment>
With reference to FIG. 9, the structure of the
図9(A)および図9(B)を参照して、半導体装置50は、半導体基板52と、半導体基板52の下面に形成された配線58等を具備しており、半導体材料が露出する半導体基板52の上面に、レーザーを照射することにより捺印66が設けられた構成となっている。更に、本形態の半導体装置50は、上面および側面に半導体材料が露出し、下面に半田から成る外部電極70がグリッド状に形成されたWLPである。
Referring to FIGS. 9A and 9B, a
半導体基板52は、シリコン等の半導体材料から成り、その下面付近には拡散工程により素子領域が形成されている。例えば、バイポーラトランジスタ、MOSFET、ダイオード、IC、LSI等が半導体基板52の内部に形成される。半導体基板52の厚みは、例えば50μm〜100μm程度である。また、半導体基板52の上面は、グラインド加工により研削処理された粗面を呈している。 The semiconductor substrate 52 is made of a semiconductor material such as silicon, and an element region is formed near its lower surface by a diffusion process. For example, a bipolar transistor, MOSFET, diode, IC, LSI or the like is formed inside the semiconductor substrate 52. The thickness of the semiconductor substrate 52 is, for example, about 50 μm to 100 μm. The upper surface of the semiconductor substrate 52 is a rough surface that has been ground by grinding.
図9(B)を参照して半導体基板52の下面には、拡散工程により形成された素子領域(活性領域)と電気的に接続されたパッド56が形成されている。このパッド56が形成される部分を除いて、半導体基板52の下面は絶縁層54により被覆されている。絶縁層54は、例えば窒化膜や樹脂膜から成る。 Referring to FIG. 9B, a pad 56 electrically connected to the element region (active region) formed by the diffusion process is formed on the lower surface of the semiconductor substrate 52. Except for the portion where the pad 56 is formed, the lower surface of the semiconductor substrate 52 is covered with an insulating layer 54. The insulating layer 54 is made of, for example, a nitride film or a resin film.
絶縁層54の下面には、パッド56と接続された配線58が形成されている。ここで、パッド56は半導体装置50の周辺部に設けられ、配線58は周辺部から内部に延在している。配線58の一部分はパッド状に形成され、半田等の導電性接着材から成る外部電極70がこのパッド状の部分に溶着されている。更に、外部電極70が形成される領域を除外して、樹脂等の絶縁性材料から成る被覆層60により、配線58および絶縁層54の下面は被覆される。
A wiring 58 connected to the pad 56 is formed on the lower surface of the insulating layer 54. Here, the pad 56 is provided in the peripheral portion of the
図9(A)を参照して、半導体基板52の上面には捺印66が形成されている。ここでは、捺印66は位置マーク64と記号マーク62とから成る。位置マーク64は、半導体装置50の平面的な位置(角度)を検出するために設けられている。ここでは、位置マーク64は、半導体装置50の左下の角部に設けられている。一方、記号マーク62は文字や数字等から成り、製造会社名、製造時期、製品名、ロット番号、内蔵される素子の特性等を示している。本形態では、これらの捺印66は、半導体基板52の上面にレーザーを照射することにより設けられる。
Referring to FIG. 9A, a stamp 66 is formed on the upper surface of the semiconductor substrate 52. Here, the seal 66 includes a position mark 64 and a symbol mark 62. The position mark 64 is provided for detecting a planar position (angle) of the
<第4の実施の形態>
図10を参照して、図4に示した捺印装置10は、DGBプロセスにより製造されて各半導体装置部に分割された半導体ウェハ22に対して用いることも可能である。この場合のレーザー照射による捺印方法を、以下に説明する。尚、概略的な製造方法は上記した第2の実施の形態と同様であるので、相違する部分を中心に以下に説明する。
<Fourth embodiment>
Referring to FIG. 10, the stamping
図10(A)を参照して、先ず、分離された半導体ウェハを、周囲がウェハリング23により支持されたダイシングシート21に貼着して用意する。ウェハリング23の外形形状は、上記した固定治具1と同様である。従って、テーブル14の上面にウェハリング23を載置した後に、押圧クランパ16とテーブル14とでウェハリング23を固定することにより半導体ウェハ22の位置は固定される。更にここでは、ダイシングシート21の撓みや皺を矯正するために、円環状のリング11によりダイシングシート21を下方から押圧している。
Referring to FIG. 10A, first, a separated semiconductor wafer is prepared by sticking to a dicing sheet 21 whose periphery is supported by a wafer ring 23. The outer shape of the wafer ring 23 is the same as that of the fixing jig 1 described above. Therefore, after the wafer ring 23 is placed on the upper surface of the table 14, the position of the
図10(B)を参照して、次に、上面に接着層36を介して複数の半導体装置部24が貼着されたダイシングシート21に対して、下方からレーザー28を照射している。レーザー28は、透明なダイシングシート21および接着層36を透過して、半導体装置部24の半導体基板52の下面に到達する。 Referring to FIG. 10B, next, laser 28 is irradiated from below to dicing sheet 21 having a plurality of semiconductor device portions 24 attached to the upper surface with adhesive layer 36 interposed therebetween. The laser 28 passes through the transparent dicing sheet 21 and the adhesive layer 36 and reaches the lower surface of the semiconductor substrate 52 of the semiconductor device unit 24.
本工程で使用されるレーザー28は、YAGレーザーであり、特に好ましくは、波長が532nmのYAGレーザーが使用される。この様に波長が短いレーザー28を照射すると、レーザーの大部分は、半導体基板52の上面にて反射されて、半導体基板52の内部には殆どレーザーは進行せず、半導体基板52の上面付近に形成された素子領域にレーザーの悪影響は及ばない。 The laser 28 used in this step is a YAG laser, and a YAG laser having a wavelength of 532 nm is particularly preferably used. When the laser 28 having a short wavelength is irradiated in this manner, most of the laser is reflected on the upper surface of the semiconductor substrate 52, so that the laser hardly travels inside the semiconductor substrate 52 and is near the upper surface of the semiconductor substrate 52. The adverse effect of the laser is not exerted on the formed element region.
また、照射されるレーザー28の出力は例えば6W程度であり、レーザー28が照射する照射領域の大きさは、直径が30μm程度の円形である。更に、本実施の形態では、レーザー28の出力および照射時間が、発熱により接着層36が気化しない程度に制御されている。従って、レーザー28の照射による発熱により接着層36が気化することにより、半導体装置部24がダイシングシート21から離脱することが防止されている。 The output of the laser 28 to be irradiated is about 6 W, for example, and the size of the irradiation region irradiated by the laser 28 is a circle having a diameter of about 30 μm. Furthermore, in the present embodiment, the output and irradiation time of the laser 28 are controlled to such an extent that the adhesive layer 36 does not vaporize due to heat generation. Therefore, the adhesive layer 36 is vaporized by heat generated by the irradiation of the laser 28, thereby preventing the semiconductor device unit 24 from being detached from the dicing sheet 21.
図10(C)を参照して、本工程では、レーザー28を繰り返しショット(パルス)照射することにより、捺印を形成している。照射されたレーザー28がダイシングシート21および接着層36を透過して半導体基板52の下面に到達すると、レーザー28が照射された領域は局所的に掘削されて凹状部38Aが形成される。また、レーザー28の照射により、半導体基板52の下面において凹状部38Aおよびその周辺部は高温となり、これらの領域に付着する接着層36が炭化する。そして、炭化した接着層36から成る炭化物68は、凹状部38Aおよびその周辺部(図10(D)に示す炭化領域40A)に付着する。本工程では、形成されるべき捺印の形状に沿って、上記したレーザー28のショット照射が行われる。 Referring to FIG. 10C, in this step, a stamp is formed by repeatedly irradiating a laser 28 with a shot (pulse). When the irradiated laser 28 passes through the dicing sheet 21 and the adhesive layer 36 and reaches the lower surface of the semiconductor substrate 52, the region irradiated with the laser 28 is excavated locally to form a concave portion 38A. In addition, due to the irradiation of the laser 28, the concave portion 38 </ b> A and its peripheral portion are heated at the lower surface of the semiconductor substrate 52, and the adhesive layer 36 attached to these regions is carbonized. And the carbide | carbonized_material 68 which consists of the carbonized contact bonding layer 36 adheres to the concave part 38A and its peripheral part (carbonization area | region 40A shown to FIG. 10 (D)). In this step, the above-described shot irradiation of the laser 28 is performed along the shape of the seal to be formed.
図10(D)に、レーザー28により形成された凹状部38A−38Dおよび炭化領域40A−40Dを示す。レーザー28を照射することにより、等間隔に離間して凹状部38A−38Dが形成されており、各凹状部38A−38Dと同心円形状の炭化領域40A−40Dが形成されている。そして、隣接する炭化領域(例えば炭化領域40Aと炭化領域40B)同士は一部が重畳することにより、連続する炭化領域40A−40Dによりライン状の捺印が形成される。
FIG. 10D shows the concave portions 38 </ b> A- 38 </ b> D and the carbonized regions 40 </ b> A- 40 </ b> D formed by the laser 28. By irradiating the laser 28, concave portions 38A-38D are formed at equal intervals, and carbonized regions 40A-40D concentric with the concave portions 38A-38D are formed. The adjacent carbonized regions (for example, the carbonized region 40A and the
1 固定治具
2 クランプリング
3 クランパ
4 サイドクランプ
5 クランプブロック
6 段差部
7 ピンセット
10 捺印装置
11 リング
12 搬送レール
13 輸送アーム
14 テーブル
14A 開口部
15 カメラ
16 押圧クランパ
16A 開口部
17 マーク
18 イオナイザー
20 発振器
21 ダイシングシート
22 半導体ウェハ
23 ウェハリング
24 半導体装置部
26 ブレード
27 ダイシングライン
28 レーザー
32 接着層
36 接着層
38、38A、38B、38C、38D 凹状部
40、40A、40B、40C、40D 炭化領域
42 炭化物
44 溝
50 半導体装置
52 半導体基板
54 絶縁層
56 パッド
58 配線
60 被覆層
62 記号マーク
64 位置マーク
66 捺印
68 炭化物
70 外部電極
DESCRIPTION OF SYMBOLS 1 Fixing jig 2 Clamp ring 3 Clamper 4 Side clamp 5 Clamp block 6 Step part 7
Claims (8)
平面視でC字形状を呈し、前記半導体ウェハの直径よりも内径が小さいクランパと、
前記クランパの内側の端部を厚み方向に窪ませて設けられた段差部と、
前記段差部に収納された前記半導体ウェハの周辺部の主面に当接するリング状のクランプリングと、
前記段差部よりも外側の前記クランパの上面に回転可能に設けられて、前記クランプリングを前記クランパ側に押圧するクランプブロックと、
を備えることを特徴とする半導体ウェハの固定治具。 A fixing jig for fixing a semiconductor wafer,
A clamper having a C-shape in plan view and having an inner diameter smaller than the diameter of the semiconductor wafer;
A stepped portion provided by recessing the inner end of the clamper in the thickness direction;
A ring-shaped clamp ring that contacts the main surface of the peripheral portion of the semiconductor wafer housed in the stepped portion;
A clamp block which is rotatably provided on the upper surface of the clamper outside the stepped portion and presses the clamp ring toward the clamper;
A fixing jig for a semiconductor wafer, comprising:
前記固定治具を保持することにより、前記半導体ウェハを、レーザー捺印が行われるテーブルまで搬送し、前記固定治具を前記テーブルおよび押圧クランパにて押圧することにより前記半導体ウェハの位置を固定する工程と、
前記テーブルに固定された状態の前記半導体ウェハの前記主面に対してレーザーを照射して捺印を行う工程と、
を備えることを特徴とする半導体装置の製造方法。 A step of mechanically fixing a semiconductor wafer on which a large number of semiconductor device portions are formed to a fixing jig in a state where a main surface of the semiconductor wafer on which a stamp is formed is exposed;
The process of conveying the semiconductor wafer to a table on which laser marking is performed by holding the fixing jig, and fixing the position of the semiconductor wafer by pressing the fixing jig with the table and a pressing clamper. When,
Irradiating a laser to the main surface of the semiconductor wafer in a state fixed to the table and performing a seal;
A method for manufacturing a semiconductor device, comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009108045A JP2010258288A (en) | 2009-04-27 | 2009-04-27 | Fixture, and method of manufacturing semiconductor device using the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009108045A JP2010258288A (en) | 2009-04-27 | 2009-04-27 | Fixture, and method of manufacturing semiconductor device using the same |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010258288A true JP2010258288A (en) | 2010-11-11 |
Family
ID=43318845
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009108045A Pending JP2010258288A (en) | 2009-04-27 | 2009-04-27 | Fixture, and method of manufacturing semiconductor device using the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010258288A (en) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012059749A (en) * | 2010-09-06 | 2012-03-22 | Shin Etsu Polymer Co Ltd | Holding jig for substrate |
KR101590310B1 (en) * | 2015-01-12 | 2016-02-01 | 황영규 | A Wafer Size Conversion Tool |
KR20160112968A (en) * | 2015-03-20 | 2016-09-28 | 가부시키가이샤 오크세이사쿠쇼 | Exposure device using substrate unbending frame and substrate unbending frame |
TWI559361B (en) * | 2013-01-04 | 2016-11-21 | Psk有限公司 | Apparatus and method for treating substrate |
EP3525234A1 (en) * | 2018-02-07 | 2019-08-14 | Uwe Beier | Support device for a flat substrate |
CN112775701A (en) * | 2019-11-07 | 2021-05-11 | 迪技尚谱株式会社 | Adapter for cutting machine |
JP2022138096A (en) * | 2021-03-09 | 2022-09-22 | ピーエスケイ ホールディングス インコーポレイテッド | Substrate processing apparatus and substrate processing method |
CN115483151A (en) * | 2022-08-01 | 2022-12-16 | 江苏卓玉智能科技有限公司 | Fixing device for semiconductor wafer processing |
EP4107777A4 (en) * | 2020-02-17 | 2023-03-29 | Jabil Inc. | Apparatus, system and method for providing a semiconductor wafer leveling rim |
Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63177035U (en) * | 1987-04-30 | 1988-11-16 | ||
JPH0430419A (en) * | 1990-05-25 | 1992-02-03 | Jeol Ltd | Material retaining mechanism |
JPH0563064A (en) * | 1991-08-30 | 1993-03-12 | Shin Etsu Handotai Co Ltd | Wafer keeper of wafer container |
JPH06204330A (en) * | 1993-01-06 | 1994-07-22 | Canon Inc | Wafer transferring cassette and semiconductor processing device |
JPH08316287A (en) * | 1995-05-16 | 1996-11-29 | Murata Mfg Co Ltd | Board handling method and board frame used for it |
JPH11340310A (en) * | 1998-05-22 | 1999-12-10 | Komatsu Kasei Kk | Semiconductor wafer packing container |
JP2002237516A (en) * | 2001-02-07 | 2002-08-23 | Seiko Epson Corp | Wafer protective case |
JP2003068830A (en) * | 2001-08-23 | 2003-03-07 | Advantest Corp | Positioning and fixing device for wafer transport |
JP2004022571A (en) * | 2002-06-12 | 2004-01-22 | Toyota Motor Corp | Wafer supporting tool and semiconductor device manufacturing method using the same |
JP2006120827A (en) * | 2004-10-21 | 2006-05-11 | Renesas Technology Corp | Manufacturing method of semiconductor device |
JP2007266347A (en) * | 2006-03-29 | 2007-10-11 | Renesas Technology Corp | Method of manufacturing semiconductor device |
JP2008047841A (en) * | 2006-08-21 | 2008-02-28 | Advantest Corp | Holder device |
-
2009
- 2009-04-27 JP JP2009108045A patent/JP2010258288A/en active Pending
Patent Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63177035U (en) * | 1987-04-30 | 1988-11-16 | ||
JPH0430419A (en) * | 1990-05-25 | 1992-02-03 | Jeol Ltd | Material retaining mechanism |
JPH0563064A (en) * | 1991-08-30 | 1993-03-12 | Shin Etsu Handotai Co Ltd | Wafer keeper of wafer container |
JPH06204330A (en) * | 1993-01-06 | 1994-07-22 | Canon Inc | Wafer transferring cassette and semiconductor processing device |
JPH08316287A (en) * | 1995-05-16 | 1996-11-29 | Murata Mfg Co Ltd | Board handling method and board frame used for it |
JPH11340310A (en) * | 1998-05-22 | 1999-12-10 | Komatsu Kasei Kk | Semiconductor wafer packing container |
JP2002237516A (en) * | 2001-02-07 | 2002-08-23 | Seiko Epson Corp | Wafer protective case |
JP2003068830A (en) * | 2001-08-23 | 2003-03-07 | Advantest Corp | Positioning and fixing device for wafer transport |
JP2004022571A (en) * | 2002-06-12 | 2004-01-22 | Toyota Motor Corp | Wafer supporting tool and semiconductor device manufacturing method using the same |
JP2006120827A (en) * | 2004-10-21 | 2006-05-11 | Renesas Technology Corp | Manufacturing method of semiconductor device |
JP2007266347A (en) * | 2006-03-29 | 2007-10-11 | Renesas Technology Corp | Method of manufacturing semiconductor device |
JP2008047841A (en) * | 2006-08-21 | 2008-02-28 | Advantest Corp | Holder device |
Non-Patent Citations (1)
Title |
---|
JPN6013008141; 社団法人 日本半導体製造装置境界: 半導体製造装置用語事典 第5版 , 20001121, 294ページ, 菅野 泰平 * |
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012059749A (en) * | 2010-09-06 | 2012-03-22 | Shin Etsu Polymer Co Ltd | Holding jig for substrate |
TWI559361B (en) * | 2013-01-04 | 2016-11-21 | Psk有限公司 | Apparatus and method for treating substrate |
US9508541B2 (en) | 2013-01-04 | 2016-11-29 | Psk Inc. | Apparatus and method for treating substrate |
KR101590310B1 (en) * | 2015-01-12 | 2016-02-01 | 황영규 | A Wafer Size Conversion Tool |
KR102413891B1 (en) | 2015-03-20 | 2022-06-28 | 가부시키가이샤 오크세이사쿠쇼 | Exposure device using substrate unbending frame and substrate unbending frame |
KR20160112968A (en) * | 2015-03-20 | 2016-09-28 | 가부시키가이샤 오크세이사쿠쇼 | Exposure device using substrate unbending frame and substrate unbending frame |
JP2016177159A (en) * | 2015-03-20 | 2016-10-06 | 株式会社オーク製作所 | Exposure apparatus using substrate correction jig and substrate correction jig |
TWI701518B (en) * | 2015-03-20 | 2020-08-11 | 日商奧克製作所股份有限公司 | Exposure device using substrate correction jig and substrate correction jig |
EP3525234A1 (en) * | 2018-02-07 | 2019-08-14 | Uwe Beier | Support device for a flat substrate |
CN112775701A (en) * | 2019-11-07 | 2021-05-11 | 迪技尚谱株式会社 | Adapter for cutting machine |
EP3819077A1 (en) * | 2019-11-07 | 2021-05-12 | DGSHAPE Corporation | Adapter for cutting machine |
EP4107777A4 (en) * | 2020-02-17 | 2023-03-29 | Jabil Inc. | Apparatus, system and method for providing a semiconductor wafer leveling rim |
JP2022138096A (en) * | 2021-03-09 | 2022-09-22 | ピーエスケイ ホールディングス インコーポレイテッド | Substrate processing apparatus and substrate processing method |
JP7228011B2 (en) | 2021-03-09 | 2023-02-22 | ピーエスケイ ホールディングス インコーポレイテッド | SUBSTRATE PROCESSING APPARATUS AND SUBSTRATE PROCESSING METHOD |
CN115483151A (en) * | 2022-08-01 | 2022-12-16 | 江苏卓玉智能科技有限公司 | Fixing device for semiconductor wafer processing |
CN115483151B (en) * | 2022-08-01 | 2023-12-26 | 江苏卓玉智能科技有限公司 | Fixing device for semiconductor wafer processing |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5308213B2 (en) | Manufacturing method of semiconductor device | |
JP2010258288A (en) | Fixture, and method of manufacturing semiconductor device using the same | |
JP4769429B2 (en) | Manufacturing method of semiconductor device | |
JP3386126B2 (en) | Method and apparatus for separating circuit dice from wafer | |
JP4769975B2 (en) | Manufacturing method of semiconductor device | |
US11373888B2 (en) | Protective member forming method and protective member forming apparatus | |
WO2018003602A1 (en) | Alignment jig, alignment method, and transfer method | |
US11289348B2 (en) | Workpiece processing method | |
JP2007242787A (en) | Splitting method of wafer | |
TWI549174B (en) | A method of manufacturing a semiconductor device | |
JPWO2003028072A1 (en) | Manufacturing method of semiconductor device | |
JP2018006487A (en) | Support separation method, and substrate processing method | |
TW201917815A (en) | Method of manufacturing electrostatic chuck plate | |
WO2021084902A1 (en) | Method for manufacturing chip-mounted substrate, and substrate processing device | |
JP2020120029A (en) | Chuck table | |
JP2006073603A (en) | Alignment method of wafer | |
JP5811587B2 (en) | Manufacturing method of semiconductor device | |
JP2012104644A (en) | Wafer cutting method and wafer cutting device | |
CN107316833B (en) | Method for processing wafer | |
JP2012124300A (en) | Wafer breaking method and wafer breaking device | |
JP6625386B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
JP2007266421A (en) | Semiconductor device and manufacturing method thereof | |
JP2018006486A (en) | Support separation device, and support separation method | |
CN107309555B (en) | Method for processing wafer | |
TWI509681B (en) | Method and apparatus for processing on wafers |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Effective date: 20110606 Free format text: JAPANESE INTERMEDIATE CODE: A711 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120330 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130218 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20130218 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130226 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130408 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20131015 |