JP4087884B2 - High frequency module - Google Patents

High frequency module Download PDF

Info

Publication number
JP4087884B2
JP4087884B2 JP2007066011A JP2007066011A JP4087884B2 JP 4087884 B2 JP4087884 B2 JP 4087884B2 JP 2007066011 A JP2007066011 A JP 2007066011A JP 2007066011 A JP2007066011 A JP 2007066011A JP 4087884 B2 JP4087884 B2 JP 4087884B2
Authority
JP
Japan
Prior art keywords
electrode
capacitor
gnd
capacitors
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2007066011A
Other languages
Japanese (ja)
Other versions
JP2007227942A (en
Inventor
克彦 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2007066011A priority Critical patent/JP4087884B2/en
Publication of JP2007227942A publication Critical patent/JP2007227942A/en
Application granted granted Critical
Publication of JP4087884B2 publication Critical patent/JP4087884B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Control Of Motors That Do Not Use Commutators (AREA)
  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、携帯電話、自動車電話等の無線機器、或いはその他各種通信機器等の分野において利用可能な高周波モジュールに関する。特に、本発明は、トリプレート型ストリップライン共振器を用いたVCO(電圧制御発振器)、アンテナ切り換え器などに利用可能な高周波モジュールに関する。   The present invention relates to a high-frequency module that can be used in the field of wireless devices such as mobile phones and automobile phones, or other various communication devices. In particular, the present invention relates to a high-frequency module that can be used for a VCO (voltage controlled oscillator) using a triplate type stripline resonator, an antenna switch, and the like.

以下、図面に基づいて従来例を説明する。   A conventional example will be described below with reference to the drawings.

図3〜図5は従来例を示した図であり、図3〜図5中、1は部品搭載面(表面)、2は底面、3、4、5はGND電極、7はストリップライン導体、9はビア(Via)(または、ビアホール)、10、11はコンデンサ電極、12は不要接地容量発生部分を示す。   3 to 5 are diagrams showing conventional examples. In FIGS. 3 to 5, 1 is a component mounting surface (front surface), 2 is a bottom surface, 3, 4 and 5 are GND electrodes, 7 is a stripline conductor, 9 is a via (or via hole), 10 and 11 are capacitor electrodes, and 12 is an unnecessary ground capacitance generating portion.

また、C1 〜C10はコンデンサ、C11は可変コンデンサ、L1 、L2 はコイル、R1 〜R4 は抵抗、VCはバリキャップダイオード(可変容量ダイオード)、SLはストリップライン、Q1 、Q2 はトランジスタ、INは入力端子、OUTは出力端子、Vccは電源電圧、VCONTは入力端子INに入力する制御電圧を示す。 C 1 to C 10 are capacitors, C 11 is a variable capacitor, L 1 and L 2 are coils, R 1 to R 4 are resistors, VC is a varicap diode (variable capacitance diode), SL is a strip line, Q 1 , Q 2 is a transistor, IN is an input terminal, OUT is an output terminal, V cc is a power supply voltage, and V CONT is a control voltage input to the input terminal IN.

§1:VCOの回路例の説明・・・図3参照
図3は従来のVCOの回路例である。以下、図3に基づいて、VCO(電圧制御発振器)の回路例を説明する。従来、VCOとして、図示のようなストリップライン共振器を用いたVCOの回路が知られていた。
§1: Description of circuit example of VCO: see FIG. 3 FIG. 3 is a circuit example of a conventional VCO. Hereinafter, a circuit example of a VCO (voltage controlled oscillator) will be described with reference to FIG. Conventionally, a VCO circuit using a stripline resonator as shown is known as a VCO.

このVCOの回路は、コンデンサC1 〜C10、可変コンデンサC11、コイルL1 、L2 、抵抗R1 〜R4 、バリキャップダイオード(可変容量ダイオード)VC、ストリップラインSL等で構成されている。そして、この回路には、入力端子INと、出力端子OUTが設けてあり、電圧Vccの電源に接続して使用するように構成されている。 This VCO circuit includes capacitors C 1 to C 10 , variable capacitors C 11 , coils L 1 and L 2 , resistors R 1 to R 4 , varicap diodes (variable capacitance diodes) VC, strip lines SL, and the like. Yes. This circuit is provided with an input terminal IN and an output terminal OUT, and is configured to be used by being connected to a power source of voltage Vcc .

前記構成において、コンデンサC1 、C2 、C3 は高周波短絡用(バイパス用)のコンデンサであり、可変コンデンサC11は、発振周波数調整用の可変コンデンサである。また、ストリップラインSLは、ストリップライン共振器を構成しており、発振周波数を決定する回路の一部となっている。 In the above configuration, the capacitors C 1 , C 2 , and C 3 are high frequency short circuit (bypass) capacitors, and the variable capacitor C 11 is a variable capacitor for adjusting the oscillation frequency. The stripline SL forms a stripline resonator and is part of a circuit that determines the oscillation frequency.

前記回路において、入力端子INに制御電圧VCONTが入力すると、該制御電圧VCONTに応じた周波数で発振し、出力端子OUTからVCOの出力信号を取り出すことができる。 In the circuit, when the control voltage V CONT is input to the input terminal IN, the circuit oscillates at a frequency corresponding to the control voltage V CONT and the output signal of the VCO can be taken out from the output terminal OUT.

§2:VCOモジュールの説明・・・図4参照
図4は従来のVCOモジュール断面図である。以下、図4に基づいて、VCOモジュールの1例を説明する。このVCOモジュール例は、図3に示したVCO回路の各素子を多層基板に実装してVCOモジュールとした例である。前記多層基板は、例えば、1000℃以下の低温焼成可能なガラス−セラミックスで構成し、電極は、銀を主体とした導体を使用する。
§2: Description of VCO module: see FIG. 4 FIG. 4 is a sectional view of a conventional VCO module. Hereinafter, an example of the VCO module will be described with reference to FIG. This VCO module example is an example in which each element of the VCO circuit shown in FIG. The multilayer substrate is made of, for example, glass-ceramics that can be fired at a low temperature of 1000 ° C. or less, and the electrode uses a conductor mainly composed of silver.

前記VCOモジュールの小型化のために、ストリップラインSL、コンデンサ、コイルを多層基板に内蔵させている。この場合、ストリップラインSLを構成するストリップライン導体7を多層基板の内部層に設定し、該ストリップライン導体7を、多層基板の積層方向の両側からGND電極で挟み込むようにして、2つのGND電極3、4を設けることにより、トリプレート型ストリップライン共振器としている。   In order to reduce the size of the VCO module, a strip line SL, a capacitor, and a coil are built in a multilayer substrate. In this case, two GND electrodes are formed such that the strip line conductor 7 constituting the strip line SL is set as an inner layer of the multilayer substrate, and the strip line conductor 7 is sandwiched by the GND electrodes from both sides in the stacking direction of the multilayer substrate. By providing 3 and 4, a triplate type stripline resonator is obtained.

前記トリプレート型ストリップライン共振器では、設計で必要とするラインインピーダンスにするため、2つのGND電極3、4と、ストリップライン導体7との間隔をある程度あける必要があるため、共振器としての厚みは、VCOモジュールの厚み全体に対して、かなりの部分を占めることになる。   In the triplate type stripline resonator, in order to obtain a line impedance required for the design, the gap between the two GND electrodes 3 and 4 and the stripline conductor 7 needs to be spaced to some extent. Will occupy a significant portion of the overall thickness of the VCO module.

図示の例では、トランジスタQ1 、Q2 、バリキャップダイオードVC、及び抵抗R1 〜R4 をディスクリート部品で構成し、多層基板の部品搭載面(表面)1に搭載する(図示省略)。 In the illustrated example, the transistors Q 1 and Q 2 , the varicap diode VC, and the resistors R 1 to R 4 are configured by discrete components and mounted on the component mounting surface (front surface) 1 of the multilayer substrate (not shown).

そして、前記部品以外の回路素子は、多層基板内部に設定するが、この場合、多層基板の積層方向の領域を、上側(部品搭載面1側)の領域Aと、下側(底面2側)の領域Bに分け、領域Bには、トリプレート型ストリップライン共振器を設定(内蔵)し、領域Aには、その他の素子(コンデンサ、コイル等)を設定する。   The circuit elements other than the components are set inside the multilayer board. In this case, the area in the stacking direction of the multilayer board is divided into an area A on the upper side (component mounting surface 1 side) and a lower side (bottom surface 2 side). In the region B, a triplate-type stripline resonator is set (built-in), and in the region A, other elements (capacitor, coil, etc.) are set.

具体的には、次の通りである。先ず、多層基板の領域Bでは、底面2側の内部最下層にGND電極3を設け、その積層方向上側には、ストリップライン導体7を設け、更にその上側にはGND電極4を設ける。   Specifically, it is as follows. First, in the region B of the multilayer substrate, the GND electrode 3 is provided on the inner bottom layer on the bottom surface 2 side, the stripline conductor 7 is provided on the upper side in the stacking direction, and the GND electrode 4 is further provided on the upper side.

このようにして、ストリップライン導体7を、積層方向の両側からGND電極3、4で挟み込むように各パターンを配置して、トリプレート型ストリップライン共振器を構成する。そして、ストリップライン導体7の一端部をビア9によりGND電極3に接続し、他端部をビア9によりコンデンサ電極(非接地電極)11(例えば、コンデンサC9 を構成する一方のコンデンサ電極)に接続する。 In this way, each pattern is arranged so that the stripline conductor 7 is sandwiched between the GND electrodes 3 and 4 from both sides in the stacking direction to constitute a triplate stripline resonator. Then, one end portion of the stripline conductor 7 is connected to the GND electrode 3 via the via 9, and the other end portion is connected to the capacitor electrode (ungrounded electrode) 11 (for example, one capacitor electrode constituting the capacitor C 9 ) via the via 9. Connecting.

また、前記領域Aには、コンデンサC1 〜C10、及びコイルL1 、L2 を設定する。この場合、例えば、コンデンサ電極11とGND電極4との間には、不要接地容量発生部分12が発生する。 In the region A, capacitors C 1 to C 10 and coils L 1 and L 2 are set. In this case, for example, an unnecessary ground capacitance generating portion 12 is generated between the capacitor electrode 11 and the GND electrode 4.

§3:基板の反りの説明・・・図5参照
図5は従来の基板の反り説明図であり、A図は基板の反り例1、B図は基板の反り例2である。以下、図5に基づいて、基板の反りについて説明する。
§3: Explanation of warpage of substrate ... see FIG. 5 FIG. 5 is an explanatory view of warpage of a conventional substrate, wherein FIG. A is an example 1 of substrate warpage, and FIG. Hereinafter, warping of the substrate will be described with reference to FIG.

VCOモジュールは、複数の誘電体層を積層した多層基板により製作する。このVCOモジュールでは、基本的に多層基板を構成する誘電体層と、電極層の焼成縮率は略同等となるように設計されているが、完全には等しく設計することは困難である。   The VCO module is manufactured by a multilayer substrate in which a plurality of dielectric layers are stacked. In this VCO module, the dielectric layers constituting the multilayer substrate and the electrode layers are basically designed to have substantially the same firing shrinkage ratio, but it is difficult to completely design the same.

従って、前記のような電極配置の設計を行うと、基板の誘電体層と電極層の僅かな焼成縮率の差により基板焼成後、基板に反りが発生する。この場合、A図に示したように、上側に凸の反りが発生したり、或いは、B図に示したように、下側に凸に反りが発生したりする。   Accordingly, when the electrode arrangement is designed as described above, the substrate is warped after firing the substrate due to a slight difference in firing shrinkage between the dielectric layer and the electrode layer of the substrate. In this case, as shown in FIG. A, convex warpage occurs on the upper side, or as shown in FIG. B, convex warpage occurs on the lower side.

前記のような従来のものにおいては、次のような課題があった。   The conventional apparatus as described above has the following problems.

(1) :多層基板に、少なくとも、トリプレート型ストリップライン共振器、及び複数のコンデンサ等を内蔵させたVCOモジュールでは、多層基板の積層方向上側(部品搭載面1側)の領域Aに全てのコンデンサ電極をパターニングしているため、積層方向の上側に電極が密集している。   (1): In a VCO module in which at least a triplate-type stripline resonator and a plurality of capacitors are built in a multilayer substrate, all the regions A on the upper side of the multilayer substrate in the stacking direction (component mounting surface 1 side) Since the capacitor electrodes are patterned, the electrodes are concentrated on the upper side in the stacking direction.

量産時には、これらのコンデンサの容量精度を安定的に作り上げていく必要があるが、コンデンサを設定した誘電体層は、必ずしも安定しておらず、製造ロット間で層厚みにバラツキが生じるため、それがそのまま内蔵コンデンサの定数バラツキとなる。   During mass production, it is necessary to steadily build up the capacitance accuracy of these capacitors. However, the dielectric layer on which the capacitors are set is not always stable, and the layer thickness varies between production lots. Is the constant variation of the built-in capacitor.

(2) :前記内蔵コンデンサバラツキを回避するために、コンデンサの層厚みについて事前に厚み判定をする必要がある。しかし、内蔵コンデンサが複数層にわたる場合は、厚みを判定する層が複数層となるため、厚み判定処理に手間と時間がかかる。   (2): In order to avoid the variation of the built-in capacitor, it is necessary to determine the thickness of the capacitor layer in advance. However, when the built-in capacitor has a plurality of layers, the layers for determining the thickness are a plurality of layers, so that the thickness determination processing takes time and effort.

(3) :コンデンサによっては、接地していないものもあるため、不要に接地容量を持たないようにするためのパターニング上の配慮が必要となる。従って、多層基板内の電極の利用率は、必ずしも良好ではなかった。   (3): Some capacitors are not grounded, so it is necessary to consider patterning in order to avoid unnecessary grounding capacitance. Therefore, the utilization factor of the electrodes in the multilayer substrate is not always good.

(4) :特に、高周波短絡用(バイパス用)のコンデンサは、定数が大きく、かつ接地させる必要があるため、GND電極を大きめに設定する必要がある。従って、接地しないコンデンサにとっては、浮遊接地容量は、大敵で、VCOの特性劣化の大きな原因となっていた。   (4): Particularly, a capacitor for high-frequency short circuit (bypass) has a large constant and needs to be grounded, so it is necessary to set a larger GND electrode. Therefore, for a capacitor that is not grounded, the floating ground capacitance is a great enemy and has been a major cause of the deterioration of the characteristics of the VCO.

(5) :基本的に多層基板を構成する誘電体層と、電極層の焼成縮率は略同等となるように設計されているが、完全には等しく設計することは困難である。従って、前記のような電極配置の設計を行うと、基板の誘電体層と電極層の僅かな焼成縮率の差により基板焼成後、基板に反りが発生する。   (5): Although the dielectric layers constituting the multilayer substrate and the electrode layers are basically designed to have substantially the same firing shrinkage ratio, it is difficult to design them completely equally. Accordingly, when the electrode arrangement is designed as described above, the substrate is warped after firing the substrate due to a slight difference in firing shrinkage between the dielectric layer and the electrode layer of the substrate.

この反りは極僅かであれば問題はないが、反りが大きくなると、焼成後の基板表面に、電極パターン等をスクリーン印刷する際、スクリーンが基板面に対して平行に当たらなくなる。その結果、印刷性が悪くなり、かつ印刷するパターンかすれや、にじみが発生し、場合によっては印刷時にスクリーンが破れたりする。   If the warp is very small, there is no problem, but if the warp is large, the screen will not be parallel to the substrate surface when an electrode pattern or the like is printed on the surface of the substrate after baking. As a result, the printability is deteriorated, the pattern to be printed is faint and blurred, and the screen is sometimes torn during printing.

本発明は、このような従来の課題を解決し、量産時にコンデンサを設定する誘電体層のバラツキ対策を行う際の手間を少なくすると共に、焼成後の反りを防止して、基板表面の印刷処理が簡単にできるようにすることを目的とする。   The present invention solves such a conventional problem, reduces the time when performing countermeasures against variations in the dielectric layer for setting capacitors during mass production, prevents warping after firing, and prints the substrate surface. The purpose is to make it easy.

本発明は前記の目的を達成するため、複数の誘電体層を積層した多層基板に、少なくとも、ストリップライン導体と、複数のGND電極と、複数のコンデンサを内蔵すると共に、前記ストリップライン導体に対し、積層方向の両側に、前記GND電極を配置してトリプレート型ストリップライン共振器を構成した高周波モジュール(VCOモジュール等)において、多層基板の積層方向の略中央部分に、前記トリプレート型ストリップライン共振器を設定し、該トリプレート型ストリップライン共振器に対し、積層方向の下側(底面側)には高周波短絡用のコンデンサを設定し、上側(部品搭載面側)には、その以外のコンデンサ等を配置した。   In order to achieve the above object, the present invention incorporates at least a strip line conductor, a plurality of GND electrodes, and a plurality of capacitors in a multilayer substrate in which a plurality of dielectric layers are laminated, In a high-frequency module (such as a VCO module) in which the GND electrodes are arranged on both sides in the stacking direction to form a triplate-type stripline resonator, the triplate-type stripline is provided at a substantially central portion in the stacking direction of the multilayer substrate. A resonator is set, and a capacitor for high-frequency short-circuiting is set on the lower side (bottom side) of the triplate type stripline resonator, and the other side is set on the upper side (component mounting surface side). Capacitors etc. were arranged.

また、前記GND電極は積層基板に外層の誘電体層を介して内部に形成されていることを特徴とする。また、前記GND電極と前記ストリップライン導体との間にコンデンサ電極が形成されていないことを特徴とする。   The GND electrode is formed inside the laminated substrate through an outer dielectric layer. Further, a capacitor electrode is not formed between the GND electrode and the stripline conductor.

更に、本発明は次のように構成した。   Furthermore, this invention was comprised as follows.

(1) :複数の誘電体層を積層した多層基板に、少なくとも、ストリップライン導体(7)と、複数のGND電極と、複数のコンデンサを内蔵すると共に、前記ストリップライン導体(7)に対し、積層方向の両側に、GND電極(3、4)を配置してトリプレート型ストリップライン導体共振器を構成した高周波モジュールにおいて、前記トリプレート型ストリップライン導体共振器に対し、積層方向の上側(部品搭載面側)と下側(底面側)の双方に、それぞれGND電極(3、4)からなるコンデンサを配置すると共に、前記GND電極(3、4)からなるコンデンサは積層基板に外層の誘電体層を介して内部に形成されていることを特徴とする。 (1): At least a stripline conductor (7), a plurality of GND electrodes, and a plurality of capacitors are built in a multilayer substrate in which a plurality of dielectric layers are laminated, and with respect to the stripline conductor (7), In the high-frequency module in which the GND electrodes (3, 4) are arranged on both sides in the stacking direction to constitute a triplate stripline conductor resonator, the upper side of the stacking direction (parts) Capacitors composed of GND electrodes (3, 4) are arranged on both the mounting surface side) and the lower side (bottom surface side). The capacitor composed of the GND electrodes (3, 4) It is characterized by being formed inside through a layer .

(2) :前記(1) の高周波モジュールにおいて、前記GND電極(3、4)と前記ストリップライン導体(7)との間にコンデンサ電極が形成されておらず、前記GND電極(3)より下側であって、底面側の最下層にシールド用のGND電極(14)を配置し、該シールド用のGND電極(14)と、前記トリプレート型ストリップライン共振器を構成する下側のGND電極(3)との間に、前記高周波短絡用コンデンサを構成するホット側のコンデンサ電極(15、16)を設定して、サンドイッチ構造の電極配置としたことを特徴とする。 (2) : In the high-frequency module according to (1), no capacitor electrode is formed between the GND electrodes (3, 4) and the stripline conductor (7), and is lower than the GND electrode (3). The shield GND electrode (14) is disposed in the bottom layer on the bottom surface side, and the GND electrode (14) for shielding and the lower GND electrode constituting the triplate-type stripline resonator The hot-side capacitor electrodes (15, 16) constituting the high-frequency short-circuiting capacitor are set between (3) and the electrode arrangement of a sandwich structure.

(作用)
前記構成に基づく本発明の作用を説明する。
(Function)
The operation of the present invention based on the above configuration will be described.

VCOモジュール等の高周波モジュールを製造する場合、複数の誘電体層を用意し、それぞれの誘電体層に、導体ペーストの印刷等により、ストリップライン導体、GND電極、コンデンサ電極等の各導体パターン等をパターニングして、各誘電体層を積層する。その後、前記複数の誘電体層を積層した多層基板を焼成する。   When manufacturing a high frequency module such as a VCO module, a plurality of dielectric layers are prepared, and conductor patterns such as stripline conductors, GND electrodes, capacitor electrodes, etc. are printed on each dielectric layer by printing a conductor paste or the like. Each dielectric layer is laminated by patterning. Thereafter, the multilayer substrate on which the plurality of dielectric layers are laminated is fired.

前記の製造工程において、多層基板の積層方向の略中央となる誘電体層に、前記トリプレート型ストリップライン共振器を構成する各導体パターンをパターニングする。   In the manufacturing process, each conductor pattern constituting the triplate-type stripline resonator is patterned on a dielectric layer that is substantially in the center in the stacking direction of the multilayer substrate.

また、トリプレート型ストリップライン共振器に対し、その積層方向の下側(底面側)の誘電体層には、高周波短絡用のコンデンサを構成するコンデンサ電極を導体ペーストの印刷等によりパターニングし、上側(部品搭載面側)の誘電体層には、その他のコンデンサを構成するコンデンサ電極や、その他の素子等の導体パターンを、導体ペーストの印刷等によりパターニングする。   In addition, with respect to the triplate-type stripline resonator, the lower dielectric layer (bottom surface side) of the dielectric layer is patterned with a conductive paste for printing a capacitor electrode constituting a capacitor for high-frequency short-circuiting. On the dielectric layer on the component mounting surface side, a conductor pattern such as a capacitor electrode constituting another capacitor and other elements is patterned by printing a conductor paste or the like.

ところで、高周波短絡用のコンデンサは、定数の精度は、例えば、約±30%程度でも問題はないが、それ以外のコンデンサは、約±5%程度の精度は必要である。しかし、実際の量産時では、多層基板の内蔵の高周波短絡用のコンデンサ以外のコンデンサは、誘電体層の厚みのバラツキがそのまま、定数のバラツキとなり、VCOの特性バラツキとなる。ただし、高周波短絡用のコンデンサについては、誘電体層の厚みバラツキは殆ど問題にならない。   By the way, the high-frequency short-circuit capacitor has no problem even if the accuracy of the constant is about ± 30%, for example, but the other capacitors need to have an accuracy of about ± 5%. However, in actual mass production, the capacitors other than the high-frequency short-circuit capacitor built in the multilayer substrate have a constant variation as it is, and a VCO characteristic variation. However, with respect to a high-frequency short-circuit capacitor, variations in the thickness of the dielectric layer are hardly a problem.

例えば、多層基板が、シート積層方法で製作される場合、誘電体層は、シート製造時に、工程上の製造条件により製造ロット間でシートの厚みバラツキを起こすが、1本のシート内(製造ロット内)では製造条件が一定であるため、比較的シートの厚みバラツキは小さい。   For example, when a multilayer substrate is manufactured by a sheet stacking method, the dielectric layer causes variations in sheet thickness between manufacturing lots due to manufacturing conditions in the process during sheet manufacturing. (In), since the manufacturing conditions are constant, the thickness variation of the sheet is relatively small.

従って、前記のように各パターンを配置すれば、高周波短絡用のコンデンサについては、シート厚みについて対策する必要がないため、量産時にコンデンサを設定する誘電体層のバラツキ対策を行う層数が少なくて済み、前記バラツキ対策のための手間が少なくなる。   Therefore, if each pattern is arranged as described above, there is no need to take measures against the sheet thickness for the capacitor for high-frequency short-circuiting. Therefore, the number of layers for dealing with variations in the dielectric layer that sets the capacitor during mass production is small. This saves time and effort for the variation.

また、多層基板の積層方向における電極パターンの密度が、積層方向の中央に対して、略対称的になる。従って、多層基板の焼成後の反りに対し、基板全体としてバランスがとれるようになるため、基板の反りが小さくなる。このため、基板焼成後の基板表面の印刷処理が良好に行え、かすれ、にじみ等の発生がなくなる。   Moreover, the density of the electrode pattern in the stacking direction of the multilayer substrate is substantially symmetrical with respect to the center in the stacking direction. Accordingly, the substrate as a whole can be balanced against the warp after firing of the multilayer substrate, so that the warp of the substrate is reduced. For this reason, the printing process of the substrate surface after substrate baking can be performed satisfactorily, and the occurrence of blurring, blurring and the like is eliminated.

本発明によれば次のような効果がある。   The present invention has the following effects.

(1) :トリプレート型ストリップライン共振器の両側に、コンデンサを効率良く設定したので、VCOモジュールなど、高周波モジュールの量産時に、コンデンサの誘電体層の厚みバラツキの対策をするための手間が簡素化される。   (1): Capacitors are set efficiently on both sides of the triplate-type stripline resonator, so that it is easy to take measures to deal with variations in the thickness of dielectric layers of capacitors when mass producing high frequency modules such as VCO modules. It becomes.

(2) :トリプレート型ストリップライン共振器の両側に、コンデンサを効率良く設定したので、多層基板内に設定した電極を効率的に利用できる。従って、多層基板の積層数を無駄に増やさないで済む。また、電極の効率的な配置により、回路素子に寄生する不要接地容量を防止することができる。   (2): Since the capacitors are set efficiently on both sides of the triplate type stripline resonator, the electrodes set in the multilayer substrate can be used efficiently. Therefore, it is not necessary to wastefully increase the number of stacked multilayer substrates. Moreover, the unnecessary arrangement | positioning capacity | capacitance parasitic on a circuit element can be prevented by the efficient arrangement | positioning of an electrode.

(3) :例えば、底面側(最下層)にシールド用のGND電極を設定し、このGND電極と、トリプレート型ストリップライン共振器を構成する下側のGND電極との間に、高周波短絡用のコンデンサを構成するホット側のコンデンサ電極を設定して、サンドイッチ構造の電極配置としている。   (3): For example, a GND electrode for shielding is set on the bottom surface (lowermost layer), and a high frequency short circuit is provided between this GND electrode and the lower GND electrode constituting the triplate type stripline resonator. The capacitor electrode on the hot side constituting the capacitor is set to have a sandwich structure electrode arrangement.

このようにすれば、多層基板内の電極を有効利用することができると共に、コンデンサの容量値を効率良く大きくできる。   In this way, the electrodes in the multilayer substrate can be used effectively, and the capacitance value of the capacitor can be increased efficiently.

(4) :トリプレート型ストリップライン共振器を、多層基板の積層方向の略中央部分に設定し、その積層方向の両側に、コンデンサを配置している。従って、多層基板の積層方向における電極パターンの密度が、積層方向の中央に対して略対称的配置となり、多層基板の焼成後の反りに対し、基板全体としてバランスがとれるようになるため、基板の反りが小さくなる。そのため、焼成後の表面導体の印刷が良好に行える。   (4): A triplate type stripline resonator is set at a substantially central portion of the multilayer substrate in the stacking direction, and capacitors are arranged on both sides of the stacking direction. Accordingly, the density of the electrode pattern in the stacking direction of the multilayer substrate is substantially symmetrical with respect to the center in the stacking direction, and the entire substrate is balanced against the warp after firing of the multilayer substrate. Warpage is reduced. Therefore, printing of the surface conductor after firing can be performed satisfactorily.

(5) :高周波短絡用のコンデンサ以外のコンデンサの中には、接地容量があってはならないものもあり、それらについては、トリプレート型ストリップライン共振器の特性に影響の少ない所に、トリプレート型ストリップライン共振器を構成する上側のGND電極の一部を除去して、コンデンサの片側の電極を設定している。   (5): Some capacitors other than those for high frequency short circuit must not have a grounding capacitance. For these, the triplate should be used in a place where the characteristics of the triplate stripline resonator are less affected. A part of the upper GND electrode constituting the type stripline resonator is removed to set the electrode on one side of the capacitor.

このため、前記コンデンサは、前記トリプレート型ストリップライン共振器の下側のGND電極に対しては、ある程度距離をおけるので、接地容量の影響を小さくすることができる。   For this reason, since the capacitor is spaced apart from the GND electrode on the lower side of the triplate type stripline resonator to some extent, the influence of the ground capacitance can be reduced.

以下、本発明の実施の形態を図面に基づいて説明する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings.

図1、図2は、本発明の実施例を示した図であり、図1、図2中、図3〜図5と同じものは、同一符号で示してある。また、14はGND電極、15〜18はコンデンサ電極、19は搭載部品のパッド電極を示す。なお、本実施例で使用するVCOの回路は、図3に示した従来の回路と同じなので、図3も援用して説明する。   1 and 2 are diagrams showing an embodiment of the present invention. In FIGS. 1 and 2, the same components as those in FIGS. 3 to 5 are denoted by the same reference numerals. Reference numeral 14 denotes a GND electrode, 15 to 18 denote capacitor electrodes, and 19 denotes a pad electrode of a mounted component. Since the VCO circuit used in this embodiment is the same as the conventional circuit shown in FIG. 3, the description will be made with reference to FIG.

§1:実施例の基本構成の説明・・・図1参照
図1は実施例の基本構成説明図である。以下、図1に基づいて、実施例の基本構成を説明する。この実施例は、図3に示したVCO回路の各素子を多層基板に実装してVCOモジュールとしたものである。
§1: Description of the basic configuration of the embodiment, see FIG. 1 FIG. 1 is an explanatory diagram of the basic configuration of the embodiment. The basic configuration of the embodiment will be described below with reference to FIG. In this embodiment, each element of the VCO circuit shown in FIG. 3 is mounted on a multilayer substrate to form a VCO module.

なお、部品搭載面1は、VCOモジュールを構成するディスクリート部品(トランジスタQ1 、Q2 等)を搭載する面であり、表面とも記す。また、底面2は、VCOモジュールを、マザーボード等へ実装する際の底面側(マザーボード側)のことである。そして、以下の説明では、部品搭載面1側を上側、底面2側を下側とも記す。 The component mounting surface 1 is a surface on which discrete components (transistors Q 1 , Q 2, etc.) constituting the VCO module are mounted, and is also referred to as a surface. The bottom surface 2 is the bottom surface side (motherboard side) when the VCO module is mounted on a motherboard or the like. In the following description, the component mounting surface 1 side is also referred to as the upper side, and the bottom surface 2 side is also referred to as the lower side.

VCOモジュールの基本構成は次の通りである。図示のように、複数の誘電体層を積層した多層基板の積層方向の領域を、上側から領域A、領域B、領域C、領域Dに分け、前記領域Cを略中央部分の領域とする。   The basic configuration of the VCO module is as follows. As shown in the figure, a region in the stacking direction of a multilayer substrate in which a plurality of dielectric layers are stacked is divided into a region A, a region B, a region C, and a region D from the upper side, and the region C is set as a substantially central region.

そして、前記領域Cに、ストリップライン導体7と、その積層方向の両側に配置したGND電極3、4からなるトリプレート型ストリップライン共振器を配置する。   In the region C, a triplate stripline resonator including the stripline conductor 7 and the GND electrodes 3 and 4 disposed on both sides in the stacking direction is disposed.

また、前記領域Cの下側(底面2側)の領域Dには、高周波短絡用(バイパス用)のコンデンサC1 、C2 、C3 を配置し、前記領域Cの上側(部品搭載面1側)の領域Bには残りのコンデンサを配置し、更に、その上側の領域Aには、コイル等を配置する。 Further, capacitors C 1 , C 2 and C 3 for high-frequency short-circuiting (bypass) are arranged in a region D below the region C (on the bottom surface 2 side), and above the region C (component mounting surface 1). The remaining capacitors are arranged in the area B on the side), and coils and the like are arranged in the area A on the upper side.

すなわち、多層基板の略中央の領域Cに、トリプレート型ストリップライン共振器を設定し、その下側の領域Dに、高周波短絡用のコンデンサC1 、C2 、C3 を設定する。また、前記トリプレート型ストリップライン共振器の上側の領域Bには、特性出しコンデンサC4 〜C10を設定し、更にその上側の領域Aには、その他の素子(コイル等)を設定する。 That is, a triplate-type stripline resonator is set in a substantially central region C of the multilayer substrate, and high-frequency short-circuit capacitors C 1 , C 2 , and C 3 are set in a lower region D thereof. In the upper region B of the triplate-type stripline resonator, characteristic-exposing capacitors C 4 to C 10 are set, and in the upper region A, other elements (coils and the like) are set.

なお、この場合、GND電極4の一部を除去して、その部分にコンデンサ電極11を設定し、このコンデンサ電極11と、その上の層に設定したコンデンサ電極10とで、無接地のコンデンサを構成する。前記の配置にする理由は次の通りである。   In this case, a part of the GND electrode 4 is removed, and the capacitor electrode 11 is set in that part. The capacitor electrode 11 and the capacitor electrode 10 set in the layer above the capacitor electrode 11 are connected to a grounded capacitor. Constitute. The reason for this arrangement is as follows.

(1) :VCOを構成する高周波短絡用のコンデンサC1 、C2 、C3 は、全てGNDに接続(接地)しており、かつ、信号を通過させるための他のコンデンサC4 〜C10より定数(容量)が大きい(5〜10倍)。 (1): High frequency short-circuit capacitors C 1 , C 2 , and C 3 constituting the VCO are all connected to GND (grounded), and other capacitors C 4 to C 10 for allowing signals to pass therethrough. The constant (capacity) is larger (5 to 10 times).

従って、効率的に容量値を得るためには、高周波短絡用のコンデンサC1 、C2 、C3 は、GND電極とサンドイッチ構造が作り易いトリプレート型ストリップライン共振器の下側の領域Dが適している。 Therefore, in order to obtain the capacitance value efficiently, the high frequency short-circuit capacitors C 1 , C 2 , and C 3 have a lower region D of the triplate-type stripline resonator in which a sandwich structure can be easily formed with the GND electrode. Is suitable.

(2) :高周波短絡用のコンデンサC1 、C2 、C3 以外のコンデンサ(特性出しコンデンサC4 〜C10)は、信号の周波数や、出力電力、信号のC/N比等を決めており、高周波短絡用のコンデンサに比べて定数(容量)は小さい。 (2): Capacitors other than the high frequency short-circuit capacitors C 1 , C 2 , C 3 (characteristic capacitors C 4 to C 10 ) determine the signal frequency, output power, signal C / N ratio, etc. The constant (capacitance) is smaller than that of a capacitor for high-frequency short-circuiting.

また、高周波短絡用のコンデンサC1 、C2 、C3 以外の各々のコンデンサは、部品搭載面1に搭載した部品(トランジスタ等)と接続し、かつ、GND電極に接続(接地)しないものもあることから、多層基板の積層方向において、前記トリプレート型ストリップライン共振器の上側(部品搭載面1側)の領域Bが適している。 Further, each capacitor other than the high frequency short circuit capacitors C 1 , C 2 , and C 3 is connected to a component (such as a transistor) mounted on the component mounting surface 1 and is not connected (grounded) to the GND electrode. Therefore, the region B on the upper side (the component mounting surface 1 side) of the triplate type stripline resonator is suitable in the stacking direction of the multilayer substrate.

すなわち、前記高周波短絡用のコンデンサC1 、C2 、C3 以外のコンデンサで、接地容量があってはならないものについては、トリプレート型ストリップライン共振器の特性に影響の少ない所(例えば、ストリップライン導体7がパターニングされてない上側等)に、前記GND電極4の一部を除去し、その領域にコンデンサの片側の電極(コンデンサ電極11)を設定することができる。 That is, for the capacitors other than the high-frequency short-circuit capacitors C 1 , C 2 , and C 3 that should not have a ground capacitance, a place that has little influence on the characteristics of the triplate stripline resonator (for example, strip A part of the GND electrode 4 may be removed on the upper side of the line conductor 7 where the line conductor 7 is not patterned, and an electrode on one side of the capacitor (capacitor electrode 11) may be set in that region.

上記に該当するコンデンサ電極11は、前記トリプレート型ストリップライン共振器の下側のGND電極3に対しては、ある程度距離をおけるので、接地容量の影響を小さくすることができる。   Since the capacitor electrode 11 corresponding to the above is located at a certain distance from the GND electrode 3 on the lower side of the triplate-type stripline resonator, the influence of the ground capacitance can be reduced.

(3) :高周波短絡用のコンデンサC1 、C2 、C3 は、定数の精度は、約±30%程度でも問題はないが、それ以外のコンデンサは、約±5%程度の精度は必要である。しかし、実際の量産時では、多層基板の内蔵コンデンサは、誘電体層の厚みのバラツキがそのまま、定数のバラツキとなる。 (3): Capacitors C 1 , C 2 , C 3 for high-frequency short-circuiting do not have any problem even if the accuracy of the constant is about ± 30%, but other capacitors need accuracy of about ± 5% It is. However, in actual mass production, the built-in capacitor of the multilayer substrate has a constant variation with the dielectric layer thickness variation unchanged.

例えば、多層基板が、シート積層方法で製作される場合、誘電体層は、シート製造時に、工程上の製造条件により製造ロット間で厚みバラツキを起こす。ただし、1本のシート内(製造ロット内)では製造条件が一定であるので、比較的シート厚みのバラツキは小さい。実際には、ロット間で約±10%、ロット内で約±3%程度である。   For example, when a multilayer substrate is manufactured by a sheet lamination method, the dielectric layer causes a thickness variation between manufacturing lots due to manufacturing conditions in the process at the time of manufacturing the sheet. However, since manufacturing conditions are constant within one sheet (within a manufacturing lot), variations in sheet thickness are relatively small. Actually, it is about ± 10% between lots and about ± 3% within a lot.

そのため、多ロットにわたる量産を行う場合、高周波短絡用のコンデンサC1 、C2 、C3 は、問題なく基板内に内蔵できるが、それ以外のコンデンサは、そのまま内蔵できない。 Therefore, when mass production over many lots is performed, the capacitors C 1 , C 2 , and C 3 for short-circuiting the high frequency can be built in the substrate without any problem, but the other capacitors cannot be built in as they are.

ただし、各コンデンサの電極は、スクリーン印刷により一定に形成されるため、各コンデンサ間の定数の比率は常に一定である。従って、製造されたシートの厚みが分かれば、その厚みに合ったコンデンサ用スクリーンを用意して量産に当たれば安定して製造することができる。   However, since the electrodes of each capacitor are formed by screen printing, the ratio of constants between the capacitors is always constant. Accordingly, if the thickness of the manufactured sheet is known, it can be stably manufactured if a capacitor screen suitable for the thickness is prepared for mass production.

よって、基板内蔵のコンデンサを作るためには、できるだけ1つのスクリーン内(同一誘電体層上)に、前記コンデンサの片側の電極がパターニングされた方がシートの厚み判定を行う層数が少なくて済み効率的である。   Therefore, in order to make a capacitor with a built-in substrate, the number of layers for determining the sheet thickness can be reduced by patterning the electrode on one side of the capacitor in one screen (on the same dielectric layer) as much as possible. Efficient.

(4) :前記のようにすれば、多層基板の積層方向における電極パターンの密度が積層方向の中央に対して、略対称的配置となり、若干の焼成縮率の異なる電極層と、誘電体からなる多層基板の焼成後の基板の反りに対し、基板全体としてバランスがとれるようになるため、基板の反りが小さくなる。   (4): As described above, the density of the electrode pattern in the stacking direction of the multilayer substrate is substantially symmetrical with respect to the center in the stacking direction, and the electrode layers having slightly different firing shrinkage rates and the dielectric Since the substrate as a whole can be balanced against the warpage of the multilayer substrate after firing, the warpage of the substrate is reduced.

§2:具体例による説明・・・図2参照
図2は実施例のVCOモジュール断面図である。以下、図2に基づいて、VCOモジュールの具体例について説明する。
§2: Description by specific example (see FIG. 2) FIG. 2 is a cross-sectional view of the VCO module of the embodiment. Hereinafter, a specific example of the VCO module will be described with reference to FIG.

前記回路構成のVCOを多層基板で設計する場合、前記のように、高周波短絡用のコンデンサC1 、C2 、C3 と、他のコンデンサとを分けて設定する。この場合、高周波短絡用のコンデンサC1 、C2 、C3 は、定数の精度が±30%の精度で良いが、それ以外のコンデンサ(C4 〜C10)は、定数の精度を±5%以下にする必要がある。 When the VCO having the circuit configuration is designed with a multilayer substrate, as described above, the capacitors C 1 , C 2 , C 3 for high-frequency short-circuiting and other capacitors are set separately. In this case, the high-frequency short-circuit capacitors C 1 , C 2 and C 3 may have a constant accuracy of ± 30%, but the other capacitors (C 4 to C 10 ) have a constant accuracy of ± 5. % Or less is required.

例えば、VCOモジュールを1GHZ 帯用に設計する場合、高周波短絡用のコンデンサはC1 、C2 、C3 の定数は30pF程度であり、その他のコンデンサC4 〜C10は10pF以下となる。 For example, when designing a VCO module for 1GH Z bands, constants of the capacitors for high frequency short circuit C 1, C 2, C 3 is about 30 pF, other capacitors C 4 -C 10 becomes less than 10pF.

図示のように、多層基板を、複数の誘電体層を積層したもので構成し、その積層方向の領域を、上側から領域A、領域B、領域C、領域Dに分け、前記領域Cを略中央部分の領域とする。そして、多層基板の積層方向の略中央の領域Cには、ストリップライン導体7、及び2つのGND電極3、4で構成されたトリプレート型ストリップライン共振器を設定する。   As shown in the figure, the multilayer substrate is configured by laminating a plurality of dielectric layers, and the region in the laminating direction is divided into region A, region B, region C, and region D from above, and the region C is substantially omitted. The area in the center part. Then, a triplate type stripline resonator composed of the stripline conductor 7 and the two GND electrodes 3 and 4 is set in a region C at the substantially center in the stacking direction of the multilayer substrate.

この場合、ストリップライン導体7の下側(底面2側)には、任意の間隔をあけてGND電極3を設定し、上側(部品搭載面1側)には、任意の間隔をあけてGND電極4を設定する。そして、ストリップライン導体7を、積層方向の両側から2つのGND電極3、4で挟み込むように配置(サンドイッチ構造)してトリプレート型ストリップライン共振器を構成する。   In this case, the GND electrode 3 is set at an arbitrary interval on the lower side (bottom surface 2 side) of the stripline conductor 7, and the GND electrode is set on the upper side (component mounting surface 1 side) with an arbitrary interval. 4 is set. The stripline conductor 7 is arranged (sandwich structure) so as to be sandwiched between the two GND electrodes 3 and 4 from both sides in the stacking direction to constitute a triplate stripline resonator.

また、前記トリプレート型ストリップライン共振器を設定した領域Cの下側の領域Dには、高周波短絡用のコンデンサC1 、C2 、C3 を配置し、前記領域Cの上側の領域Bには、特性出しコンデンサC4 〜C10を設定し、更にその上側の領域Aには、その他の素子(コイル等)を設定する。 Also, high frequency short-circuit capacitors C 1 , C 2 , C 3 are arranged in a region D below the region C where the triplate type stripline resonator is set, and a region B above the region C is disposed. Sets the characteristic-determining capacitors C 4 to C 10 , and further sets other elements (coils, etc.) in the upper region A.

なお、前記ストリップライン導体7、GND電極3、4、コンデンサ電極、コイル等は、例えば、導体ペーストの印刷により、導体パターンとして各誘電体層上に形成する。以下、各領域について具体的に説明する。   The strip line conductor 7, the GND electrodes 3 and 4, the capacitor electrode, the coil, and the like are formed on each dielectric layer as a conductor pattern, for example, by printing a conductor paste. Hereinafter, each region will be described in detail.

(1) :前記領域Dに設定した高周波短絡用のコンデンサC1 、C2 、C3 は、次のようにして設定する。領域Dでは、底面2側(最下層)に、シールド用のGND電極14を、ベタパターン(誘電体層の略全面にパターニングした電極)として設定する。 (1): The high-frequency short-circuit capacitors C 1 , C 2 , and C 3 set in the region D are set as follows. In the region D, the shielding GND electrode 14 is set as a solid pattern (an electrode patterned on substantially the entire surface of the dielectric layer) on the bottom surface 2 side (lowermost layer).

そして、前記GND電極14と、前記トリプレート型ストリップライン共振器を構成するGND電極3との間に、前記高周波短絡用のコンデンサC1 、C2 、C3 のホット側のコンデンサ電極15、16を設定して、サンドイッチ構造の電極配置とする。この場合、ホット側のコンデンサ電極15、16の一端部は、ビア9により、領域B、領域Aの所定のパターンに接続する。 And between the GND electrode 14 and the GND electrode 3 constituting the triplate type stripline resonator, the capacitor electrodes 15, 16 on the hot side of the capacitors C 1 , C 2 , C 3 for high-frequency short-circuiting. Is set to be an electrode arrangement of a sandwich structure. In this case, one end portions of the hot-side capacitor electrodes 15 and 16 are connected to predetermined patterns in the regions B and A by the vias 9.

このようにすれば、多層基板内の電極を有効利用することができると共に、コンデンサの容量値を効率良く大きくできる。   In this way, the electrodes in the multilayer substrate can be used effectively, and the capacitance value of the capacitor can be increased efficiently.

(2) :領域Bに設定するコンデンサで、コンデンサC4 、C6 、C7 は、一方の電極を接地するコンデンサなので、トリプレート型ストリップライン共振器を構成するGND電極4の上側に設定する。 (2): Capacitors set in the region B. Capacitors C 4 , C 6 , and C 7 are capacitors that ground one of the electrodes, so they are set above the GND electrode 4 constituting the triplate-type stripline resonator. .

この場合、領域Bに、例えば、ホット側のコンデンサ電極17、18等を設定し、これらのコンデンサ電極17、18と、GND電極4により、前記コンデンサC4 、C6 、C7 を構成し、必要とする容量値が得られるように配置する。 In this case, for example, hot-side capacitor electrodes 17 and 18 are set in the region B, and the capacitor electrodes 17 and 18 and the GND electrode 4 constitute the capacitors C 4 , C 6 and C 7 . Arrange so as to obtain the required capacitance value.

一方、接地しないコンデンサC5 、C8 、C9 、C10は、前記GND電極4で、共振器としての特性に影響の少ない部分を除去して、その領域に、これらのコンデンサを設定する。例えば、接地しないコンデンサ電極10、11等を設定し、これらの電極により、前記各コンデンサC5 、C8 、C9 、C10を構成する。 このようにすれば、前記各コンデンサは、単一層(領域Bが単一層)で形成できる。従って、量産時には、その間の誘電体層のみ厚み判定を行い、その誘電体層の積層方向で、上側に配置するコンデンサの片側の電極について厚みに応じてパターン面積を変化させているスクリーンを用意しておけば、量産時のコンデンサの容量バラツキに対応することができる。 On the other hand, the capacitors C 5 , C 8 , C 9 , and C 10 that are not grounded are the GND electrode 4, the portions that have little influence on the characteristics as a resonator are removed, and these capacitors are set in that region. For example, capacitor electrodes 10 and 11 which are not grounded are set, and the capacitors C 5 , C 8 , C 9 and C 10 are constituted by these electrodes. If it does in this way, each said capacitor | condenser can be formed by a single layer (area | region B is a single layer). Therefore, for mass production, prepare a screen that only determines the thickness of the dielectric layer between them, and changes the pattern area according to the thickness of the electrode on one side of the capacitor placed on the upper side in the stacking direction of the dielectric layer. In this case, it is possible to cope with variations in the capacitance of capacitors during mass production.

(3) :多層基板の領域Aには、コイルL1 、L2 のパターン、及び各素子間を結ぶ配線を設定する。また、可変コンデンサC11は、片側のコンデンサ電極を基板内部に設定し、もう一方のコンデンサ電極を部品搭載面1に設定する。そして、部品搭載面1に設定した電極をトリミング用として、周波数調整が行えるようにする。 (3): In the area A of the multilayer substrate, the patterns of the coils L 1 and L 2 and the wiring connecting the elements are set. In the variable capacitor C 11 , one capacitor electrode is set inside the substrate, and the other capacitor electrode is set on the component mounting surface 1. Then, the electrodes set on the component mounting surface 1 are used for trimming so that the frequency can be adjusted.

このようにして作られた多層基板の表面、すなわち、部品搭載面1には、2個のトランジスタQ1 、Q2 と、バリキャップダイオードVCと、4個の抵抗器が搭載される。ただし、抵抗器については、印刷抵抗を用いても何ら問題はない。 Two transistors Q 1 and Q 2 , a varicap diode VC, and four resistors are mounted on the surface of the multilayer substrate thus manufactured, that is, the component mounting surface 1. However, for the resistor, there is no problem even if a printed resistor is used.

(他の実施例)
以上実施例について説明したが、本発明は次のようにしても実施可能である。
(Other examples)
Although the embodiments have been described above, the present invention can also be implemented as follows.

(1) :前記実施例では、VCOモジュールを、1GHZ 帯として設計しているが、本発明は、任意の周波数帯でのVCOモジュールを設計することが可能である。特に、数100MHZ 帯用では、コンデンサの容量値が大きくなるため、基板内でのコンデンサの積層数は必然的に多くなる。従って、前記実施例のコンデンサ層について更に多層化しても良い。 (1) In the above-described embodiment, the VCO module, although designed as 1GH Z bands, the present invention can be designed VCO module at any frequency band. In particular, in a few 100 MHz Z bands, since the capacitance of the capacitor is increased, the number of stacked capacitors in the substrate inevitably becomes large. Therefore, the capacitor layer of the above embodiment may be further multilayered.

その場合、多層基板の下側に設定した高周波短絡用のコンデンサは、シールド用のGND電極14が、必ず外側となるように配置し、ホット側のコンデンサ電極15、16とサンドイッチ構造にする。   In this case, the high-frequency short-circuit capacitor set on the lower side of the multilayer substrate is arranged so that the shield GND electrode 14 is always on the outer side and has a sandwich structure with the hot-side capacitor electrodes 15 and 16.

また、トリプレート型ストリップライン共振器の上側(領域B)に設定したコンデンサ(特性出しコンデンサ)は、それぞれ、片方のコンデンサ電極を、積層方向で上側から覆い隠すようにして、他方のコンデンサ電極をパターニングする。   Also, each capacitor (characteristic output capacitor) set on the upper side (region B) of the triplate-type stripline resonator is configured such that one capacitor electrode is covered from the upper side in the stacking direction, and the other capacitor electrode is Pattern.

(2) :前記実施例で示した回路構成のVCOモジュールに限らず、他の同様なVCOモジュールに適用可能である。   (2): Not limited to the VCO module having the circuit configuration shown in the above embodiment, the present invention can be applied to other similar VCO modules.

(3) :VCOモジュールに限らず、ストリップラインを使用したアンテナ切り換え器等の各種高周波モジュールにも同様に適用可能である。   (3): Not only the VCO module but also various high-frequency modules such as an antenna switch using a strip line can be similarly applied.

(4) :コンデンサ層を構成する誘電体層の材料は、他の層と同一でも良く、また、他の層より誘電率の高い誘電体を使用しても良い。更に、その誘電体層の厚みについては、他の層と同一でも良く、また他の層より薄くても良い。   (4): The material of the dielectric layer constituting the capacitor layer may be the same as the other layers, or a dielectric having a higher dielectric constant than the other layers may be used. Further, the thickness of the dielectric layer may be the same as that of the other layers, or may be thinner than the other layers.

実施例の基本構成説明図である。It is basic composition explanatory drawing of an Example. 実施例のVCOモジュール断面図である。It is VCO module sectional drawing of an Example. 従来のVCOの回路例である。It is a circuit example of a conventional VCO. 従来のVCOモジュール断面図である。It is sectional drawing of the conventional VCO module. 従来の基板の反り説明図である。It is explanatory drawing of the curvature of the conventional board | substrate.

符号の説明Explanation of symbols

1 部品搭載面(表面)
2 底面
3、4、5、14 GND電極
7 ストリップライン導体
10、11、15〜18 コンデンサ電極
1 Component mounting surface (surface)
2 Bottom surface 3, 4, 5, 14 GND electrode 7 Strip line conductor 10, 11, 15-18 Capacitor electrode

Claims (2)

複数の誘電体層を積層した多層基板に、
少なくとも、ストリップライン導体(7)と、複数のGND電極と、複数のコンデンサを内蔵すると共に、
前記ストリップライン導体(7)に対し、積層方向の両側に、GND電極(3、4)を配置してトリプレート型ストリップライン導体共振器を構成した高周波モジュールにおいて、
前記トリプレート型ストリップライン導体共振器に対し、積層方向の上側(部品搭載面側)と下側(底面側)の双方に、それぞれGND電極(3、4)からなるコンデンサを配置すると共に、
前記GND電極(3、4)からなるコンデンサは積層基板に外層の誘電体層を介して内部に形成されていることを特徴とする高周波モジュール。
On a multilayer substrate with multiple dielectric layers stacked,
At least a stripline conductor (7), a plurality of GND electrodes, and a plurality of capacitors are incorporated,
In the high frequency module in which the GND electrodes (3, 4) are arranged on both sides in the stacking direction with respect to the stripline conductor (7) to constitute a triplate stripline conductor resonator,
With respect to the triplate-type stripline conductor resonator, a capacitor composed of a GND electrode (3, 4) is disposed on both the upper side (component mounting surface side) and the lower side (bottom surface side) in the stacking direction,
The high frequency module according to claim 1, wherein the capacitor composed of the GND electrodes (3, 4) is formed inside a laminated substrate through an outer dielectric layer.
前記GND電極(3、4)と前記ストリップライン導体(7)との間にコンデンサ電極が形成されておらず、前記GND電極(3)より下側であって、底面側の最下層にシールド用のGND電極(14)を配置し、
該シールド用のGND電極(14)と、前記トリプレート型ストリップライン共振器を構成する下側のGND電極(3)との間に、前記高周波短絡用コンデンサを構成するホット側のコンデンサ電極(15、16)を設定して、サンドイッチ構造の電極配置としたことを特徴とする請求項1記載の高周波モジュール。
A capacitor electrode is not formed between the GND electrodes (3, 4) and the stripline conductor (7), and is below the GND electrode (3) and is used as a shield on the bottom layer on the bottom surface side. A GND electrode (14) of
Between the shield GND electrode (14) and the lower GND electrode (3) constituting the triplate-type stripline resonator, the hot-side capacitor electrode (15 16) is set to be an electrode arrangement of a sandwich structure.
JP2007066011A 2007-03-15 2007-03-15 High frequency module Expired - Lifetime JP4087884B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007066011A JP4087884B2 (en) 2007-03-15 2007-03-15 High frequency module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007066011A JP4087884B2 (en) 2007-03-15 2007-03-15 High frequency module

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2005082881A Division JP2005236313A (en) 2005-03-23 2005-03-23 High-frequency module

Publications (2)

Publication Number Publication Date
JP2007227942A JP2007227942A (en) 2007-09-06
JP4087884B2 true JP4087884B2 (en) 2008-05-21

Family

ID=38549357

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007066011A Expired - Lifetime JP4087884B2 (en) 2007-03-15 2007-03-15 High frequency module

Country Status (1)

Country Link
JP (1) JP4087884B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5579108B2 (en) 2011-03-16 2014-08-27 株式会社東芝 Semiconductor device
JP5869058B2 (en) * 2014-06-30 2016-02-24 株式会社東芝 Semiconductor device and system

Also Published As

Publication number Publication date
JP2007227942A (en) 2007-09-06

Similar Documents

Publication Publication Date Title
US7187071B2 (en) Composite electronic component
US9236184B2 (en) Monolithic ceramic electronic component and method for manufacturing the same
JP4882974B2 (en) High frequency module
JP2006100708A (en) Three-terminal laminate capacitor and circuit board mounted therewith
JP2006100682A (en) Three-terminal laminated capacitor and packaging circuit board thereof
JP3694040B2 (en) High frequency module
JP2000223348A (en) Multilayer ceramic capacitor
JP4087884B2 (en) High frequency module
JP2005236313A (en) High-frequency module
JP3781922B2 (en) Multilayer printed circuit board
US20090021887A1 (en) Multi-layer capacitor and wiring board having a built-in capacitor
JP2000165170A (en) High frequency surface mount component
JPH0897603A (en) Laminated dielectric filter
JPH06112710A (en) High frequency circuit substrate
JP2006093996A (en) Diplexer
TWI386115B (en) Circuit board
JP4398201B2 (en) Composite high frequency components
JP2004031601A (en) Multilayer circuit board
JP3100036B2 (en) High frequency circuit such as VCO using multilayer substrate
JP2002271106A (en) Laminated dielectric filter and its manufacturing method
JPH1051236A (en) High-frequency circuit such as vco using multi-layer board
JP4183391B2 (en) Multilayer composite device
JPH11186693A (en) High-frequency circuit board
JP2001127506A (en) High frequency circuit board
JP5027287B2 (en) Voltage controlled oscillator

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070814

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071011

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080108

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080219

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080221

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110228

Year of fee payment: 3

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110228

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120229

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120229

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130228

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140228

Year of fee payment: 6

EXPY Cancellation because of completion of term