JP4084464B2 - 単一電子装置の製造方法 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は一般に電子装置の製造に関し、特に絶縁膜中に配列した導電性超微粒子よりなるいわゆるナノクリスタルを含む単一電子装置およびその製造方法に関する。
Wilkins他（R. Wilkins，E. Ben-Jacob, R.C. Jaklevic, Phys. Rev. Lett.63, 1989, pp.801 ）による、酸化膜中に金属超微粒子を分散させた系での階段状に量子化されたコンダクタンスの発見以来、いわゆる電子のクーロンブロッケードを応用した単一電子装置の研究が精力的になされている。クーロンブロッケードを使うことにより、非常に微少なキャパシタンスを通過するトンネル電流に現れる量子効果を使ってスイッチング動作を行う素子が得られる。また、これらの単一電子素子を使って様々な論理回路やメモリ回路を構成することができる。
【０００２】
【従来の技術】
図１（Ａ），（Ｂ）は、かかる単一電子装置の基本的構成要素を示す。
図１（Ａ）を参照するに、キャパシタンスＣを有するトンネル接合の充電エネルギＥは、蓄積している電荷量をＱとして
Ｅ＝Ｑ² ／２Ｃ
で与えられるが、一方の電極から他方の電極に単一の電子がトンネリングした場合、蓄積電荷量はＱからＱ−ｅに変化し、その結果トンネル接合のエネルギは
ΔＥ＝ｅ（Ｑ_c −Ｑ）／Ｃ
だけ変化する。ただし、Ｑ_c は臨界電荷量であり、ｅ／２で与えられる（Ｑ_c ＝ｅ／２）。
【０００３】
そこで、接合の蓄積電荷量Ｑが前記臨界電荷量Ｑ_c よりも小さい場合にはこのようなトンネリングは接合エネルギを増大させてしまい（ΔＥ＞０）、その結果電子のトンネリングはブロックされてしまう。一方、前記接合に電圧（＞ｅ／２Ｃ）を印加すると、ＱはＱ_c よりも大きくなり、ΔＥ＜０となるために、電子のトンネリングが可能になる。
【０００４】
図１（Ｂ）は、このようなトンネル接合の動作特性曲線（Ｉ−Ｖ曲線）を示す。図１（Ｂ）の特性曲線には、かかる単一電子効果に起因するブロッケージ領域が現れる。
このような単一電子効果が観測されるためには、単一の電子がトンネル接合をトンネリングする際に生じるエネルギ変化ΔＥ（≒ｅ² ／２Ｃ）が熱エネルギｋ_B Ｔよりもはるかに大きい必要があり（ｅ² ／２Ｃ≫ｋ_B Ｔ）、このためトンネル接合を、キャパシタンスＣが非常に小さくなるように形成する必要がある。
【０００５】
このような微小なキャパシタは従来のパターニング法で作成するのは困難で、このため、従来よりかかる微小キャパシタを、ＳｉＯ₂ 膜等の絶縁膜中に、いわゆるナノクリスタル構造を形成することにより形成する試みがなされている。ナノクリスタル構造は、前記ＳｉＯ₂ 等の絶縁膜中に典型的には１０ｎｍ以下の大きさの金属微粒子（金属ナノクリスタル）を、略等間隔で、実質的に同一平面上に、相互に孤立した状態で配列した構造である。
【０００６】
従来、絶縁膜上に金属微粒子をスパッタや蒸着により堆積することにより所望のナノクリスタル構造を形成する試みがなされていたが、このような方法では、均一な大きさの金属ドットを相互に孤立した状態で、実質的に同一平面上に形成することは非常に困難である。
【０００７】
【発明が解決しようとする課題】
これに対し、イオン注入法を使って金属元素を絶縁膜中に導入した場合には、比較的簡単に孤立したナノメートルサイズの金属ナノクリスタルを絶縁膜中に形成することが可能である。例えば、Hosono他（Hosono, H. et al., "Cross-sectional TEM Observation of Copper-implanted SiO2 glass," J. Non-crystalline Solids, 143, 1992, pp.157-161）を参照。
【０００８】
上記公知例は、ＳｉＯ₂ 膜中にＣｕ原子を１６０ｋｅＶの加速エネルギおよび６×１０¹⁶ｃｍ^-2のドーズでイオン注入し、さらに同じＳｉＯ₂ 膜中にＣｕ原子を今度は３５ｋｅＶの加速エネルギおよび２×１０¹⁶ｃｍ^-2のドーズでイオン注入することにより、前記ＳｉＯ₂ 膜中にＣｕの超微粒子を相互に孤立した状態で形成することが可能であることを報告している。
【０００９】
しかし、このような大きな加速エネルギでイオン注入を行った場合、注入された金属イオン、従って金属ナノクリスタルの深さ方向への分布は絶縁膜中において大きくばらついてしまい、所望の単一電子装置に適した構造は実現できない。例えば、このような金属ナノクリスタルの深さがばらついた構造では、金属ナノクリスタルが何層も形成されるため、前記絶縁膜に垂直に電界を印加した場合、電子は前記金属ナノクリスタルを次々にトンネリングにより通過することになる。また、絶縁膜中の深さにより、図１（Ｂ）の特性が変化してしまい、明確な特性を観測することができなくなる。
【００１０】
そこで、本発明は上記の課題を解決した、新規で有用な単一電子装置およびその製造方法を提供することを概括的課題とする。
本発明のより具体的な課題は、ナノメートルサイズの金属ナノクリスタルを、絶縁膜中に均一な大きさで、相互に略一定の間隔で孤立して、所定の深さに二次元状に形成できるナノクリスタルの形成方法、かかるナノクリスタルを含む単一電子装置およびその製造方法を提供することにある。
【００１１】
【課題を解決するための手段】
本発明は、上記の課題を、
請求項１に記載したように、
基板上に形成された絶縁膜中に金属元素を導入するドーピング工程と、前記絶縁膜中に導入された前記金属元素を拡散させ、前記絶縁膜中に、前記絶縁膜と前記基板との界面に沿って、ナノメートルサイズの相互に孤立した金属微粒子を析出させるアニール処理工程とを含む、単一電子装置の製造方法において、
前記ドーピング工程は、前記金属元素を前記絶縁膜中に導入するイオン注入工程を含み、前記絶縁膜中の前記金属元素の濃度が、前記基板内および前記界面において実質的にゼロになるように実行されることを特徴とする単一電子装置の製造方法により、または
請求項２に記載したように、
前記基板はＳｉ基板よりなり、前記絶縁膜はＳｉＯ_２ よりなることを特徴とする請求項１記載の単一電子装置の製造方法により、または
請求項３に記載したように、
前記金属元素は、Ｃｕ，Ｆｅ，Ａｇ，Ａｕ，Ｓｎ，Ｐｔ，Ｉｎ，ＳｂおよびＧａよりなる群から選択されることを特徴とする請求項１または２記載の単一電子装置の製造方法により、または
請求項４に記載したように、
前記金属元素はＳｎであり、前記イオン注入工程は、加速エネルギを約２０ｋｅＶ以下に設定して実行されることを特徴とする請求項１記載の単一電子装置の製造方法により、または
請求項５に記載したように、
前記金属元素はＳｂであり、前記イオン注入工程は、Ｓｂを約１×１０¹³ｃｍ^-2以上のドーズで前記絶縁膜中に導入することを特徴とする請求項１記載の単一電子装置の製造方法により、または
請求項６に記載したように、
前記イオン注入工程は、Ｓｂを約１×１０¹⁶ｃｍ^-2以上のドーズで前記絶縁膜中に導入することを特徴とする請求項５記載の単一電子装置の製造方法により、または
請求項７に記載したように、
前記イオン注入工程は、前記Ｓｂを約１×１０¹⁷ｃｍ^-2以上のドーズで前記絶縁膜中に導入することを特徴とする請求項５記載の単一電子装置の製造方法により、または
請求項８に記載したように、
前記アニール処理は、約４００°Ｃ以上の温度で実行されることを特徴とする請求項１〜７のうち、いずれか一項記載の単一電子装置の製造方法により、または
請求項９に記載したように、
前記絶縁膜は第１の絶縁膜とその上の第２の絶縁膜とよりなり、前記ドーピング工程は、前記金属元素が前記第１の絶縁膜と第２の絶縁膜との間の界面近傍に濃集するように実行されることを特徴とする請求項１〜８のうち、いずれか一項記載の単一電子装置の製造方法により、または
請求項１０に記載したように、
前記第１の絶縁膜と前記第２の絶縁膜とは、それぞれ異なった温度で形成されることを特徴とする請求項９記載の単一電子装置の製造方法により、または
請求項１１に記載したように、
前記第１の絶縁膜と前記第２の絶縁膜とは、それぞれ異なった組成を有することを特徴とする請求項９記載の単一電子装置の製造方法により、または
請求項１２に記載したように、
前記イオン注入工程は、前記基板に対して斜めに実行されることを特徴とする請求項１〜１１のうち、いずれか一項記載の単一電子装置の製造方法により、解決する。
【００１２】
図２を参照するに、このような低い加速電圧でのイオン注入では、Ｓｎ原子は前記熱酸化膜中の厚さ方向上おおよそ中央部Ａに集中しており、同じことが図３に示す前記熱酸化膜中におけるＳｎ原子の分布においても見られる。すなわち、前記Ｓｉ基板内、あるいは前記熱酸化膜とＳｉ基板との界面（ＳｉＯ₂ ／Ｓｉ）にまで到達するＳｎ原子はほとんどない。
【００１３】
一方、図２のＴＥＭ写真は、前記中央部Ａの他に、前記熱酸化膜中の、前記ＳｉＯ₂ ／Ｓｉ界面に隣接した位置Ｂにも、Ｓｎ原子の鋭い集中が存在することを示している。これは、前記熱酸化膜中に、前記界面に隣接して歪みが形成された領域が存在し、このような部分にＳｎ原子が集中して捕獲されていることを示唆している。
【００１４】
図４は、図２の構造を９００°Ｃで１０分間アニールした場合の、図２と同様なＴＥＭ断面写真を示す。
図４を参照するに、前記位置Ａに対応するＳｎ原子の集中は消滅し、前記位置Ｂに近い位置Ｃにおいて前記Ｓｎ原子が凝集し、大きさが約５ｎｍのＳｎナノクリスタルが、前記ＳｉＯ₂ ／Ｓｉ界面に沿って多数形成されているのがわかる。また、各々のＳｎナノクリスタルはほぼ同様な大きさの球状形状を有し、前記ＳｉＯ₂ ／Ｓｉ界面からほぼ同一の高さに二次元的に、すなわち層状に整列しているのがわかる。さらに、個々のＳｎナノクリスタルについては、格子像が確認されている。
【００１５】
かかる位置Ｃにおいては、Ｓｉ基板の熱酸化工程により、熱酸化膜中に強い圧縮歪みが形成されており、かかる歪み蓄積領域においてＳｎ原子の拡散が阻止され、拡散を阻止されたＳｎ原子は凝集してＳｎナノクリスタルを形成するものと考えられる。
図５は、図４の構造を概略的に示した図である。
【００１６】
図５を参照するに、ｎ⁺ 型の縮退Ｓｉ基板１０上にはＳｉＯ₂ 膜１２が熱酸化により５〜４０ｎｍの厚さに形成され、前記ＳｉＯ₂ 膜１２中には、前記Ｓｎナノクリスタルに対応する径が約５ｎｍのＳｎ超微粒子１４が、前記Ｓｉ基板１０との界面に沿って、前記界面から略一定の高さに、相互に離間して形成される。図５よりわかるように、前記Ｓｎ超微粒子１４は、前記ＳｉＯ₂ 膜１２中、深さ方向上中央部よりも前記界面に近い、図２の位置Ｂあるいは図４の位置Ｃに対応する位置において、略２次元的に配列する。
【００１７】
そこで、本発明は、かかる絶縁膜中に基板／絶縁膜界面に沿って単層状に形成された金属ナノクリスタルを活性部に使った単一電子装置を提供する。
【００１８】
【発明の実施の形態】
［第１実施例］
図６（Ａ）〜図８（Ｊ）は、本発明の第１実施例による単一電子装置の製造方法を示す図である。ただし、図中、先に説明した部分に対応する部分には同一の参照符号を付し、説明を省略する。
【００１９】
図６（Ａ）を参照するに、前記Ｓｉ基板１０の表面に、熱酸化工程により、前記ＳｉＯ₂ 膜１２が、５〜２０ｎｍの厚さ、典型的には先にも説明したように１５ｎｍの厚さに形成される。
次に、図６（Ｂ）の工程で、前記ＳｉＯ₂ 膜１２中にＳｎを、イオン注入法により、２０ｋｅＶ以下、好ましくは１０ｋｅＶの加速エネルギおよび５×１０¹⁵ｃｍ^-2のドーズで導入する。このようにＳｎイオンを低い加速エネルギで導入することにより、先に図２あるいは図３で説明したように、Ｓｎ原子は前記ＳｉＯ₂ 膜１２中の中央部Ａおよび前記ＳｉＯ₂ ／Ｓｉ界面Ｂに集中的に蓄積される。また、従来の高い加速エネルギ（例えば１６０ｋｅＶ）を使った場合と異なり、注入されたＳｎ原子で前記ＳｉＯ₂ ／Ｓｉ界面を通過して基板１０にまで到達するものはわずかである。
【００２０】
次に、図６（Ｃ）の工程で、前記図６（Ｂ）の構造がＮ₂ 雰囲気中、９００°Ｃで１０分間アニールされ、その結果前記イオン注入されたＳｎイオンが凝集し、前記Ｓｎ超微粒子よりなる直径が約５ｎｍのナノクリスタル１４が前記ＳｉＯ₂ 膜中、前記図４の位置Ｃに対応する位置に、自発的に形成される。先に図４で説明したように、このように自己組織化されたナノクリスタル１４は、前記ＳｉＯ₂ ／Ｓｉ界面から略一定の高さにおいて、二次元的に配列する。
【００２１】
さらに、図６（Ｄ）の工程で、前記ＳｉＯ₂ 膜１２上を第１のレジスト膜１６および第２のレジスト膜１８で順次覆う。前記レジスト膜１６は例えばＰＭＭＡ（polymethylmethacrylate）よりなり、約５００ｎｍの厚さに形成される。一方、前記レジスト膜１８は例えばマイクロポジットＳ１３００−３１（SHIPLEY FAR EAST社の商品名）よりなり、約３００ｎｍの厚さに形成される。
【００２２】
次に、図７（Ｅ）の工程で、開口部２０Ａを形成されたフォトマスク２０を図６（Ｄ）のレジストフィルム１８上に形成し、マスクパターン２０を介して前記レジスト膜１８中の前記開口部２０Ａに対応する部分２２を露光する。
さらに、図７（Ｆ）の工程で、前記レジスト膜１８の露光部分２２を現像・除去し、図７（Ｇ）の工程で、その下のレジスト膜１６を紫外線により露光する。
【００２３】
さらに、図７（Ｇ）のレジスト膜１６の現像工程によりレジスト膜１６の領域２４を除去し、レジスト膜１６によりレジストパターン１６Ａを形成する。さらに、図８（Ｉ）の工程で、典型的にはＡｌあるいはＡｌ合金よりなる導体膜２６を、前記図７（Ｇ）の構造上に、前記レジストパターン１６Ａおよび１８Ａをマスクに堆積し、図８（Ｊ）の工程で、前記レジストパターン１６Ａおよび１８Ａ上の導体膜２６をリフトオフし、前記ＳｉＯ₂ 膜１４上に電極パターン２６が形成された構造を得る。
【００２４】
図８（Ｊ）の単一電子装置は単一電子トンネルダイオードとして動作する。
図９は、図８（Ｊ）の装置の等価回路図を示す。
図９を参照するに、単一電子トンネルダイオードはＳｉ基板１０とＳｎナノクリスタル１４との間のキャパシタンスＣ_A と、前記Ｓｎナノクリスタル１４と前記電極パターン２６との間のキャパシタンスＣ_B とを直列接続し、さらに前記キャパシタンスＣ_A およびＣ_B に並列に、トンネル抵抗Ｒ_A とＲ_B をそれぞれ挿入した構成を有している。
【００２５】
図１０は、図８（Ｊ）の単一電子トンネルダイオードの構造において、ＳｉＯ₂ 膜１２の厚さを約１０ｎｍとした場合の動作特性を示す。ただし、図１０中、横軸は基板１０と前記電極パターン２６との間に印加される電圧を、左側縦軸は電流を、また右側縦軸はコンダクタンスを示す。
図１０を参照するに、前記単一電子トンネルダイオードの電流−電圧特性には、先に図１（Ｂ）で説明した電流のブロッケード領域が観測される。また、コンダクタンスにも明確な振動が観測され、特に駆動電圧が０Ｖ付近で明瞭なブロッケードが観測される。
【００２６】
また、このような単一電子トンネルダイオードや、これにゲート電極を組み合わせた単一電子トランジスタを使うことにより、様々な論理回路やメモリ回路を構成することが可能になる。
前記ＳｉＯ₂ 膜中にイオン注入により導入される金属元素はＳｎに限定されるものではなく、Ｃｕ，Ｆｅ，Ａｇ，Ａｕ，Ｐｔ，Ｉｎ，Ｇａ等の金属元素を使うことも可能である。これら他の元素を使う場合でも、イオン注入の際の加速エネルギは、打ち込まれた金属元素の分布が前記ＳｉＯ₂ 膜中に限定されるように設定する必要がある。
【００２７】
また、本発明において、前記ＳｉＯ₂ 膜の代わりにＳｉＮ膜等、他の絶縁膜を使うことも可能である。
図６（Ｃ）の工程において、前記Ｓｎ原子を自発的に凝集させる熱処理工程は、先に説明したように約９００°Ｃ程度の温度、一般的には少なくとも４００°Ｃ以上の温度で実行する必要がある。
［第２実施例］
先に説明した本発明の第１実施例では、基板上の絶縁膜中にＳｎ等の金属元素をイオン注入することにより、単一電子装置に適したナノクリスタルを前記絶縁膜中に形成出来たが、これらの金属元素は一般的に半導体装置の製造で使われているものではない。すなわち、これらの金属元素は半導体集積回路装置の製造において、配線工程等で使われることはあっても、高温熱処理以前の工程では使われていない。一方、前記金属ナノクリスタルを形成する工程では、９００°Ｃ等の高温での熱処理が不可欠で、このためこれらの金属を使った場合には、デバイス製造ラインが汚染されてしまう恐れもある。図２の断面写真と図４の断面写真を比較すると、位置Ａに見られたＳｎの集中が、熱処理後の図４の状態では消滅しいるが、一部のＳｎ原子は熱処理の際にＳｉＯ₂ 膜の自由表面から外部に離脱してしまった可能性がある。
【００２８】
このような事情から、本発明の発明者は、一般的に半導体集積回路の製造工程でドーパントとして使われる元素を使って、絶縁膜中にナノクリスタルを形成する試みを行った。
このうち、ＡｓおよびＰを使ってナノクリスタルを形成する試みはすでになされており、これらの元素を使った場合には絶縁膜中に形成される超微粒子はアモルファス状態であり、ナノクリスタルにはならないことが示されている。
【００２９】
一方、本発明の発明者は、前記金属元素としてＳｂを使った場合、絶縁膜中に欠陥を含まない金属ナノクリスタルを形成できることを見出した。
以下、本発明の発明者が行った実験について説明する。
本実施例における実験では、図６（Ａ）の工程と同様にしてＳｉ基板上にＳｉＯ₂ 膜を５００ｎｍの厚さに熱酸化により形成し、図６（Ｂ）に対応するイオン注入工程において、形成されたＳｉＯ₂ 膜中にＳｂ⁺ イオンを、Ｓｉ基板に到達しないように４０ｋｅＶの加速エネルギと１×１０¹⁶ｃｍ^-2のドーズでイオン注入した。さらに、このようにして形成された構造を、図６（Ｃ）に対応するアニール工程で、９００°Ｃ中１０分間アニールした。
【００３０】
図１１（Ａ）は、このようにして形成されたＳｂナノクリスタルの断面ＴＥＭ写真を示す。
図１１（Ａ）を参照するに、Ｓｉ基板上のＳｉＯ₂ 膜中には径が約５〜１５ｎｍのほぼ球形のＳｂ超微粒子が、相互に離間して形成されていることがわかる。形成されたＳｂ超微粒子は格子像を示し、ナノクリスタルになっている。
【００３１】
図１１（Ｂ）は、前記イオン注入工程において、Ｓｂ⁺ イオンのドーズを１×１０¹⁷ｃｍ^-2まで増大させた場合に形成されるＳｂナノクリスタルの断面ＴＥＭ写真を示す。ただし、前記イオン注入の加速電圧は、前記図１１（Ａ）の場合と同じく４０ｋｅＶに設定してある。
図１１（Ｂ）を参照するに、Ｓｂの注入ドーズを増加させた場合、形成されるＳｂナノクリスタルの最大径は約２５ｎｍまで増大する。
【００３２】
本発明によれば、従来の半導体装置の製造プロセスでドーパントとして一般的に使われているＳｂをイオン注入工程で使うことにより、単一電子装置の製造を、安定して安価に行うことが可能になる。また、Ｓｂのドーズを１×１０¹³ｃｍ^-2以上の範囲、例えば１×１０¹⁶ｃｍ^-2あるいは１×１０¹⁷ｃｍ^-2の範囲で変化させることにより、Ｓｂナノクリスタルのサイズを所望値に制御できる。
【００３３】
また、以上の実施例では、絶縁膜中へ金属元素の導入はイオン注入法により行ったが、前記金属元素の導入はイオン注入法に限定されるものではなく、例えば絶縁膜をＣＶＤ法で形成し、その際に前記金属元素をドーパントとして導入する等の方法も可能である。
［第３実施例］
図１２（Ａ），（Ｂ）は、図１（Ａ）の単一電子装置の基本構成要素を二つ直列に接続し、ゲート電極を設けた本発明の第３実施例による単一電子トランジスタ３０のそれぞれ等価回路図および動作特性を示す。
【００３４】
図１２（Ａ）の等価回路図を参照するに、単一電子トランジスタ３０では、図８（Ｊ）の構成における基板１０とＳｎナノクリスタル１４との間の接合容量がＣ₁ でトンネル抵抗がＲ₁ のトンネル接合と、前記Ｓｎナノクリスタル１４とＡｌ電極２６との間の接合容量がＣ₂ でトンネル抵抗がＲ₂ のトンネル接合とが直列に接続され、両端にはバイアス電圧Ｖが印加される。また、中間のノードには、キャパシタＣ_g を介して電圧信号Ｕ_g が供給される。
【００３５】
かかる単一電子トランジスタでは、図１２（Ｂ）に示す、点−ｅ／２およびｅ／２を通る二対の平行線により画成される菱形領域においてクーロンブロッケードが成立し、従って動作点がＡにある場合は電流はトランジスタ中を流れないが、動作点がＢに移ると、一つの電子が順々に前記直列接続された共鳴トンネルダイオードを通過する。
【００３６】
図１３は、図１２（Ａ）の等価回路に対応する単一電子トランジスタ３０の構造を示す。ただし、図１３中、先に説明した部分には同一の参照符号を付し、説明を省略する。
図１３を参照するに、単一電子トランジスタ３０は図８（Ｊ）に示す単一電子ダイオードに類似した構成を有するが、図８（Ｊ）に示す単一電子ダイオードのＳｉＯ₂ 膜１２の一部に、前記Ａｌ電極２６およびＳｉ基板１０、さらにＳｎナノクリスタル１４からも離間して、Ａｌ等よりなり、図１２（Ａ）の電圧信号Ｕ_g を供給されるゲート電極２７が形成される。
【００３７】
図１３の構造では、前記ＳｉＯ₂ 膜１２は基板１０の一部に形成された凹部を埋めるように形成されており、前記ゲート電極２７は前記ＳｉＯ₂ 膜１２中に、前記凹部に対応して、前記ナノクリスタル１４に前記結合容量Ｃ_g を介して容量結合するように形成されているが、本発明の単一電子トランジスタはかかる特定の構造に限定されるものではなく、前記ゲート電極２７が前記Ｓｎナノクリスタル１４と容量Ｃ_g の容量性結合を形成するものであれば、どのような構造であってもよい。
［第４実施例］
図１４は、図８（Ｊ）の構造を使った本発明の第４実施例によるフラッシュメモリ４０の構成を示す。
【００３８】
図１４を参照するに、フラッシュメモリ４０は、典型的にはｐ型にドープされ、図示の例ではＬＤＤ構造を有する拡散領域４１Ａおよび４１Ｂをそれぞれソース領域およびドレイン領域として形成されたＳｉ基板４１上に形成され、前記Ｓｉ基板４１のチャネル領域４１Ｃに対応する部分上に形成されたゲート電極構造４２を含む。
【００３９】
前記ゲート電極構造４２は一対の側壁酸化膜４２Ａおよび４２Ｂにより側壁面を覆われ、図８（Ｊ）に示したのと同様な、ＳｉＯ₂ 膜中にＳｎナノクリスタルを層状に２次元配列されたフローティングゲート構造部４２Ｃと、前記フローティングゲート構造部４２Ｃ上に設けられた制御電極４２Ｄとを含む。
動作時には、前記制御電極４２Ｄに書き込み電圧を印加することにより、前記ソース電極４１Ａとドレイン電極４１Ｂとの間で加速された電子が前記フローティングゲート構造部４２Ｃ中の各々のＳｎナノクリスタルに捕獲され、安定に保持される。このように前記Ｓｎナノクリスタルに捕獲された電子は前記フラッシュメモリ４０を構成するＭＯＳトランジスタのしきい値電圧を変化させ、その結果、前記制御電極４２Ｄに読み出し電圧を印加してＭＯＳトランジスタのオン・オフを検出することにより、蓄積された情報を読み出すことが可能になる。また、前記制御電極４２Ｄと基板４１あるいはソース領域４１Ａとの間に消去電圧を印加することにより、蓄積された情報を消去することが可能になる。
【００４０】
特に前記フローティングゲート構造部４２ＣにＳｎナノクリスタルを使うことにより、電子を一つずつＳｎナノクリスタルに保持させることが可能になる。これにより、図１４のフラッシュメモリ４０は消費電力が低く、高集積化に好適である。また多値記憶が可能である。
［第５実施例］
ところで、先の実施例では、ＳｎあるいはＳｂ等の金属元素よりなるナノクリスタル１４はＳｉ基板１０と熱酸化膜１２との界面近傍に形成される歪み蓄積領域に形成されていたが、このような構成では、前記金属ナノクリスタル１４とＳｉ基板１０との間の距離は材料系の組み合わせにより決定されてしまい、所望の設計条件に応じて自由に制御することはできなかった。
【００４１】
これに対し、以下に図１５（Ａ）〜図１６（Ｄ）を参照して説明する本発明の第５実施例では、前記金属ナノクリスタル１４とＳｉ基板１０との距離を自在に設定することができる。ただし、図中先に説明した部分には同一の参照符号を付し、説明を省略する。
図１５（Ａ）を参照するに、この工程では前記Ｓｉ基板１０を有機洗浄および化学洗浄の後、前記Ｓｉ基板１０の表面に熱酸化工程により、前記熱酸化ＳｉＯ₂ 膜１２を約１０ｎｍの厚さに形成する。次に、図１５（Ｂ）の工程で、前記熱酸化膜１２上に別のＳｉＯ₂ 膜５２を、プラズマＣＶＤ法により、約１０ｎｍの厚さに形成する。例えば前記熱酸化工程は９００〜１１００°Ｃの温度で実行され、これに対してＳｉＯ₂ 膜５２は、ＴＥＯＳ（テトラエトキシシラン）と酸素を原料としたプラズマＣＶＤ法により、２５０〜４００°Ｃの温度で形成される。前記熱酸化膜１２とＣＶＤ−ＳｉＯ₂ 膜５２とは形成温度が異なるため密度が異なっており、その結果、前記熱酸化膜１２とＣＶＤ−ＳｉＯ₂ 膜５２との間の界面に沿って、強い熱歪みが導入される。
【００４２】
さらに、図１５（Ｃ）の工程で、図１５（Ｂ）の構造に対して斜め方向からＳｎ原子のイオン注入が、典型的には加速電圧を約１５ｋｅＶに、またドーズを約５×１０¹⁵ｃｍ^-2に設定して実行され、前記ＣＶＤ−ＳｉＯ膜５２中に、前記熱酸化膜１２との界面に沿ってＳｎ原子が導入される。その際、前記加速電圧は、前記注入されたＳｎ原子の分布プロファイルの中心が、前記界面近傍に位置するように設定される。前記イオン注入工程を、図１５（Ｃ）に示すように、斜め方向から、典型的には６０°前後の入射角で実行することにより、注入されたＳｎ原子の分布幅、ないしプロファイルの幅を狭めることが可能である。図１５（Ｃ）の例では、前記基板１０はＳｎイオンの入射方向に対して３７°傾斜されており、その結果、Ｓｎは基板１０に対して６３°の入射角で入射する。
【００４３】
さらに、図１５（Ｃ）の構造を９００°Ｃで１０分間熱処理することにより、図１５（Ｄ）に示すように、前記ＣＶＤ−ＳｉＯ₂ 膜５２中に、前記熱酸化膜１２との界面に沿って、直径が約４±１ｎｍのＳｎナノクリスタル５６が、２次元平面上に実質的に整列して形成される。
本実施例の構成では、前記ＣＶＤ−ＳｉＯ₂ 膜５２の下に厚さが約１０ｎｍの熱酸化膜１２が存在するため、図１５（Ｃ）のイオン注入工程において、Ｓｎイオンのうち前記Ｓｉ基板１０中にまで到達するものはほとんどなく、このためＳｉ基板１０と熱酸化膜１２との間の界面に金属析出物が形成される等の問題は生じない。このため、図１６（Ｄ）の構成を本発明の第１実施例に適用した場合に、単一電子装置を高い歩留まりで、効率良く製造することが可能になる。また、図１６（Ｄ）の構成を図１４のフラッシュメモリ４０に適用することにより、前記Ｓｎナノクリスタル中に蓄積された電荷の、前記Ｓｉ基板４１へのリークを最小化することが可能になる。
【００４４】
本実施例において、前記ＳｉＯ₂ 膜１２および５２の形成方法は、先に説明した熱酸化法とプラズマＣＶＤ法の組み合わせに限定されるものではなく、光ＣＶＤ法あるいは熱ＣＶＤ法を組み合わせることも可能である。また、前記ＣＶＤ−ＳｉＯ₂ 膜５２上に別の絶縁膜を形成し、前記別の絶縁膜中にＳｎ原子をイオン注入し、熱処理して、前記ＳｉＯ₂ 膜５２との界面に沿って別のＳｎナノクリスタルの２次元配列を形成するようにしてもよい。さらに、前記ナノクリスタルはＳｎナノクリスタルに限定されるものではなく、Ｃｕ，Ｆｅ，Ａｇ，Ａｕ，Ｓｎ，Ｐｔ，Ｉｎ，ＳｂおよびＧａよりなる群から選択される金属元素のナノクリスタルであってもよい。
［第６実施例］
図１７は、本発明の第６実施例による単一電子装置６０の構成を示す。ただし、図１７中、先に説明した部分には同一の参照符号を付し、説明を省略する。
【００４５】
図１７を参照するに、本実施例では、前記熱酸化膜１２上にアンモニアおよびモノシランを原料としたプラズマＣＶＤ法によりＳｉＮ膜６２を約５ｎｍの厚さに形成し、その上に前記ＣＶＤ−ＳｉＯ₂ 膜５２を、典型的には１０ｎｍの厚さに形成する。さらに、図１５（Ｃ）と同様な工程により、前記ＣＶＤ−ＳｉＯ₂ 膜５２中にＳｎ原子を斜め方向のイオン注入により導入し、さらに９００°Ｃで１０分間熱処理を行なうことにより、前記ＣＶＤ−ＳｉＯ₂ 膜５２中に前記ＳｉＮ膜６２との界面に沿ってＳｎナノクリスタル６６が、前記Ｓｎナノクリスタル５６と同様に析出する。
【００４６】
本実施例では、前記ＳｉＮ膜６２がＣＶＤ−ＳｉＯ₂ 膜５２中に導入されたＳｎ原子の拡散障壁として作用し、Ｓｎ原子が前記ＣＶＤ−ＳｉＯ₂ 膜５２とＳｉＮ膜６２との間の界面に凝集して前記Ｓｎナノクリスタル６６を形成するが、かかる拡散障壁６２はＳｉＮ膜に限定されるものではなく、ＳｉＯＮ膜やＧｅＯ₂ 膜、ＧｅＮ膜、ＧｅＯＮ膜、ＧｅＯＮ膜、（ＳｉＧｅ）Ｏ₂ 膜、（ＳｉＧｅ）Ｎ膜等のＳｉ−Ｇｅ−Ｏ−Ｎ系の膜で、ＳｉＯ₂ 膜に接して形成された場合に界面に歪みを形成する材料であればよい。
【００４７】
以上、本発明を好ましい実施例について説明したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載した要旨内において、様々な変形・変更が可能である。
【００４８】
【発明の効果】
請求項１〜１２記載の本発明の特徴によれば、
基板上に形成された絶縁膜中に金属元素を、前記金属元素が前記基板まで進入しないように導入することにより、導入された金属元素は前記絶縁膜中の、前記基板に隣接した歪みが蓄積した領域に集中する。かかる構造を高温でアニールすることにより、前記絶縁膜中に、前記基板との界面に沿って、前記界面から略一定の高さに、大きさの揃ったナノメートルサイズの金属ナノクリスタルが、相互に離間して形成される。特に、前記金属元素の導入をイオン注入法により行う場合、加速エネルギを、前記金属元素が前記基板まで到達しないような低いエネルギに設定することで、アニール前における前記絶縁膜中における金属元素の深さ方向への分布が改善され、所定の深さに金属元素を集中させることができる。また、かかる絶縁膜を多層構造とすることにより、前記基板から任意の距離に所望の金属ナノクリスタルを形成することが可能になる。
【図面の簡単な説明】
【図１】（Ａ），（Ｂ）は、単一電子装置の原理を説明する図である。
【図２】本発明の原理を説明する図（その１）である。
【図３】本発明の原理を説明する図（その２）である。
【図４】本発明の原理を説明する図（その３）である。
【図５】本発明の原理を説明する図（その４）である。
【図６】（Ａ）〜（Ｄ）は、本発明の第１実施例による単一電子装置の製造工程を示す図（その１）である。
【図７】（Ｅ）〜Ｈ）は、本発明の第１実施例による単一電子装置の製造工程を示す図（その２）である。
【図８】（Ｉ），（Ｊ）は、本発明の第１実施例による単一電子装置の製造工程を示す図（その３）である。
【図９】本発明の第１実施例による単一電子トンネルダイオードの等価回路図を示す図である。
【図１０】本発明の第１実施例による単一電子トンネルダイオードの動作特性を示す図である。
【図１１】（Ａ），（Ｂ）は、本発明の第２実施例によるＳｂナノクリスタルを示す図である。
【図１２】（Ａ），（Ｂ）は、本発明の第３実施例による単一電子トランジスタの構成および動作を説明する図である。
【図１３】図１２（Ａ）の単一電子トランジスタの構成を示す図である。
【図１４】本発明の第４実施例によるフラッシュメモリの構成を示す図である。
【図１５】（Ａ）〜（Ｃ）は、本発明の第５実施例による単一電子装置の製造工程を示す図（その１）である。
【図１６】（Ｄ）は、本発明の第５実施例による単一電子装置の製造工程を示す図（その２）である。
【図１７】本発明の第６実施例による単一電子装置を示す図である。
【符号の説明】
１０ 基板
１２ 絶縁膜
１４，５６，６６ 金属ナノクリスタル
１６，１８ レジスト
１６Ａ レジストパターン
１８Ａ レジストパターン
２０ フォトマスク
２０Ａ 開口部
２２，２４ 露光領域
２６ 電極
３０ 単一電子トランジスタ
４０ 単一電子フラッシュメモリ
４１ 基板
４１Ａ，４１Ｂ 拡散領域
４１Ｃ チャネル領域
４２ ゲート構造
４２Ａ，４２Ｂ 側壁酸化膜
４２Ｃ フローティングゲート構造
４２Ｄ 制御電極
５０，６０ 単一電子装置
５２，６２ 第２の絶縁膜

Claims (12)

1. 基板上に形成された絶縁膜中に金属元素を導入するドーピング工程と、前記絶縁膜中に導入された前記金属元素を拡散させ、前記絶縁膜中に、前記絶縁膜と前記基板との界面に沿って、ナノメートルサイズの相互に孤立した金属微粒子を析出させるアニール処理工程とを含む、単一電子装置の製造方法において、
   前記ドーピング工程は、前記金属元素を前記絶縁膜中に導入するイオン注入工程を含み、前記絶縁膜中の前記金属元素の濃度が、前記基板内および前記界面において実質的にゼロになるように実行されることを特徴とする単一電子装置の製造方法。
2. 前記基板はＳｉ基板よりなり、前記絶縁膜はＳｉＯ_２ よりなることを特徴とする請求項１記載の単一電子装置の製造方法。
3. 前記金属元素は、Ｃｕ，Ｆｅ，Ａｇ，Ａｕ，Ｓｎ，Ｐｔ，Ｉｎ，ＳｂおよびＧａよりなる群から選択されることを特徴とする請求項１または２記載の単一電子装置の製造方法。
4. 前記金属元素はＳｎであり、前記イオン注入工程は、加速エネルギを約２０ｋｅＶ以下に設定して実行されることを特徴とする請求項１記載の単一電子装置の製造方法。
5. 前記金属元素はＳｂであり、前記イオン注入工程は、Ｓｂを約１×１０¹³ｃｍ^-2以上のドーズで前記絶縁膜中に導入することを特徴とする請求項１記載の単一電子装置の製造方法。
6. 前記イオン注入工程は、Ｓｂを約１×１０¹⁶ｃｍ^-2以上のドーズで前記絶縁膜中に導入することを特徴とする請求項５記載の単一電子装置の製造方法。
7. 前記イオン注入工程は、前記Ｓｂを約１×１０¹⁷ｃｍ^-2以上のドーズで前記絶縁膜中に導入することを特徴とする請求項５記載の単一電子装置の製造方法。
8. 前記アニール処理は、約４００°Ｃ以上の温度で実行されることを特徴とする請求項１〜７のうち、いずれか一項記載の単一電子装置の製造方法。
9. 前記絶縁膜は第１の絶縁膜とその上の第２の絶縁膜とよりなり、前記ドーピング工程は、前記金属元素が前記第１の絶縁膜と第２の絶縁膜との間の界面近傍に濃集するように実行されることを特徴とする請求項１〜８のうち、いずれか一項記載の単一電子装置の製造方法。
10. 前記第１の絶縁膜と前記第２の絶縁膜とは、それぞれ異なった温度で形成されることを特徴とする請求項９記載の単一電子装置の製造方法。
11. 前記第１の絶縁膜と前記第２の絶縁膜とは、それぞれ異なった組成を有することを特徴とする請求項９記載の単一電子装置の製造方法。
12. 前記イオン注入工程は、前記基板に対して斜めに実行されることを特徴とする請求項１〜１１のうち、いずれか一項記載の単一電子装置の製造方法。

Images