JP4081188B2 - 増幅型固体撮像素子を用いた撮像装置 - Google Patents
増幅型固体撮像素子を用いた撮像装置 Download PDFInfo
- Publication number
- JP4081188B2 JP4081188B2 JP27931498A JP27931498A JP4081188B2 JP 4081188 B2 JP4081188 B2 JP 4081188B2 JP 27931498 A JP27931498 A JP 27931498A JP 27931498 A JP27931498 A JP 27931498A JP 4081188 B2 JP4081188 B2 JP 4081188B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- unit
- signal charge
- image pickup
- storage unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
この発明は、増幅型固体撮像素子から露光量の異なる複数画面分の画像信号を出力させ合成処理を行うことにより、広ダイナミックレンジ合成画像信号を得るようにした撮像装置に関する。
【０００２】
【従来の技術】
一般に、テレビカメラ、ビデオカメラ、電子カメラ等の撮像装置においては、撮像素子として固体撮像素子が用いられているが、固体撮像素子のダイナミックレンジは銀塩写真フィルムに比べて極めて狭いという問題点がある。
【０００３】
従来、この問題点を解消するため、単一の撮像素子から露光量の異なる２画面分の画像信号を読み出し、合成を行うことによって拡大されたダイナミックレンジを有する画像を得る手法が用いられている。図４は、かかる広ダイナミックレンジ合成画像を生成するための従来の合成処理部の構成を示す概略ブロック構成図で、その概略動作を説明すると、次のとおりである。すなわち、撮像素子101 で撮影された同一被写体の短時間露光画像信号は、Ａ／Ｄ変換器102 でＡ／Ｄ変換されたのち短時間露光画像データ用メモリ103 に一旦記憶され、また長時間露光画像信号は同じくＡ／Ｄ変換器102 でＡ／Ｄ変換されたのち長時間露光画像データ用メモリ104 に一旦記憶される。次いで、両メモリ103 ，104 から画像データを読み出し、合成回路105 で合成処理を行い、圧縮回路106 で圧縮処理して広ダイナミックレンジ合成画像データを出力するようになっている。
【０００４】
【発明が解決しようとする課題】
ところで、従来の広ダイナミックレンジ合成画像を生成する撮像装置は、上記のように、２つの画像メモリを設けて短時間露光画像データと長時間露光画像データとを一旦記憶させ、合成処理を行うように構成されているので、回路規模が大きく、コストが高くなるという問題点がある。
【０００５】
本発明は、従来の広ダイナミックレンジ合成画像の生成処理機能を備えた撮像装置の上記問題点を解消するためになされたもので、回路規模が小さく低コストで広ダイナミックレンジ合成画像の生成可能な、増幅型固体撮像素子を用いた撮像装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】
上記問題点を解決するため、本発明は、光電変換部と、該光電変換部で生成された信号電荷を蓄積する第１の蓄積部と、該第１の蓄積部から転送された信号電荷を蓄積する遮光された第２の蓄積部と、第１の蓄積部から第２の蓄積部へ信号電荷を転送する転送部と、第１及び第２の蓄積部を初期化する初期化手段と、第２の蓄積部の信号電荷を増幅して読み出す信号読み出し部とからなる画素を複数個配列してなる画素アレイと、前記画素の第１及び第２の蓄積部の初期化を解除してから第１の所定時間後に転送部を動作させて第１の蓄積部の信号電荷を第２の蓄積部へ転送させ、前記初期化解除から第１の所定時間より長い第２の所定時間後に読み出し部により第２の蓄積部の第１の信号電荷を増幅して読み出し、次いで転送部を再度動作させて第１の蓄積部の信号電荷を第２の蓄積部へ転送させたのち、読み出し部により第２の蓄積部の第２の信号電荷を増幅して読み出す駆動制御手段と、読み出された前記第１の信号電荷に基づく画像信号と第２の信号電荷に基づく画像信号とを合成して広いダイナミックレンジ画像信号を生成する合成手段とで、増幅型固体撮像素子を用いた撮像装置を構成するものである。
【０００７】
このような構成の画素アレイと駆動制御手段を設け、画素内の第２の蓄積部を、短時間の第１の所定時間の露光に対する信号電荷を最長１フレーム期間保持するアナログメモリとして利用することにより、画素アレイの端部に設けるメモリ領域、あるいはオフチップのメモリやディレイラインを必要とせずに、広ダイナミックレンジ合成画像の生成可能な増幅型固体撮像素子を用いた撮像装置を実現することができる。
【０００８】
【発明の実施の形態】
次に、実施の形態について説明する。図１は、本発明に係る増幅型固体撮像素子を用いた撮像装置の実施の形態を示す概略ブロック構成図である。図１において、１は増幅型固体撮像素子、２は増幅型固体撮像素子１を駆動するタイミングパルスを発生するタイミングジェネレータ、３は増幅型固体撮像素子１から出力される短時間露光画像信号及び長時間露光画像信号を合成処理して広ダイナミックレンジ合成画像を生成するための合成回路、４は各部の制御を行うＣＰＵである。
【０００９】
図２は、増幅型固体撮像素子の画素アレイの単一画素及びＦＰＮ（固定パターンノイズ）抑圧読み出し回路部分の構成を示す回路構成図である。図２において、11はフォトダイオード、Ｃ1 は該フォトダイオード11で生成された信号電荷を蓄積する第１の蓄積容量（フォトダイオードの寄生容量）、Ｃ2 は第１の蓄積容量Ｃ1 から転送される信号電荷を蓄積する遮光された第２の蓄積容量、12は第１の蓄積容量Ｃ1 から第２の蓄積容量Ｃ2 へ信号電荷を転送するパルスφTXで駆動される転送用ＭＯＳトランジスタ、13は第２の蓄積容量Ｃ2 を初期化するパルスφRSで駆動されるリセット用ＭＯＳトランジスタ、14は第２の蓄積容量Ｃ2 に蓄積された信号電荷を増幅する増幅用ＭＯＳトランジスタ、15は増幅された信号電荷を垂直信号線16に読み出すパルスφRDで駆動される読み出し用ＭＯＳトランジスタで、これらの素子で画素を構成しており、この構成の画素をマトリクス状に配列して画素アレイを構成している。
【００１０】
また図２において、21−１は垂直信号線16に読み出された信号を第１のクランプ容量ＣC1に転送する第１の転送スイッチ、22−１はクランプパルスφCL1 で駆動される第１のクランプトランジスタ、23−１はサンプルホールドパルスφSH1 で駆動される第１のサンプルホールドスイッチ、ＣH1は第１のホールド容量、24−１は水平選択パルスφH で駆動される第１の水平選択スイッチで、これらの素子で短時間露光画像信号のＦＰＮ抑圧読み出し回路を構成している。また、21−２は同じく垂直信号線16に読み出された信号を第２のクランプ容量ＣC2に転送する第２の転送スイッチ、22−２はクランプパルスφCL2 で駆動される第２のクランプトランジスタ、23−２はサンプルホールドパルスφSH2 で駆動される第２のサンプルホールドスイッチ、ＣH2は第２のホールド容量、24−２は水平選択パルスφH で駆動される第２の水平選択スイッチで、これらの素子で長時間露光画像信号のＦＰＮ抑圧読み出し回路を構成している。そして、これらの短時間露光画像信号のＦＰＮ抑圧読み出し回路及び長時間露光画像信号のＦＰＮ抑圧読み出し回路は、それぞれ画素アレイの列毎に設けられている。なお、図２において、25は垂直信号線16に接続されている電流源であり、画素内の増幅用ＭＯＳトランジスタ14と読み出し用ＭＯＳトランジスタ15を介してソースフォロア回路を構成している。
【００１１】
次に、このように構成されている画素及びＦＰＮ抑圧読み出し回路の動作を、図３に示すタイミングチャートを参照しながら説明する。まず、水平ブランキング期間のタイミング▲１▼において、読み出しパルスφRD，転送パルスφT1，クランプパルスφCL1 ，サンプルホールドパルスφSH1 をＯＮすることにより、画素の第２の蓄積容量Ｃ2 に蓄積された積分時間Ｔ1 （短時間露光）に対する信号ＶT1を読み出す。第１のクランプ容量ＣC1の一端はＶT1に、他端はクランプ電圧ＶCLにチャージされる。また第１のホールド容量ＣH1もクランプ電圧ＶCLにチャージされる。次いで、タイミング▲２▼において、リセットパルスφRSをＯＮとして、画素の第２の蓄積容量Ｃ2 ，すなわち増幅用ＭＯＳトランジスタ15の入力端をリセットする。次いで、タイミング▲３▼において、読み出しパルスφRD，転送パルスφT1，サンプルホールドパルスφSH1 をＯＮとして、画素のリセット直後のオフセット電圧ＶOFF を読み出す。このとき、第１のホールド容量ＣH1には、ＦＰＮの除去された積分時間Ｔ1 （短時間露光）に対する信号〔ＶCL−α（ＶT1−ＶOFF ）〕が保持される。ここで、αはほぼクランプ容量ＣC ，ホールド容量ＣH で決まる係数である。また、このタイミング▲３▼においては、同時に転送パルスφT2，クランプパルスφCL2 ，サンプルホールドパルスφSH2 をＯＮとして、画素のオフセット電圧ＶOFF を第２のクランプ容量ＣC2の一端に伝え、第 2のホールド容量ＣH2をクランプ電圧ＶCLにチャージする。
【００１２】
次に、タイミング▲４▼において、転送パルスφTXをＯＮとして、画素において第１の蓄積容量Ｃ1 に蓄積された積分時間（Ｔ2 −Ｔ1 ）（長時間露光）に対する信号を第２の蓄積容量Ｃ2 に転送する。ついで、タイミング▲５▼において、読み出しパルスφRD，転送パルスφT2，サンプルホールドパルスφSH2 をＯＮとして、画素において第２の蓄積容量Ｃ2 に転送された積分時間（Ｔ2 −Ｔ1 ）に対する信号ＶT2を読み出す。このとき、第２のホールド容量ＣH2には、ＦＰＮの除去された積分時間（Ｔ2 −Ｔ1 ）に対する信号〔ＶCL−α（ＶOFF −ＶT2）〕が保持される。次いで、タイミング▲６▼において、転送パルスφTX及びリセットパルスφRSをＯＮとして、画素をリセットする。
【００１３】
次に、水平走査期間のタイミング▲７▼において、画素の積分期間Ｔ1 に入り、タイミング▲８▼において、転送パルスφTXをＯＮにして、積分期間Ｔ1 において第１の蓄積容量Ｃ1 に蓄積された信号電荷を第２の蓄積容量Ｃ2 に転送する。タイミング▲８▼の直前にリセットパルスφRSを印加し、第２の蓄積容量Ｃ2 を再度リセットしてもよい。また、この水平走査期間においては、第１及び第２のホールド容量ＣH1，ＣH2に保持されているＦＰＮの除去されている積分期間Ｔ1 （短時間露光）に対する信号と、同じくＦＰＮの除去されている積分期間（Ｔ2 −Ｔ1 ）（長時間露光）に対する信号とを、第１及び第２の水平選択スイッチ24−１，24−２を水平選択パルスφH で同時にＯＮとして、同時に読み出し、合成回路３で合成処理して広ダイナミックレンジ画像信号の生成を開始させるようになっている。
【００１４】
なお、上記実施の形態においては、画素構造及びＦＰＮ抑圧読み出し回路として図２に示す構成のものを例示したが、本発明においては図２に例示したものに限らず、同様な効果が得られるものであれば、他の構成のものも用いることができる。
【００１５】
【発明の効果】
以上実施の形態に基づいて説明したように、本発明によれば、画素内の第２の蓄積部を、短時間の第１の所定時間の露光に対する信号電荷を最長１フレーム期間保持するアナログメモリとして利用しているので、画素アレイの端部にメモリ領域を設けたり、あるいはオフチップのメモリやディレイラインを設けたりする必要がなく、回路規模が小さくコストの低減を図ることの可能な広ダイナミックレンジ合成画像の生成機能を備えた、増幅型固体撮像素子を用いた撮像装置を提供することができる。
【図面の簡単な説明】
【図１】本発明に係る増幅型固体撮像素子を用いた撮像装置の実施の形態を示す概略ブロック構成図である。
【図２】図１に示した実施の形態における増幅型固体撮像素子の画素アレイの単一画素及びＦＰＮ抑圧読み出し回路部分の構成を示す回路構成図である。
【図３】図２に示した画素及びＦＰＮ抑圧読み出し回路の動作を説明するためのタイミングチャートである。
【図４】従来の広ダイナミックレンジ合成画像を生成するための合成処理部の構成を示す概略ブロック構成図である。
【符号の説明】
１ 増幅型固体撮像素子
２ タイミングジェネレータ
３ 合成回路
４ ＣＰＵ
11 フォトダイオード
12 転送用ＭＯＳトランジスタ
13 リセット用ＭＯＳトランジスタ
14 増幅用ＭＯＳトランジスタ
15 読み出し用ＭＯＳトランジスタ
16 垂直信号線
21−１ 第１の転送スイッチ
21−２ 第２の転送スイッチ
22−１ 第１のクランプ用ＭＯＳトランジスタ
22−２ 第２のクランプ用ＭＯＳトランジスタ
23−１ 第１のサンプルホールドスイッチ
23−２ 第２のサンプルホールドスイッチ
24−１ 第１の水平選択スイッチ
24−２ 第２の水平選択スイッチ
【発明の属する技術分野】
この発明は、増幅型固体撮像素子から露光量の異なる複数画面分の画像信号を出力させ合成処理を行うことにより、広ダイナミックレンジ合成画像信号を得るようにした撮像装置に関する。
【０００２】
【従来の技術】
一般に、テレビカメラ、ビデオカメラ、電子カメラ等の撮像装置においては、撮像素子として固体撮像素子が用いられているが、固体撮像素子のダイナミックレンジは銀塩写真フィルムに比べて極めて狭いという問題点がある。
【０００３】
従来、この問題点を解消するため、単一の撮像素子から露光量の異なる２画面分の画像信号を読み出し、合成を行うことによって拡大されたダイナミックレンジを有する画像を得る手法が用いられている。図４は、かかる広ダイナミックレンジ合成画像を生成するための従来の合成処理部の構成を示す概略ブロック構成図で、その概略動作を説明すると、次のとおりである。すなわち、撮像素子101 で撮影された同一被写体の短時間露光画像信号は、Ａ／Ｄ変換器102 でＡ／Ｄ変換されたのち短時間露光画像データ用メモリ103 に一旦記憶され、また長時間露光画像信号は同じくＡ／Ｄ変換器102 でＡ／Ｄ変換されたのち長時間露光画像データ用メモリ104 に一旦記憶される。次いで、両メモリ103 ，104 から画像データを読み出し、合成回路105 で合成処理を行い、圧縮回路106 で圧縮処理して広ダイナミックレンジ合成画像データを出力するようになっている。
【０００４】
【発明が解決しようとする課題】
ところで、従来の広ダイナミックレンジ合成画像を生成する撮像装置は、上記のように、２つの画像メモリを設けて短時間露光画像データと長時間露光画像データとを一旦記憶させ、合成処理を行うように構成されているので、回路規模が大きく、コストが高くなるという問題点がある。
【０００５】
本発明は、従来の広ダイナミックレンジ合成画像の生成処理機能を備えた撮像装置の上記問題点を解消するためになされたもので、回路規模が小さく低コストで広ダイナミックレンジ合成画像の生成可能な、増幅型固体撮像素子を用いた撮像装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】
上記問題点を解決するため、本発明は、光電変換部と、該光電変換部で生成された信号電荷を蓄積する第１の蓄積部と、該第１の蓄積部から転送された信号電荷を蓄積する遮光された第２の蓄積部と、第１の蓄積部から第２の蓄積部へ信号電荷を転送する転送部と、第１及び第２の蓄積部を初期化する初期化手段と、第２の蓄積部の信号電荷を増幅して読み出す信号読み出し部とからなる画素を複数個配列してなる画素アレイと、前記画素の第１及び第２の蓄積部の初期化を解除してから第１の所定時間後に転送部を動作させて第１の蓄積部の信号電荷を第２の蓄積部へ転送させ、前記初期化解除から第１の所定時間より長い第２の所定時間後に読み出し部により第２の蓄積部の第１の信号電荷を増幅して読み出し、次いで転送部を再度動作させて第１の蓄積部の信号電荷を第２の蓄積部へ転送させたのち、読み出し部により第２の蓄積部の第２の信号電荷を増幅して読み出す駆動制御手段と、読み出された前記第１の信号電荷に基づく画像信号と第２の信号電荷に基づく画像信号とを合成して広いダイナミックレンジ画像信号を生成する合成手段とで、増幅型固体撮像素子を用いた撮像装置を構成するものである。
【０００７】
このような構成の画素アレイと駆動制御手段を設け、画素内の第２の蓄積部を、短時間の第１の所定時間の露光に対する信号電荷を最長１フレーム期間保持するアナログメモリとして利用することにより、画素アレイの端部に設けるメモリ領域、あるいはオフチップのメモリやディレイラインを必要とせずに、広ダイナミックレンジ合成画像の生成可能な増幅型固体撮像素子を用いた撮像装置を実現することができる。
【０００８】
【発明の実施の形態】
次に、実施の形態について説明する。図１は、本発明に係る増幅型固体撮像素子を用いた撮像装置の実施の形態を示す概略ブロック構成図である。図１において、１は増幅型固体撮像素子、２は増幅型固体撮像素子１を駆動するタイミングパルスを発生するタイミングジェネレータ、３は増幅型固体撮像素子１から出力される短時間露光画像信号及び長時間露光画像信号を合成処理して広ダイナミックレンジ合成画像を生成するための合成回路、４は各部の制御を行うＣＰＵである。
【０００９】
図２は、増幅型固体撮像素子の画素アレイの単一画素及びＦＰＮ（固定パターンノイズ）抑圧読み出し回路部分の構成を示す回路構成図である。図２において、11はフォトダイオード、Ｃ1 は該フォトダイオード11で生成された信号電荷を蓄積する第１の蓄積容量（フォトダイオードの寄生容量）、Ｃ2 は第１の蓄積容量Ｃ1 から転送される信号電荷を蓄積する遮光された第２の蓄積容量、12は第１の蓄積容量Ｃ1 から第２の蓄積容量Ｃ2 へ信号電荷を転送するパルスφTXで駆動される転送用ＭＯＳトランジスタ、13は第２の蓄積容量Ｃ2 を初期化するパルスφRSで駆動されるリセット用ＭＯＳトランジスタ、14は第２の蓄積容量Ｃ2 に蓄積された信号電荷を増幅する増幅用ＭＯＳトランジスタ、15は増幅された信号電荷を垂直信号線16に読み出すパルスφRDで駆動される読み出し用ＭＯＳトランジスタで、これらの素子で画素を構成しており、この構成の画素をマトリクス状に配列して画素アレイを構成している。
【００１０】
また図２において、21−１は垂直信号線16に読み出された信号を第１のクランプ容量ＣC1に転送する第１の転送スイッチ、22−１はクランプパルスφCL1 で駆動される第１のクランプトランジスタ、23−１はサンプルホールドパルスφSH1 で駆動される第１のサンプルホールドスイッチ、ＣH1は第１のホールド容量、24−１は水平選択パルスφH で駆動される第１の水平選択スイッチで、これらの素子で短時間露光画像信号のＦＰＮ抑圧読み出し回路を構成している。また、21−２は同じく垂直信号線16に読み出された信号を第２のクランプ容量ＣC2に転送する第２の転送スイッチ、22−２はクランプパルスφCL2 で駆動される第２のクランプトランジスタ、23−２はサンプルホールドパルスφSH2 で駆動される第２のサンプルホールドスイッチ、ＣH2は第２のホールド容量、24−２は水平選択パルスφH で駆動される第２の水平選択スイッチで、これらの素子で長時間露光画像信号のＦＰＮ抑圧読み出し回路を構成している。そして、これらの短時間露光画像信号のＦＰＮ抑圧読み出し回路及び長時間露光画像信号のＦＰＮ抑圧読み出し回路は、それぞれ画素アレイの列毎に設けられている。なお、図２において、25は垂直信号線16に接続されている電流源であり、画素内の増幅用ＭＯＳトランジスタ14と読み出し用ＭＯＳトランジスタ15を介してソースフォロア回路を構成している。
【００１１】
次に、このように構成されている画素及びＦＰＮ抑圧読み出し回路の動作を、図３に示すタイミングチャートを参照しながら説明する。まず、水平ブランキング期間のタイミング▲１▼において、読み出しパルスφRD，転送パルスφT1，クランプパルスφCL1 ，サンプルホールドパルスφSH1 をＯＮすることにより、画素の第２の蓄積容量Ｃ2 に蓄積された積分時間Ｔ1 （短時間露光）に対する信号ＶT1を読み出す。第１のクランプ容量ＣC1の一端はＶT1に、他端はクランプ電圧ＶCLにチャージされる。また第１のホールド容量ＣH1もクランプ電圧ＶCLにチャージされる。次いで、タイミング▲２▼において、リセットパルスφRSをＯＮとして、画素の第２の蓄積容量Ｃ2 ，すなわち増幅用ＭＯＳトランジスタ15の入力端をリセットする。次いで、タイミング▲３▼において、読み出しパルスφRD，転送パルスφT1，サンプルホールドパルスφSH1 をＯＮとして、画素のリセット直後のオフセット電圧ＶOFF を読み出す。このとき、第１のホールド容量ＣH1には、ＦＰＮの除去された積分時間Ｔ1 （短時間露光）に対する信号〔ＶCL−α（ＶT1−ＶOFF ）〕が保持される。ここで、αはほぼクランプ容量ＣC ，ホールド容量ＣH で決まる係数である。また、このタイミング▲３▼においては、同時に転送パルスφT2，クランプパルスφCL2 ，サンプルホールドパルスφSH2 をＯＮとして、画素のオフセット電圧ＶOFF を第２のクランプ容量ＣC2の一端に伝え、第 2のホールド容量ＣH2をクランプ電圧ＶCLにチャージする。
【００１２】
次に、タイミング▲４▼において、転送パルスφTXをＯＮとして、画素において第１の蓄積容量Ｃ1 に蓄積された積分時間（Ｔ2 −Ｔ1 ）（長時間露光）に対する信号を第２の蓄積容量Ｃ2 に転送する。ついで、タイミング▲５▼において、読み出しパルスφRD，転送パルスφT2，サンプルホールドパルスφSH2 をＯＮとして、画素において第２の蓄積容量Ｃ2 に転送された積分時間（Ｔ2 −Ｔ1 ）に対する信号ＶT2を読み出す。このとき、第２のホールド容量ＣH2には、ＦＰＮの除去された積分時間（Ｔ2 −Ｔ1 ）に対する信号〔ＶCL−α（ＶOFF −ＶT2）〕が保持される。次いで、タイミング▲６▼において、転送パルスφTX及びリセットパルスφRSをＯＮとして、画素をリセットする。
【００１３】
次に、水平走査期間のタイミング▲７▼において、画素の積分期間Ｔ1 に入り、タイミング▲８▼において、転送パルスφTXをＯＮにして、積分期間Ｔ1 において第１の蓄積容量Ｃ1 に蓄積された信号電荷を第２の蓄積容量Ｃ2 に転送する。タイミング▲８▼の直前にリセットパルスφRSを印加し、第２の蓄積容量Ｃ2 を再度リセットしてもよい。また、この水平走査期間においては、第１及び第２のホールド容量ＣH1，ＣH2に保持されているＦＰＮの除去されている積分期間Ｔ1 （短時間露光）に対する信号と、同じくＦＰＮの除去されている積分期間（Ｔ2 −Ｔ1 ）（長時間露光）に対する信号とを、第１及び第２の水平選択スイッチ24−１，24−２を水平選択パルスφH で同時にＯＮとして、同時に読み出し、合成回路３で合成処理して広ダイナミックレンジ画像信号の生成を開始させるようになっている。
【００１４】
なお、上記実施の形態においては、画素構造及びＦＰＮ抑圧読み出し回路として図２に示す構成のものを例示したが、本発明においては図２に例示したものに限らず、同様な効果が得られるものであれば、他の構成のものも用いることができる。
【００１５】
【発明の効果】
以上実施の形態に基づいて説明したように、本発明によれば、画素内の第２の蓄積部を、短時間の第１の所定時間の露光に対する信号電荷を最長１フレーム期間保持するアナログメモリとして利用しているので、画素アレイの端部にメモリ領域を設けたり、あるいはオフチップのメモリやディレイラインを設けたりする必要がなく、回路規模が小さくコストの低減を図ることの可能な広ダイナミックレンジ合成画像の生成機能を備えた、増幅型固体撮像素子を用いた撮像装置を提供することができる。
【図面の簡単な説明】
【図１】本発明に係る増幅型固体撮像素子を用いた撮像装置の実施の形態を示す概略ブロック構成図である。
【図２】図１に示した実施の形態における増幅型固体撮像素子の画素アレイの単一画素及びＦＰＮ抑圧読み出し回路部分の構成を示す回路構成図である。
【図３】図２に示した画素及びＦＰＮ抑圧読み出し回路の動作を説明するためのタイミングチャートである。
【図４】従来の広ダイナミックレンジ合成画像を生成するための合成処理部の構成を示す概略ブロック構成図である。
【符号の説明】
１ 増幅型固体撮像素子
２ タイミングジェネレータ
３ 合成回路
４ ＣＰＵ
11 フォトダイオード
12 転送用ＭＯＳトランジスタ
13 リセット用ＭＯＳトランジスタ
14 増幅用ＭＯＳトランジスタ
15 読み出し用ＭＯＳトランジスタ
16 垂直信号線
21−１ 第１の転送スイッチ
21−２ 第２の転送スイッチ
22−１ 第１のクランプ用ＭＯＳトランジスタ
22−２ 第２のクランプ用ＭＯＳトランジスタ
23−１ 第１のサンプルホールドスイッチ
23−２ 第２のサンプルホールドスイッチ
24−１ 第１の水平選択スイッチ
24−２ 第２の水平選択スイッチ
Claims (2)
- 光電変換部と、該光電変換部で生成された信号電荷を蓄積する第１の蓄積部と、該第１の蓄積部から転送された信号電荷を蓄積する遮光された第２の蓄積部と、第１の蓄積部から第２の蓄積部へ信号電荷を転送する転送部と、第１及び第２の蓄積部を初期化する初期化手段と、第２の蓄積部の信号電荷を増幅して読み出す信号読み出し部とからなる画素を複数個配列してなる画素アレイと、前記画素の第１及び第２の蓄積部の初期化を解除してから第１の所定時間後に転送部を動作させて第１の蓄積部の信号電荷を第２の蓄積部へ転送させ、前記初期化解除から第１の所定時間より長い第２の所定時間後に読み出し部により第２の蓄積部の第１の信号電荷を増幅して読み出し、次いで転送部を再度動作させて第１の蓄積部の信号電荷を第２の蓄積部へ転送させたのち、読み出し部により第２の蓄積部の第２の信号電荷を増幅して読み出す駆動制御手段と、読み出された前記第１の信号電荷に基づく画像信号と第２の信号電荷に基づく画像信号とを合成して広いダイナミックレンジ画像信号を生成する合成手段とを備えていることを特徴とする増幅型固体撮像素子を用いた撮像装置。
- 前記画素内の遮光されている第２の蓄積部の前記第１の信号電荷を増幅して読み出し、次に第２の蓄積部をリセットして信号電荷がない場合のオフセット信号を読み出し、これら２つの信号の差分を取るように構成した、前記画素アレイの各列毎に設けられている第１のオフセット信号除去手段と、前記第２の蓄積部をリセットした後の信号電荷がない場合のオフセット信号を読み出し、次いで第２の蓄積部の前記第２の信号電荷を増幅して読み出し、これら２つの信号の差分を取るように構成した、前記画素アレイの各列毎に設けられている第２のオフセット信号除去手段を備えたことを特徴とする請求項１に係る増幅型固体撮像素子を用いた撮像装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27931498A JP4081188B2 (ja) | 1998-09-16 | 1998-09-16 | 増幅型固体撮像素子を用いた撮像装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27931498A JP4081188B2 (ja) | 1998-09-16 | 1998-09-16 | 増幅型固体撮像素子を用いた撮像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000092396A JP2000092396A (ja) | 2000-03-31 |
| JP4081188B2 true JP4081188B2 (ja) | 2008-04-23 |
Family
ID=17609451
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27931498A Expired - Fee Related JP4081188B2 (ja) | 1998-09-16 | 1998-09-16 | 増幅型固体撮像素子を用いた撮像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4081188B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105681695A (zh) * | 2014-11-17 | 2016-06-15 | 北京计算机技术及应用研究所 | 一种cmos图像传感器像素电路及其控制方法 |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002305683A (ja) * | 2001-04-04 | 2002-10-18 | Olympus Optical Co Ltd | 撮像装置および撮像プログラムを記録した記録媒体 |
| KR100504562B1 (ko) * | 2001-07-18 | 2005-08-03 | 매그나칩 반도체 유한회사 | 씨모스 이미지 센서 |
| JP4831892B2 (ja) | 2001-07-30 | 2011-12-07 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| KR100448986B1 (ko) * | 2002-02-01 | 2004-09-18 | 주식회사 맥퀸트전자 | 단일 트랜지스터형 이미지 셀 |
| EP1460838A1 (en) * | 2003-03-18 | 2004-09-22 | Thomson Licensing S.A. | Image sensing device, process for driving such a device and electrical signal generated in a such device |
| KR100494102B1 (ko) | 2004-10-29 | 2005-06-10 | 엠텍비젼 주식회사 | 다이나믹 레인지가 넓은 이미지 센서 |
| JP5131508B2 (ja) | 2005-11-14 | 2013-01-30 | Ｎｌｔテクノロジー株式会社 | 受光回路 |
| KR100801758B1 (ko) | 2006-01-19 | 2008-02-11 | 엠텍비젼 주식회사 | 이미지 센서 및 그 제어 방법 |
| WO2008120292A1 (ja) * | 2007-02-28 | 2008-10-09 | Hamamatsu Photonics K.K. | 固体撮像装置 |
| JP5205155B2 (ja) * | 2007-08-31 | 2013-06-05 | パナソニック株式会社 | 固体撮像素子 |
| JP5410444B2 (ja) * | 2007-12-21 | 2014-02-05 | フォトニス ネザーランズ ベーフェー | 画像センサアレイ、増強画像センサアレイ、電子打ち込み増倍型画像センサアレイ装置、及び、そのような画像センサアレイ用の画素センサ素子 |
| JP4693863B2 (ja) * | 2008-04-30 | 2011-06-01 | キヤノン株式会社 | 固体撮像装置及び固体撮像装置の駆動方法 |
| JP5564551B2 (ja) * | 2012-12-18 | 2014-07-30 | 株式会社半導体エネルギー研究所 | 半導体装置及び電子機器 |
| JP2014171244A (ja) * | 2014-05-02 | 2014-09-18 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2015146650A (ja) * | 2015-05-06 | 2015-08-13 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2016140113A (ja) * | 2016-05-10 | 2016-08-04 | 株式会社半導体エネルギー研究所 | 半導体装置及び電子機器 |
| CN106331434B (zh) * | 2016-09-05 | 2019-09-06 | 深圳安芯微电子有限公司 | 图像处理装置与方法 |
-
1998
- 1998-09-16 JP JP27931498A patent/JP4081188B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105681695A (zh) * | 2014-11-17 | 2016-06-15 | 北京计算机技术及应用研究所 | 一种cmos图像传感器像素电路及其控制方法 |
| CN105681695B (zh) * | 2014-11-17 | 2018-12-04 | 北京计算机技术及应用研究所 | 一种cmos图像传感器像素电路及其控制方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000092396A (ja) | 2000-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4081188B2 (ja) | 増幅型固体撮像素子を用いた撮像装置 | |
| JP5516960B2 (ja) | 固体撮像装置、固体撮像装置の駆動方法、および、電子機器 | |
| JP3774499B2 (ja) | 光電変換装置 | |
| US6750437B2 (en) | Image pickup apparatus that suitably adjusts a focus | |
| JP5953028B2 (ja) | 固体撮像装置、撮像装置、および信号読み出し方法 | |
| JP4978818B2 (ja) | 固体撮像素子及びその駆動方法 | |
| JP5307826B2 (ja) | デュアル感度を有する撮像素子回路及び撮像素子アレー | |
| JP6300491B2 (ja) | 固体撮像装置および撮像装置 | |
| JP2008167004A (ja) | 固体撮像装置、固体撮像装置の駆動方法および撮像装置 | |
| TW201246924A (en) | Solid-state imaging element, driving method, and electronic apparatus | |
| JPH0795508A (ja) | Ｃｃｄディジタルカメラシステム | |
| JP3890207B2 (ja) | 撮像装置および撮像システム | |
| WO2019065866A1 (ja) | 撮像素子 | |
| JP4419675B2 (ja) | 固体撮像装置および固体撮像装置の駆動方法 | |
| JP5168319B2 (ja) | 固体撮像装置および固体撮像装置の駆動方法 | |
| JP2008300898A (ja) | 固体撮像装置とそれを用いた撮像システム | |
| JP4916095B2 (ja) | 固体撮像装置および固体撮像装置の駆動方法 | |
| JP6049304B2 (ja) | 固体撮像装置および撮像装置 | |
| JP2007143067A (ja) | 撮像装置及び撮像システム | |
| JP2007135073A (ja) | 固体撮像装置 | |
| JP2000050174A (ja) | 撮像装置とその駆動方法 | |
| JP2009044458A (ja) | 固体撮像装置 | |
| JP3755175B2 (ja) | 固体撮像装置 | |
| WO2011055483A1 (ja) | 撮影装置 | |
| JP4489338B2 (ja) | 撮像装置およびその制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050510 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080125 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080205 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080208 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110215 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110215 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110215 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120215 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120215 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130215 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140215 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |