JP4075301B2 - Piezoelectric device, package of piezoelectric device, and manufacturing method thereof - Google Patents

Piezoelectric device, package of piezoelectric device, and manufacturing method thereof Download PDF

Info

Publication number
JP4075301B2
JP4075301B2 JP2000315827A JP2000315827A JP4075301B2 JP 4075301 B2 JP4075301 B2 JP 4075301B2 JP 2000315827 A JP2000315827 A JP 2000315827A JP 2000315827 A JP2000315827 A JP 2000315827A JP 4075301 B2 JP4075301 B2 JP 4075301B2
Authority
JP
Japan
Prior art keywords
package
pattern
piezoelectric device
metallized
electrode pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000315827A
Other languages
Japanese (ja)
Other versions
JP2002124832A (en
Inventor
正幸 菊島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2000315827A priority Critical patent/JP4075301B2/en
Publication of JP2002124832A publication Critical patent/JP2002124832A/en
Application granted granted Critical
Publication of JP4075301B2 publication Critical patent/JP4075301B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Oscillators With Electromechanical Resonators (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路と圧電振動子とをパッケージに内蔵した圧電デバイスに関する。
【０００２】
【従来の技術】
近年、ＨＤＤ（ハード・ディスク・ドライブ）、モバイルコンピュータ、あるいはＩＣカード等の小型の情報機器や、携帯電話や自動車電話等の移動体通信機器において装置の小型薄型化がめざましく、それらに用いられる高精度の温度補償発振器（ＴＣＸＯ）や圧電発振器や電圧制御発振器（ＶＣＸＯ）やリアルタイムクロックモジュール 、あるいは１００ＭＨｚ以上の高周波帯域のＳＡＷ発振器等の圧電デバイスも小型薄型化が要求されている。又、それとともに、装置の回路基板に両面実装が可能な表面実装タイプの圧電デバイスが求められている。
【０００３】
そこで、従来の圧電デバイスの一例を、発振回路を有するワンチップの半導体集積回路と、圧電振動子にＡＴカット水晶振動子とを用いた図６（ａ）、６（ｂ）の構造図で示される圧電発振器を用いて説明する。
【０００４】
図６（ａ）、６（ｂ）の従来の圧電発振器の構成において、発振回路を有する半導体集積回路（ＩＣチップ：以下ＩＣチップと記す）１０１は、セラミック絶縁基板で形成されたベース１０２の底面に導電性接着剤等により接着固定され、Ａｕワイヤーボンディング線１０３により、ベース１０２の底面外周部にＷ（タングステン）あるいはＭｏ（モリブデン）等の金属でメタライズされ、Ｎｉ＋Ａｕメッキされた入出力用電極１０４等に電気的に接続されている。
【０００５】
又、矩形タイプのＡＴカット水晶振動子１０５が、ベース１０２のマウント部１０６に導電性接着剤等で電気的に接続され固定されている。そして、Ｎ2（窒素）雰囲気あるいは真空雰囲気に内部を保ち、ベース１０２の最上部のシールリング１０７と、金属製のリッド１０８とをシーム溶接により接合し気密に封止している。
【０００６】
【発明が解決しようとする課題】
以上に示す従来の圧電発振器は、パッケージの底面積を可能な限り小さくし、パッケージの厚みも薄くすることを重視して、ＩＣチップと水晶振動子を重ねた積層タイプの構造となっている。
【０００７】
しかし、上述の構造では水晶振動子の発振動作を制御する発振回路を含むＩＣチップは、高周波でスイッチング動作を行うため、高周波ノイズの発生源となってしまい、携帯機器等の回路基板の他の素子に悪影響を及ぼしてしまうという問題があった。
【０００８】
また、水晶振動子の振動電極と回路基板の配線パターンとの間に浮遊容量成分が発生してしまい、その結果、この浮遊容量成分が水晶振動子の等価容量成分を変動させてしまい、周波数特性が安定しないという問題があった。
【０００９】
本発明の目的は、以上の従来技術の課題を解決するためになされたものであり、その目的とするところは小型薄型サイズで厚み１．０ｍｍ以下の高精度対応の圧電デバイスを安価に提供することである。
【００１０】
【課題を解決するための手段】
請求項１記載の発明は半導体集積回路と圧電振動子とを配線基板で形成された圧電デバイスのパッケージにおいて、複数の外部電極パターンおよび無電位のメタライズ部が前記パッケージの底面部に形成されており、前記無電位のメタライズ部の表面に絶縁性のコーティングが施され、前記パッケージに電解メッキを施すことにより、前記複数の外部電極パターンの表面にメッキが形成され、前記メタライズ部が、前記外部電極パターンと接続されていないことを特徴とする。
【００１１】
請求項２記載の発明は、グリーンシートに電極パターン又はメタライズパターンを形成するパターン形成工程と、複数の前記グリーンシートを積層圧着して焼成処理する焼成工程と、前記電極パターンに電気を導通しメッキを形成するメッキ工程と、を有する圧電デバイスのパッケージの製造方法において、メタライズ部を、前記電極パターンと接続しないことを特徴とする。
【００１２】
請求項３記載の発明は、グリーンシートに電極パターン又はメタライズパターンを形成するパターン形成工程と、複数の前記グリーンシートを積層圧着して焼成処理する焼成工程と、前記電極パターンに電気を導通しメッキを形成するメッキ工程と、メタライズ部を外部電極に接続する接続工程と、を有する圧電デバイスの製造方法において、前記パターン形成工程と前記焼成工程と前記メッキ工程では、前記メタライズ部を前記電極パターンと接続せず、前記接続工程では前記メタライズ部をアース側に接続することを特徴とする。
【００１３】
請求項４記載の発明は、請求項３において、前記メタライズ部とグランド電極とを接続する手段が、ワイヤーボンディング、導電性接着剤、及びはんだのいずれかであることを特徴する。
【００１４】
請求項５記載の発明は、請求項１において、前記メタライズ部から導通した端子が前記パッケージの底面部に形成された外部電極部の内部に形成されたことを特徴とする。
【００１５】
請求項６記載の発明は、請求項５において、前記メタライズ部から導通した端子が前記パッケージの底面部に形成された接地側電位の電極パターンの内部に形成されたことを特徴とする。
【００１６】
請求項７記載の発明は、請求項５ないしは６において、前記絶縁性のコーティングが、アルミナコーティングであることを特徴とする。
【００１７】
【発明の実施の形態】
本発明の圧電デバイスの実施の一形態を、発振回路を有する半導体集積回路を用い、圧電振動子に高精度対応矩形タイプのＡＴ水晶振動子とを用いた、高精度水晶発振器を例に図面に基づいて説明する。
【００１８】
（実施例１）
図１、図２は、請求項１、２、３、４、７記載の発明に係わる表面実装タイプの水晶発振器の構造図である。
【００１９】
図１（ａ）の平面図、図１（ｂ）の正面図、及び図２（ａ）の底面図に示すように、少なくとも５層からなるセラミック絶縁基板と、Ｆｅ−Ｎｉ合金等で枠状に型抜きされたシールリングとで形成されたパッケージ１に、発振回路を有する半導体集積回路（ＩＣチップ：以下ＩＣチップと記す）２と接続するための電極パターン３が、 Ｗ（タングステン）あるいはＭｏ（モリブデン）等の金属配線材料でスクリーン印刷等によりメタライズされている。そしてその上に電解メッキ法によりＮｉメッキ及びＡｕメッキ等が施されている。
【００２０】
また、パッケージ１の第４層に設けられたマウント部４に、ＡＴカット水晶振動子５がその支持部６を導電性接着剤７で接続固定されている。
【００２１】
又、ＩＣチップ２の電極パッドにはＡｕ等の金属のバンプ８が形成され、フリップチップボンディング工法によりパッケージ１に形成された電極パターン３と接続されている。このフリップチップボンディング工法には、種々の加工法があるが、本実施例で用いている工法は、加圧と温度とを用いた加工方法である。
【００２２】
更に、金属製のリッド（蓋）９をパッケージ１のＦｅ−Ｎｉ合金等で枠状に型抜きされ、アース側に接続されたシールリング１０に位置合わせして固定し、シーム溶接により気密に封止している。
【００２３】
以上により、図２（ｂ）に示す小型薄型の表面実装パッケージの水晶発振器１１が完成する。
【００２４】
次に、図２（ａ）の底面図に示すように、パッケージ１の底面のセラミック絶縁基板中央部には、複数の外部電極パターン１２とショートしない範囲において、どの電極パターン３や外部電極パターン１２にも接続していない無電位のメタライズパターン１３が形成されている。このメタライズパターン１３は、電極パターン３や外部電極パターン１２と同様に、Ｗ（タングステン）あるいはＭｏ（モリブデン）等の金属配線材料でスクリーン印刷等によりメタライズされている。
【００２５】
更に、そのメタライズパターン１３の表面には、絶縁性を有するアルミナコーティング１４が施されている。
【００２６】
ここで、パッケージ１に電極パターン３、外部電極パターン１２及びメタライズパターン１３を形成するセラミックパッケージの製造方法について、詳細に説明する。
【００２７】
セラミック絶縁基板で形成されたパッケージ１は、パッケージ底面側を構成する矩形状のグリーンシートと、パッケージ表面側を構成する枠状のグリーンシートとを用いて構成されている。
【００２８】
そして、そのグリーンシート各々に電極パターン３、外部電極パターン１２及びメタライズパターン１３の導電膜や、それらを積層間で接続するビアホール導電部が形成されている。また、全ての電極パターン３、外部電極パターン１２は、グリーンシートの外部から導電できるように配線がデザインされている。
【００２９】
更に、これら複数のグリーンシートが積層圧着されて、焼成処理される。
【００３０】
その後、パッケージ１の表面側の接地側に接続されたメタライズ面に、Ａｇろう等によりシールリング１０を接合する。
【００３１】
このように形成されたパッケージ１に、電解Ｎｉメッキと電解Ａｕメッキを施すことにより、セラミック積層パッケージが完成する。
【００３２】
この電解メッキを施すことにより、電極パターン３と外部電極パターン１２には、電気が導通しＮｉとＡｕがそれぞれ規格化された厚みで、それぞれのメタライズの表面に析出しメッキが形成される。
【００３３】
しかし、メタライズパターン１３は、どの電極パターンとも接続されていないため、 メッキはまったく施されない。
【００３４】
図３に、メタライズパターン１３とアルミナコーティング１４との関係を示す断面図を示す。
【００３５】
図３（ａ）に示すように、メタライズパターン１３の表面に形成されたアルミナコーティング１４には、粒子大の凹状のボイド部１５が所々に形成されている。
【００３６】
この状態で、仮にメタライズパターン１３に電気を導通してしまうと、図３（ｂ）に示すように、ボイド部１５に露出したＷ等のメタライズ表面に、電解反応によりＮｉやＡｕが析出してメッキされてしまい、球状の金属導体１６が形成されてしまう。
【００３７】
この球状の金属導体１６は非常に強固に形成されてしまうため、その後の水晶発振器を製造する工程でも、そのままの形状を維持している。
【００３８】
そして、このように形成されたパッケージ１を用いて形成された水晶発振器１１を、携帯機器等の回路基板にはんだ実装する時に、他の電極パターンとショートしてしまうという問題がある。
【００３９】
しかし、本発明によれば、メタライズパターン１３は、どの電極パターンとも接続されていないため、 メッキはまったく施されない。従って上述に示すような問題は発生しない。
【００４０】
次に、このようにしてパッケージ１に形成されたメタライズパターン１３と、グランド電極１７とを接続する方法について詳細に説明する。
【００４１】
図４に示すように、パッケージ１の中間層に設けられたエリアに、メタライズパターン１３からビアホール導電部等を経由して導通されている端子１８と、グランド電極１７からビアホール導電部等を経由して導通されている端子１９とが形成されている。
【００４２】
水晶発振器１１の製造工程で、この端子１８、端子１９をＡｕワイヤーボンディング２０（本実施例では、Ａｕワイヤーボンディング線で接続した例を示す）、あるいは導電性接着剤、更にははんだクリーム等で接続することにより、メタライズパターン１３がグランド電極１７と電気的に接続され、アース効果を有する。
【００４３】
このように、メタライズパターン１３をアース側に接続することにより、ＡＴカット水晶振動子５の振動電極と携帯機器等の回路基板の配線パターンとの間に浮遊容量成分が発生するのを防止でき、水晶振動子の発振動作を安定化させることができる。
【００４４】
また、メタライズパターン１３をアース側に接続し、金属製のリッド９を同様にアース側に接続することにより、水晶振動子の発振動作を制御する発振回路を含むＩＣチップ２から発生する高周波ノイズを外部に放射することを防止できる。
【００４５】
（実施例２）
図５は、請求項５、６記載の発明に係わる他の実施例の構造図である。
【００４６】
図５（ａ）、（ｂ）の底面図に示すように、パッケージ１の底面に設けられたメタライズパターン１３から導通した端子１８が、グランド電極１７の中に形成された実施例である。
【００４７】
このように無電位で形成されたメタライズパターン１３から導通した端子１８と、グランド電極１７とは、電極パターン３と外部電極パターン１２に電解メッキを施す処理段階では、ショートしない充分な間隔を有して形成されている。
【００４８】
このように形成された水晶発振器１１を回路基板の配線パターンにはんだ実装することにより、メタライズパターン１３がグランド電極１７と電気的に接続され、アース効果を有する。
【００４９】
このように、メタライズパターン１３をアース側に接続することにより、ＡＴカット水晶振動子５の振動電極と、携帯機器等の回路基板の配線パターンとの間に浮遊容量成分が発生するのを防止でき、水晶振動子の発振動作を安定化させることができる。
【００５０】
また、メタライズパターン１３をアース側に接続し、金属製のリッド９を同様にアース側に接続することにより、水晶振動子の発振動作を制御する発振回路を含むＩＣチップ２から発生する高周波ノイズを外部に放射することを防止できる。
【００５１】
以上、発振回路を有するワンチップの半導体集積回路と、圧電振動子にＡＴカット水晶振動子とを用いた、水晶発振器を例に述べてきたが、本発明はそれに限定されることなく、例えば電圧制御水晶発振器（ＶＣＸＯ）や温度補償水晶発振器（ＴＣＸＯ）やリアルタイムクロックモジュール、あるいはＳＡＷ発振器等の半導体集積回路を内蔵した圧電デバイス全てに適用できる。
【００５２】
【発明の効果】
請求項１記載の発明によれば、圧電デバイスを携帯機器等の回路基板にはんだ実装する時に、メタライズ部が他の電極パターンとショートしてしまうことを防止できる。そして、請求項２、３、４、５、６、７記載の発明によれば、半導体集積回路と圧電振動子とを配線基板で形成されたパッケージに内蔵した圧電デバイスにおいて、パッケージの底面部に無電位のメタライズ部を施し、圧電発振器の製造工程においてメタライズ部を接地側電位（グランド）の電極パターンに接続することにより、メタライズ部がグランド電極と電気的に接続され、アース効果を有する。
【００５３】
このように、メタライズ部をアース側に接続することにより、水晶振動子の振動電極と携帯機器等の回路基板の配線パターンとの間に浮遊容量成分が発生するのを防止でき、水晶振動子の発振動作を安定化させることができる。
【００５４】
更には、メタライズ部をアース側に接続し、金属製のリッドを同様にアース側に接続することにより、水晶振動子の発振動作を制御する発振回路を含むＩＣチップから発生する高周波ノイズを外部に放射することを防止できるという効果を有する。
【００５５】
【図面の簡単な説明】
【図１】本発明の圧電デバイスの構造図。
（ａ）は、平面図。
（ｂ）は、正面図。
【図２】本発明の圧電デバイスの構造図。
（ａ）は、底面図。
（ｂ）は、斜視図。
【図３】本発明の圧電デバイスの拡大断面図。
【図４】本発明の圧電デバイスの部分拡大図。
【図５】本発明の他の実施例を示す構造図。
【図６】従来の圧電デバイスの構造図。
（ａ）は、平面図。
（ｂ）は、正面図。
【符号の説明】
１ パッケージ
２ ＩＣチップ
３ 電極パターン
４ マウント部
５ ＡＴカット水晶振動子
６ 支持部
７ 導電性接着剤
８ バンプ
９ リッド（蓋）
１０ シールリング
１１ 水晶発振器
１２ 外部電極パターン
１３ メタライズパターン
１４ アルミナコーティング
１５ ボイド部
１６ 金属導体
１７ グランド電極
１８ 端子a
１９ 端子b
２０ Ａｕワイヤーボンディング
１０１ ＩＣチップ
１０２ ベース
１０３ Ａｕワイヤーボンディング線
１０４ 入出力用電極
１０５ ＡＴカット水晶振動子
１０６ マウント部
１０７ シールリング
１０８ リッド[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a piezoelectric device in which a semiconductor integrated circuit and a piezoelectric vibrator are built in a package.
[0002]
[Prior art]
In recent years, small information devices such as HDDs (hard disk drives), mobile computers, and IC cards, and mobile communication devices such as mobile phones and automobile phones have been remarkably reduced in size. Piezoelectric devices such as precision temperature compensated oscillators (TCXO), piezoelectric oscillators, voltage controlled oscillators (VCXO), real-time clock modules, and SAW oscillators in a high frequency band of 100 MHz or higher are also required to be small and thin. In addition, there is a need for a surface-mount type piezoelectric device that can be mounted on both sides of the circuit board of the apparatus.
[0003]
Therefore, an example of a conventional piezoelectric device is shown in the structural diagrams of FIGS. 6A and 6B using a one-chip semiconductor integrated circuit having an oscillation circuit and an AT-cut quartz crystal resonator as a piezoelectric resonator. This will be described using a piezoelectric oscillator.
[0004]
6A and 6B, a semiconductor integrated circuit (IC chip: hereinafter referred to as IC chip) 101 having an oscillation circuit is a bottom surface of a base 102 formed of a ceramic insulating substrate. The input / output electrode 104 is metalized with a metal such as W (tungsten) or Mo (molybdenum) and plated with Ni + Au on the outer peripheral portion of the bottom surface of the base 102 by an Au wire bonding line 103. Etc. are electrically connected.
[0005]
A rectangular AT-cut crystal resonator 105 is electrically connected and fixed to the mount portion 106 of the base 102 with a conductive adhesive or the like. The inside of the base 102 is kept in an N 2 (nitrogen) atmosphere or a vacuum atmosphere, and the uppermost seal ring 107 of the base 102 and the metal lid 108 are joined by seam welding and hermetically sealed.
[0006]
[Problems to be solved by the invention]
The conventional piezoelectric oscillator described above has a laminated type structure in which an IC chip and a quartz crystal unit are stacked with emphasis on making the bottom area of the package as small as possible and reducing the thickness of the package.
[0007]
However, in the above-described structure, an IC chip including an oscillation circuit that controls the oscillation operation of the crystal resonator performs a switching operation at a high frequency, and therefore becomes a source of high-frequency noise. There was a problem that the element was adversely affected.
[0008]
In addition, a stray capacitance component is generated between the vibration electrode of the crystal resonator and the wiring pattern of the circuit board. As a result, the stray capacitance component fluctuates the equivalent capacitance component of the crystal resonator, resulting in frequency characteristics. There was a problem that was not stable.
[0009]
The object of the present invention is to solve the above-mentioned problems of the prior art, and the object of the present invention is to provide a low-cost piezoelectric device that is small and thin and has a thickness of 1.0 mm or less and that is compatible with high precision. That is.
[0010]
[Means for Solving the Problems]
According to a first aspect of the present invention, in a package of a piezoelectric device in which a semiconductor integrated circuit and a piezoelectric vibrator are formed on a wiring board, a plurality of external electrode patterns and a non-potential metallized portion are formed on the bottom surface of the package. In addition, an insulating coating is applied to the surface of the non-potential metallized part, and plating is formed on the surface of the plurality of external electrode patterns by applying electrolytic plating to the package, and the metallized part is connected to the external electrode. It is not connected to the pattern .
[0011]
According to a second aspect of the present invention, there is provided a pattern forming step of forming an electrode pattern or a metallized pattern on a green sheet, a firing step of laminating and pressing a plurality of the green sheets, and conducting and plating the electrode pattern with electricity. Te manufacturing method odor piezoelectric device package having a plating step of forming a metallized portion, characterized in that it does not connect with the electrode pattern.
[0012]
According to a third aspect of the present invention, there is provided a pattern forming step for forming an electrode pattern or a metallized pattern on a green sheet, a firing step for laminating and pressing the plurality of green sheets, and conducting and plating the electrode pattern with electricity. In the method of manufacturing a piezoelectric device having a plating step of forming a metallized portion and a connecting step of connecting a metallized portion to an external electrode, in the pattern forming step, the firing step, and the plating step, the metallized portion is formed as the electrode pattern. The metallized portion is connected to the ground side in the connecting step without connecting.
[0013]
According to a fourth aspect of the present invention, in the third aspect , the means for connecting the metallized portion and the ground electrode is any one of wire bonding, conductive adhesive, and solder.
[0014]
A fifth aspect of the present invention is characterized in that, in the first aspect, a terminal conducted from the metallized portion is formed inside an external electrode portion formed on a bottom surface portion of the package.
[0015]
According to a sixth aspect of the present invention, in the fifth aspect of the present invention, the terminal conducted from the metallized portion is formed inside an electrode pattern having a ground side potential formed on a bottom surface portion of the package.
[0016]
A seventh aspect of the present invention is characterized in that, in the fifth to sixth aspects, the insulating coating is an alumina coating.
[0017]
DETAILED DESCRIPTION OF THE INVENTION
One embodiment of the piezoelectric device of the present invention is illustrated in the drawing using a high-accuracy crystal oscillator using a semiconductor integrated circuit having an oscillation circuit and a high-accuracy rectangular type AT crystal resonator as a piezoelectric vibrator. This will be explained based on.
[0018]
Example 1
FIGS. 1 and 2 are structural views of a surface mount type crystal oscillator according to the first, second, third, fourth and seventh aspects of the invention.
[0019]
As shown in the plan view of FIG. 1 (a), the front view of FIG. 1 (b), and the bottom view of FIG. 2 (a), a ceramic insulating substrate consisting of at least five layers and a frame shape made of Fe—Ni alloy or the like An electrode pattern 3 for connecting to a semiconductor integrated circuit (IC chip: hereinafter referred to as an IC chip) 2 having an oscillation circuit is formed on a package 1 formed by a seal ring that has been die-cut into W (tungsten) or Mo. It is metallized by screen printing or the like with a metal wiring material such as (molybdenum). Then, Ni plating, Au plating, or the like is performed thereon by electrolytic plating.
[0020]
In addition, an AT-cut quartz crystal resonator 5 is connected and fixed to the mount portion 4 provided on the fourth layer of the package 1 with a conductive adhesive 7.
[0021]
Further, bumps 8 made of metal such as Au are formed on the electrode pads of the IC chip 2 and connected to the electrode pattern 3 formed on the package 1 by a flip chip bonding method. There are various processing methods for this flip chip bonding method. The method used in this embodiment is a processing method using pressure and temperature.
[0022]
Furthermore, a metal lid (lid) 9 is die-cut with a Fe-Ni alloy or the like of the package 1 and fixed in alignment with a seal ring 10 connected to the ground side, and hermetically sealed by seam welding. It has stopped.
[0023]
Thus, the crystal oscillator 11 of the small and thin surface mount package shown in FIG. 2B is completed.
[0024]
Next, as shown in the bottom view of FIG. 2A, which electrode pattern 3 and external electrode pattern 12 are provided in the center of the ceramic insulating substrate on the bottom surface of the package 1 as long as they do not short-circuit with the plurality of external electrode patterns 12. Further, a non-potential metallized pattern 13 that is not connected to is formed. Similar to the electrode pattern 3 and the external electrode pattern 12, the metallized pattern 13 is metallized by screen printing or the like with a metal wiring material such as W (tungsten) or Mo (molybdenum).
[0025]
Further, an insulating alumina coating 14 is applied to the surface of the metallized pattern 13.
[0026]
Here, a method for manufacturing a ceramic package in which the electrode pattern 3, the external electrode pattern 12, and the metallized pattern 13 are formed on the package 1 will be described in detail.
[0027]
The package 1 formed of a ceramic insulating substrate is configured by using a rectangular green sheet that forms the package bottom surface side and a frame-shaped green sheet that forms the package surface side.
[0028]
In each of the green sheets, conductive films of the electrode pattern 3, the external electrode pattern 12, and the metallized pattern 13, and via hole conductive portions that connect them between the stacked layers are formed. Further, the wiring is designed so that all the electrode patterns 3 and the external electrode patterns 12 can conduct electricity from the outside of the green sheet.
[0029]
Furthermore, these green sheets are laminated and pressure-bonded and fired.
[0030]
Thereafter, the seal ring 10 is joined to the metallized surface connected to the ground side on the surface side of the package 1 by Ag brazing or the like.
[0031]
By applying electrolytic Ni plating and electrolytic Au plating to the package 1 formed in this way, a ceramic laminated package is completed.
[0032]
By performing this electrolytic plating, electricity is conducted to the electrode pattern 3 and the external electrode pattern 12, and Ni and Au are deposited on the surface of each metallized with a standardized thickness, thereby forming a plating.
[0033]
However, since the metallized pattern 13 is not connected to any electrode pattern, plating is not performed at all.
[0034]
FIG. 3 is a cross-sectional view showing the relationship between the metallized pattern 13 and the alumina coating 14.
[0035]
As shown in FIG. 3A, the alumina coating 14 formed on the surface of the metallized pattern 13 is formed with concave void portions 15 having a particle size in some places.
[0036]
If electricity is conducted to the metallized pattern 13 in this state, Ni or Au is deposited on the metallized surface such as W exposed on the void portion 15 by an electrolytic reaction, as shown in FIG. It will be plated and the spherical metal conductor 16 will be formed.
[0037]
Since the spherical metal conductor 16 is very firmly formed, the shape is maintained as it is in the subsequent manufacturing process of the crystal oscillator.
[0038]
And when the crystal oscillator 11 formed using the package 1 formed in this way is solder-mounted on a circuit board such as a portable device, there is a problem that it is short-circuited with other electrode patterns.
[0039]
However, according to the present invention, since the metallized pattern 13 is not connected to any electrode pattern, plating is not performed at all. Therefore, the problem described above does not occur.
[0040]
Next, a method for connecting the metallized pattern 13 thus formed on the package 1 and the ground electrode 17 will be described in detail.
[0041]
As shown in FIG. 4, a terminal 18 that is conducted from the metallization pattern 13 via a via-hole conductive portion or the like to an area provided in the intermediate layer of the package 1 and a ground electrode 17 via a via-hole conductive portion or the like. And a terminal 19 which is electrically connected.
[0042]
In the manufacturing process of the crystal oscillator 11, the terminals 18 and 19 are connected by Au wire bonding 20 (in this embodiment, an example in which Au wire bonding wires are connected), conductive adhesive, or solder cream. As a result, the metallized pattern 13 is electrically connected to the ground electrode 17 and has an earth effect.
[0043]
Thus, by connecting the metallized pattern 13 to the ground side, stray capacitance components can be prevented from being generated between the vibration electrode of the AT-cut crystal resonator 5 and the wiring pattern of a circuit board such as a portable device. The oscillation operation of the crystal resonator can be stabilized.
[0044]
Further, the metallized pattern 13 is connected to the ground side, and the metal lid 9 is similarly connected to the ground side, so that high frequency noise generated from the IC chip 2 including the oscillation circuit for controlling the oscillation operation of the crystal resonator is reduced. Radiation to the outside can be prevented.
[0045]
(Example 2)
FIG. 5 is a structural view of another embodiment according to the fifth and sixth aspects of the present invention.
[0046]
As shown in the bottom views of FIGS. 5A and 5B, this is an embodiment in which a terminal 18 conducted from the metallized pattern 13 provided on the bottom surface of the package 1 is formed in the ground electrode 17.
[0047]
Thus, the terminal 18 conducted from the metallized pattern 13 formed with no potential and the ground electrode 17 have a sufficient interval not to be short-circuited in the processing stage in which the electrode pattern 3 and the external electrode pattern 12 are subjected to electrolytic plating. Is formed.
[0048]
The crystal oscillator 11 thus formed is solder-mounted on the wiring pattern of the circuit board, whereby the metallized pattern 13 is electrically connected to the ground electrode 17 and has an earth effect.
[0049]
In this way, by connecting the metallized pattern 13 to the ground side, stray capacitance components can be prevented from being generated between the vibration electrode of the AT-cut crystal resonator 5 and the wiring pattern of a circuit board such as a portable device. The oscillation operation of the crystal resonator can be stabilized.
[0050]
Further, the metallized pattern 13 is connected to the ground side, and the metal lid 9 is similarly connected to the ground side, so that high frequency noise generated from the IC chip 2 including the oscillation circuit for controlling the oscillation operation of the crystal resonator is reduced. Radiation to the outside can be prevented.
[0051]
As described above, the crystal oscillator using the one-chip semiconductor integrated circuit having the oscillation circuit and the AT-cut crystal resonator as the piezoelectric resonator has been described as an example. However, the present invention is not limited thereto, and for example, the voltage The present invention can be applied to all piezoelectric devices incorporating a semiconductor integrated circuit such as a controlled crystal oscillator (VCXO), a temperature compensated crystal oscillator (TCXO), a real-time clock module, or a SAW oscillator.
[0052]
【The invention's effect】
According to the first aspect of the present invention, when the piezoelectric device is solder-mounted on a circuit board such as a portable device, the metallized portion can be prevented from being short-circuited with other electrode patterns. According to the invention described in claims 2, 3, 4, 5, 6, and 7, in the piezoelectric device in which the semiconductor integrated circuit and the piezoelectric vibrator are built in the package formed of the wiring substrate, By applying a non-potential metallization part and connecting the metallization part to the electrode pattern of the ground potential (ground) in the manufacturing process of the piezoelectric oscillator, the metallization part is electrically connected to the ground electrode and has an earth effect.
[0053]
Thus, by connecting the metallized portion to the ground side, stray capacitance components can be prevented from being generated between the vibrating electrode of the crystal resonator and the wiring pattern of a circuit board such as a portable device. Oscillation operation can be stabilized.
[0054]
Furthermore, high-frequency noise generated from an IC chip including an oscillation circuit for controlling the oscillation operation of the crystal resonator is externally connected by connecting the metallized portion to the ground side and similarly connecting a metal lid to the ground side. This has the effect of preventing radiation.
[0055]
[Brief description of the drawings]
FIG. 1 is a structural diagram of a piezoelectric device of the present invention.
(A) is a top view.
(B) is a front view.
FIG. 2 is a structural diagram of a piezoelectric device of the present invention.
(A) is a bottom view.
(B) is a perspective view.
FIG. 3 is an enlarged cross-sectional view of the piezoelectric device of the present invention.
FIG. 4 is a partially enlarged view of the piezoelectric device of the present invention.
FIG. 5 is a structural diagram showing another embodiment of the present invention.
FIG. 6 is a structural diagram of a conventional piezoelectric device.
(A) is a top view.
(B) is a front view.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 Package 2 IC chip 3 Electrode pattern 4 Mount part 5 AT cut crystal oscillator 6 Support part 7 Conductive adhesive 8 Bump 9 Lid (lid)
DESCRIPTION OF SYMBOLS 10 Seal ring 11 Crystal oscillator 12 External electrode pattern 13 Metallized pattern 14 Alumina coating 15 Void part 16 Metal conductor 17 Ground electrode 18 Terminal a
19 Terminal b
20 Au wire bonding 101 IC chip 102 Base 103 Au wire bonding wire 104 Input / output electrode 105 AT cut crystal resonator 106 Mount portion 107 Seal ring 108 Lid

Claims (7)

半導体集積回路と圧電振動子とを配線基板で形成された圧電デバイスのパッケージにおいて、
複数の外部電極パターンおよび無電位のメタライズ部が前記パッケージの底面部に形成されており、
前記無電位のメタライズ部の表面に絶縁性のコーティングが施され、
前記パッケージに電解メッキを施すことにより、前記複数の外部電極パターンの表面にメッキが形成され、
前記メタライズ部が、前記外部電極パターンと接続されていないことを特徴とする圧電デバイスのパッケージ。In a package of a piezoelectric device in which a semiconductor integrated circuit and a piezoelectric vibrator are formed on a wiring board,
A plurality of external electrode patterns and a non-potential metallized portion are formed on the bottom surface of the package,
An insulating coating is applied to the surface of the non-potential metallized portion,
By performing electrolytic plating on the package, plating is formed on the surface of the plurality of external electrode patterns,
A package of a piezoelectric device, wherein the metallized portion is not connected to the external electrode pattern. グリーンシートに電極パターン又はメタライズパターンを形成するパターン形成工程と、
複数の前記グリーンシートを積層圧着して焼成処理する焼成工程と、
前記電極パターンに電気を導通しメッキを形成するメッキ工程と、を有する圧電デバイスのパッケージの製造方法において、
メタライズ部を、前記電極パターンと接続しないことを特徴とする圧電デバイスのパッケージの製造方法。A pattern forming step of forming an electrode pattern or a metallized pattern on a green sheet;
A firing step in which a plurality of the green sheets are laminated and pressure-bonded and fired;
Te manufacturing method odor piezoelectric device package having a plating step of forming a plating conduct electricity to the electrode pattern,
A method for manufacturing a package of a piezoelectric device , wherein a metallized portion is not connected to the electrode pattern. グリーンシートに電極パターン又はメタライズパターンを形成するパターン形成工程と、
複数の前記グリーンシートを積層圧着して焼成処理する焼成工程と、
前記電極パターンに電気を導通しメッキを形成するメッキ工程と、
メタライズ部を外部電極に接続する接続工程と、を有する圧電デバイスの製造方法において、
前記パターン形成工程と前記焼成工程と前記メッキ工程では、前記メタライズ部を前記電極パターンとも接続せず、
前記接続工程で前記メタライズ部をアース側に接続することを特徴とする圧電デバイスの製造方法。A pattern forming step of forming an electrode pattern or a metallized pattern on a green sheet;
A firing step in which a plurality of the green sheets are laminated and pressure-bonded and fired;
A plating step of forming electricity by conducting electricity to the electrode pattern;
In a method for manufacturing a piezoelectric device having a connection step of connecting a metallized portion to an external electrode,
In the pattern forming step, the firing step, and the plating step, the metallized portion is not connected to the electrode pattern,
A method for manufacturing a piezoelectric device, wherein the metallized portion is connected to a ground side in the connecting step. 前記メタライズ部と外部電極とを接続する手段が、ワイヤーボンディング、導電性接着剤、及びはんだのいずれかであることを特徴する請求項３記載の圧電デバイスの製造方法。4. The method for manufacturing a piezoelectric device according to claim 3, wherein the means for connecting the metallized portion and the external electrode is any one of wire bonding, conductive adhesive, and solder. 前記メタライズ部から導通した端子が前記パッケージの底面部に形成された外部電極部の内部に形成されたことを特徴とする請求項１記載の圧電デバイスのパッケージ。2. The package of a piezoelectric device according to claim 1, wherein a terminal conducted from the metallized portion is formed inside an external electrode portion formed on a bottom surface portion of the package. 前記メタライズ部から導通した端子が前記パッケージの底面部に形成された接地側電位の電極パターンの内部に形成されたことを特徴とする請求項５記載の圧電デバイスのパッケージ。6. The package of a piezoelectric device according to claim 5, wherein a terminal conducted from the metallized portion is formed inside an electrode pattern having a ground side potential formed on a bottom surface portion of the package. 前記絶縁性のコーティングが、アルミナコーティングであることを特徴とする請求項５ないし６のいずれかに記載の圧電デバイスのパッケージ。The package of the piezoelectric device according to claim 5, wherein the insulating coating is an alumina coating.
JP2000315827A 2000-10-16 2000-10-16 Piezoelectric device, package of piezoelectric device, and manufacturing method thereof Expired - Fee Related JP4075301B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000315827A JP4075301B2 (en) 2000-10-16 2000-10-16 Piezoelectric device, package of piezoelectric device, and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000315827A JP4075301B2 (en) 2000-10-16 2000-10-16 Piezoelectric device, package of piezoelectric device, and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2002124832A JP2002124832A (en) 2002-04-26
JP4075301B2 true JP4075301B2 (en) 2008-04-16

Family

ID=18794870

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000315827A Expired - Fee Related JP4075301B2 (en) 2000-10-16 2000-10-16 Piezoelectric device, package of piezoelectric device, and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP4075301B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4644664B2 (en) 2003-09-29 2011-03-02 富士フイルム株式会社 Inkjet recording material, inkjet recording material manufacturing method, and inkjet recording method
JP4559211B2 (en) * 2004-12-27 2010-10-06 京セラキンセキ株式会社 Piezoelectric vibrator
JP2012050057A (en) * 2010-07-27 2012-03-08 Nippon Dempa Kogyo Co Ltd Crystal oscillator and manufacturing method therefor

Also Published As

Publication number Publication date
JP2002124832A (en) 2002-04-26

Similar Documents

Publication Publication Date Title
JP3678148B2 (en) Piezoelectric device
JP2006339943A (en) Piezoelectric device
JP4899519B2 (en) Surface mount type piezoelectric oscillator
JP2007060593A (en) Piezoelectric device and manufacturing method thereof
JP4075301B2 (en) Piezoelectric device, package of piezoelectric device, and manufacturing method thereof
JP2000138532A (en) Quartz oscillator
JP3760622B2 (en) Piezoelectric device
JP3981977B2 (en) Piezoelectric oscillator
JP4512186B2 (en) Method for manufacturing piezoelectric vibrator
JP4085549B2 (en) Piezoelectric device and manufacturing method thereof
JP2002100932A (en) Piezoelectric oscillator
JP3433728B2 (en) Piezo device
JP3403159B2 (en) Piezoelectric oscillator
JP2003133887A (en) Crystal oscillator
JP3429264B2 (en) Piezoelectric oscillator and manufacturing method thereof
JP3678106B2 (en) Piezoelectric device and manufacturing method thereof
JP2000315918A (en) Crystal oscillator
JP2002100931A (en) Piezoelectric oscillator and manufacturing method therefor
JP2003087093A (en) Surface accoustic wave filter
JP2005244703A (en) Base substrate
JPH11112268A (en) Piezoelectric device and its manufacture
JP2022127791A (en) Vibration element, vibrator, and electronic device
JP2005295249A (en) Piezoelectric oscillator
JP2003152452A (en) Crystal oscillator
JP2006157511A (en) Quartz oscillator

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060711

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060907

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070306

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070502

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070605

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070802

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080121

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4075301

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110208

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110208

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120208

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130208

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130208

Year of fee payment: 5

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees