JP4073830B2 - Manufacturing method of semiconductor chip built-in module - Google Patents

Manufacturing method of semiconductor chip built-in module Download PDF

Info

Publication number
JP4073830B2
JP4073830B2 JP2003176549A JP2003176549A JP4073830B2 JP 4073830 B2 JP4073830 B2 JP 4073830B2 JP 2003176549 A JP2003176549 A JP 2003176549A JP 2003176549 A JP2003176549 A JP 2003176549A JP 4073830 B2 JP4073830 B2 JP 4073830B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
curable composition
module
built
wiring pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003176549A
Other languages
Japanese (ja)
Other versions
JP2005012089A (en
Inventor
嘉久 山下
誠一 中谷
浩一 平野
祐伯  聖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2003176549A priority Critical patent/JP4073830B2/en
Publication of JP2005012089A publication Critical patent/JP2005012089A/en
Application granted granted Critical
Publication of JP4073830B2 publication Critical patent/JP4073830B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01019Potassium [K]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding

Description

【0001】
【発明の属する技術分野】
本発明は、半導体チップを内蔵したモジュールに関し、特に、容易に薄型化が可能で、かつ、信頼性と高周波特性に優れた、高密度実装可能なモジュール、ならびにそのようなモジュールの製造方法に関する。
【0002】
【従来の技術】
近年、半導体チップの高密度化、高機能化が進み、半導体チップの大型化や多電極化が顕著である。他方、電子機器の高性能化、小型化の要求に伴い、半導体パッケージの小型化が求められている。このため、半導体パッケージは、リードをパッケージの周辺に配置したQFP(Quad Flat Package)型から、下面に電極をエリアアレイ状に配置したBGA(Ball Grid Array)型や、さらに小型化を進めたCSP(Chip Scale Package)型へと移行しつつある。
【0003】
これら半導体パッケージにおいて、半導体チップを樹脂封止するための封止用樹脂組成物には種々の特性が求められている。特に、吸湿した状態ではんだリフロー等の高温にさらされた際に発生するリフロークラックを防止するために、高曲げ強度であることが要求される。この要求を満足するために、封止用樹脂組成物に含まれる充填材としての無機フィラーの含有量を増加させて曲げ強度を増大させる提案が種々開示されている。
【0004】
例えば、無機フィラーの粒度分布を最適化することによって、封止工程に必要な封止用樹脂組成物の流動性を低下させずに、無機フィラーの含有量を増加させるものがある(特許文献1参照)。また、表面に微細な凹凸を形成した球形の無機フィラーを用いることにより、流動性を低下させずに充填量を増加させ易い球形としながら、曲げ強度を向上しているものがある(特許文献2参照)。
【0005】
上述したCSPなどの開発により半導体パッケージは小型化されつつある一方で、例えばカードサイズの情報端末等には半導体パッケージの薄型化または低背化が望まれている。この要望に応じて、半導体パッケージに用いられるインターポーザとよばれる半導体実装用の回路基板も薄型化が要求され、フレキシブル基板など薄型基板の開発が活発に行われている。
【0006】
他方、半導体チップ自身も研磨によって薄くすることが要求されている。しかし、100μm以下の半導体チップは機械的強度が弱く、半導体ウェハを研磨により薄くすることはウェハ割れの発生が問題となり、また、個々の半導体チップの研磨は、より困難であり、効率的ではない。更に、薄型化して得られた半導体チップは機械的強度が弱いため、フリップチップ実装では、破壊する恐れがあるので実装時に荷重をかけることができず、取り扱いが難しい。
【0007】
これに対し、熱硬化性樹脂に無機フィラーを混合した樹脂組成物に半導体チップを埋設した後に、半導体チップの裏面側から所望の厚みになるまで研磨することによって半導体パッケージを薄型化する方法が提案されている(特許文献3参照)。
【0008】
この方法によれば、フリップチップ実装した厚い半導体チップの状態で樹脂封止した後に研磨するので、半導体チップに機械的衝撃を加えずに薄い半導体パッケージが得られ、かつ、研磨時の半導体チップの汚染を防止できる。更に、半導体チップを多数個実装して、埋設・薄型化することによって半導体ウェハにおける研磨と同様に効率も良くなり、その後に分割することによって容易にCSPとすることができる。
【0009】
【特許文献1】
特開平06−224328号公報
【特許文献2】
特開平06−224329号公報
【特許文献3】
特開平2001−332654号公報(第16−17頁,第1図)
【0010】
【発明が解決しようとする課題】
上述のように樹脂封止を行った半導体パッケージにおいては、以下の問題を有している。
半導体パッケージは薄型化するほど、上述のリフロークラックが発生し易くなる。更に、半導体パッケージにおいて、インターポーザならびに半導体チップが薄型化するほど、機械的強度が弱くなり、ハンドリング時や実装時に加わる外的応力によって、また、実装後に半導体パッケージと実装した基板の熱膨張の差に起因する熱応力によって、半導体チップが破壊される恐れが大きくなる。
【0011】
しかしながら、半導体チップを封止する樹脂組成物、ひいては半導体パッケージ自体の曲げ強度を向上させる目的で、樹脂組成物に無機フィラーを充填する場合、樹脂組成物の流動性を損なわない範囲で充填できる無機フィラー量には限界がある。その限界量を超えて無機フィラーを含有する樹脂組成物を用いると半導体パッケージの成形が困難である。
【0012】
他方、上述の半導体チップを実装してから無機フィラーを混合した熱硬化性樹脂組成物で埋設した後に研磨して薄型化した半導体パッケージにおいて、研磨によって半導体チップを薄くするほど、研磨時の外力から半導体チップを保護するために樹脂組成物の機械的強度が要求される。また、薄型化するための研磨工程および複数の半導体チップを樹脂封止した後のダイシング等の加工による個辺分割の工程において、樹脂組成物中の無機フィラーが硬いため、フィラーが多量に充填されているほど加工が困難であり、また、加工時の加工工具の磨耗が激しいという問題がある。
【0013】
【課題を解決するための手段】
本発明は、上述のような問題を解消することを課題とし、容易に薄型化が可能であり、信頼性と高周波特性に富む高密度実装可能なモジュールおよびその製造方法を提供しようとするものである。
【0014】
第1の要旨において、本発明は、絶縁層と配線パターンと半導体チップを有して成り、該絶縁層は、その一方の表面に該配線パターンを有し、また、その内部に該半導体チップを有して成り、該配線パターンと該半導体チップは電気的に接続された半導体チップ内蔵モジュールを提供し、
該絶縁層は、(A)熱硬化性樹脂および(B)潜在性硬化剤と(c)熱可塑性樹脂とを含む樹脂組成物と、(D)無機フィラーとを含んで成る硬化性組成物を硬化した硬化組成物により形成されている。
【0015】
第2の要旨において、上述のような半導体チップ内蔵モジュールの製造方法を提供し、その方法は、
(1)半導体チップを、支持体の表面に形成された配線パターンに、フェースダウンで実装する(即ち、電気的に接続する)工程と、
(2)(A)熱硬化性樹脂および(B)潜在性硬化剤と(C)熱可塑性樹脂とを含む樹脂組成物と、(D)無機フィラーとを含んで成る硬化性組成物に該半導体チップを埋設する工程と、
(3)該硬化性組成物を加熱処理して固形化させる工程と、
(4)固形化した該硬化性組成物を更に加熱処理して該硬化性組成物を硬化させる工程と
を含んで成る。必要に応じて、工程(3)または工程(4)の後、支持体を取り除いてよく、支持体を有さない状態の半導体チップ内蔵モジュールを得ることができる。
【0016】
この製造方法において、複数の半導体チップ内蔵モジュールを実質的に同時に製造する場合、以下のように実施できる:
上記工程(1)において、複数の配線パターンが表面に形成されている支持体を使用し、各配線パターンに半導体チップを実装し、
上記工程(2)において、硬化性組成物内に全ての半導体チップを埋設し、
上記工程(3)の後、上記工程(4)の前に、該支持体を有する状態で、各々が半導体チップを所定のように含む、複数の半導体チップ内蔵モジュールを画定するように、該硬化性組成物の厚み方向に分割部(例えば分割ライン)を形成し、その後、
上記工程(4)を実施し、その後、該分割部に沿って分割して、個々の半導体チップ内蔵モジュールを得る
ことを特徴とする。
【0017】
上記方法において、複数の配線パターンは、同じ配線パターンが繰り返し支持体上に形成されていてよく、従って、各配線パターンに実装する半導体チップは同じであってよい。分割部は、硬化性組成物の露出表面から支持体に達するように形成し、分割は、そのような支持体を他の部分(即ち、半導体チップおよび配線パターンを含む硬化組成物)から除去することによって自動的に実施できる。
【0018】
本発明においては、硬化性組成物を使用する。この硬化性組成物は、液状の熱硬化性樹脂および熱可塑性樹脂を含んで成る樹脂組成物、ならびにそれに含まれている無機フィラーを含んで成る。熱硬化性樹脂は、潜在性硬化剤を含む。熱可塑性樹脂は、熱硬化性樹脂が未硬化の状態では、特に室温(通常25℃)において、粉末状であるのが好ましい。このような硬化性組成物は、それを構成する各成分を均質に混合して得られ、その場合、粘土またはペースト状の組成物となり、多少のべたつき感があってもよい。硬化性組成物に含まれる熱硬化性樹脂は液状である。硬化性組成物に含まれる潜在性硬化剤は、ある温度を越えると硬化剤としての機能を発揮して熱硬化性樹脂を硬化させるものであり、そのような温度を本明細書では「活性化温度」と呼ぶ。活性化温度より低い温度では、熱硬化性樹脂の硬化は実質的に起こらない。
【0019】
上述のような硬化性組成物を加熱すると、その粘度が次第に上昇する。尚、加熱に際して、一旦粘度が多少下がって、その後、上昇する場合もある。この粘度の上昇は、加熱の前段においては、熱可塑性樹脂がその周囲の液状物を吸収することによって膨潤することに由来し、加熱の後段においては、潜在性硬化剤が活性化されて熱硬化性樹脂の硬化が進むことに由来するものと考えられる。このような粘度特性を有する結果、硬化性組成物は、その加熱の途中で、好ましくは前段の粘度上昇が終了した後で、それを固形物として扱うことができる(例えば後述するように、半導体モジュールの製造に際して実質的に悪影響を及ぼすことなく分割線を形成できる)ほどに高い粘度を有する状態となる。即ち、粘度を測定することができるものの、見掛け上(例えば重力以外の外力が作用しない状態では)、流動性が無いかのような状態となる。そのような状態になることを本明細書では「固形化」と呼ぶ。加熱することによる固形化状態への変化は非可逆的な変化であり、一旦固形化すると、温度が低下しても最初に組成物が有していたような低い粘度には戻らない。この意味で、硬化性組成物の固形化は、非可逆的固形化である。
【0020】
硬化性組成物の加熱の過程において、硬化性組成物の温度が潜在性硬化剤の活性化温度に達すると、熱硬化性樹脂の硬化が始まり、その後、硬化が次第に進行し、その影響によって粘度が更に上昇し、硬化の完了が近づく、あるいは実質的に完了すると、実質的に固体状態となる。用語「硬化性組成物」中の用語「硬化性」は、このように熱硬化性樹脂が硬化することを意味するものとして使用している。尚、固形化した状態において、硬化は既に進行していても構わないが、硬化が完了していてはならない。特に、好ましい態様では、固形化した状態では、硬化は実質的に進行していない。即ち、固形化のための加熱では、潜在性硬化剤は活性化されない。
【0021】
上述のような粘度特性を有する硬化性組成物は、後に例示する使用可能な熱硬化性樹脂および潜在性硬化剤、ならびに熱可塑性樹脂を適宜選択することによって調製することができる。これらの成分の種類および配合量を種々変えることによって、(a)固形化状態では硬化が実質的に進んでいない組成物、(b)固形化状態では硬化が進行しているものの、硬化が完了していない(いわゆるC−ステージ状態に達していない)組成物、(c)固形化状態では硬化が進行しているものの、硬化の進行は中間的な状態である(いわゆるB−ステージ状態である)組成物、(d)固形化状態では硬化が進行しているものの、硬化の進行はわずかである(いわゆるA−ステージ状態である)組成物等、種々の硬化性組成物を調製することができる。(a)、(c)および(d)の硬化性組成物、特に(a)および(d)の硬化性組成物が好ましい。
【0022】
そのような硬化性組成物の粘度特性の一例を模式的に図7に示している。図7において、縦軸は対数粘度(即ち、log(粘度))であり、横軸は普通目盛の温度である。図7のグラフにて実線の曲線Yで示すように、本発明の硬化性組成物を加熱すると、その粘度が2度急激に上昇している。一旦粘度が低下した後、潜在性硬化剤の活性化温度(α)より低い温度で第1次粘度上昇(曲線Y1)を示し、潜在性硬化剤の活性化温度(α)より高い温度で第2次粘度上昇(曲線Y2)を示す。本発明の半導体チップ内蔵モジュールの製造方法において、硬化性組成物を固形化する工程は、硬化性組成物が上述のような意味での「固形化」状態になるような温度、即ち、第1次粘度上昇が実質的に終了するような温度と第2次粘度上昇が実質的に始まる温度との間の温度で実施すればよく、例えば、これらの温度の中間的な温度で固形化を実施する。
【0023】
尚、先に説明したように、第1次粘度上昇カーブY1が発現するのは、硬化性組成物が熱可塑性樹脂を含むことに起因する。即ち、潜在性硬化剤の活性化温度未満の温度まで加熱する熱処理によって熱可塑性樹脂が液状成分を吸収した結果、急激な粘度上昇を起こす。また、第2次粘度上昇カーブY2の発現は、潜在性硬化剤を加えていることに起因する。即ち、潜在性硬化剤の活性化温度αを越えると硬化反応が始まり、それが急激に進行して粘度が上昇する。
【0024】
好ましい態様では、硬化組成物を構成する潜在性硬化剤の活性化温度(α)は、熱可塑性樹脂の軟化開始点、特にその軟化点より高く、より好ましくは熱可塑性樹脂の融点より低い。このような温度関係が存在する場合、硬化性組成物は、図示するような粘度特性を有する場合が多い。固形化状態では、実質的に硬化が始まっていないことを確保することが可能となる。
【0025】
尚、図7において、曲線Xは、熱硬化樹脂と硬化剤からなる組成物(即ち、熱可塑性樹脂を含まない)の温度―粘度特性を示したものである。温度の上昇につれて組成物の溶融および/または軟化のために粘度が一旦低下した後、硬化が進んで粘度は単調に徐々に増加する。
【0026】
【発明の実施の形態】
本発明の半導体チップ内蔵モジュールは、(A)熱硬化性樹脂および(B)潜在性硬化剤と(c)熱可塑性樹脂とを含む樹脂組成物と、(D)無機フィラーとを含んで成る硬化性組成物を硬化した硬化組成物が硬化して形成された絶縁層と、配線パターンと、絶縁層の内部に配置され、配線パターンに実装された半導体チップとを備えたことを特徴とする。
【0027】
本発明の半導体チップ内蔵モジュールによれば、半導体チップを埋設する絶縁層を構成する硬化組成物が曲げ強度に優れるため、半導体チップ内蔵モジュールが薄型化するほど発生し易くなるリフロークラックを効果的に防止することができる。また、本発明の半導体チップ内蔵モジュールの機械的強度も優れており、ハンドリング時や実装時に加わる外的応力に対して、また、実装後に半導体パッケージと実装した基板の熱膨張の差に起因する熱応力に対して強い半導体チップ内蔵モジュールであり、半導体チップが破壊されることはない構造となる。
【0028】
また、本発明の半導体チップ内蔵モジュールに用いる硬化性組成物は、
(1)(A)熱硬化性樹脂と(B)潜在性硬化剤との合計量100質量部に対して、(C)熱可塑性樹脂が好ましくは10〜100質量部、より好ましくは20〜80質量部、特に30〜60質量部の範囲内の量であり、かつ、
(2)(A)熱硬化性樹脂と(B)潜在性硬化剤と(C)熱可塑性樹脂との合計量5〜30質量部に対して(D)前記無機フィラーが70〜95質量部、より好ましくは85〜93質量部、特に89〜91質量部の範囲の量である。
【0029】
熱硬化性樹脂は、室温(一般的に25℃)で液状であり、熱可塑性樹脂は、熱硬化性樹脂が未硬化の時に粉末状であることが望ましい。硬化性組成物を構成する樹脂組成物は、室温で液状の熱硬化性樹脂を主成分とし、少なくとも熱可塑性樹脂および潜在性硬化剤を含有し、かつ、未硬化状態において、熱可塑性樹脂が粉末状であるのが好ましい。このような樹脂組成物は、加熱すると、熱可塑性樹脂粉末が液状成分を吸収して膨潤することが促進され、その結果、未硬化状態であっても粘度が大きくなり非可逆的に実質的に固形化状態となることが可能である。更に加熱して潜在性硬化剤の活性化温度以上に達すると、硬化が始まり、そして、硬化が進み、最終的に完全に硬化状態となることができる。
【0030】
本発明において使用できる熱硬化性樹脂としては、液状エポキシ樹脂、液状フェノール樹脂等の各種の樹脂を例示できるが、耐熱性および電気絶縁性の点から、本発明では液状エポキシ樹脂が特に好ましい。また、液状であるために硬化性組成物の粘度が低減され、溶剤を含まない場合でも硬化性組成物の加工性が良好になり、絶縁層に加工することが容易になるという利点がある。更に、溶剤を含まないために、絶縁層のボイド発生を低減することができ、その結果、絶縁層の絶縁性を向上させることができる点で好ましい。
【0031】
上述のような液状エポキシ樹脂として、ビスフェノールA型エポキシ樹脂、ビスフェノールF型エポキシ樹脂、ビスフェノールAD型エポキシ樹脂、フェノールノボラック型エポキシ樹脂等を使用できる。このような液状エポキシ樹脂に、室温で固体状であるエポキシ樹脂を添加してもよい。また、一部を臭素化したエポキシ樹脂を添加してもよく、この場合、樹脂組成物およびその硬化物である絶縁層の難燃性が向上する点で好ましい。
【0032】
潜在性硬化剤は、使用する熱硬化性樹脂に応じて適宜選択できる。例えば、液状エポキシ樹脂を使用する場合、ジシンジアミド系硬化剤、尿素系硬化剤、有機酸ヒドラジド系硬化剤、ポリアミン塩系硬化剤、アミンアダクト系硬化剤等を使用できる。これらは、その活性化温度が好ましくは80℃以上、より好ましくは90℃以上である。潜在性硬化剤の配合量は、その種類ならびに熱硬化性樹脂の種類およびその量との組み合わせにより適正な量で選ぶことができる。液状エポキシ樹脂を用いる場合、通常、エポキシ基1当量に対して当量比0.7〜1の範囲で潜在性硬化剤の反応基が存在するように配合するのが好ましい。
【0033】
熱可塑性樹脂は、液状の熱硬化性樹脂を主成分とする樹脂組成物に含まれる液状成分、特に液状熱硬化性樹脂を吸収して膨潤する性質を有するものであればよい。特に限定されないが、使用する熱硬化性樹脂の種類に応じて膨潤するものが選択され、粉末形態であるのが特に好ましい。具体的には、ポリ塩化ビニル、ポリメタクリル酸メチル、ポリエチレン、ポリアミドを熱可塑性樹脂として使用でき、これらの樹脂は、液状エポキシ樹脂を用いる場合に特に好ましい。
【0034】
熱可塑性樹脂粉末の平均粒径は一般的に1〜100μmであるのが望ましい。液状成分を含有する樹脂組成物に対する熱可塑性樹脂粉末の混入量は、熱可塑性樹脂粉末が自由に流動する液状成分を吸収し、その結果、混合物が実質的に固形化するのに十分な量であれば良い。液状エポキシ樹脂を用いる場合、液状エポキシ樹脂を主成分とする樹脂組成物の合計量100質量部に対して、10〜100質量部、好ましくは20〜80質量部、より好ましくは30〜60質量部の熱可塑性樹脂粉末を使用する。熱可塑性樹脂粉末の液状成分に対する膨潤は、加熱処理によって促進される。従って、固形化は、硬化性組成物を加熱処理することによって実施するのが好ましい。
【0035】
尚、加熱処理は、硬化性組成物が先に説明した固形化状態になる温度で実施すればよい。この加熱処理は、樹脂組成物を熱可塑性樹脂粉末の軟化点以上、溶融点未満の温度に加熱することによって実施するのが好ましく、かつ、活性化温度より低い温度で実施するのが好ましい。尚、本明細書において、軟化点は、JIS K 7206のビカット軟化温度試験方法に則り、本試験方法において加重10N、昇温速度50℃/時間によって測定されるビカット軟化温度を意味する。また、溶融点は、示差走査型熱量計(DSC)を用い昇温速度10℃/分にて測定し吸熱ピークの発現温度とする。
【0036】
硬化性組成物を固形化する場合、硬化性組成物に含まれる熱硬化性樹脂の硬化開始温度未満、即ち、潜在性硬化剤の活性化温度未満で行い、熱硬化性樹脂の硬化が始まらないか、あるいは少なくとも仮硬化反応段階において熱硬化性樹脂の状態を保持する(即ち、半硬化状態を)ように行うのが望ましい。仮硬化反応段階における硬化性組成物に含まれる熱硬化性樹脂の反応率は30%を上限とするのが好ましく、より好ましくは10%を上限とするのが適当である。この場合、その熱処理温度は、好ましくは50〜150℃、より好ましくは60〜120℃、特に好ましくは70〜90℃とする。加熱時間は硬化性組成物が実質的に固形化するのに十分であればよい。尚、ここで、反応率とは、熱硬化性樹脂の硬化反応の割合として定義され、示差走査型熱量計(DSC)を用いて測定される反応に伴う発熱量について,硬化反応を終了した段階の総発熱量に対する割合を算出することによって測定できる。
【0037】
(D)無機フィラーは、熱伝導性に優れるAl、MgO、BN、SiO、SiC、Si及びAlNから選ばれる少なくとも1種のフィラーを含むことが望ましい。半導体チップ内蔵モジュールの曲げ強度を向上し、かつ、モジュールの各種の性能を確保できるからである。無機フィラーの材料を変えることで、硬化性組成物の熱膨張係数、熱伝導度、誘電率等を制御することができる。
【0038】
Alを用いた場合は熱膨張係数を小さくでき、かつ、熱伝導性に優れたモジュールが実現できる。またSiOを利用すれば誘電率を制御でき、熱膨張係数も小さくできる。その他AlN、MgO、BN等を選択することにより、熱伝導性が更に優れた半導体チップ内蔵モジュールを実現できる。無機フィラーは、粒状形態であるのが好ましく、その平均粒子径は、0.1〜100μmの範囲が適当である。この範囲から外れた粒子径の場合、無機フィラーの充填性や絶縁層の放熱性が低下することがある。粒子径は7〜12μmであることが好ましい。
【0039】
(A)熱硬化性樹脂および(B)潜在性硬化剤と、(C)熱可塑性樹脂と、無機フィラー(D)とを含む硬化性組成物における各成分の含有量は、硬化性組成物全体を100質量部とすると、例えば、(A)熱硬化性樹脂と(B)潜在性硬化剤と(C)熱可塑性樹脂とから成る樹脂組成物を5〜30質量部、好ましくは7〜15質量部、更に好ましくは9〜12質量部とし、無機フィラー(D)を70〜95質量部、好ましくは85〜93質量部、更に好ましくは88〜91質量部とする。無機フィラーの配合比率がこの範囲より多い場合には、硬化性組成物の流動性および接着性が低下し、配線パターンと接着させることが困難になることがある。また、この範囲より小さい場合、絶縁層の曲げ強度や放熱性が低くなることがある。
【0040】
硬化性組成物は、必要に応じて、カップリング剤、分散剤、着色剤、離型剤等の添加剤を含有していることが好ましい。このような添加剤を含有することにより、絶縁層の特性の改善を図ることができる。例えば、カップリング剤は、無機フィラーと樹脂組成物との接着性を改善するので絶縁耐圧の向上に有効である。また、分散剤は、無機フィラーの分散性を改善し、組成ムラの低減に有効である。更に、着色剤は、例えばカーボン粉末等の黒色の着色剤であれば、熱放散性の改善に有効である。尚、これらの添加剤の存在は、上述の量的割合においては無視している。
【0041】
また、本発明の半導体チップ内蔵モジュールにおいては、半導体チップがフェースダウンで実装され、半導体チップの背面が絶縁層から露出していることが望ましい。これは、半導体チップ内蔵モジュールを半導体チップの背面側から加工して厚みを薄くすることができるからであり、機械的強度を備えた薄型の半導体チップ内蔵モジュールとなる。
【0042】
更に、本発明の半導体チップ内蔵モジュールにおいては、フェースダウンで実装された半導体チップの背面および/あるいは側面を被覆する前記絶縁層の表面の少なくとも一部にシールド層が設けられていることが望ましい。これによって半導体チップから外部に放出される電磁波を遮断することができ、電子部品を含む他の電気回路の誤動作を引き起こすことがない。また、外部から半導体チップ内蔵モジュールに向かう電磁波を遮蔽することができ、半導体チップ内蔵モジュール自身の信頼性も高いものとなる。そのようなシールド層は、薄層の形態の金属、例えばCu、Ni、Cr、Ag、Snであることが望ましい。
【0043】
また、本発明の半導体チップ内蔵モジュールにおいては、配線パターンは、回路基板の表面に形成されたものであってもよい。これによって半導体チップの電極ピッチを回路基板によって再配線することが可能となり、半導体チップ内蔵モジュールの実装ピッチの自由度が向上する。
【0044】
本発明の半導体チップ内蔵モジュールの製造方法は、1つの態様において、
支持体の表面に形成された配線パターンに半導体チップをフェースダウンで実装する工程と、
(A)熱硬化性樹脂と、(B)潜在性硬化剤と、(C)熱可塑性樹脂と、無機フィラー(D)とを含む硬化性組成物に前記半導体チップを埋設する工程と、
前記硬化性組成物を熱処理して前記硬化性組成物を固形化させる工程と、
前記固形化した硬化性組成物の厚み方向に前記支持体を残して分割部を形成する工程と、
加熱して前記硬化性組成物を硬化させる工程と、
前記分割部に応じて分割する工程と
を含むことを特徴とする。
【0045】
本発明の製造方法では、硬化性組成物に含まれる熱硬化性樹脂が未硬化状態のまま固形化した状態で分割線を形成するので、硬化性組成物に硬い無機フィラーが多量に充填されていても容易に加工でき、加工工具の磨耗も最小限に抑えることができる。また、その後の加熱により熱硬化性樹脂を硬化させた場合でも、非可逆的に固形化されているため、加熱による硬化性組成物の流動がおこらず、分割線形成時の形状が維持される。
【0046】
また、本発明の製造方法においては、支持体が離型性を有する離型キャリアであって、分割線に基づいて分割する工程が離型キャリアを剥離除去する工程であることが望ましい。これにより、複数の半導体チップ内蔵モジュールの製造を一括して行うことができる。また、最終工程まで、配線パターンが離型キャリアによって汚染や衝撃から保護される。
【0047】
更に、本発明の製造方法においては,前記支持体が回路基板であることも有効である。実装ピッチの自由度が向上した半導体チップ内蔵モジュールを提供することができる。
【0048】
また、本発明の製造方法においては、硬化性組成物を固形化させるに際して加熱処理を実施するのが好ましく、加熱処理温度が潜在性硬化剤の活性化温度未満であることが望ましい。また、固形化する前の硬化性組成物の粘度が25℃において10〜100Pa・sの範囲であり、固形化させた後の硬化性組成物を粘度が25℃において10000〜100000Pa・sであることが望ましい。固形化した硬化性組成物の粘度がこの望ましい範囲にあれば、その後、容易に加工できる、例えば最終的に得られる半導体チップ内蔵モジュールに悪影響を与えることなく、分割部を形成できるからである。
【0049】
本発明の製造方法においては、硬化性組成物に前記半導体チップを埋設する工程が、硬化性組成物からなるシートをフェースダウンで実装された半導体チップの背面側から重ねた後、加熱加圧することにより行うことが望ましい。これにより、簡単な工程で半導体チップを埋設することができる。
【0050】
また、本発明の製造方法においては、硬化性組成物に半導体チップを埋設する工程が、硬化性組成物からなるペーストを前記フェースダウンで実装された半導体チップの背面側から減圧下で付与した後、加熱することにより行うことも有効である。減圧下で行うことにより、細部にまでペースト状の硬化性組成物を行き渡らせることができる。
【0051】
本発明の製造方法においては、硬化性組成物に半導体チップを埋設することと、硬化性組成物を熱処理して硬化性組成物を非可逆的に固形化させることが同じ工程で行われることが望ましい。特に、硬化性組成物の粘度が一旦低下する時に、半導体チップを埋設して、その後の温度上昇によって引き続いて固形化するのが好ましい。
【0052】
また、本発明の製造方法においては、硬化性組成物に分割部を形成する工程の前に、硬化性組成物および硬化性組成物に埋設された半導体チップの少なくとも一部を、前記半導体チップの回路形成面の反対面側から除去する工程を付加することが望ましい場合がある。この場合、除去加工する方法は、研磨、研削、切断から選ばれた少なくとも一つを含む方法で行うことが望ましい。
【0053】
これにより、半導体チップは固形化した硬化性組成物に埋設されたままの状態で薄く加工されるので、薄型化加工に際して作用する外力によって半導体チップが損傷することが抑制される。また、硬化性組成物に含まれる熱硬化性樹脂が未硬化状態のまま固形化した状態で加工するのが好ましく、その場合、硬化性組成物に硬い無機フィラーが多量に充填されていても容易に加工でき、加工工具の磨耗も最小限に抑えることができる。また、埋設した半導体チップに対して加工が行われるので、必要以上の半導体チップの汚染を防止することができる。更に、離型キャリアは薄型加工後に剥離除去されるので、配線パターンの汚染も防止できる。このようにして、機械的強度を備えた薄型の半導体チップ内蔵モジュールを提供できる。
【0054】
また、本発明の製造方法においては、前記離型キャリアを剥離する工程の前に、前記半導体チップの回路形成面の反対面および/あるいは側面を被覆する前記絶縁層の表面の少なくとも一部にシールド層を形成する工程を付加することが望ましい。この場合、前記シールド層の形成方法がめっきであることが好ましい。これにより、高周波特性および高周波信頼性の優れた半導体チップ内蔵モジュールを提供できる。
【0055】
以下、本発明の実施の具体的な形態について、図面を参照しながら更に詳しく説明する。
【0056】
(実施の形態1)
図1は、本発明の実施の形態1における半導体チップ内蔵モジュールの構成を示す模式的断面図である。図1に示したように半導体チップ内蔵モジュール100は、熱硬化性樹脂(A)と熱可塑性樹脂(B)と潜在性硬化剤(C)及び無機フィラー(D)を含む硬化性組成物が硬化した硬化組成物でできた絶縁層104と、配線パターン101と、絶縁層の内部に配置され、配線パターン101にバンプ103を介してフェースダウンで実装された半導体チップ102とを備えたことを特徴としている。
【0057】
本発明の半導体チップ内蔵モジュールにおいて、半導体チップ102の回路形成面(即ち、能動面)の反対面および/または側面を覆うように、絶縁層の表面の少なくとも一部にシールド層が設けられているのが好ましい。図1に示した態様では、半導体チップ102の回路形成面の反対面および側面を覆うように、絶縁層の表面にシールド層105が設けられている
【0058】
本発明の半導体チップ内蔵モジュールに用いる半導体チップ102としては、回路形成面上に電極を有するものであればよく、例えば、トランジスタ、IC、LSI等の半導体素子を用いることができる。特に、半導体ベアチップであることが望ましく、バンプ103を介してフェースダウンで実装することにより、配線パターン104と最短距離で電気的接続できる点で好ましい。フェースダウンで実装する方法については、公知のフリップチップ法を用いることができ、特に限定されなるものではない。例えば、はんだや導電性接着剤を主成分とするバンプによる接続、半導体チップの電極上に形成した金属バンプとのはんだや導電性接着剤による接続などを用いることができる。尚、図1には示していないが、半導体ベアと配線パターンの接続部分とが封止樹脂によって封止されていてもよい。封止は必ずしも必要ではないが、その後の工程の間に電気的接続の不具合が生じないように機械的に補強する役割を果たし、その結果、作業性が良くなる。
【0059】
配線パターン101は、導電性に優れ、かつ、回路形成が容易に行われる材料で形成されていれば、特に限定されないが、金属箔であることが好ましい。配線パターンに用いる金属としては、例えばCu、Ni、Alおよびこれらのいずれかの金属を主成分とする合金を例示できるが、特にCuおよびCuを主成分とする合金が好ましい。Cuは電気伝導性に優れ、安価で回路パターン形成が容易に行えるからである。更に、その上にNiやAuのめっきが施してあると、半導体チップ102のバンプ103との安定的な接続が得られるので好ましい。
【0060】
配線パターン101は転写にて形成されることが好ましい。このため、離型キャリアに剥離層を介して配線パターン形状の金属箔が付着した転写パターン形成材を用いることが好ましい。これによりエッチング等による微細な配線パターンの作製が容易となり、さらに、離型キャリアがあるため取り扱いやすいからである。
【0061】
シールド層105は、電磁遮蔽機能を有するものであればよく、特に限定されるものではないが、金属皮膜、導電性樹脂組成物、磁性体粉末を混合した樹脂組成物などを用いてシールド層を形成できる。特に、金属皮膜は、めっき法、蒸着法、スパッタ法等によって薄く形成できる点で好ましい。金属皮膜を形成する金属としては、例えばCu、Ni、Cr、Ag、Snおよびこれらのいずれかまたは複数の金属を主成分とする合金を例示できる。また、シールド層が導電性を有している場合、グランド電位となることが好ましく、半導体チップの接地用端子が電気的に接続された配線パターンと接していることが好ましい。これにより、半導体チップの動作が更に安定する。また、シールド層は硬化組成物の表面全体に形成されている必要はなく、電磁遮蔽機能を果たす限り、網目状や格子状などの形状であってもよい。
【0062】
上述の本実施の形態の半導体チップ内蔵モジュールは、半導体を埋設する絶縁層が曲げ強度の高い硬化組成物からなるため、半導体チップ内蔵モジュールが薄型化するほど発生し易くなるリフロークラックを効果的に防止することができる。また、機械的強度の高い半導体チップ内蔵モジュールとなり、モジュールのハンドリング時や実装時に加わる外的応力、実装後に半導体モジュールと実装した基板との間の熱膨張の差に起因する熱応力で半導体チップが破壊されることが抑制される。従って、より薄型化を図ることができる。更に、シールド層によって、半導体チップから外部に輻射される電磁波および外部からモジュール内に侵入する電磁波を有効に遮断することができる。その結果、電気的信頼性の高い半導体チップ内蔵モジュールとなる。
【0063】
(実施の形態2)
図2(a)〜(d)、図3(a)〜(c)および図4(a)〜(d)は、図1に示した本発明の半導体チップ内蔵モジュールを製造する方法を、工程別に示す模式的断面図である。使用する材料は、特に断りの無い限り、上記の実施の形態1で説明したものをし様でき、同じ呼称の構成部材および製造方法についても同様の機能を持つ。
【0064】
図2(a)に示すように、配線パターン201が表面に形成された離型キャリア206を準備する。離型キャリアは、絶縁層に配線パターンを転写した後、機械的に剥離・離型できるものであり、ポリエチレンやポリエチレンテレフタレート等の有機樹脂フィルムや、銅、アルミ箔等などの金属箔を利用できる。
【0065】
離型キャリアが有機樹脂フィルムのものは、離型キャリアに銅箔などの金属箔を接着剤を介して接着したものや、金属箔上に電解めっき法等で更に形成した膜状の金属層を、化学エッチング法等の既存の加工技術を利用して配線パターンを形成する。離型キャリアが有機フィルムであれば、半導体チップを実装した段階で、半導体チップおよび配線パターンとの接続の電気的性能検査が行うことができる。また、配線パターンを転写して剥離された離型フィルムに再度配線パターンを形成して再利用することができる。
【0066】
離型キャリアが金属箔のものは、離型キャリア上の剥離層(図示せず)の上に金属箔を接着したり、めっきにより金属層を形成した後、化学的エッチング法等によって配線パターンを加工する。剥離層は特に限定されないが、薄い有機層や、ニッケル、クロム、鉛などの金属めっき層を用いることができる。離型キャリアと配線パターンとの接着強度が、配線パターンを転写する工程で離型キャリアを剥離する時に絶縁物に接着している配線パターンを引き剥がさない程度であることが望ましい。離型キャリアが金属箔のものは、絶縁層に配線パターンを転写する工程において、配線パターンが硬化性組成物の流動によって動くことがない。
【0067】
この離型キャリア206上に形成された配線パターン201に、図2(b)に示すように、実施の形態1で述べたようにフリップチップ法等でバンプ203を介して半導体チップ202を実装する。尚、図2(b)〜(d)、図3(a)〜(c)および図4(a)〜(d)では、半導体チップと配線パターンの接続部分における封止樹脂を図示していないが、より好ましい態様では、封止樹脂により封止されている。この場合、半導体チップをフェースダウンで実装後、所望の個所に樹脂を注入して硬化させる。
【0068】
次に、図2(c)に示すように、半導体チップ202上に、熱硬化性樹脂と熱可塑性樹脂と潜在性硬化剤と無機フィラーとを含んで成る硬化性組成物の未硬化状態のシート状物204を位置あわせして重ねる。尚、シート状物204を構成する硬化性組成物204は以下のようにして得る:
【0069】
まず、硬化性組成物を構成する各成分を秤量して混合する。混合の方法としては、例えばボールミル、プラネタリーミキサー、攪拌機等を使用できる。また、硬化性組成物の性状としては粘土状もしくはペースト状であることが好ましく、具体的には、室温において、粘度が10〜500Pa・sであることが好ましく、10〜100Pa・sであることがより好ましい。尚、この粘度は、コーンプレート型のE型粘度計を用いて25℃で与える剪断速度を5 /secとすることによって測定される。この範囲であれば硬化性組成物の取り扱いが容易になり、また、その後の加熱加圧によって半導体チップを埋設することが容易になるからである。上述の粘度は、硬化性組成物中の熱可塑性樹脂粉末の液状成分に対する膨潤を促進する加熱処理温度、即ち、熱硬化性組成物を固形化する温度よりも低い温度における粘度を意味し、室温から上記熱処理温度までの範囲におけるある温度での粘度が上述の範囲内の粘度に該当すればよい。
【0070】
上述の硬化性組成物をシート状に加工する。硬化性組成物をシート状に加工する方法としては特に限定されず、組成物の粘度や性状に応じて適宜選択すればよい。例えば、押出し成形機による押出方法、ロールコーターやカーテンコーターによる塗布方法、印刷による方法、ドクターブレード法等を使用できる。
【0071】
次に、半導体チップ202を実装した離型キャリア206にシート状の硬化性組成物204を重ね、これを加熱加圧する。これにより、図2(d)に示すように、半導体チップ202が硬化性組成物204に埋設される。この加熱によって、硬化性組成物が全体として見掛け上、溶融軟化して半導体チップを容易に埋設し、引き続いて、樹脂組成物の粘度を上昇させて非可逆的に固形化される温度で行われることが望ましい。尚、見掛け上とは、組成物の全て成分が溶融・軟化するのではなく、組成物を全体としてみた場合に、溶融・軟化しているように見えることを意味する。このように固形化するに際して、硬化性組成物に含まれる熱硬化性樹脂の硬化が完了してはならず、熱硬化性樹脂の硬化が、実質的に始まらないか、あるいは少なくともいわゆる仮硬化反応段階に熱硬化性樹脂を保持するように行うのがより好ましい。
【0072】
使用する熱硬化樹脂および潜在性硬化剤の種類に応じて、固形化の温度を適宜選択できるが、固形化の温度は、具体的には、例えば50〜150℃、好ましくは60〜120℃、更に好ましくは70〜90℃とする。加圧圧力は特に限定されず、配線パターンと半導体チップが埋設することが可能であればよい。通常0.5〜20MPa、好ましくは1〜5MPaである。このような加熱加圧には、例えば熱板付プレス装置を使用できる。この加熱加圧によって硬化性組成物を非可逆的に固形化させたときの粘度は、10000〜500000Pa・sであることが好ましく、10000〜100000Pa・sであることがより好ましい。この粘度は、先に説明した方法で測定されるものである。この好ましい範囲にあれば、通常の取り扱いにおいても、加熱加圧により得られたものの形状を保持することができる。また、上述の好ましい範囲よりも粘度が高い場合は引き続き行う加工が困難になる場合がある。明らかなように、「固形化」なる用語は、厳密な意味で固体になることを意味するものではなく、流動性が実質的に無くなり、見掛け上、固体として扱えるかのように見える状態を意味する。上述の粘度は、本発明の硬化性組成物を加熱加圧して固形化した後に25℃にて測定される粘度を意味する。
【0073】
図3(a)〜(c)は、分割線を形成する工程を示す。図2(a)〜(d)のようにして得られた半導体チップ内蔵硬化性組成物を図3(a)に示す。これは、図2(d)と実質的に同じであり、離型キャリア306上の配線パターン301にバンプ303を介して実装された半導体チップ302が、固形化した硬化性組成物304に埋設されている。
【0074】
これに、図3(b)に示すように、固形化した硬化性組成物304の所定の位置に離型キャリア306を有する状態で分割用工具307を用いて分割線305を形成する。図示するように、分割線形成後も、離型キャリア306により硬化性組成物、配線パターンおよび半導体チップは繋がっている。硬化性組成物は含まれる熱硬化性樹脂が硬化を完了していない、好ましくは実質的に未硬化状態のまま固形化した状態であるため比較的柔らかく、分割線の形成が容易であり、また、硬化性組成物に硬い無機フィラーが多量に充填されていても、加工工具の磨耗は最小限に抑えることができる。分割線の形成方法は特に限定されず、例えば、金型によるプレス、回転刃による切断加工等を利用できる。
【0075】
次に、これを加熱して硬化性組成物304の硬化を完了させて絶縁層にする。尚、本明細書において、「完了」とは、以後の硬化が全く起こらない程度(100%硬化済み)であっても、あるいは、以後に多少硬化が起こっても半導体モジュールの機能に悪影響を与えない程度まで硬化が進んでいる(例えば95%硬化済み)が、硬化が完了していない場合も含むものとして使用している。硬化性組成物は非可逆的に固形化されているため,加熱による硬化性組成物の流動がおこらず、形状が維持される。
【0076】
本発明において使用する硬化性組成物は、熱可塑性樹脂を含んで成り、固形化温度まで加熱し、その後、それより低い温度、例えば室温に戻っても、元の組成物と同じ性状であることはなく、実質的に固形化の状態が維持されており、この意味で「非可逆的」に固形化なる用語を使用している。これは、熱可塑性樹脂を含むことに由来する固有の性質であると考えられる。特に、熱可塑性樹脂は液状物を吸収すると考えられ、温度が下がっても吸収された液状物が熱可塑性樹脂から排出されて元の状態に戻るとは考えられない。
【0077】
硬化が完了することによって、図3(c)に示すように、半導体チップ302が硬化性組成物304に封止され、硬化性組成物304と配線パターン301が強固に接着される。加熱温度は硬化性組成物中の潜在性硬化剤の活性化温度以上で行う。熱硬化性樹脂および潜在性硬化剤の種類に応じて選択されるが、具体的には、例えば80〜300℃、好ましくは120〜240℃、更に好ましくは150〜200℃とするのが適当である。この好ましい範囲よりも低い場合、硬化が不十分になる恐れや硬化に時間がかかる恐れがあり、好ましい範囲より高い場合、樹脂が熱分解を開始する恐れがあるからである。
【0078】
また、この加熱時に同時に加圧することが好ましい。これによって、配線パターンおよび半導体チップと硬化性組成物との接着性が向上する。加圧圧力は適宜決定すればよいが、通常、5MPaを上限とし、好ましくは0.01〜3MPaである。この範囲より高い場合、硬化性組成物が変形する恐れがある。上記の加熱加圧には、例えば密閉チャンバー内で高圧気体により加圧する加圧オーブン装置を使用できる。
【0079】
図4(a)〜(c)は、シールド層を形成する工程を示す。図3(a)〜(c)のようにして得られた半導体チップ内蔵硬化組成物を図4(a)に示す。離型キャリア406上の配線パターン405にバンプ403を介して実装された半導体チップ402が、硬化組成物404に封止され、更に、所定の分割線408が形成されたものである。
【0080】
これに、図4(b)に示すように、シールド層405を形成する。シールド層405は,公知のめっき法、蒸着法、スパッタ法により金属皮膜を形成するのが望ましい。尚、蒸着法およびスパッタ法は一定方向から金属皮膜を堆積させるので、離型キャリアの裏面に金属被膜は付着しない。他方、めっき法はめっき液に浸漬するので、図4(b)に示すように、離型キャリアの露出面にも金属被膜が付着する。
【0081】
次に、図4(c)に示すように、離型キャリアを剥離除去する。除去すると同時に分割線に応じて各モジュールに分割され、図4(d)に示す半導体チップ内蔵モジュールが得ることができる。最終工程まで離型キャリアが存在することにより、複数の半導体チップ内蔵モジュールの製造を一括して行うことができる。また、製造工程中、配線パターンが離型キャリアによって汚染や衝撃から保護される。このようにして、信頼性と高周波特性に富む半導体チップ内蔵モジュールが得られる。
【0082】
図2〜図4から容易に理解できるように、離型キャリア206上には同じ配線パターンが複数形成されていてよく(即ち、配線パターンのアレイであってよく)、そして、そのように形成された各配線パターン上に同じ種類の半導体チップを実装して、所定の配線パターンおよび半導体チップを複数画定するように分割部305を形成し、その後、硬化性組成物を硬化させる(即ち、半導体チップ内蔵モジュールのアレイを得る)。そして、必要に応じてシールド層407を形成し、最後に、離型キャリヤ206を除去することによって、個々の半導体チップ内蔵モジュールが複数得られる。勿論、離型キャリア上の複数の配線パターンは相互に異なってもよく、また、実装する半導体チップが異なる種類のものであってもよい。本発明の半導体チップ内蔵モジュールの製造方法では、硬化性組成物の固形化の後で分割部を形成し、その後、硬化性組成物を硬化して硬化組成物とすることによって、硬化性組成物が適度に固形化された状態で加工、例えば研磨、切削、切断等を実施して、硬度が大きい硬化組成物の状態ではそのような加工を実施することを必要としない。
【0083】
尚、本実施の形態においては、図2を参照して説明したように、離型キャリア206上の配線パターン205にバンプ203を介して実装された半導体チップ202を硬化性組成物204に埋設する際に、シート状に成形された硬化性組成物を用いて行った。しかしながら、本発明において、半導体チップの埋設方法はこれに限定されるものではない。例えば、減圧下で、フェースダウンで実装された半導体チップの背面側から、硬化性組成物からなるペーストを供給することによって埋設してもよい。ペースト状の硬化性組成物を減圧下で供給することにより、半導体チップ202と配線パターン201との隙間にも十分に充填させることができる。
【0084】
ペースト状の硬化性組成物を用いた具体的な埋設方法は以下のとおりである。まず、図2(b)に示すように、半導体チップ203を配線パターン201上に実装する。次いで、印刷ステージを減圧下に保持できるスクリーン印刷装置を用いてペーストを印刷供給する。印刷は、印刷すべき領域に対応した開口部が形成され、また、印刷後の硬化性組成物の所望の厚みに対応した厚みを有するメタルマスクを用いて行う。このメタルマスクを、その開口部に半導体チップが位置するように重ねる。次いで,メタルマスクの上方よりペースト状の硬化性組成物をスキージで押し当てながら印刷する。これにより、メタルマスクの開口部に対応した領域に硬化性組成物を付与することができる。この印刷工程を半導体チップの周囲が減圧雰囲気となるように行う。圧力は,100〜10000Paの範囲で行われることが好ましい。
【0085】
ペーストを印刷後、熱処理によって硬化性組成物中の熱可塑性樹脂粉末に液状成分を吸収させ膨潤させることにより樹脂組成物の粘度を上昇させて非可逆的に固形化される。この際、加圧オーブン装置を用いて、加熱と同時に加圧することが望ましい。加圧圧力は適宜決定すればよいが,好ましくは0.5〜1MPaである。
【0086】
ペースト状の硬化性組成物を用いた場合も、硬化性組成物を固形化した後は、シート状の硬化性組成物を用いた本実施の形態において説明した工程と同様の工程を経て半導体チップ内蔵モジュールを得ることができる。
【0087】
(実施の形態3)
図5(a)〜(e)は、本発明の実施の形態3における半導体チップ内蔵モジュールの製造方法を工程別に示す模式的断面図である。この実施の形態3では、本発明にかかる半導体モジュールおよびその製造方法の一実施の形態を説明する。用いる材料およびそれを得る方法は、特に断らない限り、上記の各実施の形態で述べたものと同様である。
【0088】
図5(a)は、固形化状態にある、硬化が終了していない半導体チップモジュールのアレイを示し、これは、図2(a)〜(d)の工程を経て得られるものと同一のものであり、離型キャリア506上の配線パターン505のアレイにバンプ503を介して実装された半導体チップ502が、固形化した硬化性組成物504に埋設されている。
次に、図5(b)に示すように、離型キャリア506とは反対側の面から所定の厚みになるまで硬化性組成物504および半導体チップ502の除去加工を行う。除去加工の方法は、研磨・研削・切断から選ばれる方法であることが望ましい。半導体チップ502は、固形化した硬化性組成物504に埋設されたまま薄く加工されるので、薄型化しても加工時の外力によって半導体チップが損傷することがない。しかも、硬化性組成物に含まれる熱硬化性樹脂が未硬化状態のまま固形化した状態で加工するので、硬化性組成物に硬い無機フィラーが多量に充填されていても容易に加工でき、その結果、加工工具の磨耗も最小限に抑えることができる。また、埋設した状態の半導体チップに対して加工が行われるので、必要以上に半導体チップが汚染されることを防止できる。更に、配線パターンは離型キャリアによって覆われているため、配線パターンの汚染も防止できる。このように半導体チップ502を保護した状態で薄く加工を行うことで、50μm程度の厚みまで薄くすることができる。
【0089】
次に、図5(c)に示すように、上述のように薄型に加工したアレイに、図3(b)と同様に分割工具507によって分割部505を図示するように離型キャリア506に達するように形成する。その後、図5(d)において、図3(c)と同様に加熱により硬化性組成物504を硬化させる。
【0090】
最後に、離型キャリア506を除去する。これによって、アレイは分割線505に沿って自動的に分割され、図5(e)に示すように、機械的強度を備えた極めて薄い半導体チップ内蔵モジュールのアレイを得ることができる。
【0091】
尚、本実施の形態においては,シールド層は形成していないが、先に説明したように、シールド層を形成してよい。一般的に、半導体チップは、パワー半導体等のように一般的に大電流化に対応するためチップの厚み方向に電流を流す構成のものを除いては、回路形成面とその背面は電気的に絶縁された構造である。この場合、本実施の形態における半導体チップ内蔵モジュールのように、硬化組成物から露出した半導体チップの背面にシールド層を形成することができる。
【0092】
(実施の形態4)
図6(a)〜(c)は、本発明の実施の形態4における半導体チップ内蔵モジュールの製造方法を工程別に示す模式的断面図である。この実施の形態4では,本発明にかかる半導体モジュールおよびその製造方法の一実施の形態を説明する。用いる材料およびそれを得る方法は、特に断らない限り、上記の各実施の形態で述べたものと同様である。
【0093】
実施の形態1、2および3においては、半導体チップを支持体としての離型キャリア上の配線パターンに実装したが、支持体としての回路基板上の配線パターンに半導体チップを実装することもできる。本実施の形態では、支持体としての回路基板を用いた半導体チップ内蔵モジュールおよびその製造方法について、その一実施の形態を説明する。
【0094】
図6(a)は,実施の形態3における図5(a)〜(d)を経て得られる半導体チップ内蔵モジュールのアレイである。但し、配線パターン601の支持体として、離型キャリアの代わりに回路基板606を用いている。回路基板603上の配線パターン601にバンプ603を介して実装された半導体チップ602が、硬化性組成物604の固形化段階で薄型化され、かつ、硬化性組成物に所定知の分割線605が形成された後に、硬化されたものである。
【0095】
回路基板606は、少なくとも2層の配線層を有する多層配線板(両面配線板を含む)であり、その露出表面の少なくとも片側(半導体チップに対向する側)または両側(図示した態様)に配線パターン601が形成されている。尚、多層配線板は、露出表面以外に内部に配線パターンを有し、メッキスルーホールやインナービアホールによって表裏面および内部の配線パターンが接続された多層基板であってもよい。露出表面の配線パターンは、内部の配線パターンと所定のように電気的接続されている。
【0096】
次に、図6(b)に示すように、硬化性組成物604に形成された分割線605に沿って、分割用工具607で回路基板を分割して、図6(c)に示すような半導体モジュールを得る。分割方法としては、例えば金型による打ち抜きやレーザによる切断等を利用できる。この分割は、回路基板606に実装用外部端子を形成する前に実施してよい。これにより、1度に多数の半導体モジュールを安価に製造できる。このようにすると、半導体チップの電極ピッチを回路基板によって再配線することができ、その結果、実装ピッチの自由度が向上した薄型の半導体チップ内蔵モジュールを提供できる。
【0097】
尚、本実施の形態においては、シールド層を形成していないが、必要に応じて形成してよい。例えば、回路基板の露出部に公知の手法でマスキングを行えば,実施の形態1と同様にシールド層を形成することが可能である。
【0098】
上述の実施の形態および後述の実施例は、本発明の例示に過ぎず、本発明を限定するものではない。また、特許請求の範囲によって規定される発明に基づいて更に他の実施の形態を採ることができることは言うまでもない。加えて、本半導体チップ内蔵モジュールは、半導体チップ以外の公知の電子部品、例えばチップ抵抗、チップコンデンサ、チップインダクタ、弾性表面波素子等も、半導体チップと同様に、半導体チップに加えて、あるいはその代わりに内蔵することができるものである。この意味で、本明細書において、「半導体チップ」なる用語は広く解釈され、そのような公知の電子部品も半導体チップに含まれる。
【0099】
【実施例】
以下、実施例によって本発明を更に具体的に説明する。
(実施例1)
上述の実施の形態2を以下に説明するように実施した。最初に、図2(a)に示した配線パターン形成材(または配線パターン転写部材)の製造方法、即ち、離型キャリア206に配線パターン201を形成する方法について説明する。
離型キャリアには金属箔を用いた。この金属箔としては既存の回路基板用銅箔が利用できる。一般的な回路基板用銅箔は、まず、銅塩原料をアルカリ性浴に溶解し、これに高電流密度となるように電流を通して回転ドラムに銅を電着させ、回転ドラム上に形成された銅めっき層を連続に巻き取ることにより作製される。この時、めっき電流密度、ドラム回転速度などを制御することにより、任意の厚みの電解銅箔を作製することができる。本実施例においては、厚み70μmの電解銅箔(キャリア銅箔)を離型キャリア206として準備した。
【0100】
次に、準備したキャリア銅箔206の表面にクロムおよびクロム酸塩で構成された薄い剥離層(図示せず)を形成し、この剥離層上に銅めっきを施し、厚み12μmの銅層を作製した。
【0101】
その後、キャリア銅箔上に剥離層を介して形成された銅層に対し、二塩化鉄水溶液を用いて公知のフォトリソグラフィ法により化学的エッチングを施し、所定の位置に配線パターンを形成した。
【0102】
このようにして,配線パターンを有するキャリア銅箔(離型キャリア206)上に、半導体チップをフリップチップ法で実装した。使用した半導体チップはシリコンメモリー半導体で、10mm×10mm(厚み0.3mm)であった。
【0103】
実装に際して、まず、半導体チップのアルミ電極に25μm径の金ワイヤを用いてボンディングし、2段突起状の金バンプを形成した。形成した金バンプは高さが一定しないので、半導体チップ上の金バンプ群に金型を押し当て一定圧力で加圧することで、高さを均一化するレベリングを行った。作製した金バンプ付半導体チップを、一定厚みにスキージングした導電性ペースト面に金バンプ側から押し当て、2段突起状の金バンプ先端部に導電性ペーストを塗布した。このようにして作製された半導体チップを配線パターン201上に位置合わせして重ね、更に加熱により導電性ペーストを硬化させ、金バンプと配線パターン間を導電性ペーストを介して電気的に接続した。
【0104】
次いで、半導体チップと配線パターンを有する離型キャリアとの間を液状封止樹脂で封止した。封止樹脂は、液状エポキシ樹脂に熱膨張係数を制御するためのシリカ粒子を混合したぺースト状の封止樹脂で、半導体チップと配線パターン間の隙間に滴下し、その表面張力を利用して封入した。
【0105】
そして、半導体チップを実装した配線パターンを有する離型キャリアに、未硬化状態でシート状の硬化性組成物重ね、加熱加圧することにより、半導体チップを硬化性組成物に埋設するとともに、硬化性組成物を固形化させた。
【0106】
使用した硬化性組成物は以下のように調製した。
硬化性組成物の組成を以下に示す:

Figure 0004073830
【0107】
これらの成分を秤量し、攪拌混練機で混合して硬化性組成物を調製した。その後、この硬化性組成物を押出成形機で厚さ約500μmのシート状に加工した。この樹脂組成物の粘度をE型粘度計(英弘精機(株)製、測定条件:剪断速度5/sec)で昇温させながら測定したところ、50℃で約50Pa・s、110℃で約80000Pa・sであった。
【0108】
半導体チップを実装した配線パターンを有するキャリア銅箔を金型にセットし、その上に上述の未硬化状態の硬化性組成物のシートを載置した。金型を70℃に加熱して3MPaの圧力で加圧した。保持時間は15分であった。これによって、図2(d)に示すように半導体チップ203を硬化性組成物204に埋設っすると共に、硬化性組成物中の熱可塑性樹脂粉末に液状成分を吸収させ膨潤させることにより硬化性組成物の粘度を上昇させて非可逆的に固形化した。
【0109】
次いで、図3(b)に示すように,隣り合う半導体チップの中間に離型キャリアを残して固形化した硬化性組成物に対して分割線を形成した。分割線は、金型に硬化性組成物と一体となったキャリア銅箔をセットしたままの状態で、その上方から格子状に刃を形成した金型を位置合わせし、5MPaの圧力で押圧することにより行った。
【0110】
その後、加圧オーブン装置を用い、1MPaの圧力で加圧しながら170℃で2時間加熱して硬化性組成物中のエポキシ樹脂を硬化させた。次に、全面に無電界めっきにより,厚さ約5μmのNi−Pめっきを施して図4(b)に示すようなシールド層405を形成した。最後に,離型キャリアを剥離除去し,図4(d)に示すような半導体チップ内蔵モジュールを完成させた。
【0111】
(比較例1)
比較例として、熱可塑性樹脂を使用せず、熱硬化性樹脂の量を8.5質量部としたこと以外は、実施例1と同様にして硬化性組成物を調製した。これ用いて上記と同様に半導体チップ内蔵モジュールを作製した。但し、本比較例は、熱可塑性樹脂粉末を含まないため、以下のような作製方法とした。金型に半導体チップを実装した配線パターンを有するキャリア銅箔をセットし、その上に上述の未硬化状態の硬化性組成物のシートを載置した。金型を70℃に加熱して3MPaの圧力で15分保持した。これを、加圧オーブン装置を用い、1MPaの圧力で加圧しながら170℃で2時間加熱して硬化させた。次に、ルータ加工により分割を行った。
【0112】
その後、全面に無電界めっきによってCuめっきを行い、更に、その上に電解Cuめっき、電解Snめっきを施して図4(b)に示すようなシールド層405を形成した。最後に、離型キャリアを剥離除去して図4(d)に示すような半導体チップ内蔵モジュールを完成させた。
【0113】
(比較例2)
比較例として、熱可塑性樹脂を使用せず、無機フィラーの量を93質量部としたこと以外は、実施例1と同様にして硬化性組成物を調製した。これ用いて比較例1と同様に半導体チップ内蔵モジュールを作製した。
【0114】
上述の実施例および比較例の半導体チップ内蔵モジュールについて、外観観察ならびに超音波探傷装置を用いて硬化組成物と半導体チップまたは配線パターンとの界面におけるボイドの有無を観察して成形性を評価した。
【0115】
また、硬化性組成物のみを、上述の半導体モジュール作製と同様にして硬化させ、その曲げ強度を評価した。曲げ強度の評価はJIS R−1601に規定された方法で評価した。評価方法は、一定寸法に加工したシート材料を試験片とし、一定距離に配置された2支点上に置き,支点間の中央の1点に荷重を加えて折れたときの最大曲げ応力を計測することで求められる。3点曲げ強さとも呼ばれる。
【0116】
上述の評価結果を以下に示す:
【表1】
Figure 0004073830
尚、「ボイド」とは絶縁層、特に半導体チップとの境界部に存在する比較的小さな空隙部であり、「埋まり不良」とは、ボイドが多数集まって一体化した比較的大きな空隙部である。
【0117】
この結果から、本発明に基づく実施例1の半導体パッケージは成形性が良好であり、また、曲げ強度も高いものであることが解る。
【0118】
また、実施例1の半導体チップ内蔵モジュールの信頼性の評価として、半田リフロー試験および温度サイクル試験を行った。半田リフロー試験はベルト式リフロー炉を用い、最高温度が260℃で30秒保持される温度履歴のリフローを3回通過させることで行った。温度サイクル試験は、低温側として−55℃で30分、高温側として125℃で30分それぞれ保持することを1サイクルとし、これを300サイクル行った。
【0119】
いずれの場合も、試験後、半導体チップ内蔵モジュールにおいてクラックは認められず,また,超音波探傷装置による観察においても,内蔵した半導体チップにクラックは認められなかった。従って、本発明に基づく半導体チップ内蔵モジュールは高信頼であることが解った。
【0120】
(実施例2)
図6と同様な構造を有する半導体チップ内蔵モジュールを以下の要領で作製した。
まず、配線パターンが両側に形成されたガラスエポキシからなるプリント配線基板(R−1766T、松下電工製)(厚み200μm)を準備した。次に、実施例1と同じ半導体チップを同様の方法でフリップチップ実装した。
【0121】
次いで、半導体チップを実装した配線パターンを有する配線基板に、未硬化状態でシート状の硬化性組成物を重ね、加熱加圧することにより、半導体チップを硬化性組成物に埋設するとともに、硬化性組成物を固形化させた。
【0122】
硬化性組成物の組成を以下に示す:
Figure 0004073830
【0123】
これらの成分を秤量し、攪拌混練機で混合して硬化性組成物を調製した。その後、この硬化性組成物を押出成形機で厚さ約500μmのシート状に加工した。半導体チップを実装した配線パターンを有するプリント配線基板を金型にセットし、その上に上述の未硬化状態の硬化性組成物のシートを載置した。金型を70℃に加熱して3MPaの圧力で加圧した。保持時間は15分であった。これによって、半導体チップ203を硬化性組成物204に埋設っすると共に、硬化性組成物中の熱可塑性樹脂粉末に液状成分を吸収させ膨潤させることにより硬化性組成物の粘度を上昇させて非可逆的に固形化した。
【0124】
次いで、固形化した硬化性組成物とともに半導体チップをその背面側から研磨した。研磨は通常の研磨剤(遊離砥粒)を用いたラッピングマシンを用い、半導体チップの厚さが100μmになるまで研磨した。研磨後、洗浄を行った。次に、固形化した硬化性組成物の所望の位置に、プリント配線基板まで達する分割線を形成した。分割線の形成方法は実施例1と同様である。
【0125】
これを、加圧オーブン装置を用いて、1MPaの圧力で加圧しながら170℃で2時間加熱して硬化性組成物中のエポキシ樹脂を硬化させた。次に,図6(b)に示すように、分割線に沿ってルータ加工によりプリント配線板を切断した。これにより,図6(c)に示すような薄型のインターポーザとしての回路基板を備えた半導体チップ内蔵モジュールを完成させた。
【0126】
この半導体チップ内蔵モジュールの信頼性の評価として、上述の半田リフロー試験および温度サイクル試験を行った。その結果, 試験後,半導体チップ内蔵モジュールにおいてクラックは発生せず、また、超音波探傷装置による観察においても,内蔵した半導体チップにクラックは認められなかった。従って、本発明に基づく半導体チップ内蔵モジュールは高信頼であることが分かった。
【0127】
【発明の効果】
以上説明したように、本発明により得られる半導体チップ内蔵モジュールは、熱硬化性樹脂(A)と、熱可塑性樹脂(B)と、潜在性硬化剤(C)及び無機フィラー(D)とを含む硬化組成物である絶縁層と、配線パターンと、前記絶縁層の内部に配置し前記配線パターンに実装された半導体チップとを備えたことを特徴とする。
【0128】
そのような本発明によれば、半導体チップを埋設する絶縁層を構成する硬化性組成物が曲げ強度に優れるため、半導体チップ内蔵モジュールが薄型化するほど発生し易くなるリフロークラックを効果的に防止することができる。また、機械的強度も優れており、ハンドリング時や実装時に加わる外的応力、実装後に半導体パッケージと実装した基板の熱膨張の差に起因する熱応力に対して強い半導体チップ内蔵モジュールであり、半導体チップが破壊されることはない構造となる。
【0129】
また、本発明において用いる上述の硬化性組成物は,潜在性硬化剤の活性化温度未満の熱処理で熱可塑性樹脂が液状成分を吸収することに起因する急峻な第1次粘度上昇と、潜在性硬化剤の活性温度以上で硬化反応が急激に進行することに起因する急峻な第2次粘度上昇を有する。この特性により、本発明による半導体チップ内蔵モジュールの製造方法は、前記半導体チップを硬化性組成物で埋設後、未硬化状態で研磨を加工を行うことで、極薄の半導体チップ内蔵モジュールを提供できるものである。更に、複数の半導体チップ内蔵モジュールに一括でシールド層を形成でき,高周波特性にすぐれた半導体チップ内蔵モジュールを容易に実現できるものである。
【図面の簡単な説明】
【図1】 本発明の半導体チップ内蔵モジュールの一実施の形態を示す模式的断面図である。
【図2】 本発明の一実施の形態における半導体チップ内蔵モジュールの製造方法において硬化性組成物を固形化する工程を示す模式的断面図である。
【図3】 本発明の一実施の形態における半導体チップ内蔵モジュールの製造方法において硬化性組成物に分割線を形成する工程を示す模式的断面図である。
【図4】 本発明の一実施の形態における半導体チップ内蔵モジュールの製造方法において硬化性組成物に硬化して、その後、分割する工程を示す模式的断面図である。
【図5】 本発明の半導体チップ内蔵モジュールの製造方法の別の形態を工程別に示す模式的断面図である。
【図6】 本発明の半導体チップ内蔵モジュールの製造方法の更に別の形態を工程別に示す模式的断面図である。
【図7】 本発明において用いる硬化性組成物の粘度特性を模式的に示すグラフである。
【符号の説明】
100…半導体チップ内蔵モジュール
101,201,301,401,501,601…配線パターン
102,202,302,402,502,602…半導体チップ
103,203,303,403,503,603…バンプ
104,204,304,404,504,604…硬化性組成物(絶縁層)
105,405…シールド層
206,306,406,506,606…離型キャリア
305,407,505,605…分割部
307,507,607…分割用工具[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a module incorporating a semiconductor chip, and more particularly to a module capable of being easily reduced in thickness and excellent in reliability and high-frequency characteristics and capable of high-density mounting, and a method for manufacturing such a module.
[0002]
[Prior art]
In recent years, higher density and higher functionality of semiconductor chips have progressed, and the enlargement of semiconductor chips and the increase in the number of electrodes are remarkable. On the other hand, with the demand for higher performance and smaller size of electronic devices, there is a demand for smaller semiconductor packages. For this reason, the semiconductor package has a QFP (Quad Flat Package) type in which leads are arranged around the package, a BGA (Ball Grid Array) type in which electrodes are arranged in an area array on the lower surface, and a CSP that has been further miniaturized. It is shifting to the (Chip Scale Package) type.
[0003]
In these semiconductor packages, various properties are required for a sealing resin composition for resin-sealing a semiconductor chip. In particular, high bending strength is required to prevent reflow cracks that occur when exposed to high temperatures such as solder reflow in a moisture-absorbed state. In order to satisfy this requirement, various proposals for increasing the bending strength by increasing the content of the inorganic filler as the filler contained in the sealing resin composition have been disclosed.
[0004]
For example, by optimizing the particle size distribution of the inorganic filler, there is one that increases the content of the inorganic filler without reducing the fluidity of the sealing resin composition necessary for the sealing step (Patent Document 1). reference). Further, by using a spherical inorganic filler having fine irregularities formed on the surface, there is one that has improved bending strength while making it easy to increase the filling amount without reducing fluidity (Patent Document 2). reference).
[0005]
While the semiconductor package is being downsized by the development of the CSP and the like described above, for example, for a card-sized information terminal or the like, it is desired to make the semiconductor package thinner or lower. In response to this demand, a circuit board for mounting a semiconductor called an interposer used for a semiconductor package is required to be thin, and development of a thin board such as a flexible board has been actively conducted.
[0006]
On the other hand, the semiconductor chip itself is required to be thinned by polishing. However, a semiconductor chip of 100 μm or less has low mechanical strength, and thinning a semiconductor wafer by polishing causes a problem of wafer cracking, and polishing of individual semiconductor chips is more difficult and inefficient. . Furthermore, since the semiconductor chip obtained by thinning has a low mechanical strength, there is a risk of breakage in flip chip mounting, so a load cannot be applied during mounting and handling is difficult.
[0007]
On the other hand, after embedding a semiconductor chip in a resin composition in which an inorganic filler is mixed with a thermosetting resin, a method of thinning the semiconductor package by polishing from the back side of the semiconductor chip to a desired thickness is proposed. (See Patent Document 3).
[0008]
According to this method, since the resin is sealed in the state of a flip chip mounted thick semiconductor chip and then polished, a thin semiconductor package can be obtained without applying mechanical shock to the semiconductor chip, and the semiconductor chip at the time of polishing can be obtained. Contamination can be prevented. Furthermore, by mounting a large number of semiconductor chips and embedding / thinning them, the efficiency is improved as in the case of polishing on a semiconductor wafer, and then the CSP can be easily formed by dividing them.
[0009]
[Patent Document 1]
Japanese Patent Laid-Open No. 06-224328
[Patent Document 2]
Japanese Patent Laid-Open No. 06-224329
[Patent Document 3]
JP-A-2001-332654 (pages 16-17, FIG. 1)
[0010]
[Problems to be solved by the invention]
The semiconductor package in which the resin sealing is performed as described above has the following problems.
As the semiconductor package becomes thinner, the above-mentioned reflow crack is more likely to occur. Furthermore, in semiconductor packages, the thinner the interposer and semiconductor chip, the weaker the mechanical strength, and due to external stress applied during handling and mounting, and the difference in thermal expansion between the semiconductor package and the mounted substrate after mounting. The risk of the semiconductor chip being destroyed increases due to the resulting thermal stress.
[0011]
However, when the resin composition is filled with an inorganic filler for the purpose of improving the bending strength of the resin composition for sealing the semiconductor chip, and thus the semiconductor package itself, it can be filled within a range that does not impair the fluidity of the resin composition. There is a limit to the amount of filler. If a resin composition containing an inorganic filler exceeding the limit amount is used, it is difficult to mold a semiconductor package.
[0012]
On the other hand, in a semiconductor package that has been thinned by polishing after being embedded with a thermosetting resin composition mixed with an inorganic filler after mounting the above-described semiconductor chip, the thinner the semiconductor chip by polishing, the more external force at the time of polishing. In order to protect the semiconductor chip, the mechanical strength of the resin composition is required. In addition, since the inorganic filler in the resin composition is hard in the polishing process for thinning and the process of dividing the edges by processing such as dicing after sealing a plurality of semiconductor chips, a large amount of filler is filled. However, there is a problem that the machining becomes more difficult and the wear of the machining tool during machining is more severe.
[0013]
[Means for Solving the Problems]
An object of the present invention is to provide a module capable of being thinned easily, capable of being thinned easily, and having high reliability and high-frequency characteristics, and a method for manufacturing the same. is there.
[0014]
In the first aspect, the present invention comprises an insulating layer, a wiring pattern, and a semiconductor chip, and the insulating layer has the wiring pattern on one surface thereof, and the semiconductor chip is disposed inside the insulating layer. A semiconductor chip built-in module in which the wiring pattern and the semiconductor chip are electrically connected to each other;
The insulating layer comprises a curable composition comprising (A) a thermosetting resin and (B) a latent curing agent and (c) a thermoplastic resin, and (D) an inorganic filler. It is formed with the hardened | cured hardening composition.
[0015]
In a second aspect, a method for manufacturing a semiconductor chip built-in module as described above is provided, and the method includes:
(1) a step of mounting a semiconductor chip face down on a wiring pattern formed on the surface of a support (that is, electrically connecting);
(2) (A) a thermosetting resin and (B) a latent curing agent and (C) a resin composition containing a thermoplastic resin, and (D) a curable composition containing an inorganic filler. A process of burying chips;
(3) a step of solidifying the curable composition by heat treatment;
(4) a step of further heat-treating the solidified curable composition to cure the curable composition;
Comprising. If necessary, the support may be removed after step (3) or step (4), and a semiconductor chip built-in module having no support can be obtained.
[0016]
In this manufacturing method, when a plurality of modules with built-in semiconductor chips are manufactured substantially simultaneously, the following can be performed:
In the step (1), using a support having a plurality of wiring patterns formed on the surface, a semiconductor chip is mounted on each wiring pattern,
In the step (2), all semiconductor chips are embedded in the curable composition,
After the step (3), before the step (4), the curing is performed so as to define a plurality of semiconductor chip built-in modules each including a predetermined semiconductor chip with the support. Forming a dividing portion (for example, a dividing line) in the thickness direction of the composition,
The above step (4) is performed, and then divided along the divided portion to obtain individual semiconductor chip built-in modules.
It is characterized by that.
[0017]
In the above method, the same wiring pattern may be repeatedly formed on the support in the plurality of wiring patterns, and therefore the semiconductor chips mounted on each wiring pattern may be the same. The dividing portion is formed so as to reach the support from the exposed surface of the curable composition, and the division removes such a support from other portions (that is, the cured composition including the semiconductor chip and the wiring pattern). Can be implemented automatically.
[0018]
In the present invention, a curable composition is used. This curable composition comprises a resin composition comprising a liquid thermosetting resin and a thermoplastic resin, and an inorganic filler contained therein. The thermosetting resin contains a latent curing agent. The thermoplastic resin is preferably powdery at room temperature (usually 25 ° C.) when the thermosetting resin is uncured. Such a curable composition is obtained by homogeneously mixing the components constituting the curable composition. In this case, the composition becomes a clay or paste-like composition and may have a slight stickiness. The thermosetting resin contained in the curable composition is liquid. The latent curing agent contained in the curable composition exhibits a function as a curing agent when a certain temperature is exceeded, and cures the thermosetting resin. Called “temperature”. At temperatures below the activation temperature, the thermosetting resin does not substantially cure.
[0019]
When the curable composition as described above is heated, its viscosity gradually increases. In addition, upon heating, the viscosity may once decrease and then increase. This increase in viscosity originates from the fact that the thermoplastic resin swells by absorbing the surrounding liquid before the heating, and the latent curing agent is activated and heat-cured after the heating. This is thought to be due to the progress of curing of the functional resin. As a result of having such a viscosity characteristic, the curable composition can be handled as a solid substance during the heating, preferably after the viscosity increase in the previous stage is completed (for example, as described later, the semiconductor When the module is manufactured, the dividing line can be formed without substantially adverse effects). That is, although the viscosity can be measured, it appears as if there is no fluidity in appearance (for example, when no external force other than gravity is applied). Such a state is referred to as “solidification” in the present specification. The change to a solidified state by heating is an irreversible change, and once solidified, even if the temperature is lowered, it does not return to a low viscosity as originally possessed by the composition. In this sense, solidification of the curable composition is irreversible solidification.
[0020]
In the process of heating the curable composition, when the temperature of the curable composition reaches the activation temperature of the latent curing agent, the thermosetting resin begins to cure, and then the curing gradually proceeds. Rises further and nears completion of curing or substantially completes it to a substantially solid state. The term “curing” in the term “curable composition” is used to mean that the thermosetting resin is thus cured. In the solidified state, curing may have already progressed, but curing must not be completed. In particular, in a preferred embodiment, curing does not proceed substantially in the solidified state. That is, the latent curing agent is not activated by heating for solidification.
[0021]
The curable composition having the viscosity characteristics as described above can be prepared by appropriately selecting a usable thermosetting resin and latent curing agent exemplified later, and a thermoplastic resin. By variously changing the types and amounts of these components, (a) a composition in which curing is not substantially progressed in a solidified state, and (b) curing is completed in a solidified state, but curing is completed. Composition that has not been reached (so-called C-stage state), (c) curing is progressing in the solidified state, but the progress of curing is in an intermediate state (so-called B-stage state) It is possible to prepare various curable compositions such as a) a composition, and (d) a composition that has been cured in a solidified state but has only a small amount of curing (a so-called A-stage state). it can. The curable compositions of (a), (c) and (d), particularly the curable compositions of (a) and (d) are preferred.
[0022]
An example of the viscosity characteristic of such a curable composition is schematically shown in FIG. In FIG. 7, the vertical axis represents logarithmic viscosity (that is, log (viscosity)), and the horizontal axis represents the temperature of a normal scale. As shown by the solid curve Y in the graph of FIG. 7, when the curable composition of the present invention is heated, its viscosity increases rapidly twice. Once the viscosity has decreased, the first viscosity increase (curve Y1) is exhibited at a temperature lower than the activation temperature (α) of the latent curing agent, and the first increase at a temperature higher than the activation temperature (α) of the latent curing agent. The secondary viscosity increase (curve Y2) is shown. In the method for producing a semiconductor chip built-in module of the present invention, the step of solidifying the curable composition is performed at a temperature at which the curable composition is in a “solidified” state in the above meaning, The solidification may be performed at a temperature between the temperature at which the secondary viscosity increase is substantially finished and the temperature at which the secondary viscosity increase is substantially started. To do.
[0023]
As described above, the first viscosity increase curve Y1 appears because the curable composition contains a thermoplastic resin. That is, as a result of the thermoplastic resin absorbing the liquid component by the heat treatment that is heated to a temperature lower than the activation temperature of the latent curing agent, the viscosity is rapidly increased. Moreover, the expression of the secondary viscosity increase curve Y2 is attributed to the addition of the latent curing agent. That is, when the activation temperature α of the latent curing agent is exceeded, a curing reaction starts, which proceeds rapidly and increases the viscosity.
[0024]
In a preferred embodiment, the activation temperature (α) of the latent curing agent constituting the curable composition is higher than the softening start point of the thermoplastic resin, particularly its softening point, and more preferably lower than the melting point of the thermoplastic resin. When such a temperature relationship exists, the curable composition often has viscosity characteristics as illustrated. In the solidified state, it is possible to ensure that curing has not substantially started.
[0025]
In FIG. 7, curve X represents the temperature-viscosity characteristics of a composition comprising a thermosetting resin and a curing agent (that is, not including a thermoplastic resin). As the temperature rises, the viscosity once decreases due to melting and / or softening of the composition, and then curing proceeds and the viscosity increases monotonously and gradually.
[0026]
DETAILED DESCRIPTION OF THE INVENTION
The module with a built-in semiconductor chip of the present invention is a cured product comprising (A) a thermosetting resin, (B) a latent curing agent, and (c) a thermoplastic resin, and (D) an inorganic filler. An insulating layer formed by curing a cured composition obtained by curing a conductive composition, a wiring pattern, and a semiconductor chip disposed inside the insulating layer and mounted on the wiring pattern.
[0027]
According to the semiconductor chip built-in module of the present invention, since the cured composition constituting the insulating layer in which the semiconductor chip is embedded has excellent bending strength, reflow cracks that are more likely to occur as the semiconductor chip built-in module becomes thinner are effectively prevented. Can be prevented. In addition, the semiconductor chip built-in module of the present invention is excellent in mechanical strength, and is affected by external stress applied during handling and mounting, and heat caused by a difference in thermal expansion between the semiconductor package and the mounted substrate after mounting. It is a module with a built-in semiconductor chip that is resistant to stress and has a structure in which the semiconductor chip is not destroyed.
[0028]
Moreover, the curable composition used for the semiconductor chip built-in module of the present invention,
(1) The total amount of (A) thermosetting resin and (B) latent curing agent is 100 parts by mass, and (C) the thermoplastic resin is preferably 10 to 100 parts by mass, more preferably 20 to 80 parts. Parts by weight, in particular in the range of 30-60 parts by weight, and
(2) 70 to 95 parts by mass of (D) the inorganic filler with respect to 5 to 30 parts by mass of the total amount of (A) thermosetting resin, (B) latent curing agent, and (C) thermoplastic resin, More preferably, the amount is in the range of 85 to 93 parts by mass, particularly 89 to 91 parts by mass.
[0029]
The thermosetting resin is liquid at room temperature (generally 25 ° C.), and the thermoplastic resin is desirably in a powder form when the thermosetting resin is uncured. The resin composition constituting the curable composition is mainly composed of a thermosetting resin that is liquid at room temperature, contains at least a thermoplastic resin and a latent curing agent, and in an uncured state, the thermoplastic resin is powdered. It is preferable that it is a shape. When such a resin composition is heated, it is promoted that the thermoplastic resin powder absorbs the liquid component and swells, and as a result, the viscosity increases even in an uncured state and becomes irreversibly substantially. It can be in a solid state. When further heated to reach the activation temperature of the latent curing agent, curing begins, curing proceeds, and finally can be fully cured.
[0030]
Examples of the thermosetting resin that can be used in the present invention include various resins such as a liquid epoxy resin and a liquid phenol resin, but from the viewpoint of heat resistance and electrical insulation, a liquid epoxy resin is particularly preferable in the present invention. Moreover, since it is liquid, the viscosity of a curable composition is reduced, and even when it does not contain a solvent, the processability of a curable composition becomes favorable and it has the advantage that it becomes easy to process into an insulating layer. Furthermore, since it does not contain a solvent, the generation of voids in the insulating layer can be reduced, and as a result, the insulating property of the insulating layer can be improved, which is preferable.
[0031]
As the liquid epoxy resin as described above, a bisphenol A type epoxy resin, a bisphenol F type epoxy resin, a bisphenol AD type epoxy resin, a phenol novolac type epoxy resin, or the like can be used. An epoxy resin that is solid at room temperature may be added to such a liquid epoxy resin. Moreover, you may add the epoxy resin which brominated partially, In this case, it is preferable at the point which the flame retardance of the insulating layer which is a resin composition and its hardened | cured material improves.
[0032]
The latent curing agent can be appropriately selected according to the thermosetting resin to be used. For example, when a liquid epoxy resin is used, a dicindiamide curing agent, a urea curing agent, an organic acid hydrazide curing agent, a polyamine salt curing agent, an amine adduct curing agent, and the like can be used. These have an activation temperature of preferably 80 ° C. or higher, more preferably 90 ° C. or higher. The blending amount of the latent curing agent can be selected in an appropriate amount depending on the kind thereof and the kind of thermosetting resin and the combination thereof. When using a liquid epoxy resin, it is preferable to mix | blend so that the reactive group of a latent hardening | curing agent may exist normally in the range of 0.7-1 equivalent ratio with respect to 1 equivalent of epoxy groups.
[0033]
The thermoplastic resin is not particularly limited as long as it has a property of absorbing and swelling a liquid component contained in a resin composition containing a liquid thermosetting resin as a main component, particularly a liquid thermosetting resin. Although it does not specifically limit, what swells according to the kind of thermosetting resin to be used is selected, and it is especially preferable that it is a powder form. Specifically, polyvinyl chloride, polymethyl methacrylate, polyethylene, and polyamide can be used as the thermoplastic resin, and these resins are particularly preferable when a liquid epoxy resin is used.
[0034]
The average particle size of the thermoplastic resin powder is generally preferably 1 to 100 μm. The amount of the thermoplastic resin powder mixed in the resin composition containing the liquid component is sufficient to absorb the liquid component in which the thermoplastic resin powder flows freely, and as a result, the mixture is substantially solidified. I need it. When using a liquid epoxy resin, it is 10-100 mass parts with respect to 100 mass parts of total amounts of the resin composition which has a liquid epoxy resin as a main component, Preferably it is 20-80 mass parts, More preferably, it is 30-60 mass parts. The thermoplastic resin powder is used. Swelling of the thermoplastic resin powder with respect to the liquid component is promoted by heat treatment. Therefore, solidification is preferably performed by heat-treating the curable composition.
[0035]
In addition, what is necessary is just to implement heat processing at the temperature which becomes a solidified state which the curable composition demonstrated previously. This heat treatment is preferably performed by heating the resin composition to a temperature not lower than the softening point and lower than the melting point of the thermoplastic resin powder, and is preferably performed at a temperature lower than the activation temperature. In the present specification, the softening point means the Vicat softening temperature measured according to the Vicat softening temperature test method of JIS K 7206 with a load of 10 N and a heating rate of 50 ° C./hour. The melting point is measured using a differential scanning calorimeter (DSC) at a heating rate of 10 ° C./min and is defined as the endothermic peak expression temperature.
[0036]
When solidifying the curable composition, it is performed at a temperature lower than the curing start temperature of the thermosetting resin contained in the curable composition, that is, lower than the activation temperature of the latent curing agent, and the curing of the thermosetting resin does not start. Alternatively, it is desirable that the thermosetting resin be maintained at least in the temporary curing reaction stage (that is, in a semi-cured state). The upper limit of the reaction rate of the thermosetting resin contained in the curable composition in the temporary curing reaction stage is preferably 30%, more preferably 10%. In this case, the heat treatment temperature is preferably 50 to 150 ° C, more preferably 60 to 120 ° C, and particularly preferably 70 to 90 ° C. The heating time only needs to be sufficient for the curable composition to be substantially solidified. Here, the reaction rate is defined as the rate of the curing reaction of the thermosetting resin, and the stage at which the curing reaction is completed with respect to the calorific value accompanying the reaction measured using a differential scanning calorimeter (DSC). It can be measured by calculating the ratio of the total heat generation amount.
[0037]
(D) Inorganic filler is Al with excellent thermal conductivity 2 O 3 , MgO, BN, SiO 2 , SiC, Si 3 N 4 And at least one filler selected from AlN. This is because the bending strength of the semiconductor chip built-in module can be improved and various performances of the module can be secured. By changing the material of the inorganic filler, the thermal expansion coefficient, thermal conductivity, dielectric constant, etc. of the curable composition can be controlled.
[0038]
Al 2 O 3 When is used, a coefficient of thermal expansion can be reduced, and a module having excellent thermal conductivity can be realized. Also SiO 2 Can be used to control the dielectric constant and reduce the thermal expansion coefficient. In addition, by selecting AlN, MgO, BN, etc., a semiconductor chip built-in module with further excellent thermal conductivity can be realized. The inorganic filler is preferably in a granular form, and the average particle diameter is suitably in the range of 0.1 to 100 μm. When the particle diameter is out of this range, the filling property of the inorganic filler and the heat dissipation property of the insulating layer may be lowered. The particle diameter is preferably 7 to 12 μm.
[0039]
The content of each component in the curable composition containing (A) a thermosetting resin and (B) a latent curing agent, (C) a thermoplastic resin, and an inorganic filler (D) is the entire curable composition. Is 100 parts by mass, for example, 5 to 30 parts by mass, preferably 7 to 15 parts by mass of a resin composition comprising (A) a thermosetting resin, (B) a latent curing agent, and (C) a thermoplastic resin. Parts, more preferably 9 to 12 parts by mass, and inorganic filler (D) 70 to 95 parts by mass, preferably 85 to 93 parts by mass, and more preferably 88 to 91 parts by mass. When the blending ratio of the inorganic filler is larger than this range, the fluidity and adhesiveness of the curable composition are lowered, and it may be difficult to adhere to the wiring pattern. On the other hand, if it is smaller than this range, the bending strength and heat dissipation of the insulating layer may be lowered.
[0040]
It is preferable that the curable composition contains additives such as a coupling agent, a dispersant, a colorant, and a release agent as necessary. By containing such an additive, the characteristics of the insulating layer can be improved. For example, the coupling agent is effective in improving the withstand voltage because it improves the adhesion between the inorganic filler and the resin composition. In addition, the dispersant improves the dispersibility of the inorganic filler and is effective in reducing composition unevenness. Further, if the colorant is a black colorant such as carbon powder, it is effective for improving heat dissipation. The presence of these additives is ignored in the above quantitative ratio.
[0041]
In the semiconductor chip built-in module of the present invention, it is desirable that the semiconductor chip is mounted face down and the back surface of the semiconductor chip is exposed from the insulating layer. This is because the semiconductor chip built-in module can be processed from the back side of the semiconductor chip to reduce the thickness, and thus a thin semiconductor chip built-in module having mechanical strength is obtained.
[0042]
Furthermore, in the semiconductor chip built-in module of the present invention, it is desirable that a shield layer is provided on at least a part of the surface of the insulating layer covering the back surface and / or the side surface of the semiconductor chip mounted face down. As a result, electromagnetic waves emitted from the semiconductor chip to the outside can be blocked, and malfunction of other electric circuits including electronic components is not caused. Further, it is possible to shield electromagnetic waves directed from the outside toward the module with a built-in semiconductor chip, and the reliability of the module with a built-in semiconductor chip itself is high. Such a shield layer is preferably a metal in the form of a thin layer, such as Cu, Ni, Cr, Ag, Sn.
[0043]
In the semiconductor chip built-in module of the present invention, the wiring pattern may be formed on the surface of the circuit board. As a result, the electrode pitch of the semiconductor chip can be redistributed by the circuit board, and the degree of freedom of the mounting pitch of the semiconductor chip built-in module is improved.
[0044]
In one aspect, the method for manufacturing a module with a built-in semiconductor chip according to the present invention includes:
Mounting the semiconductor chip face down on the wiring pattern formed on the surface of the support;
Embedding the semiconductor chip in a curable composition containing (A) a thermosetting resin, (B) a latent curing agent, (C) a thermoplastic resin, and an inorganic filler (D);
Heat treating the curable composition to solidify the curable composition; and
A step of leaving the support in the thickness direction of the solidified curable composition to form a divided portion;
Heating and curing the curable composition;
Dividing according to the dividing unit;
It is characterized by including.
[0045]
In the production method of the present invention, since the dividing line is formed in a state where the thermosetting resin contained in the curable composition is solidified in an uncured state, the curable composition is filled with a large amount of a hard inorganic filler. However, it can be easily processed and wear of the processing tool can be minimized. In addition, even when the thermosetting resin is cured by subsequent heating, since it is solidified irreversibly, the flow of the curable composition by heating does not occur, and the shape at the time of forming the dividing line is maintained. .
[0046]
In the production method of the present invention, it is desirable that the support is a release carrier having releasability, and the step of dividing based on the dividing line is a step of peeling and removing the release carrier. As a result, a plurality of semiconductor chip built-in modules can be manufactured in a lump. Further, until the final process, the wiring pattern is protected from contamination and impact by the release carrier.
[0047]
Furthermore, in the manufacturing method of the present invention, it is also effective that the support is a circuit board. It is possible to provide a semiconductor chip built-in module in which the degree of freedom of the mounting pitch is improved.
[0048]
Moreover, in the manufacturing method of this invention, it is preferable to implement heat processing when solidifying a curable composition, and it is desirable that heat processing temperature is less than the activation temperature of a latent hardener. Moreover, the viscosity of the curable composition before solidification is in the range of 10 to 100 Pa · s at 25 ° C., and the viscosity of the curable composition after solidification is 10,000 to 100,000 Pa · s at 25 ° C. It is desirable. This is because, if the viscosity of the solidified curable composition is within this desired range, the divided portions can be formed without adversely affecting the semiconductor chip built-in module finally obtained, for example, which can be easily processed thereafter.
[0049]
In the manufacturing method of the present invention, the step of embedding the semiconductor chip in the curable composition includes heating and pressurizing the sheet made of the curable composition from the back side of the semiconductor chip mounted face down. It is desirable to do by. Thereby, a semiconductor chip can be embedded by a simple process.
[0050]
Further, in the manufacturing method of the present invention, the step of embedding the semiconductor chip in the curable composition is after applying the paste made of the curable composition under reduced pressure from the back side of the semiconductor chip mounted face down. It is also effective to perform by heating. By carrying out under reduced pressure, the paste-like curable composition can be spread to details.
[0051]
In the production method of the present invention, the semiconductor chip is embedded in the curable composition and the curable composition is heat-treated to solidify the curable composition irreversibly in the same step. desirable. In particular, when the viscosity of the curable composition is once lowered, it is preferable to embed a semiconductor chip and subsequently solidify by increasing the temperature.
[0052]
Further, in the manufacturing method of the present invention, before the step of forming the divided portion in the curable composition, at least a part of the semiconductor chip embedded in the curable composition and the curable composition is transferred to the semiconductor chip. It may be desirable to add a process of removing from the opposite side of the circuit forming surface. In this case, it is desirable that the removing process is performed by a method including at least one selected from polishing, grinding, and cutting.
[0053]
Thereby, since the semiconductor chip is thinly processed while being embedded in the solidified curable composition, the semiconductor chip is suppressed from being damaged by an external force acting during the thinning process. In addition, it is preferable that the thermosetting resin contained in the curable composition is processed in a solidified state in an uncured state. In that case, it is easy even if the curable composition is filled with a large amount of a hard inorganic filler. The wear of the processing tool can be minimized. Further, since processing is performed on the embedded semiconductor chip, it is possible to prevent contamination of the semiconductor chip more than necessary. Further, since the release carrier is peeled and removed after the thin processing, the contamination of the wiring pattern can be prevented. In this way, a thin semiconductor chip built-in module having mechanical strength can be provided.
[0054]
In the manufacturing method of the present invention, before the step of peeling the release carrier, a shield is provided on at least a part of the surface of the insulating layer covering the opposite surface and / or side surface of the circuit formation surface of the semiconductor chip. It is desirable to add a step of forming a layer. In this case, it is preferable that the method for forming the shield layer is plating. Thereby, a semiconductor chip built-in module having excellent high frequency characteristics and high frequency reliability can be provided.
[0055]
Hereinafter, specific embodiments of the present invention will be described in more detail with reference to the drawings.
[0056]
(Embodiment 1)
FIG. 1 is a schematic cross-sectional view showing a configuration of a semiconductor chip built-in module according to Embodiment 1 of the present invention. As shown in FIG. 1, in the semiconductor chip built-in module 100, a curable composition containing a thermosetting resin (A), a thermoplastic resin (B), a latent curing agent (C), and an inorganic filler (D) is cured. And an insulating layer 104 made of the cured composition, a wiring pattern 101, and a semiconductor chip 102 disposed inside the insulating layer and mounted face-down on the wiring pattern 101 via bumps 103. It is said.
[0057]
In the semiconductor chip built-in module of the present invention, a shield layer is provided on at least a part of the surface of the insulating layer so as to cover the opposite surface and / or the side surface of the circuit formation surface (that is, the active surface) of the semiconductor chip 102. Is preferred. In the embodiment shown in FIG. 1, a shield layer 105 is provided on the surface of the insulating layer so as to cover the opposite surface and the side surface of the circuit formation surface of the semiconductor chip 102.
[0058]
The semiconductor chip 102 used in the semiconductor chip built-in module of the present invention may be any as long as it has an electrode on the circuit forming surface, and for example, a semiconductor element such as a transistor, IC, or LSI can be used. In particular, a semiconductor bare chip is desirable, and it is preferable in that it can be electrically connected to the wiring pattern 104 in the shortest distance by being mounted face-down via the bump 103. As a method of mounting face down, a known flip chip method can be used, and there is no particular limitation. For example, a connection using a bump mainly composed of solder or a conductive adhesive, a connection using a solder or a conductive adhesive to a metal bump formed on an electrode of a semiconductor chip can be used. Although not shown in FIG. 1, the semiconductor bear and the connection portion of the wiring pattern may be sealed with a sealing resin. Although sealing is not always necessary, it serves to reinforce mechanically so as not to cause a failure in electrical connection during the subsequent process, and as a result, workability is improved.
[0059]
The wiring pattern 101 is not particularly limited as long as the wiring pattern 101 is formed of a material that is excellent in conductivity and can easily form a circuit, but is preferably a metal foil. Examples of the metal used for the wiring pattern include Cu, Ni, Al, and an alloy mainly containing any one of these metals, but an alloy mainly containing Cu and Cu is particularly preferable. This is because Cu is excellent in electric conductivity, inexpensive and can easily form a circuit pattern. Furthermore, it is preferable that Ni or Au is plated thereon because a stable connection with the bump 103 of the semiconductor chip 102 can be obtained.
[0060]
The wiring pattern 101 is preferably formed by transfer. For this reason, it is preferable to use a transfer pattern forming material in which a metal foil having a wiring pattern shape is attached to a release carrier via a release layer. This makes it easy to produce a fine wiring pattern by etching or the like, and further, since there is a release carrier, it is easy to handle.
[0061]
The shield layer 105 is not particularly limited as long as it has an electromagnetic shielding function, but the shield layer is formed using a metal film, a conductive resin composition, a resin composition in which magnetic powder is mixed, or the like. Can be formed. In particular, the metal film is preferable in that it can be thinly formed by plating, vapor deposition, sputtering, or the like. Examples of the metal that forms the metal film include Cu, Ni, Cr, Ag, Sn, and alloys containing any one or more of these metals as a main component. Further, when the shield layer has conductivity, it is preferably a ground potential, and it is preferable that the grounding terminal of the semiconductor chip is in contact with the electrically connected wiring pattern. This further stabilizes the operation of the semiconductor chip. Further, the shield layer does not need to be formed on the entire surface of the curable composition, and may have a mesh shape or a lattice shape as long as it performs an electromagnetic shielding function.
[0062]
In the semiconductor chip built-in module of the above-described embodiment, since the insulating layer in which the semiconductor is embedded is made of a cured composition having high bending strength, reflow cracks that are more likely to occur as the semiconductor chip built-in module becomes thinner are effectively produced. Can be prevented. In addition, a semiconductor chip built-in module with high mechanical strength is obtained, and the semiconductor chip is caused by external stress applied during handling and mounting of the module, and thermal stress caused by the difference in thermal expansion between the semiconductor module and the mounted substrate after mounting. It is suppressed from being destroyed. Therefore, the thickness can be further reduced. Further, the shield layer can effectively block electromagnetic waves radiated from the semiconductor chip to the outside and electromagnetic waves entering the module from the outside. As a result, a semiconductor chip built-in module with high electrical reliability is obtained.
[0063]
(Embodiment 2)
2 (a) to 2 (d), FIGS. 3 (a) to 3 (c) and FIGS. 4 (a) to 4 (d) show a method of manufacturing the semiconductor chip built-in module of the present invention shown in FIG. It is typical sectional drawing shown separately. As long as there is no notice in particular, the material to be used can be the same as that described in the first embodiment, and the same function is applied to the same-named constituent members and manufacturing methods.
[0064]
As shown in FIG. 2A, a release carrier 206 having a wiring pattern 201 formed on the surface is prepared. The release carrier can be mechanically peeled and released after the wiring pattern is transferred to the insulating layer, and an organic resin film such as polyethylene or polyethylene terephthalate, or a metal foil such as copper or aluminum foil can be used. .
[0065]
When the release carrier is an organic resin film, a metal carrier such as copper foil is bonded to the release carrier via an adhesive, or a film-like metal layer further formed on the metal foil by electrolytic plating or the like. Then, a wiring pattern is formed using an existing processing technique such as a chemical etching method. If the release carrier is an organic film, electrical performance inspection of the connection between the semiconductor chip and the wiring pattern can be performed at the stage where the semiconductor chip is mounted. Further, the wiring pattern can be formed again on the release film peeled off by transferring the wiring pattern, and can be reused.
[0066]
When the release carrier is a metal foil, the metal foil is bonded on a release layer (not shown) on the release carrier or a metal layer is formed by plating, and then a wiring pattern is formed by a chemical etching method or the like. Process. Although a peeling layer is not specifically limited, A thin organic layer and metal plating layers, such as nickel, chromium, and lead, can be used. It is desirable that the adhesive strength between the release carrier and the wiring pattern is such that the wiring pattern adhered to the insulator is not peeled off when the release carrier is peeled off in the step of transferring the wiring pattern. When the release carrier is a metal foil, the wiring pattern is not moved by the flow of the curable composition in the step of transferring the wiring pattern to the insulating layer.
[0067]
As shown in FIG. 2B, the semiconductor chip 202 is mounted on the wiring pattern 201 formed on the release carrier 206 via the bumps 203 by the flip chip method or the like as described in the first embodiment. . 2 (b) to (d), FIGS. 3 (a) to (c) and FIGS. 4 (a) to 4 (d) do not show the sealing resin at the connection portion between the semiconductor chip and the wiring pattern. However, in a more preferred embodiment, it is sealed with a sealing resin. In this case, after mounting the semiconductor chip face down, a resin is injected into a desired location and cured.
[0068]
Next, as shown in FIG. 2C, an uncured sheet of a curable composition comprising a thermosetting resin, a thermoplastic resin, a latent curing agent, and an inorganic filler on a semiconductor chip 202. The material 204 is aligned and overlapped. In addition, the curable composition 204 which comprises the sheet-like article 204 is obtained as follows:
[0069]
First, each component constituting the curable composition is weighed and mixed. As a mixing method, for example, a ball mill, a planetary mixer, a stirrer, or the like can be used. Moreover, as a property of a curable composition, it is preferable that it is a clay shape or a paste-form, Specifically, it is preferable that a viscosity is 10-500 Pa.s at room temperature, It is 10-100 Pa.s. Is more preferable. The viscosity is measured by using a cone plate type E viscometer and setting the shear rate applied at 25 ° C. to 5 / sec. This is because the curable composition can be easily handled within this range, and the semiconductor chip can be easily embedded by subsequent heating and pressing. The above-mentioned viscosity means a viscosity at a heat treatment temperature that promotes swelling of the thermoplastic resin powder in the curable composition with respect to the liquid component, that is, a temperature lower than a temperature at which the thermosetting composition is solidified. The viscosity at a certain temperature in the range from the heat treatment temperature to the heat treatment temperature may correspond to the viscosity within the above range.
[0070]
The above-mentioned curable composition is processed into a sheet. It does not specifically limit as a method of processing a curable composition into a sheet form, What is necessary is just to select suitably according to the viscosity and property of a composition. For example, an extrusion method using an extruder, a coating method using a roll coater or a curtain coater, a printing method, a doctor blade method, or the like can be used.
[0071]
Next, the sheet-like curable composition 204 is stacked on the release carrier 206 on which the semiconductor chip 202 is mounted, and this is heated and pressurized. As a result, the semiconductor chip 202 is embedded in the curable composition 204 as shown in FIG. This heating is performed at a temperature at which the curable composition is apparently melted and softened to easily embed a semiconductor chip, and subsequently, the viscosity of the resin composition is increased to solidify irreversibly. It is desirable. Note that the term “appearance” means that not all the components of the composition are melted and softened, but when the composition is viewed as a whole, it appears to be melted and softened. When solidifying in this way, the curing of the thermosetting resin contained in the curable composition must not be completed, and the curing of the thermosetting resin does not substantially start, or at least a so-called temporary curing reaction. More preferably, the step is carried out so as to hold the thermosetting resin.
[0072]
Depending on the type of thermosetting resin and latent curing agent to be used, the solidification temperature can be appropriately selected. Specifically, the solidification temperature is, for example, 50 to 150 ° C, preferably 60 to 120 ° C. More preferably, the temperature is set to 70 to 90 ° C. The pressurizing pressure is not particularly limited as long as the wiring pattern and the semiconductor chip can be embedded. Usually 0.5 to 20 MPa, preferably 1 to 5 MPa. For such heating and pressing, for example, a press device with a hot plate can be used. The viscosity when the curable composition is solidified irreversibly by heating and pressing is preferably 10,000 to 500,000 Pa · s, and more preferably 10,000 to 100,000 Pa · s. This viscosity is measured by the method described above. If it exists in this preferable range, the shape of what was obtained by heating-pressing can be hold | maintained also in normal handling. Further, when the viscosity is higher than the above-mentioned preferable range, the subsequent processing may be difficult. Obviously, the term “solidification” does not mean that it becomes solid in a strict sense, but it means that the fluidity is virtually lost and it appears to be treated as a solid. To do. The above-mentioned viscosity means a viscosity measured at 25 ° C. after solidifying the curable composition of the present invention by heating and pressing.
[0073]
3A to 3C show a process of forming a dividing line. The curable composition with a built-in semiconductor chip obtained as shown in FIGS. 2 (a) to 2 (d) is shown in FIG. 3 (a). This is substantially the same as FIG. 2D, and the semiconductor chip 302 mounted on the wiring pattern 301 on the release carrier 306 via the bumps 303 is embedded in the solidified curable composition 304. ing.
[0074]
3B, the dividing line 305 is formed using the dividing tool 307 in a state where the release carrier 306 is provided at a predetermined position of the solidified curable composition 304. As shown in FIG. As shown in the figure, the curable composition, the wiring pattern, and the semiconductor chip are connected by the release carrier 306 even after the dividing line is formed. The curable composition is relatively soft because the thermosetting resin contained is not completely cured, and preferably is in a solidified state in a substantially uncured state, and it is easy to form dividing lines. Even if the curable composition is filled with a large amount of hard inorganic filler, the wear of the processing tool can be minimized. The method for forming the dividing line is not particularly limited, and for example, pressing with a mold, cutting with a rotary blade, or the like can be used.
[0075]
Next, this is heated to complete the curing of the curable composition 304 to form an insulating layer. In the present specification, “completed” means that the function of the semiconductor module is adversely affected even if the subsequent curing does not occur at all (100% cured), or even if the subsequent curing occurs to some extent. Although it has been cured to a certain extent (for example, 95% has been cured), it is used to include cases where curing has not been completed. Since the curable composition is solidified irreversibly, the flow of the curable composition by heating does not occur, and the shape is maintained.
[0076]
The curable composition used in the present invention comprises a thermoplastic resin, is heated to the solidification temperature, and then has the same properties as the original composition even after returning to a lower temperature such as room temperature. In this sense, the term “irreversible solidification” is used. This is considered to be an inherent property derived from including a thermoplastic resin. In particular, the thermoplastic resin is considered to absorb the liquid material, and even if the temperature is lowered, the absorbed liquid material is not expected to be discharged from the thermoplastic resin and return to the original state.
[0077]
When the curing is completed, the semiconductor chip 302 is sealed with the curable composition 304 as shown in FIG. 3C, and the curable composition 304 and the wiring pattern 301 are firmly bonded. The heating temperature is higher than the activation temperature of the latent curing agent in the curable composition. The temperature is selected according to the type of the thermosetting resin and the latent curing agent. Specifically, for example, 80 to 300 ° C, preferably 120 to 240 ° C, more preferably 150 to 200 ° C is appropriate. is there. This is because if it is lower than this preferred range, curing may be insufficient or it may take time to cure, and if it is higher than the preferred range, the resin may initiate thermal decomposition.
[0078]
Moreover, it is preferable to pressurize simultaneously at the time of this heating. Thereby, the adhesiveness between the wiring pattern and the semiconductor chip and the curable composition is improved. The pressurizing pressure may be determined as appropriate, but usually the upper limit is 5 MPa, and preferably 0.01 to 3 MPa. When it is higher than this range, the curable composition may be deformed. For the heating and pressurization, for example, a pressurizing oven apparatus that pressurizes with a high-pressure gas in a sealed chamber can be used.
[0079]
4A to 4C show a process of forming a shield layer. The semiconductor chip built-in curable composition obtained as shown in FIGS. 3A to 3C is shown in FIG. The semiconductor chip 402 mounted on the wiring pattern 405 on the release carrier 406 via the bumps 403 is sealed with the cured composition 404, and further, a predetermined dividing line 408 is formed.
[0080]
On this, as shown in FIG.4 (b), the shield layer 405 is formed. The shield layer 405 is preferably formed with a metal film by a known plating method, vapor deposition method, or sputtering method. In the vapor deposition method and the sputtering method, the metal film is deposited from a certain direction, so that the metal film does not adhere to the back surface of the release carrier. On the other hand, since the plating method is immersed in a plating solution, as shown in FIG. 4B, a metal film is also attached to the exposed surface of the release carrier.
[0081]
Next, as shown in FIG. 4C, the release carrier is peeled and removed. Simultaneously with the removal, the module is divided into modules according to the dividing line, and the semiconductor chip built-in module shown in FIG. 4D can be obtained. Since the release carrier exists until the final process, a plurality of semiconductor chip built-in modules can be manufactured in a lump. Also, during the manufacturing process, the wiring pattern is protected from contamination and impact by the release carrier. In this way, a module with a built-in semiconductor chip having high reliability and high frequency characteristics can be obtained.
[0082]
As can be easily understood from FIGS. 2 to 4, a plurality of the same wiring patterns may be formed on the release carrier 206 (that is, it may be an array of wiring patterns). The semiconductor chip of the same type is mounted on each wiring pattern, the division part 305 is formed so as to define a plurality of predetermined wiring patterns and semiconductor chips, and then the curable composition is cured (that is, the semiconductor chip) Get an array of built-in modules). Then, if necessary, a shield layer 407 is formed, and finally, the release carrier 206 is removed to obtain a plurality of individual semiconductor chip built-in modules. Of course, the plurality of wiring patterns on the release carrier may be different from each other, and the semiconductor chips to be mounted may be of different types. In the method for producing a module with a built-in semiconductor chip of the present invention, the curable composition is formed by forming divided portions after solidifying the curable composition, and then curing the curable composition to obtain a cured composition. However, it is not necessary to carry out processing such as polishing, cutting, cutting, etc. in a state where it is solidified moderately, and to carry out such processing in the state of a cured composition having a high hardness.
[0083]
In the present embodiment, as described with reference to FIG. 2, the semiconductor chip 202 mounted on the wiring pattern 205 on the release carrier 206 via the bump 203 is embedded in the curable composition 204. At that time, the curable composition formed into a sheet was used. However, in the present invention, the semiconductor chip embedding method is not limited to this. For example, you may embed by supplying the paste which consists of a curable composition from the back side of the semiconductor chip mounted face-down under pressure reduction. By supplying the paste-like curable composition under reduced pressure, the gap between the semiconductor chip 202 and the wiring pattern 201 can be sufficiently filled.
[0084]
A specific embedding method using the paste-like curable composition is as follows. First, as shown in FIG. 2B, the semiconductor chip 203 is mounted on the wiring pattern 201. Next, the paste is printed and supplied using a screen printing apparatus capable of holding the printing stage under reduced pressure. Printing is performed using a metal mask having an opening corresponding to a region to be printed and having a thickness corresponding to a desired thickness of the curable composition after printing. This metal mask is overlaid so that the semiconductor chip is positioned in the opening. Next, printing is performed while pressing the paste-like curable composition from above the metal mask with a squeegee. Thereby, a curable composition can be provided to the area | region corresponding to the opening part of a metal mask. This printing process is performed so that the periphery of the semiconductor chip is in a reduced pressure atmosphere. The pressure is preferably performed in the range of 100 to 10,000 Pa.
[0085]
After printing the paste, the thermoplastic resin powder in the curable composition absorbs the liquid component by heat treatment and swells, thereby increasing the viscosity of the resin composition and irreversibly solidifying. At this time, it is desirable to pressurize simultaneously with heating using a pressure oven apparatus. The pressurizing pressure may be appropriately determined, but is preferably 0.5 to 1 MPa.
[0086]
Even when a paste-like curable composition is used, after solidifying the curable composition, the semiconductor chip is subjected to the same steps as those described in the present embodiment using the sheet-like curable composition. A built-in module can be obtained.
[0087]
(Embodiment 3)
5A to 5E are schematic cross-sectional views showing a method for manufacturing a semiconductor chip built-in module according to the third embodiment of the present invention by process. In the third embodiment, an embodiment of a semiconductor module and a manufacturing method thereof according to the present invention will be described. The materials used and the method for obtaining them are the same as those described in the above embodiments unless otherwise specified.
[0088]
FIG. 5 (a) shows an array of semiconductor chip modules in a solidified state that has not been cured, which is the same as that obtained through the steps of FIGS. 2 (a)-(d). The semiconductor chip 502 mounted on the array of wiring patterns 505 on the release carrier 506 via the bumps 503 is embedded in the solidified curable composition 504.
Next, as shown in FIG. 5B, the curable composition 504 and the semiconductor chip 502 are removed from the surface opposite to the release carrier 506 until a predetermined thickness is reached. The removal processing method is preferably a method selected from polishing, grinding, and cutting. Since the semiconductor chip 502 is processed thinly while being embedded in the solidified curable composition 504, the semiconductor chip is not damaged by external force during processing even if the semiconductor chip 502 is thinned. Moreover, since the thermosetting resin contained in the curable composition is processed in a solidified state in an uncured state, it can be easily processed even if the curable composition is filled with a large amount of hard inorganic filler. As a result, wear of the processing tool can be minimized. Further, since processing is performed on the embedded semiconductor chip, it is possible to prevent the semiconductor chip from being contaminated more than necessary. Furthermore, since the wiring pattern is covered with the release carrier, the contamination of the wiring pattern can be prevented. By thinning the semiconductor chip 502 while protecting the semiconductor chip 502 in this way, the thickness can be reduced to about 50 μm.
[0089]
Next, as shown in FIG. 5C, in the array processed as thin as described above, the dividing carrier 506 is reached by the dividing tool 507 as shown in FIG. To form. Then, in FIG.5 (d), the curable composition 504 is hardened by heating similarly to FIG.3 (c).
[0090]
Finally, the release carrier 506 is removed. As a result, the array is automatically divided along the dividing line 505, and as shown in FIG. 5E, an extremely thin array of semiconductor chip built-in modules having mechanical strength can be obtained.
[0091]
In this embodiment, no shield layer is formed, but as described above, a shield layer may be formed. In general, a semiconductor chip is electrically connected to the circuit formation surface and the back surface thereof except for a structure in which a current flows in the thickness direction of the chip to cope with a large current, such as a power semiconductor. Insulated structure. In this case, a shield layer can be formed on the back surface of the semiconductor chip exposed from the cured composition, like the semiconductor chip built-in module in the present embodiment.
[0092]
(Embodiment 4)
6A to 6C are schematic cross-sectional views showing a method for manufacturing a semiconductor chip built-in module according to the fourth embodiment of the present invention by process. In the fourth embodiment, an embodiment of a semiconductor module and a manufacturing method thereof according to the present invention will be described. The materials used and the method for obtaining them are the same as those described in the above embodiments unless otherwise specified.
[0093]
In the first, second, and third embodiments, the semiconductor chip is mounted on the wiring pattern on the release carrier as the support, but the semiconductor chip can be mounted on the wiring pattern on the circuit board as the support. In the present embodiment, an embodiment of a semiconductor chip built-in module using a circuit board as a support and a manufacturing method thereof will be described.
[0094]
FIG. 6A shows an array of semiconductor chip built-in modules obtained through FIGS. 5A to 5D in the third embodiment. However, a circuit board 606 is used as a support for the wiring pattern 601 instead of the release carrier. The semiconductor chip 602 mounted on the wiring pattern 601 on the circuit board 603 via the bumps 603 is thinned at the solidification stage of the curable composition 604, and predetermined dividing lines 605 are formed in the curable composition. After being formed, it is cured.
[0095]
The circuit board 606 is a multilayer wiring board (including a double-sided wiring board) having at least two wiring layers, and has a wiring pattern on at least one side (side facing the semiconductor chip) or both sides (aspect shown) of the exposed surface. 601 is formed. The multilayer wiring board may be a multilayer substrate having a wiring pattern inside other than the exposed surface and having the front and back surfaces and the inner wiring pattern connected by plated through holes or inner via holes. The wiring pattern on the exposed surface is electrically connected to the internal wiring pattern in a predetermined manner.
[0096]
Next, as shown in FIG. 6B, the circuit board is divided by a dividing tool 607 along the dividing line 605 formed in the curable composition 604, and as shown in FIG. A semiconductor module is obtained. As the dividing method, for example, punching with a mold or cutting with a laser can be used. This division may be performed before the mounting external terminals are formed on the circuit board 606. Thereby, many semiconductor modules can be manufactured at a low cost at a time. In this way, the electrode pitch of the semiconductor chip can be rewired by the circuit board, and as a result, a thin semiconductor chip built-in module with improved flexibility in the mounting pitch can be provided.
[0097]
In this embodiment, the shield layer is not formed, but may be formed as necessary. For example, if the exposed portion of the circuit board is masked by a known method, the shield layer can be formed as in the first embodiment.
[0098]
The above-described embodiment and examples described later are merely examples of the present invention and do not limit the present invention. It goes without saying that further embodiments can be adopted based on the invention defined by the claims. In addition, the module with a built-in semiconductor chip includes known electronic components other than the semiconductor chip, such as a chip resistor, a chip capacitor, a chip inductor, and a surface acoustic wave element, in addition to or in addition to the semiconductor chip. It can be built in instead. In this sense, in this specification, the term “semiconductor chip” is widely interpreted, and such known electronic components are also included in the semiconductor chip.
[0099]
【Example】
Hereinafter, the present invention will be described more specifically with reference to examples.
Example 1
The second embodiment described above was implemented as described below. First, a method of manufacturing the wiring pattern forming material (or wiring pattern transfer member) shown in FIG. 2A, that is, a method of forming the wiring pattern 201 on the release carrier 206 will be described.
Metal foil was used for the release carrier. As this metal foil, an existing copper foil for circuit boards can be used. In general, a copper foil for a circuit board is prepared by first dissolving a copper salt raw material in an alkaline bath, and by passing an electric current so that a high current density is applied thereto, copper is electrodeposited on the rotating drum. It is produced by continuously winding the plating layer. At this time, an electrolytic copper foil with an arbitrary thickness can be produced by controlling the plating current density, the drum rotation speed, and the like. In this example, an electrolytic copper foil (carrier copper foil) having a thickness of 70 μm was prepared as the release carrier 206.
[0100]
Next, a thin release layer (not shown) composed of chromium and chromate is formed on the surface of the prepared carrier copper foil 206, and copper plating is performed on the release layer to produce a copper layer having a thickness of 12 μm. did.
[0101]
Thereafter, the copper layer formed on the carrier copper foil through the release layer was chemically etched by a known photolithography method using an aqueous iron dichloride solution to form a wiring pattern at a predetermined position.
[0102]
In this manner, the semiconductor chip was mounted on the carrier copper foil (release carrier 206) having the wiring pattern by the flip chip method. The semiconductor chip used was a silicon memory semiconductor and was 10 mm × 10 mm (thickness 0.3 mm).
[0103]
In mounting, first, a gold bump having a two-step protrusion was formed by bonding a 25 μm diameter gold wire to an aluminum electrode of a semiconductor chip. Since the height of the formed gold bumps is not constant, leveling is performed to make the height uniform by pressing the mold against the gold bump group on the semiconductor chip and pressurizing with a constant pressure. The produced semiconductor chip with gold bumps was pressed against the conductive paste surface squeezed to a certain thickness from the gold bump side, and the conductive paste was applied to the tip of the gold bumps having a two-step protrusion. The semiconductor chip thus fabricated was aligned and superimposed on the wiring pattern 201, and the conductive paste was cured by heating, and the gold bumps and the wiring pattern were electrically connected via the conductive paste.
[0104]
Subsequently, the space between the semiconductor chip and the release carrier having the wiring pattern was sealed with a liquid sealing resin. The sealing resin is a paste-like sealing resin in which silica particles for controlling the thermal expansion coefficient are mixed with a liquid epoxy resin. It is dropped into the gap between the semiconductor chip and the wiring pattern, and its surface tension is used. Enclosed.
[0105]
The semiconductor chip is embedded in the curable composition by stacking the sheet-like curable composition in an uncured state on the release carrier having the wiring pattern on which the semiconductor chip is mounted, and heating and pressing, and the curable composition. The product was solidified.
[0106]
The curable composition used was prepared as follows.
The composition of the curable composition is shown below:
Figure 0004073830
[0107]
These components were weighed and mixed with a stirring kneader to prepare a curable composition. Then, this curable composition was processed into a sheet having a thickness of about 500 μm by an extruder. When the viscosity of this resin composition was measured while raising the temperature with an E-type viscometer (manufactured by Eiko Seiki Co., Ltd., measurement condition: shear rate 5 / sec), it was about 50 Pa · s at 50 ° C. and about 80000 Pa at 110 ° C.・ It was s.
[0108]
A carrier copper foil having a wiring pattern on which a semiconductor chip was mounted was set in a mold, and the above-mentioned uncured curable composition sheet was placed thereon. The mold was heated to 70 ° C. and pressurized with a pressure of 3 MPa. The retention time was 15 minutes. As a result, as shown in FIG. 2D, the semiconductor chip 203 is embedded in the curable composition 204, and the thermoplastic resin powder in the curable composition is allowed to absorb and swell the liquid component, thereby curable composition. The viscosity of the product was increased and solidified irreversibly.
[0109]
Next, as shown in FIG. 3B, parting lines were formed on the solidified curable composition leaving a release carrier in the middle of adjacent semiconductor chips. The dividing line is positioned with a die having a blade formed in a lattice shape from above, with the carrier copper foil integrated with the curable composition being set on the die, and pressed with a pressure of 5 MPa. Was done.
[0110]
Then, using the pressure oven apparatus, it heated at 170 degreeC for 2 hours, pressurizing with the pressure of 1 Mpa, and the epoxy resin in a curable composition was hardened. Next, Ni—P plating having a thickness of about 5 μm was applied to the entire surface by electroless plating to form a shield layer 405 as shown in FIG. Finally, the release carrier was peeled off and the semiconductor chip built-in module as shown in FIG. 4D was completed.
[0111]
(Comparative Example 1)
As a comparative example, a curable composition was prepared in the same manner as in Example 1 except that a thermoplastic resin was not used and the amount of the thermosetting resin was 8.5 parts by mass. Using this, a semiconductor chip built-in module was produced in the same manner as described above. However, since this comparative example does not include thermoplastic resin powder, the following production method was used. The carrier copper foil which has the wiring pattern which mounted the semiconductor chip in the metal mold | die was set, and the sheet | seat of the above-mentioned uncured curable composition was mounted on it. The mold was heated to 70 ° C. and held at a pressure of 3 MPa for 15 minutes. This was cured by heating at 170 ° C. for 2 hours while applying a pressure of 1 MPa using a pressure oven apparatus. Next, division was performed by router processing.
[0112]
Thereafter, Cu plating was performed on the entire surface by electroless plating, and further, electrolytic Cu plating and electrolytic Sn plating were applied thereon to form a shield layer 405 as shown in FIG. 4B. Finally, the release carrier was peeled and removed to complete the semiconductor chip built-in module as shown in FIG.
[0113]
(Comparative Example 2)
As a comparative example, a curable composition was prepared in the same manner as in Example 1 except that a thermoplastic resin was not used and the amount of the inorganic filler was 93 parts by mass. Using this, a semiconductor chip built-in module was produced in the same manner as in Comparative Example 1.
[0114]
With respect to the semiconductor chip built-in modules of the above examples and comparative examples, the moldability was evaluated by observing the appearance and observing the presence or absence of voids at the interface between the cured composition and the semiconductor chip or the wiring pattern using an ultrasonic flaw detector.
[0115]
In addition, only the curable composition was cured in the same manner as in the production of the semiconductor module described above, and the bending strength was evaluated. The bending strength was evaluated by the method defined in JIS R-1601. The evaluation method uses a sheet material processed to a certain size as a test piece, puts it on two fulcrums arranged at a certain distance, and measures the maximum bending stress when it is folded by applying a load to one central point between the fulcrums. Is required. Also called three-point bending strength.
[0116]
The above evaluation results are shown below:
[Table 1]
Figure 0004073830
“Void” is a relatively small void existing at the boundary with the insulating layer, particularly the semiconductor chip, and “bad filling” is a relatively large void formed by integrating many voids. .
[0117]
From this result, it can be seen that the semiconductor package of Example 1 according to the present invention has good moldability and high bending strength.
[0118]
In addition, as an evaluation of the reliability of the semiconductor chip built-in module of Example 1, a solder reflow test and a temperature cycle test were performed. The solder reflow test was performed by using a belt-type reflow furnace and passing a temperature history reflow that was held at 260 ° C. for 30 seconds three times. In the temperature cycle test, holding at −55 ° C. for 30 minutes on the low temperature side and holding at 125 ° C. for 30 minutes on the high temperature side was taken as one cycle, and 300 cycles were performed.
[0119]
In either case, no crack was observed in the semiconductor chip built-in module after the test, and no crack was found in the built-in semiconductor chip even when observed with an ultrasonic flaw detector. Therefore, it was found that the semiconductor chip built-in module according to the present invention is highly reliable.
[0120]
(Example 2)
A semiconductor chip built-in module having the same structure as that shown in FIG. 6 was produced as follows.
First, a printed wiring board (R-1766T, manufactured by Matsushita Electric Works) (thickness 200 μm) made of glass epoxy having wiring patterns formed on both sides was prepared. Next, the same semiconductor chip as in Example 1 was flip-chip mounted by the same method.
[0121]
Next, the sheet-like curable composition is stacked in an uncured state on the wiring substrate having the wiring pattern on which the semiconductor chip is mounted, and the semiconductor chip is embedded in the curable composition by heating and pressing, and the curable composition The product was solidified.
[0122]
The composition of the curable composition is shown below:
Figure 0004073830
[0123]
These components were weighed and mixed with a stirring kneader to prepare a curable composition. Then, this curable composition was processed into a sheet having a thickness of about 500 μm by an extruder. A printed wiring board having a wiring pattern on which a semiconductor chip was mounted was set in a mold, and the above-mentioned uncured curable composition sheet was placed thereon. The mold was heated to 70 ° C. and pressurized with a pressure of 3 MPa. The retention time was 15 minutes. As a result, the semiconductor chip 203 is embedded in the curable composition 204, and the thermoplastic resin powder in the curable composition absorbs and swells the liquid component, thereby increasing the viscosity of the curable composition and irreversibly. Solidified.
[0124]
Next, the semiconductor chip was polished from the back side together with the solidified curable composition. Polishing was performed using a lapping machine using a normal abrasive (free abrasive grains) until the thickness of the semiconductor chip reached 100 μm. After polishing, cleaning was performed. Next, a dividing line reaching the printed wiring board was formed at a desired position of the solidified curable composition. The method for forming the dividing line is the same as that in the first embodiment.
[0125]
This was heated at 170 ° C. for 2 hours while being pressurized at a pressure of 1 MPa using a pressure oven apparatus to cure the epoxy resin in the curable composition. Next, as shown in FIG. 6B, the printed wiring board was cut along the dividing line by router processing. Thus, a semiconductor chip built-in module provided with a circuit board as a thin interposer as shown in FIG. 6C was completed.
[0126]
As an evaluation of the reliability of this semiconductor chip built-in module, the above-described solder reflow test and temperature cycle test were performed. As a result, no cracks occurred in the semiconductor chip built-in module after the test, and no cracks were found in the built-in semiconductor chip even when observed with an ultrasonic flaw detector. Therefore, it was found that the semiconductor chip built-in module according to the present invention is highly reliable.
[0127]
【The invention's effect】
As described above, the semiconductor chip built-in module obtained by the present invention includes the thermosetting resin (A), the thermoplastic resin (B), the latent curing agent (C), and the inorganic filler (D). An insulating layer that is a curable composition, a wiring pattern, and a semiconductor chip that is disposed inside the insulating layer and mounted on the wiring pattern.
[0128]
According to the present invention, since the curable composition constituting the insulating layer in which the semiconductor chip is embedded has excellent bending strength, the reflow crack that is more likely to occur as the semiconductor chip built-in module becomes thinner is effectively prevented. can do. In addition, it has excellent mechanical strength and is a module with a built-in semiconductor chip that is resistant to external stress applied during handling and mounting, and thermal stress caused by the difference in thermal expansion between the semiconductor package and the mounted substrate after mounting. The structure is such that the chip is not destroyed.
[0129]
In addition, the above-described curable composition used in the present invention has a steep increase in primary viscosity due to the thermoplastic resin absorbing the liquid component by heat treatment below the activation temperature of the latent curing agent, and the potential. It has a steep second-order viscosity increase resulting from the rapid progress of the curing reaction above the active temperature of the curing agent. Due to this characteristic, the method for manufacturing a semiconductor chip built-in module according to the present invention can provide an ultra-thin semiconductor chip built-in module by embedding the semiconductor chip with a curable composition and then polishing in an uncured state. Is. Further, a shield layer can be formed in a batch on a plurality of semiconductor chip built-in modules, and a semiconductor chip built-in module having excellent high frequency characteristics can be easily realized.
[Brief description of the drawings]
FIG. 1 is a schematic cross-sectional view showing an embodiment of a semiconductor chip built-in module of the present invention.
FIG. 2 is a schematic cross-sectional view showing a step of solidifying a curable composition in the method for manufacturing a semiconductor chip built-in module according to one embodiment of the present invention.
FIG. 3 is a schematic cross-sectional view showing a step of forming parting lines in the curable composition in the method for manufacturing a semiconductor chip built-in module according to one embodiment of the present invention.
FIG. 4 is a schematic cross-sectional view showing a process of curing to a curable composition and then dividing in the method of manufacturing a semiconductor chip built-in module according to one embodiment of the present invention.
FIG. 5 is a schematic cross-sectional view showing another embodiment of the method for manufacturing a semiconductor chip built-in module according to the present invention by process.
FIG. 6 is a schematic cross-sectional view showing still another embodiment of the method for manufacturing a semiconductor chip built-in module according to the present invention by process.
FIG. 7 is a graph schematically showing viscosity characteristics of the curable composition used in the present invention.
[Explanation of symbols]
100: Module with built-in semiconductor chip
101, 201, 301, 401, 501, 601 ... wiring pattern
102, 202, 302, 402, 502, 602... Semiconductor chip
103, 203, 303, 403, 503, 603 ... bump
104, 204, 304, 404, 504, 604 ... curable composition (insulating layer)
105, 405 ... Shield layer
206,306,406,506,606 ... Release carrier
305,407,505,605 ... division part
307, 507, 607 ... Dividing tool

Claims (16)

絶縁層と配線パターンと半導体チップを有して成り、該絶縁層は、その一方の表面に該配線パターンを有し、また、その内部に該半導体チップを有して成り、該配線パターンと該半導体チップは電気的に接続された半導体チップ内蔵モジュールの製造方法であって、
(1)離型性を有する離型キャリアである支持体の表面に形成された該配線パターンに複数の半導体チップをフェースダウンで実装することによって該配線パターンと該半導体チップとを電気的に接続する工程と、
(2)(A)室温で液状の熱硬化性樹脂および(B)潜在性硬化剤と(C)熱可塑性樹脂とを含む樹脂組成物と、(D)無機フィラーとを含んで成る硬化性組成物に該半導体チップを埋設する工程と、
(3)硬化性組成物を加熱処理して固形化する工程と、
(4)該支持体を有する状態で、各々が該半導体チップを含む複数の該半導体チップ内蔵モジュールを画定するように、固形化した該硬化性組成物の厚み方向に該支持体に到る分割を形成する工程と、
(5)固形化した該硬化組成物を更に加熱して硬化性組成物を硬化させて硬化組成物から成る絶縁層を形成する工程と、
(6)離型キャリアを硬化組成物から剥離除去することにより分割に応じて硬化組成物を分割する工程と
を含むことを特徴とする半導体チップ内蔵モジュールの製造方法。
The insulating layer includes a wiring pattern and a semiconductor chip, and the insulating layer includes the wiring pattern on one surface of the insulating layer, and includes the semiconductor chip inside the insulating layer. A semiconductor chip is a method of manufacturing a module with a built-in semiconductor chip electrically connected,
(1) Electrically connecting the wiring pattern and the semiconductor chip by mounting a plurality of semiconductor chips face down on the wiring pattern formed on the surface of the support that is a release carrier having releasability. And a process of
(2) A curable composition comprising (A) a thermosetting resin which is liquid at room temperature, a resin composition containing (B) a latent curing agent and (C) a thermoplastic resin, and (D) an inorganic filler. Burying the semiconductor chip in an object,
(3) a step of solidifying the curable composition by heat treatment;
(4) Dividing into the support in the thickness direction of the solidified curable composition so as to define a plurality of semiconductor chip built-in modules each including the semiconductor chip in a state having the support Forming a line ;
(5) a step of further heating the solidified cured composition to cure the curable composition to form an insulating layer made of the cured composition;
(6) A method for producing a module with a built-in semiconductor chip, comprising: removing the release carrier from the cured composition to separate the cured composition according to the dividing line .
絶縁層と配線パターンと半導体チップを有して成り、該絶縁層は、その一方の表面に該配線パターンを有し、また、その内部に該半導体チップを有して成り、該配線パターンと該半導体チップは電気的に接続された半導体チップ内蔵モジュールの製造方法であって、
(1)配線パターンを有する回路基板である支持体の表面に形成された該配線パターンに複数の半導体チップをフェースダウンで実装することによって該配線パターンと該半導体チップとを電気的に接続する工程と、
(2)(A)室温で液状の熱硬化性樹脂および(B)潜在性硬化剤と(C)熱可塑性樹脂とを含む樹脂組成物と、(D)無機フィラーとを含んで成る硬化性組成物に該半導体チップを埋設する工程と、
(3)硬化性組成物を加熱処理して固形化する工程と、
(4)該支持体を有する状態で、各々が該半導体チップを含む複数の該半導体チップ内蔵モジュールを画定するように、固形化した該硬化性組成物の厚み方向に該支持体に到る分割を形成する工程と、
(5)固形化した該硬化組成物を更に加熱して硬化性組成物を硬化させて硬化組成物から成る絶縁層を形成する工程と、
(6)分割に応じて硬化組成物を分割する工程と
を含むことを特徴とする半導体チップ内蔵モジュールの製造方法。
The insulating layer includes a wiring pattern and a semiconductor chip, and the insulating layer includes the wiring pattern on one surface of the insulating layer, and includes the semiconductor chip inside the insulating layer. A semiconductor chip is a method of manufacturing a module with a built-in semiconductor chip electrically connected,
(1) A step of electrically connecting the wiring pattern and the semiconductor chip by mounting a plurality of semiconductor chips face down on the wiring pattern formed on the surface of a support that is a circuit board having the wiring pattern. When,
(2) A curable composition comprising (A) a thermosetting resin which is liquid at room temperature, a resin composition containing (B) a latent curing agent and (C) a thermoplastic resin, and (D) an inorganic filler. Burying the semiconductor chip in an object,
(3) a step of solidifying the curable composition by heat treatment;
(4) Dividing into the support in the thickness direction of the solidified curable composition so as to define a plurality of semiconductor chip built-in modules each including the semiconductor chip in a state having the support Forming a line ;
(5) a step of further heating the solidified cured composition to cure the curable composition to form an insulating layer made of the cured composition;
(6) A method for producing a module with a built-in semiconductor chip, comprising a step of dividing the cured composition according to a dividing line .
硬化性組成物は、(A)熱硬化性樹脂および(B)潜在性硬化剤の合計量100質量部に対して、(B)熱可塑性樹脂を10〜100質量部の範囲の量で含み、(A)熱硬化性樹脂と(B)潜在性硬化剤と(C)熱可塑性樹脂との合計量5〜30質量部に対して、無機フィラー(D)を70〜95質量部の範囲の量で含む、請求項1または2に記載の半導体チップ内蔵モジュールの製造方法。The curable composition contains (B) a thermoplastic resin in an amount in the range of 10 to 100 parts by mass with respect to 100 parts by mass of the total amount of (A) thermosetting resin and (B) latent curing agent, The amount of the inorganic filler (D) in the range of 70 to 95 parts by mass with respect to the total amount of 5 to 30 parts by mass of (A) thermosetting resin, (B) latent curing agent, and (C) thermoplastic resin. The manufacturing method of the module with a built-in semiconductor chip of Claim 1 or 2 included in. 熱可塑性樹脂は、熱硬化性樹脂が未硬化の状態では粉末状である、請求項1〜3のいずれかに記載の半導体チップ内蔵モジュールの製造方法。The method for producing a module with a built-in semiconductor chip according to any one of claims 1 to 3 , wherein the thermoplastic resin is powdery when the thermosetting resin is uncured. 熱硬化性樹脂が、エポキシ樹脂である、請求項に記載の半導体チップ内蔵モジュールの製造方法。The manufacturing method of the module with a built-in semiconductor chip according to claim 4 , wherein the thermosetting resin is an epoxy resin. 硬化性組成物は、室温から温度上昇させると、熱硬化性樹脂が硬化を始める前に、粘度が上昇して固形化状態になる、請求項1〜5のいずれかに記載の半導体チップ内蔵モジュールの製造方法。The curable composition, when the temperature is increased from room temperature, before the thermosetting resin starts to cure, the solid state viscosity is increased, the semiconductor chip built-in module according to claim 1 Manufacturing method. 硬化性組成物の固形化に到る粘度上昇は、熱可塑性樹脂に液状成分が吸収されて膨潤することに由来する、請求項に記載の半導体チップ内蔵モジュールの製造方法。The method for producing a module with a built-in semiconductor chip according to claim 6 , wherein the increase in viscosity leading to solidification of the curable composition is derived from the swelling of the liquid component absorbed by the thermoplastic resin. 硬化性組成物を加熱処理して固形化する温度は、潜在性硬化剤の活性化温度より低い、請求項1〜7のいずれかに記載の半導体チップ内蔵モジュールの製造方法。The manufacturing method of the module with a built-in semiconductor chip in any one of Claims 1-7 whose temperature which heat-processes a curable composition and solidifies is lower than the activation temperature of a latent hardening | curing agent. 硬化性組成物の粘度が室温で10〜100Pa・sの範囲であり、硬化性組成物を固形化させた後の硬化性組成物の粘度が室温で10000〜100000Pa・sである請求項1〜8のいずれかに記載の半導体チップ内蔵モジュールの製造方法。The viscosity of the curable composition is in the range of 10 to 100 Pa · s at room temperature, and the viscosity of the curable composition after solidifying the curable composition is 10,000 to 100,000 Pa · s at room temperature . 9. A method of manufacturing a semiconductor chip built-in module according to any one of 8 above. 硬化性組成物に半導体チップを埋設する工程と、硬化性組成物を加熱処理して硬化性組成物を固形化させる工程とを同じ工程で実施する、請求項1〜9のいずれかに記載の半導体チップ内蔵モジュールの製造方法。And burying the semiconductor chip into the curable composition, to implement a step of solidifying the curable composition by heating the curable composition in the same step, according to any one of claims 1 to 9 Manufacturing method of semiconductor chip built-in module. 硬化性組成物に半導体チップを埋設する工程は、硬化性組成物からなるシートを、フェースダウンで配線パターンに実装された半導体チップの背面側から重ねた後、加熱加圧することにより実施する、請求項1〜10のいずれかに記載の半導体チップ内蔵モジュールの製造方法。The step of embedding the semiconductor chip in the curable composition is performed by stacking a sheet made of the curable composition from the back side of the semiconductor chip mounted on the wiring pattern face down, and then heating and pressing. Item 11. A method for manufacturing a semiconductor chip built-in module according to any one of Items 1 to 10 . 硬化性組成物に半導体チップを埋設する工程は、硬化性組成物からなるペーストを、フェースダウンで実装された半導体チップの背面側から減圧下で供給した後、加熱することにより実施する請求項1〜10のいずれかに記載の半導体チップ内蔵モジュールの製造方法。Burying the semiconductor chip to the curable composition, a paste of a curable composition, according to claim 1 which was dosed at a reduced pressure from the back side of the semiconductor chip mounted face down, carried out by heating The manufacturing method of the module with a built-in semiconductor chip in any one of -10 . 固形化する工程の後、硬化性組成物に分割を形成する工程の前に、
硬化性組成物および硬化性組成物に埋設された半導体チップの少なくとも一部を、半導体チップの回路形成面の反対面側から除去する工程を実施する、請求項1〜12のいずれかに記載の半導体チップ内蔵モジュールの製造方法。
After the step of solidifying, before the step of forming parting lines in the curable composition,
At least part of the buried semiconductor chip in the curable composition and the curable composition, a step of removing from the opposite side of the circuit forming surface of the semiconductor chip, according to any one of claims 1 to 12 Manufacturing method of semiconductor chip built-in module.
硬化性組成物および半導体チップの少なくとも一部の除去は、研磨、研削および切断から選ばれた少なくとも一つで実施する、請求項13に記載の半導体チップ内蔵モジュールの製造方法。14. The method for manufacturing a module with a built-in semiconductor chip according to claim 13 , wherein at least a part of the curable composition and the semiconductor chip is removed by at least one selected from polishing, grinding, and cutting. 分割する工程において、分割線に応じて硬化組成物を分割する前に、半導体チップの回路形成面の反対面および/あるいは側面を被覆する絶縁層の表面の少なくとも一部にシールド層を形成する、請求項1〜14のいずれかに記載の半導体チップ内蔵モジュールの製造方法。In the dividing step, before dividing the cured composition according to the dividing line , a shield layer is formed on at least a part of the surface of the insulating layer covering the opposite surface and / or the side surface of the circuit formation surface of the semiconductor chip. The manufacturing method of the module with a built-in semiconductor chip in any one of Claims 1-14 . シールド層は、めっき法、蒸着法、スパッタ法から選ばれた少なくとも一つによって形成する請求項15に記載の半導体チップ内蔵モジュールの製造方法。The method for manufacturing a module with a built-in semiconductor chip according to claim 15 , wherein the shield layer is formed by at least one selected from a plating method, a vapor deposition method, and a sputtering method.
JP2003176549A 2003-06-20 2003-06-20 Manufacturing method of semiconductor chip built-in module Expired - Fee Related JP4073830B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003176549A JP4073830B2 (en) 2003-06-20 2003-06-20 Manufacturing method of semiconductor chip built-in module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003176549A JP4073830B2 (en) 2003-06-20 2003-06-20 Manufacturing method of semiconductor chip built-in module

Publications (2)

Publication Number Publication Date
JP2005012089A JP2005012089A (en) 2005-01-13
JP4073830B2 true JP4073830B2 (en) 2008-04-09

Family

ID=34099411

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003176549A Expired - Fee Related JP4073830B2 (en) 2003-06-20 2003-06-20 Manufacturing method of semiconductor chip built-in module

Country Status (1)

Country Link
JP (1) JP4073830B2 (en)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4872587B2 (en) * 2006-10-12 2012-02-08 日立化成工業株式会社 Sealing film and semiconductor device using the same
JP2009033114A (en) * 2007-06-29 2009-02-12 Tdk Corp Electronic module and method of manufacturing electronic module
KR100885924B1 (en) 2007-08-10 2009-02-26 삼성전자주식회사 A semiconductor package having a buried conductive post in sealing resin and manufacturing method thereof
JP5337572B2 (en) * 2009-04-30 2013-11-06 日東電工株式会社 Laminated body and printed circuit board using the same
JP5042297B2 (en) * 2009-12-10 2012-10-03 日東電工株式会社 Manufacturing method of semiconductor device
JP5403820B2 (en) * 2010-03-10 2014-01-29 リンテック株式会社 Manufacturing method of electronic substrate
JP5577859B2 (en) * 2010-06-04 2014-08-27 株式会社デンソー Manufacturing method of electronic device
JP5892388B2 (en) 2011-01-12 2016-03-23 株式会社村田製作所 Resin-sealed module
JP2013165157A (en) * 2012-02-10 2013-08-22 Denso Corp Manufacturing method of semiconductor device
JP5895643B2 (en) * 2012-03-22 2016-03-30 株式会社村田製作所 Method for manufacturing acoustic wave element and acoustic wave element
JP6832666B2 (en) * 2016-09-30 2021-02-24 株式会社ディスコ Manufacturing method of semiconductor package
JP7187906B2 (en) * 2018-09-10 2022-12-13 昭和電工マテリアルズ株式会社 Semiconductor device manufacturing method

Also Published As

Publication number Publication date
JP2005012089A (en) 2005-01-13

Similar Documents

Publication Publication Date Title
TWI696681B (en) Film-shaped adhesive and method for manufacturing semiconductor package using film-shaped adhesive
TWI243082B (en) Electronic device
JP3598060B2 (en) CIRCUIT COMPONENT MODULE, MANUFACTURING METHOD THEREOF, AND RADIO DEVICE
JP4092890B2 (en) Multi-chip module
US6798121B2 (en) Module with built-in electronic elements and method of manufacture thereof
US7910403B2 (en) Metal particles-dispersed composition and flip chip mounting process and bump-forming process using the same
CN1291467C (en) Electronic device and its manufacture method
JP4073830B2 (en) Manufacturing method of semiconductor chip built-in module
JP4537555B2 (en) Semiconductor package manufacturing method and semiconductor package
JP2004072116A (en) Polymer-buried solder bump used for reliable plastic package attachment
CN1543291A (en) Electronic component built-in module and method of manufacturing the same
JP3450236B2 (en) Semiconductor device and manufacturing method thereof
WO2006043388A1 (en) Module with built-in semiconductor and method for manufacturing the module
WO2006098196A1 (en) Package equipped with semiconductor chip and method for producing same
JPWO2006100909A1 (en) Semiconductor device and manufacturing method thereof
JP4337358B2 (en) Intermediate wiring member for stacking, wiring board, and manufacturing method thereof
JP2007511101A (en) Electronic packaging materials for use with LOW-K dielectric containing semiconductor devices
JP4606685B2 (en) Module with built-in circuit components
TW202123391A (en) Method for manufacturing electronic component device, and electronic component device
JP4288912B2 (en) Wiring board, semiconductor package substrate, semiconductor package, and manufacturing method thereof
JP3400440B2 (en) Semiconductor device and manufacturing method thereof
TWI822970B (en) Manufacturing method of electronic component device
WO2008014163A2 (en) Synergistically-modified surfaces and surface profiles for use with thermal interconnect and interface materials, methods of production and uses thereof
JP3833938B2 (en) Lead frame, manufacturing method thereof, and manufacturing method of thermally conductive substrate
JP2004063936A (en) Forming method of surface mounted structure, the surface mounted structure and sealing resin film

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060424

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070821

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071019

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071225

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080123

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110201

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4073830

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120201

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130201

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130201

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140201

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees