JP4073559B2 - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP4073559B2
JP4073559B2 JP31098098A JP31098098A JP4073559B2 JP 4073559 B2 JP4073559 B2 JP 4073559B2 JP 31098098 A JP31098098 A JP 31098098A JP 31098098 A JP31098098 A JP 31098098A JP 4073559 B2 JP4073559 B2 JP 4073559B2
Authority
JP
Japan
Prior art keywords
mold resin
frame
lead
frame portion
surface side
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP31098098A
Other languages
Japanese (ja)
Other versions
JP2000138343A (en
Inventor
寿 川藤
貢 田尻
光孝 岩崎
マジュムダール ゴーラブ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP31098098A priority Critical patent/JP4073559B2/en
Publication of JP2000138343A publication Critical patent/JP2000138343A/en
Application granted granted Critical
Publication of JP4073559B2 publication Critical patent/JP4073559B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H01L2224/48096—Kinked the kinked part being in proximity to the bonding area on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は半導体装置に関し、特に、モールド樹脂の充填性が改善され、かつ、モールド工程の削減が図られる半導体装置に関するものである。
【０００２】
【従来の技術】
従来の半導体装置の一例として、たとえば、エアコン、洗濯機などのインバータ用のスイッチング素子として用いられる電力半導体装置について説明する。電力半導体装置では、大電流をスイッチングするための絶縁ゲート形バイポーラトランジスタ（Insulated Gate Bipolar Transistor 、以下「ＩＧＢＴ」と記す。）やフライホイールダイオード（Fly Wheel Diode 、以下「ＦＷＤ」と記す。）といったパワーチップと、そのパワーチップを制御するための低電圧集積回路（Low Voltage Integrated Circuit、以下「ＬＶＩＣ」と記す。）や高電圧集積回路（High Voltage Integrated Circuit 、以下「ＨＶＩＣ」と記す。）といった集積回路チップが搭載されている。
【０００３】
電力半導体装置は、これらパワーチップおよび集積回路チップを、リードフレーム上にダイボンドして、所定のワイヤボンドおよび樹脂モールド工程等を経ることによって形成される。そこで、このような電力半導体装置の従来の製造方法について図を用いて説明する。
【０００４】
図２２および図２３を参照して、リードフレーム１０２上にパワーチップ１０４および集積回路チップ１０６をそれぞれダイボンドにより搭載する。次に、ワイヤボンディングによってパワーチップ１０４とリードフレーム１０２内の所定の内部リードとをアルミニウム線１１０により電気的に接続する。同様に、集積回路チップ１０６と所定の内部リードとを金線１０８により電気的に接続する。なお、アルミニウム線１１０を適用するのは、パワーチップ１０４では大電流を扱うからである。
【０００５】
次に図２４および図２５を参照して、パワーチップ１０４および集積回路チップ１０６が搭載されたリードフレーム１０２の面の側を覆うように、１次モールド樹脂１１２を形成する。このとき、パワーチップ１０４および集積回路チップ１０６が搭載されている面と反対側のリードフレーム１０２の面は露出した状態にある。
【０００６】
次に図２６および図２７を参照して、リード端子のうち、不要なリード端子となるリード部分１０２ｈ（斜線部分）をカットして除去する。次に図２８および図２９を参照して、１次モールド樹脂１１２およびリードフレーム１０２を覆うように、さらに２次モールド樹脂１１４を形成する。また、このとき特にパワーチップ１０４で発生する熱を放出するためのヒートシンク１１６を配設する。
【０００７】
その後、リードフレーム１０２のタイバー１０２ｇをカットして、２次モールド樹脂１１４より突出している各リード端子を曲げることにより、図３０（ａ）、（ｂ）および（ｃ）に示す電力半導体装置が完成する。同図に示されるように、２次モールド樹脂１１４の一方側には集積回路チップと接続されている集積回路チップ側リード端子１０２ｄが配設され、他方側にはパワーチップと接続されているパワーチップ側リード端子１０２ｂが配設されている。
【０００８】
また、各集積回路チップ側リード端子１０２ｄおよびパワーチップ側リード端子１０２ｂは、電力半導体装置がプリント基板などに装着された状態で、ヒートシンク１１６により熱が効率的に放熱されるように、ヒートシンク１１６が配設されている側と反対の側に曲げられている。従来の電力半導体装置は以上のように製造される。
【０００９】
【発明が解決しようとする課題】
近年、製造コストの削減の観点から、プロセスのスリム化が図られており、上記の電力半導体装置においても、１次および２次モールド樹脂による２回のモールド工程を１回のモールド工程で対応できるよう開発が進められている。
【００１０】
電力半導体装置では、特に、パワーチップ１０４にて発生する熱を効率的に放熱させるために、図２９に示すように、パワーチップ１０４が搭載されたリードフレーム１０２の面（以下単に「表面」と記す）とは反対側の面（以下単に「裏面」と記す）に位置するモールド樹脂の厚さを、ヒートシンク１１６とリードフレーム１０２との絶縁性が損なわれない程度に極力薄くする必要がある。このため、１回のモールド工程では、リードフレーム１０２の表面と裏面とにモールド樹脂を良好に充填することが困難となり、特に、リードフレーム１０２の裏面側に充填されるモールド樹脂にボイドが発生することがあった。
【００１１】
本発明は上記問題点を解決するためになされたものであり、モールド工程の削減が図られ、かつ、モールド樹脂の充填性が高い半導体装置を提供することを目的とする。
【００１２】
【課題を解決するための手段】
本発明の１つの局面における半導体装置は、電力用チップおよびその電力用チップを制御するための集積回路チップと、リードフレーム部と、モールド樹脂とを備えている。リードフレーム部は、電力用チップを搭載するための第１フレーム部、集積回路チップを搭載するための第２フレーム部、第１フレーム部に接続される第１リード端子および第２フレーム部に接続される第２リード端子を有している。モールド樹脂は、互いに対向する第１側面部および第２側面部を有し、第１リード端子を第１側面部から突出させるとともに、第２リード端子を第２側面部から突出させて、電力用チップおよび集積回路チップを含むリードフレーム部を封止している。第１フレーム部は、第１リード端子とリード段差部を介して第２フレーム部と略平行に配置されている。第１フレーム部とリード段差部との間、互いに隣接するリード段差部同士の間および互いに隣接する第１フレーム部同士の間には、所定の大きさの隙間がそれぞれ形成されている。電力用チップが搭載された第１フレーム部の第１面と反対側の第２面が、集積回路チップが搭載された第２フレーム部の第１面と反対側の第２面よりもモールド樹脂の外面に接近している。隙間の大きさは、電力用チップが搭載された第１フレーム部の第１面とは反対の第２面側に位置するモールド樹脂の厚さの２倍以下とされる。リード段差部の幅は第１リード端子の幅よりも長い。モールド樹脂は、第１側面部に対応する第１リード端子の側からリード段差部を経て第１フレーム部における第１面の側と第２面の側とに分かれて注入され、さらに、第２フレーム部から第２側面部に対応する第２リード端子の側に向って流れ込み、モールド樹脂として、第１フレーム部における第１面の側および第２面の側と、第２フレーム部における第１面の側および第２面の側とにそれぞれ同じ材料からなるモールド樹脂が充填されている。
【００１３】
この構成によれば、電力用チップが搭載された第１フレーム部の第１面（表面）と反対側の第２面（裏面）が、集積回路チップが搭載された第２フレーム部の第１面（表面）と反対側の第２面（裏面）よりもモールド樹脂の外面に接近していることによって、モールド樹脂を第１フレーム部の第１リード端子側から注入してリードフレーム部をモールド樹脂によって封止する際に、第１リード端子の幅よりも長い幅を有するリード段差部に沿って、第１フレーム部の裏面側に積極的にモールド樹脂が流し込まれる。また、第１フレーム部とリード段差部との間、互いに隣接するリード段差部同士の間および互いに隣接する第１フレーム部同士の間には、所定の大きさの隙間がそれぞれ形成されており、その隙間の大きさは、電力用チップが搭載された第１フレーム部の第１面とは反対の第２面側に位置するモールド樹脂の厚さの２倍以下とされることで、第１フレーム部の裏面側に一旦流れ込んだモールド樹脂が、隙間を通って第１フレーム部の表面側に容易に流れ込むのを抑制して、第１フレーム部の裏面側へのモールド樹脂の積極的な流れを形成できる。これにより、第１フレーム部の裏面側に比較的薄いモールド樹脂を、ボイドを発生させることなく高い充填性でもって形成することができる。こうして、第１フレーム部の裏面側に積極的にモールド樹脂が流し込まれるため、１回のモールド工程によりリードフレーム部を封止することができ、工程削減を図ることが可能となる。また、互いに対向する第１側面部と第２側面部とを有するモールド樹脂は、第１側面部に対応する第１リード端子の側からリード段差部を経て第１フレーム部における第１面の側と第２面の側とに分かれて注入され、さらに、第２フレーム部から第２側面部に対応する第２リード端子の側に向かって流れ込むことで、モールド樹脂として、第１フレーム部における第１面の側および第２面の側と、第２フレーム部における第１面の側および第２面の側とにそれぞれ同じ材料からなるモールド樹脂が充填されることになる。
なお、第１フレーム部の隙間の大きさが、第２面側に位置するモールド樹脂の厚さの２倍よりも大きい場合では、第１フレーム部の裏面側に一旦流れ込んだモールド樹脂が、隙間を通って第１フレーム部の表面側に容易に流れ込んでしまい、第１フレーム部の裏面側のモールド樹脂の充填性が悪化することが判明した。
【００１６】
また好ましくは、第１フレーム部は、第２フレーム部側の部分が第２フレーム部が位置する面に向かって折り曲げられたリード曲げ部を有している。
【００１７】
この場合には、第１フレーム部のリード端子側から注入されたモールド樹脂のうち、第１フレーム部の表面側に注入されるモールド樹脂の流れが、リード曲げ部が抵抗となって妨げられる。これにより、第１フレーム部の表面側へのモールド樹脂の注入が抑制されて、その分を第１フレーム部の裏面側へ注入することができる。その結果、第１フレーム部の裏面側のモールド樹脂の充填性をより高めることができる。
【００１８】
好ましくは、第１フレーム部に接続されているリード端子近傍の電力用チップが搭載された第１フレーム部の第１面側のモールド樹脂の表面には、モールド樹脂を形成する際のモールド樹脂が流し込まれる方向と交差する方向にモールド樹脂段差部が設けられている。
【００１９】
この場合には、第１フレーム部のリード端子側からモールド樹脂を注入する際に、モールド樹脂段差部に対応した金型の突出部分によって、第１フレーム部の表面側への樹脂の流入が抑制されて、第１フレーム部の裏面側への樹脂の注入を積極的に行なうことができる。その結果、第１フレーム部の裏面側の樹脂の充填性をより高めることができる。
【００２０】
また好ましくは、電力用チップが搭載された第１フレーム部の第１面側のモールド樹脂の表面には、モールド樹脂を形成する際のモールド樹脂が流し込まれる方向と交差する方向に凹部が形成されている。
【００２１】
この場合には、モールド樹脂を注入する際に、凹部に対応した金型の突出部分によって、第１フレーム部のリード端子側から注入された樹脂のうち、第１フレーム部の表面側に注入されるモールド樹脂の流れが妨げられる。これにより、第１フレーム部の表面側へのモールド樹脂の注入が抑制されて、その分を第１フレーム部の裏面側へ注入することができる。その結果、第１フレーム部の裏面側のモールド樹脂の充填性をより高めることができる。
【００２２】
さらに好ましくは、電力用チップはアルミニウム線によりボンディングされ、凹部は、アルミニウム線のうち、アルミニウム線の高さが比較的低い部分の上方のモールド樹脂の表面に形成されている。
【００２３】
この場合には、凹部に対応する金型の突出部分をより大きく設定でき、これにより第１フレーム部の表面側に注入されるモールド樹脂の流れをさらに妨げることができる。その結果、第１フレーム部の裏面側へのモールド樹脂の充填性をさらに高めることができる。
【００２４】
好ましくは、モールド樹脂では、第１フレーム部を封止する部分がモールド樹脂を形成する際のモールド樹脂が流し込まれる方向に向かって広がるテーパ部を有している。
【００２５】
この場合には、実験的に第１フレーム部の表面側と裏面側において、樹脂が充填される速度を向上できることが判明した。またこの場合、第１フレーム部の表面側においてモールド樹脂が充填される速度と第１フレーム部の裏面側においてモールド樹脂が充填される速度とは同レベルであることが判明した。これにより、第１フレーム部の表面側と裏面側とでモールド樹脂がほぼ同時に固化し、その結果、モールド樹脂の成形性を向上できることが判明した。
【００２６】
【発明の実施の形態】
実施の形態１
本発明の実施の形態１に係る電力半導体装置について説明する。まず、電力半導体装置の平面外観を図１に示し、側面外観を図２および図３にそれぞれ示す。電力半導体装置では、従来の技術の項において説明したように、大電流をスイッチングするためのＩＧＢＴやＦＷＤといったパワーチップと、そのパワーチップを制御するためのＬＶＩＣやＨＶＩＣといった集積回路チップが搭載されている。これらのパワーチップおよび集積回路チップはモールド樹脂１２によって封止されている。パワーチップと集積回路チップとを含む回路ブロック図の一例を図４に示す。同回路ブロック図において、周囲に示されている各端子の名称は、図１に示す各リード端子２ｂ、２ｄの名称と対応している。
【００２７】
図５は、モールド樹脂１２によって封止されているパワーチップ４および集積回路チップ６を含むリードフレーム２の構造を示したものである。図５を参照して、パワーチップ４はリードフレーム２のうち、パワーチップ用リードフレーム２ａ上に搭載されている。一方、集積回路チップ６は、集積回路チップ用リードフレーム２ｃ上に搭載されている。
【００２８】
パワーチップ側リード端子２ｂとパワーチップ４とはアルミニウム線１０のワイヤボンディングによって電気的に接続されている。一方、集積回路チップ側リード端子２ｄと集積回路チップ６とは金線８のワイヤボンディングによって電気的に接続されている。
【００２９】
また、パワーチップ４と所定の中継リード２ｆとをアルミニウム線１０のワイヤボンディングによって電気的に接続するとともに、その中継リード２ｆと集積回路チップ６とを金線８のワイヤボンディングによって電気的に接続することによって、パワーチップ４と集積回路チップ６とが電気的に接続されている。
【００３０】
本電力半導体装置のパワーチップ用リードフレーム２ａは、パワーチップ側リード端子２ｂとはリード段差部２ｅを介して集積回路チップ用リードフレーム２ｃと略平行に配置され、パワーチップ４が搭載されたパワーチップ用リードフレーム２ａの面（表面）と反対側の面（裏面）が、集積回路チップ６が搭載された集積回路チップ用リードフレーム２ｃの面（表面）と反対側の面（裏面）よりもモールド樹脂１２の外面に接近している。このため、図６に示すように、パワーチップ用リードフレーム２ａの裏面側のモールド樹脂１２の厚さが、集積回路チップ用リードフレーム２ｃの裏面側のモールド樹脂１２の厚さよりも薄くなっている。これにより、パワーチップ４で発生した熱はモールド樹脂１２の外方へ効率よく放出される。
【００３１】
上述した構造では、後で詳細に説明するように、モールド工程においてパワーチップ側リード端子２ｂ側からモールド樹脂を注入する際に、リード段差部２ｅに沿って、パワーチップ用リードフレーム２ａの裏面側に積極的にモールド樹脂が流し込まれる。これによって、パワーチップ用リードフレーム２ａの裏面側に比較的薄いモールド樹脂を、ボイドを発生させることなく高い充填性でもって形成することができる。しかも、パワーチップ用リードフレーム２ａの裏面側に積極的にモールド樹脂が流し込まれるため、１回のモールド工程によって上述したモールド樹脂１２を形成でき、従来の製造工程と比較するとモールド工程を１工程分削減することができる。
【００３２】
一方、集積回路チップ用リードフレーム２ｃの裏面側のモールド樹脂の厚さが、パワーチップ用リードフレーム２ａの裏面側のモールド樹脂よりも厚いことによって、集積回路チップ６が電力半導体装置の外部からのノイズの影響を受けにくくなる。また、電力半導体装置の放熱を効果的に行なうために、図６に示すパワーチップ用リードフレーム２ａの裏面側のモールド樹脂１２に、たとえばアルミニウムなどからなる放熱フィン（図示せず）が設けられる場合には、その放熱フィンを介してノイズが電力半導体装置の集積回路チップ６に影響を及ぼすおそれがある。そのような場合でも、集積回路チップ用リードフレーム２ｃの裏面側のモールド樹脂の厚さが十分に厚いことによって、集積回路チップ６がそのようなノイズの影響を受けることが抑制される。
【００３３】
次に、上述した電力半導体装置の製造方法について説明する。図７を参照して、リードフレーム２のパワーチップ用リードフレーム２ａ上にパワーチップ４をダイボンドにより搭載する。また、集積回路チップ用リードフレーム２ｃ上に集積回路チップ６をダイボンドにより搭載する。次に、アルミニウム線１０のワイヤボンディングによって、パワーチップ４と所定の内部リードとを電気的に接続する。同様に、金線８のワイヤボンディングにより集積回路チップ６と所定の内部リードとを電気的に接続する。
【００３４】
なお、パワーチップ用リードフレーム２ａは、リード段差部２ｅを介してパワーチップ側リード端子となるリードにつながれて、集積回路チップ用リードフレーム２ｃと略平行に配置されている。また、各パワーチップ用リードフレーム２ａと集積回路チップ用リードフレーム２ｃとはタイバー２ｇなどによってつながれている。
【００３５】
次に図８および図９を参照して、金型（図示せず）をリードフレーム２に装着して、パワーチップ側リード端子の側から樹脂注入ゲート１４により金型内にモールド樹脂１２ａを注入する。注入の際には、特にパワーチップ用リードフレーム２ａは金型に設けられた可動ピン１６によって動かないように固定されている。
【００３６】
モールド樹脂によってパワーチップ４、集積回路チップ６およびリードフレーム２を封止した後、タイバー２ｇなどをカットし、パワーチップ側リード端子および集積回路チップ側リード端子となるリード端子を曲げることによって、図１〜図３に示す電力半導体装置が完成する。
【００３７】
上述した製造方法では、図９に示すように、樹脂注入ゲート１４から注入されるモールド樹脂がリード段差部２ｅによって、パワーチップ用リードフレーム２ａの裏面側のモールド樹脂の厚さが比較的薄く形成されるべき部分へ積極的に流し込まれる。これにより、パワーチップ用リードフレーム２ａの裏面側のモールド樹脂の充填性が向上し、モールド樹脂１２内にボイドが発生するのを抑制することができる。
【００３８】
しかも、このようにして、パワーチップ用リードフレーム２ａの裏面側のモールド樹脂の充填性が向上するため、１回のモールド工程によって所定のモールド樹脂１２を形成することができる。その結果、従来の製造工程と比較するとモールド工程を１工程分削減でき、生産コストの低減を図ることが可能となる。
【００３９】
実施の形態２
本発明の実施の形態２に係る電力半導体装置について説明する。本電力半導体装置は、図１０および図１１に示すリードフレーム２を有して構成される。図１０および図１１を参照して、パワーチップ用リードフレーム２ａをなす各内部リードにおいて、隣接する内部リード間の隙間Ｌの大きさは、パワーチップ用リードフレーム２ａの裏面側に位置するモールド樹脂１２の厚さＴの２倍以下である。また、隙間１７（点線部分) などの余分な隙間をなくしている。なお、これ以外の構成については、実施の形態１において説明した図５および図６に示す構成と同様である。
【００４０】
モールド工程では、樹脂注入ゲート１４からモールド樹脂が注入されて、パワーチップ用リードフレーム２ａの裏面側に一旦流れ込んだモールド樹脂が、パワーチップ用リードフレーム２ａの内部リード間の隙間から、パワーチップ用リードフレーム２ａの表面側へ流れ込もうとする。このとき、内部リード間の隙間Ｌの大きさがモールド樹脂の厚さＴの２倍以下の場合には、隙間を通るモールド樹脂の流れが抵抗を受けて、パワーチップ用リードフレーム２ａの裏面側に一旦流れ込んだモールド樹脂が、パワーチップ用リードフレーム２ａの表面側へ流れ込もうとするのを抑制できることが実験により確認された。
【００４１】
一方、隙間Ｌの大きさがモールド樹脂の厚さＴの２倍よりも大きい場合では、パワーチップ用リードフレーム２ａの裏面側に一旦流れ込んだモールド樹脂が、容易に隙間を通ってパワーチップ用リードフレーム２ａの表面側へ流れ込んでしまい、パワーチップ用リードフレーム２ａの裏面側のモールド樹脂の充填性を十分に高めることができないことが判明した。
【００４２】
以上説明したように、本電力半導体装置によれば、所定の大きさの隙間を設けることによって、また、余分な隙間を省くことによって、そのモールド工程において、一旦パワーチップ用リードフレーム２ａの裏面側へ流れたモールド樹脂が表面側へ流れ込むのをさらに抑制することができる。その結果、実施の形態１において説明した効果のうち、特にパワーチップ用リードフレーム２ａの裏面側のモールド樹脂の充填性をさらに高めることができる。
【００４３】
実施の形態３
本発明の実施の形態３に係る電力半導体装置について説明する。本電力半導体装置は、図１２および図１３に示すリードフレーム２を有して構成される。図１２および図１３を参照して、パワーチップ用リードフレーム２ａの集積回路チップ用リードフレーム２ｃ側には、集積回路チップ用リードフレーム２ｃが位置する面に向かって、リード曲げ部２ｈが形成されている。なお、これ以外の構成については、実施の形態２において説明した図１０および図１１に示す構成と同様である。
【００４４】
モールド工程では、樹脂注入ゲート１４から注入されるモールド樹脂は、パワーチップ用リードフレーム２ａの表面側と裏面側とに分かれて流れ込む。このとき、パワーチップ用リードフレーム２ａの表面側に流れ込むモールド樹脂では、リード曲げ部２ｈによってその流れが抑制される。
【００４５】
パワーチップ用リードフレーム２ａの表面側のモールド樹脂の流れが抑えられる結果、パワーチップ用リードフレーム２ａの裏面側にモールド樹脂を積極的に流し込むことができる。これにより、実施の形態１において説明した効果のうち、特にパワーチップ用リードフレーム２ａの裏面側のモールド樹脂の充填性をさらに高めることができる。
【００４６】
なお、パワーチップ用リードフレーム２ａに設けられるリード曲げ部２ｈとしては、図１３に示す構造の他に、図１４に示すように、リード曲げ部２ｈが集積回路チップ用リードフレーム２ｃが位置する面を超えて形成されている構造や、図１５に示すようにリード曲げ部２ｈが階段状の構造でも、モールド樹脂の充填性の効果を得ることができる。
【００４７】
実施の形態４
本発明の実施の形態４に係る電力半導体装置について説明する。本電力半導体装置は、図１６に示す外観のモールド樹脂１２を有して構成される。図１６を参照して、モールド樹脂１２では、モールド樹脂が注入される方向と交差する方向にモールド樹脂段差部１８ａが形成され、この場合、パワーチップが搭載されたパワーチップ用リードフレーム２ａの面側のパワーチップ側リード端子２ｂ近傍に、モールド樹脂段差部１８ａが形成されている。なお、これ以外の構成については、実施の形態１に説明した図５および図６に示す構成と同様である。また、図１６において、パワーチップ用リードフレーム２ａの上方に形成されているリードはタイバーである。
【００４８】
上述した電力半導体装置では、モールド工程の金型にはモールド樹脂段差部１８ａに対応する突出部分が形成されている。これにより、樹脂注入ゲート１４からモールド樹脂を注入する際に、金型のその突出部分（図示せず）が抵抗となって、パワーチップ用リードフレーム２ａの表面側へモールド樹脂が流れ込むのが抑制されて、パワーチップ用リードフレーム２ａの裏面側へ積極的にモールド樹脂を流し込むことができる。その結果、パワーチップ用リードフレーム２ａの裏面側のモールド樹脂の充填性をさらに高めることができる。
【００４９】
実施の形態５
本発明の実施の形態５に係る電力半導体装置について説明する。本電力半導体装置は、図１７に示す外観のモールド樹脂１２を有して構成される。図１７を参照して、モールド樹脂１２にはパワーチップ用リードフレーム２ａの表面側の表面に、モールド樹脂が注入される方向と交差する方向にモールド樹脂凹部１８ｂが形成され、この場合、パワーチップ側リード端子が並ぶ方向と平行にモールド樹脂凹部１８ｂが形成されている。なお、これ以外の構成については、実施の形態１において説明した図５および図６に示す構成と同様である。
【００５０】
上述した電力半導体装置では、モールド工程の金型にはモールド樹脂凹部１８ｂに対応する突出部分 (図示せず) が形成されている。これによって、樹脂注入ゲート１４からモールド樹脂を注入する際に、金型のその突出部分（図示せず）が抵抗となって、パワーチップ用リードフレーム２ａの表面側へモールド樹脂が流れ込むのが抑制されて、パワーチップ用リードフレーム２ａの裏面側へ積極的にモールド樹脂を流し込むことができる。その結果、パワーチップ用リードフレーム２ａの裏面側のモールド樹脂の充填性をさらに高めることができる。
【００５１】
なお、上述したモールド樹脂凹部１８ｂは、特に、パワーチップ４と内部リードとを電気的に接続するアルミニウム線１０の高さが、図１７に示すように、最も低い部分の上方に形成することが望ましい。この場合には、モールド樹脂凹部１８ｂに対応する金型の突出部分をより大きくすることができ、その結果、パワーチップ用リードフレーム２ａの表面側のモールド樹脂の流れを効果的に抑制して、パワーチップ用リードフレーム２ａの裏面側へモールド樹脂を積極的に流すことができる。
【００５２】
実施の形態６
本発明の実施の形態６に係る電力半導体装置について説明する。本電力半導体装置は、図１８に示すリードフレーム２を有して構成される。図１８を参照して、リードフレーム２のパワーチップ用リードフレーム２ａには、モールド樹脂が注入される方向に向かってテーパＴＥが設けられ、この場合、パワーチップ側リード端子側から集積回路チップ用リードフレーム２ｃ側へ向かって徐々に広がるようにテーパＴＥが設けられている。なお、これ以外の構成については実施の形態１において説明した図５および図６に示す構成と同様である。
【００５３】
上述した電力半導体装置では、モールド工程において、テーパＴＥを有するリードフレーム２の形状に対応した金型が装着されて、樹脂注入ゲート１４よりモールド樹脂が金型内に注入される。このとき、実施の形態１において説明したリードフレーム２がテーパを有しない構造と比べると、金型内にモールド樹脂が充填される速さがより速くなることが実験的に判明した。また、上述したテーパＴＥを有する場合には、パワーチップ用リードフレーム２ａの表面側と裏面側とでモールド樹脂が充填される速さが同レベルであることも判明した。これにより、パワーチップ用リードフレーム２ａの表面側と裏面側とでモールド樹脂がほぼ同時に固化し、その結果、モールド樹脂の成形性を向上できることが判明した。また、テーパＴＥによって、モールド樹脂が空気を巻き込むのを防ぐこともでき、モールド樹脂の充填性も向上できることが判明した。
【００５４】
以上のモールド工程を経て完成した電力半導体装置の平面外観を図１９に示し、側面外観を図２０および図２１にそれぞれ示す。図１９に示すように、完成した電力半導体装置では、リードフレーム２のテーパＴＥに対応したモールド樹脂１２のモールド樹脂テーパ部１２Ｔが形成されている。なお、この電力半導体装置では、実施の形態４または実施の形態５において説明したモールド樹脂段差部１８ａおよびモールド樹脂凹部１８ｂがモールド樹脂１２の表面に形成されている。このようなモールド樹脂段差部１８ａおよびモールド樹脂凹部１８ｂを設けることによって、パワーチップ用リードフレーム２ａの裏面側へのモールド樹脂の充填性をさらに効果的に高めることができる。
【００５５】
また、上述した各実施の形態において説明した電力半導体装置では、モールド工程が１回で済むため、パワーチップ４と集積回路チップ６とを電気的に中継する中継リード２ｆが、モールド樹脂１２より突出するので、たとえば、ＩＧＢＴのゲート電極の電圧やＨＶＩＣまたはＬＶＩＣの出力信号 (電圧) を直接測定することが可能になる。
【００５６】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【００５７】
【発明の効果】
本発明の１つの局面における半導体装置によれば、電力用チップが搭載された第１フレーム部の第１面（表面）と反対側の第２面（裏面）が、集積回路チップが搭載された第２フレーム部の第１面（表面）と反対側の第２面（裏面）よりもモールド樹脂の外面に接近していることによって、モールド樹脂を第１フレーム部の第１リード端子側から注入してリードフレーム部をモールド樹脂によって封止する際に、第１リード端子の幅よりも長い幅を有するリード段差部に沿って、第１フレーム部の裏面側に積極的にモールド樹脂が流し込まれる。また、第１フレーム部とリード段差部との間、互いに隣接するリード段差部同士の間および互いに隣接する第１フレーム部同士の間には、所定の大きさの隙間がそれぞれ形成されており、その隙間の大きさは、電力用チップが搭載された第１フレーム部の第１面とは反対の第２面側に位置するモールド樹脂の厚さの２倍以下とされることで、第１フレーム部の裏面側に一旦流れ込んだモールド樹脂が、隙間を通って第１フレーム部の表面側に容易に流れ込むのを抑制して、第１フレーム部の裏面側へのモールド樹脂の積極的な流れを形成できる。これにより、第１フレーム部の裏面側に比較的薄いモールド樹脂を、ボイドを発生させることなく高い充填性でもって形成することができる。こうして、第１フレーム部の裏面側に積極的にモールド樹脂が流し込まれるため、１回のモールド工程によりリードフレーム部を封止することができ、工程削減を図ることが可能となる。また、互いに対向する第１側面部と第２側面部とを有するモールド樹脂は、第１側面部に対応する第１リード端子の側からリード段差部を経て第１フレーム部における第１面の側と第２面の側とに分かれて注入され、さらに、第２フレーム部から第２側面部に対応する第２リード端子の側に向かって流れ込むことで、モールド樹脂として、第１フレーム部における第１面の側および第２面の側と、第２フレーム部における第１面の側および第２面の側とにそれぞれ同じ材料からなるモールド樹脂が充填されることになる。
なお、第１フレーム部の隙間の大きさが、第２面側に位置するモールド樹脂の厚さの２倍よりも大きい場合では、第１フレーム部の裏面側に一旦流れ込んだモールド樹脂が、隙間を通って第１フレーム部の表面側に容易に流れ込んでしまい、第１フレーム部の裏面側のモールド樹脂の充填性が悪化することが判明した。
【００５９】
また好ましくは、第１フレーム部は、第２フレーム部側の部分が第２フレーム部が位置する面に向かって折り曲げられたリード曲げ部を有していることによって、第１フレーム部のリード端子側から注入されたモールド樹脂のうち、第１フレーム部の表面側に注入されるモールド樹脂の流れが、リード曲げ部が抵抗となって妨げられる。これにより、第１フレーム部の表面側へのモールド樹脂の注入が抑制されて、その分を第１フレーム部の裏面側へ注入することができる。その結果、第１フレーム部の裏面側のモールド樹脂の充填性をより高めることができる。
【００６０】
好ましくは、第１フレーム部に接続されているリード端子近傍の電力用チップが搭載された第１フレーム部の第１面側のモールド樹脂の表面には、モールド樹脂を形成する際のモールド樹脂が流し込まれる方向と交差する方向にモールド樹脂段差部が設けられていることによって、第１フレーム部のリード端子側からモールド樹脂を注入する際に、モールド樹脂段差部に対応した金型の突出部分によって、第１フレーム部の表面側への樹脂の流入が抑制されて、第１フレーム部の裏面側への樹脂の注入を積極的に行なうことができる。その結果、第１フレーム部の裏面側の樹脂の充填性をより高めることができる。
【００６１】
また好ましくは、電力用チップが搭載された第１フレーム部の第１面側のモールド樹脂の表面には、モールド樹脂を形成する際のモールド樹脂が流し込まれる方向と交差する方向に凹部が形成されていることによって、モールド樹脂を注入する際に、凹部に対応した金型の突出部分によって、第１フレーム部のリード端子側から注入された樹脂のうち、第１フレーム部の表面側に注入されるモールド樹脂の流れが妨げられる。これにより、第１フレーム部の表面側へのモールド樹脂の注入が抑制されて、その分を第１フレーム部の裏面側へ注入することができる。その結果、第１フレーム部の裏面側のモールド樹脂の充填性をより高めることができる。
【００６２】
さらに好ましくは、電力用チップはアルミニウム線によりボンディングされ、凹部は、アルミニウム線のうち、アルミニウム線の高さが比較的低い部分の上方のモールド樹脂の表面に形成されていることによって、凹部に対応する金型の突出部分をより大きく設定でき、これにより第１フレーム部の表面側に注入されるモールド樹脂の流れをさらに妨げることができる。その結果、第１フレーム部の裏面側へのモールド樹脂の充填性をさらに高めることができる。
【００６３】
好ましくは、モールド樹脂では、第１フレーム部を封止する部分がモールド樹脂を形成する際のモールド樹脂が流し込まれる方向に向かって広がるテーパ部を有していることによって、実験的に第１フレーム部の表面側と裏面側において、樹脂が充填される速度を向上できることが判明した。またこの場合、第１フレーム部の表面側においてモールド樹脂が充填される速度と第１フレーム部の裏面側においてモールド樹脂が充填される速度とは同レベルであることが判明した。これにより、第１フレーム部の表面側と裏面側とでモールド樹脂がほぼ同時に固化し、その結果、モールド樹脂の成形性を向上できることが判明した。
【図面の簡単な説明】
【図１】 本発明の実施の形態１に係る電力半導体装置の平面外観図である。
【図２】 同実施の形態における電力半導体装置の１つの側面外観図である。
【図３】 同実施の形態における電力半導体装置の他の側面外観図である。
【図４】 同実施の形態における電力半導体装置の回路ブロック図である。
【図５】 同実施の形態における電力半導体装置の内部構成を示す平面図である。
【図６】 同実施の形態における電力半導体装置の内部構成を示す断面図である。
【図７】 同実施の形態における電力半導体装置の製造方法の一工程を示す平面図である。
【図８】 同実施の形態において、図７に示す工程の後に行なわれる工程を示す平面図である。
【図９】 同実施の形態において、図８に示す工程における断面図である。
【図１０】 本発明の実施の形態２に係る電力半導体装置の内部構造を示す平面図である。
【図１１】 同実施の形態における電力半導体装置の断面図である。
【図１２】 本発明の実施の形態３に係る電力半導体装置の内部構造を示す平面図である。
【図１３】 同実施の形態における電力半導体装置の断面図である。
【図１４】 同実施の形態における電力半導体装置の第１の変形例を示す断面図である。
【図１５】 同実施の形態における電力半導体装置の第２の変形例を示す断面図である。
【図１６】 本発明の実施の形態４に係る電力半導体装置の断面図である。
【図１７】 本発明の実施の形態５に係る電力半導体装置の断面図である。
【図１８】 本発明の実施の形態６に係る電力半導体装置の内部構造を示す平面図である。
【図１９】 同実施の形態における電力半導体装置の平面外観図である。
【図２０】 同実施の形態における電力半導体装置の１つの側面外観図である。
【図２１】 同実施の形態における電力半導体装置の他の側面外観図である。
【図２２】 従来の電力半導体装置の製造工程の一工程を示す平面図である。
【図２３】 図２２に示す工程の断面図である。
【図２４】 図２２に示す工程の後に行なわれる工程を示す平面図である。
【図２５】 図２４に示す工程における断面図である。
【図２６】 図２４に示す工程の後に行なわれる工程を示す平面図である。
【図２７】 図２６に示す工程における断面図である。
【図２８】 図２６に示す工程の後に行なわれる工程を示す平面図である。
【図２９】 図２８に示す工程における断面図である。
【図３０】 従来の電力半導体装置の外観を示す図であり、（ａ）は平面外観図を示し、（ｂ）は１つの側面外観図であり、（ｃ）は他の側面外観図である。
【符号の説明】
２ａ パワーチップ用リードフレーム、２ｂ パワーチップ側リード端子、２ｃ 集積回路チップ用リードフレーム、２ｄ 集積回路チップ側リード端子、２ｅ リード段差部、２ｆ 中継リード、２ｇ タイバー、２ｈ リード曲げ部、４ パワーチップ、６ 集積回路チップ、８ 金線、１０ アルミニウム線、１２、１２ａ モールド樹脂、１２Ｔ モールド樹脂テーパ部、１４ 樹脂注入ゲート、１６ 可動ピン、１８ａ モールド樹脂段差部、１８ｂ モールド樹脂凹部、ＴＥ テーパ。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor device, and more particularly to a semiconductor device in which the filling property of a mold resin is improved and the molding process can be reduced.
[0002]
[Prior art]
As an example of a conventional semiconductor device, a power semiconductor device used as a switching element for an inverter such as an air conditioner or a washing machine will be described. In a power semiconductor device, power such as an insulated gate bipolar transistor (hereinafter referred to as “IGBT”) or a flywheel diode (hereinafter referred to as “FWD”) for switching a large current. Integration of a chip and a low voltage integrated circuit (hereinafter referred to as “LVIC”) and a high voltage integrated circuit (hereinafter referred to as “HVIC”) for controlling the power chip. A circuit chip is mounted.
[0003]
The power semiconductor device is formed by die-bonding these power chip and integrated circuit chip on a lead frame, and passing through a predetermined wire bond and resin molding process. A conventional method for manufacturing such a power semiconductor device will be described with reference to the drawings.
[0004]
Referring to FIGS. 22 and 23, power chip 104 and integrated circuit chip 106 are mounted on lead frame 102 by die bonding, respectively. Next, the power chip 104 and a predetermined internal lead in the lead frame 102 are electrically connected by the aluminum wire 110 by wire bonding. Similarly, the integrated circuit chip 106 and a predetermined internal lead are electrically connected by a gold wire 108. The reason why the aluminum wire 110 is applied is that the power chip 104 handles a large current.
[0005]
Next, referring to FIGS. 24 and 25, primary mold resin 112 is formed so as to cover the side of the surface of lead frame 102 on which power chip 104 and integrated circuit chip 106 are mounted. At this time, the surface of the lead frame 102 opposite to the surface on which the power chip 104 and the integrated circuit chip 106 are mounted is in an exposed state.
[0006]
Next, referring to FIG. 26 and FIG. 27, the lead portion 102h (shaded portion) that becomes an unnecessary lead terminal is cut and removed among the lead terminals. Next, referring to FIG. 28 and FIG. 29, secondary mold resin 114 is further formed so as to cover primary mold resin 112 and lead frame 102. At this time, a heat sink 116 for releasing heat generated particularly in the power chip 104 is provided.
[0007]
Thereafter, the tie bar 102g of the lead frame 102 is cut and each lead terminal protruding from the secondary mold resin 114 is bent, whereby the power semiconductor device shown in FIGS. 30A, 30B, and 30C is completed. To do. As shown in the figure, an integrated circuit chip-side lead terminal 102d connected to the integrated circuit chip is disposed on one side of the secondary mold resin 114, and a power connected to the power chip on the other side. Chip-side lead terminals 102b are disposed.
[0008]
Each integrated circuit chip-side lead terminal 102d and power chip-side lead terminal 102b are provided so that the heat sink 116 can efficiently dissipate heat by the heat sink 116 with the power semiconductor device mounted on a printed circuit board or the like. It is bent to the side opposite to the side where it is disposed. A conventional power semiconductor device is manufactured as described above.
[0009]
[Problems to be solved by the invention]
2. Description of the Related Art In recent years, the process has been streamlined from the viewpoint of reducing manufacturing costs, and in the above power semiconductor device, two molding processes using the primary and secondary molding resins can be handled by a single molding process. Development is underway.
[0010]
In the power semiconductor device, in particular, in order to efficiently dissipate heat generated in the power chip 104, as shown in FIG. 29, the surface of the lead frame 102 on which the power chip 104 is mounted (hereinafter simply referred to as “surface”). It is necessary to make the thickness of the mold resin located on the opposite surface (hereinafter simply referred to as “rear surface”) as thin as possible so that the insulation between the heat sink 116 and the lead frame 102 is not impaired. For this reason, it is difficult to satisfactorily fill the front and back surfaces of the lead frame 102 with mold resin in a single molding process, and in particular, voids are generated in the mold resin filled on the back side of the lead frame 102. There was a thing.
[0011]
The present invention has been made to solve the above problems, and an object of the present invention is to provide a semiconductor device in which the molding process can be reduced and the mold resin filling property is high.
[0012]
[Means for Solving the Problems]
A semiconductor device according to one aspect of the present invention includes a power chip, an integrated circuit chip for controlling the power chip, a lead frame portion, and a mold resin. The lead frame portion is connected to a first frame portion for mounting a power chip, a second frame portion for mounting an integrated circuit chip, a first lead terminal connected to the first frame portion, and a second frame portion. The second lead terminal is provided. Mold resin is The first side surface portion and the second side surface portion are opposed to each other, the first lead terminal protrudes from the first side surface portion, and the second lead terminal extends from the second side surface portion. The lead frame portion including the power chip and the integrated circuit chip is sealed by projecting. The first frame portion is disposed substantially parallel to the second frame portion via the first lead terminal and the lead step portion. ing. A gap of a predetermined size is formed between the first frame portion and the lead step portion, between the adjacent lead step portions, and between the adjacent first frame portions. . The second surface opposite to the first surface of the first frame portion on which the power chip is mounted is more mold resin than the second surface opposite to the first surface of the second frame portion on which the integrated circuit chip is mounted. Is approaching the outside surface. The size of the gap is not more than twice the thickness of the mold resin located on the second surface side opposite to the first surface of the first frame portion on which the power chip is mounted. The width of the lead step portion is longer than the width of the first lead terminal. Mold resin is Corresponds to the first side Injected separately from the first lead terminal side through the lead step portion into the first surface side and the second surface side of the first frame portion. ,further, Second frame part To the second lead terminal corresponding to the second side surface portion On the side of Facing As the mold resin, the mold resin made of the same material is respectively used for the first surface side and the second surface side in the first frame portion and on the first surface side and the second surface side in the second frame portion. Filled.
[0013]
According to this configuration, the second surface (back surface) opposite to the first surface (front surface) of the first frame portion on which the power chip is mounted is the first surface of the second frame portion on which the integrated circuit chip is mounted. The lead frame portion is molded by injecting mold resin from the first lead terminal side of the first frame portion by being closer to the outer surface of the mold resin than the second surface (back surface) opposite to the surface (front surface). When sealing with resin, the mold resin is actively poured into the back surface side of the first frame portion along the lead step portion having a width longer than the width of the first lead terminal. The first frame part Gaps of a predetermined size are formed between the lead stepped portions and the lead stepped portions adjacent to each other and between the first frame portions adjacent to each other, The size of the gap is not more than twice the thickness of the mold resin located on the second surface side opposite to the first surface of the first frame portion on which the power chip is mounted. The mold resin that has once flowed into the back surface side of the frame portion is prevented from easily flowing into the front surface side of the first frame portion through the gap, and the mold resin actively flows to the back surface side of the first frame portion. Can be formed. As a result, a relatively thin mold resin can be formed on the back side of the first frame portion with high filling properties without generating voids. Thus, since the mold resin is actively poured into the back side of the first frame part, the lead frame part can be sealed by a single molding process, and the process can be reduced. Also, It has the 1st side part and the 2nd side part which mutually oppose Mold resin is Corresponds to the first side Injected separately from the first lead terminal side through the lead step portion into the first surface side and the second surface side of the first frame portion. ,further, Second frame part To the second lead terminal corresponding to the second side surface portion On the side of Heading As a mold resin, the mold is made of the same material on the first surface side and the second surface side in the first frame portion and on the first surface side and the second surface side in the second frame portion, respectively. The resin will be filled.
When the size of the gap in the first frame portion is larger than twice the thickness of the mold resin located on the second surface side, the mold resin once flowing into the back side of the first frame portion is It has been found that the resin easily flows into the front surface side of the first frame portion and the mold resin filling property on the back surface side of the first frame portion deteriorates.
[0016]
Preferably, the first frame portion has a lead bent portion in which a portion on the second frame portion side is bent toward a surface on which the second frame portion is located.
[0017]
In this case, out of the mold resin injected from the lead terminal side of the first frame part, the flow of the mold resin injected to the surface side of the first frame part is hindered by the lead bending part as a resistance. Thereby, injection | pouring of mold resin to the surface side of a 1st frame part is suppressed, and the part can be inject | poured into the back surface side of a 1st frame part. As a result, the filling property of the mold resin on the back surface side of the first frame portion can be further enhanced.
[0018]
Preferably, the first frame portion on which the power chip in the vicinity of the lead terminal connected to the first frame portion is mounted. First On the surface of the mold resin on the surface side, a mold resin step portion is provided in a direction intersecting with a direction in which the mold resin is poured when forming the mold resin.
[0019]
In this case, when the mold resin is injected from the lead terminal side of the first frame portion, the inflow of the resin to the surface side of the first frame portion is suppressed by the protruding portion of the mold corresponding to the mold resin stepped portion. Thus, the resin can be positively injected into the back surface side of the first frame portion. As a result, the resin filling property on the back surface side of the first frame portion can be further enhanced.
[0020]
Also preferably, the first frame portion on which the power chip is mounted. First On the surface of the mold resin on the surface side, a recess is formed in a direction crossing the direction in which the mold resin is poured when forming the mold resin.
[0021]
In this case, when the mold resin is injected, the resin is injected from the lead terminal side of the first frame portion to the surface side of the first frame portion by the protruding portion of the mold corresponding to the recess. The flow of mold resin is hindered. Thereby, injection | pouring of mold resin to the surface side of a 1st frame part is suppressed, and the part can be inject | poured into the back surface side of a 1st frame part. As a result, the filling property of the mold resin on the back surface side of the first frame portion can be further enhanced.
[0022]
More preferably, the power chip is bonded with an aluminum wire, and the recess is formed on the surface of the mold resin above the portion of the aluminum wire where the height of the aluminum wire is relatively low.
[0023]
In this case, the protruding portion of the mold corresponding to the concave portion can be set larger, thereby further hindering the flow of mold resin injected into the surface side of the first frame portion. As a result, the filling property of the mold resin on the back surface side of the first frame portion can be further enhanced.
[0024]
Preferably, in the mold resin, the portion that seals the first frame portion has a tapered portion that expands in a direction in which the mold resin is poured when forming the mold resin.
[0025]
In this case, it has been experimentally found that the resin filling speed can be improved on the front surface side and the back surface side of the first frame portion. Further, in this case, it has been found that the speed at which the mold resin is filled on the front surface side of the first frame portion and the speed at which the mold resin is filled on the back surface side of the first frame portion are the same level. Thus, it has been found that the mold resin is solidified almost simultaneously on the front surface side and the back surface side of the first frame portion, and as a result, the moldability of the mold resin can be improved.
[0026]
DETAILED DESCRIPTION OF THE INVENTION
Embodiment 1
A power semiconductor device according to the first embodiment of the present invention will be described. First, the planar appearance of the power semiconductor device is shown in FIG. 1, and the side appearance is shown in FIGS. 2 and 3, respectively. In the power semiconductor device, as described in the section of the prior art, a power chip such as IGBT or FWD for switching a large current and an integrated circuit chip such as LVIC or HVIC for controlling the power chip are mounted. Yes. These power chip and integrated circuit chip are sealed with a mold resin 12. An example of a circuit block diagram including a power chip and an integrated circuit chip is shown in FIG. In the circuit block diagram, the names of the terminals shown in the periphery correspond to the names of the lead terminals 2b and 2d shown in FIG.
[0027]
FIG. 5 shows the structure of the lead frame 2 including the power chip 4 and the integrated circuit chip 6 that are sealed with the mold resin 12. Referring to FIG. 5, the power chip 4 is mounted on the power chip lead frame 2 a in the lead frame 2. On the other hand, the integrated circuit chip 6 is mounted on an integrated circuit chip lead frame 2c.
[0028]
The power chip side lead terminal 2 b and the power chip 4 are electrically connected by wire bonding of an aluminum wire 10. On the other hand, the integrated circuit chip side lead terminal 2d and the integrated circuit chip 6 are electrically connected by wire bonding of a gold wire 8.
[0029]
Further, the power chip 4 and a predetermined relay lead 2 f are electrically connected by wire bonding of the aluminum wire 10, and the relay lead 2 f and the integrated circuit chip 6 are electrically connected by wire bonding of the gold wire 8. As a result, the power chip 4 and the integrated circuit chip 6 are electrically connected.
[0030]
The power chip lead frame 2a of the power semiconductor device is disposed substantially parallel to the integrated circuit chip lead frame 2c via the lead step portion 2e with respect to the power chip side lead terminal 2b, and the power chip 4 is mounted on the power chip lead frame 2a. The surface (back surface) opposite to the surface (front surface) of the chip lead frame 2a is more than the surface (back surface) opposite to the surface (front surface) of the integrated circuit chip lead frame 2c on which the integrated circuit chip 6 is mounted. The outer surface of the mold resin 12 is approached. Therefore, as shown in FIG. 6, the thickness of the mold resin 12 on the back side of the power chip lead frame 2a is thinner than the thickness of the mold resin 12 on the back side of the integrated circuit chip lead frame 2c. . Thereby, the heat generated in the power chip 4 is efficiently released to the outside of the mold resin 12.
[0031]
In the structure described above, as will be described in detail later, when the molding resin is injected from the power chip side lead terminal 2b side in the molding step, the back surface side of the power chip lead frame 2a along the lead step portion 2e. The mold resin is poured into As a result, a relatively thin mold resin can be formed on the back surface side of the power chip lead frame 2a with high filling properties without generating voids. In addition, since the mold resin is actively poured into the back side of the power chip lead frame 2a, the above-described mold resin 12 can be formed by a single molding process. Can be reduced.
[0032]
On the other hand, the thickness of the mold resin on the back surface side of the integrated circuit chip lead frame 2c is thicker than the mold resin on the back surface side of the power chip lead frame 2a, so that the integrated circuit chip 6 comes from the outside of the power semiconductor device. Less susceptible to noise. Further, in order to effectively dissipate heat from the power semiconductor device, a heat radiation fin (not shown) made of aluminum or the like is provided on the mold resin 12 on the back surface side of the power chip lead frame 2a shown in FIG. In some cases, noise may affect the integrated circuit chip 6 of the power semiconductor device through the radiation fin. Even in such a case, since the thickness of the mold resin on the back surface side of the integrated circuit chip lead frame 2c is sufficiently thick, the integrated circuit chip 6 is suppressed from being affected by such noise.
[0033]
Next, a method for manufacturing the above power semiconductor device will be described. Referring to FIG. 7, power chip 4 is mounted on power chip lead frame 2a of lead frame 2 by die bonding. The integrated circuit chip 6 is mounted on the integrated circuit chip lead frame 2c by die bonding. Next, the power chip 4 and a predetermined internal lead are electrically connected by wire bonding of the aluminum wire 10. Similarly, the integrated circuit chip 6 and a predetermined internal lead are electrically connected by wire bonding of the gold wire 8.
[0034]
The power chip lead frame 2a is connected to a lead serving as a power chip-side lead terminal via a lead step portion 2e, and is disposed substantially parallel to the integrated circuit chip lead frame 2c. Each power chip lead frame 2a and integrated circuit chip lead frame 2c are connected by a tie bar 2g or the like.
[0035]
Next, referring to FIG. 8 and FIG. 9, a mold (not shown) is mounted on the lead frame 2, and a mold resin 12a is injected into the mold by the resin injection gate 14 from the power chip side lead terminal side. To do. At the time of injection, the power chip lead frame 2a is fixed so as not to move by a movable pin 16 provided in the mold.
[0036]
After sealing the power chip 4, the integrated circuit chip 6 and the lead frame 2 with the mold resin, the tie bar 2 g and the like are cut, and the lead terminals serving as the power chip side lead terminal and the integrated circuit chip side lead terminal are bent. 1 to 3 complete the power semiconductor device.
[0037]
In the manufacturing method described above, as shown in FIG. 9, the mold resin injected from the resin injection gate 14 is formed by the lead step portion 2e so that the mold resin on the back surface side of the power chip lead frame 2a is relatively thin. Actively poured into the part to be done. Thereby, the filling property of the mold resin on the back surface side of the power chip lead frame 2a is improved, and generation of voids in the mold resin 12 can be suppressed.
[0038]
In addition, since the filling property of the mold resin on the back surface side of the power chip lead frame 2a is improved in this way, the predetermined mold resin 12 can be formed by a single molding process. As a result, the molding process can be reduced by one process as compared with the conventional manufacturing process, and the production cost can be reduced.
[0039]
Embodiment 2
A power semiconductor device according to Embodiment 2 of the present invention will be described. This power semiconductor device has a lead frame 2 shown in FIGS. 10 and 11. Referring to FIG. 10 and FIG. 11, in each internal lead constituting the power chip lead frame 2a, the size of the gap L between the adjacent internal leads is the mold resin located on the back side of the power chip lead frame 2a. The thickness T is 12 times or less. Further, an extra gap such as the gap 17 (dotted line portion) is eliminated. Other configurations are the same as the configurations shown in FIGS. 5 and 6 described in the first embodiment.
[0040]
In the molding process, the mold resin is injected from the resin injection gate 14 and once flows into the back surface side of the power chip lead frame 2a, the mold resin is used for the power chip from the gap between the internal leads of the power chip lead frame 2a. It tries to flow into the surface side of the lead frame 2a. At this time, if the size of the gap L between the internal leads is not more than twice the thickness T of the mold resin, the flow of the mold resin through the gap receives resistance, and the back side of the power chip lead frame 2a. It has been confirmed by experiments that the mold resin once flowing into the chip can be prevented from flowing into the surface side of the power chip lead frame 2a.
[0041]
On the other hand, when the size of the gap L is larger than twice the thickness T of the mold resin, the mold resin once flowing into the back side of the power chip lead frame 2a easily passes through the gap and leads to the power chip lead. It turned out that it flowed to the surface side of the flame | frame 2a, and the filling property of the mold resin of the back surface side of the lead frame 2a for power chips cannot fully be improved.
[0042]
As described above, according to the power semiconductor device, by providing a gap of a predetermined size and omitting an extra gap, the back side of the power chip lead frame 2a is temporarily provided in the molding process. It is possible to further suppress the mold resin that has flowed to the surface side. As a result, among the effects described in the first embodiment, the filling property of the mold resin on the back surface side of the power chip lead frame 2a can be further enhanced.
[0043]
Embodiment 3
A power semiconductor device according to Embodiment 3 of the present invention will be described. This power semiconductor device has a lead frame 2 shown in FIGS. 12 and 13. 12 and 13, a lead bending portion 2h is formed on the side of the integrated circuit chip lead frame 2c on the side of the integrated circuit chip lead frame 2c of the power chip lead frame 2a. ing. Other configurations are the same as the configurations shown in FIGS. 10 and 11 described in the second embodiment.
[0044]
In the molding process, the mold resin injected from the resin injection gate 14 flows separately into the front surface side and the back surface side of the power chip lead frame 2a. At this time, in the mold resin flowing into the surface side of the power chip lead frame 2a, the flow is suppressed by the lead bending portion 2h.
[0045]
As a result of suppressing the flow of the mold resin on the front surface side of the power chip lead frame 2a, the mold resin can be actively poured into the back surface side of the power chip lead frame 2a. Thereby, among the effects described in the first embodiment, the filling property of the mold resin on the back surface side of the power chip lead frame 2a can be further enhanced.
[0046]
In addition to the structure shown in FIG. 13, the lead bending portion 2h provided on the power chip lead frame 2a is a surface on which the integrated circuit chip lead frame 2c is located, as shown in FIG. Even when the lead bending portion 2h has a stepped structure as shown in FIG. 15, the mold resin filling effect can be obtained.
[0047]
Embodiment 4
A power semiconductor device according to Embodiment 4 of the present invention will be described. This power semiconductor device is configured to have a mold resin 12 having an appearance shown in FIG. Referring to FIG. 16, in mold resin 12, mold resin stepped portion 18a is formed in a direction crossing the direction in which mold resin is injected. In this case, the surface of power chip lead frame 2a on which the power chip is mounted. A mold resin step 18a is formed in the vicinity of the power chip side lead terminal 2b. Other configurations are the same as the configurations shown in FIGS. 5 and 6 described in the first embodiment. In FIG. 16, the lead formed above the power chip lead frame 2a is a tie bar.
[0048]
In the power semiconductor device described above, a protruding portion corresponding to the mold resin step portion 18a is formed on the mold in the molding process. Accordingly, when the mold resin is injected from the resin injection gate 14, the protruding portion (not shown) of the mold becomes a resistance, and the mold resin is prevented from flowing into the surface side of the power chip lead frame 2a. As a result, the mold resin can be actively poured into the back side of the power chip lead frame 2a. As a result, the filling property of the mold resin on the back surface side of the power chip lead frame 2a can be further enhanced.
[0049]
Embodiment 5
A power semiconductor device according to Embodiment 5 of the present invention will be described. This power semiconductor device is configured to have a mold resin 12 having an appearance shown in FIG. Referring to FIG. 17, a mold resin recess 18b is formed in the mold resin 12 on the surface on the surface side of the power chip lead frame 2a in a direction intersecting with the direction in which the mold resin is injected. A mold resin recess 18b is formed in parallel with the direction in which the side lead terminals are arranged. Other configurations are the same as the configurations shown in FIGS. 5 and 6 described in the first embodiment.
[0050]
In the power semiconductor device described above, a protruding portion (not shown) corresponding to the mold resin recess 18b is formed on the mold in the molding process. As a result, when the mold resin is injected from the resin injection gate 14, the protruding portion (not shown) of the mold becomes a resistance, and the mold resin is prevented from flowing into the surface side of the power chip lead frame 2a. As a result, the mold resin can be actively poured into the back side of the power chip lead frame 2a. As a result, the filling property of the mold resin on the back surface side of the power chip lead frame 2a can be further enhanced.
[0051]
Note that the mold resin recess 18b described above may be formed above a portion where the height of the aluminum wire 10 that electrically connects the power chip 4 and the internal lead is lowest as shown in FIG. desirable. In this case, the protruding portion of the mold corresponding to the mold resin recess 18b can be made larger. As a result, the flow of the mold resin on the surface side of the power chip lead frame 2a is effectively suppressed, The mold resin can be actively poured to the back side of the power chip lead frame 2a.
[0052]
Embodiment 6
A power semiconductor device according to Embodiment 6 of the present invention will be described. This power semiconductor device has a lead frame 2 shown in FIG. Referring to FIG. 18, the power chip lead frame 2a of the lead frame 2 is provided with a taper TE in the direction in which the mold resin is injected. In this case, the power chip side lead terminal side is used for the integrated circuit chip. A taper TE is provided so as to gradually spread toward the lead frame 2c side. Other configurations are the same as the configurations shown in FIGS. 5 and 6 described in the first embodiment.
[0053]
In the power semiconductor device described above, a mold corresponding to the shape of the lead frame 2 having the taper TE is mounted in the molding process, and the mold resin is injected into the mold from the resin injection gate 14. At this time, it has been experimentally found that the speed at which the mold resin is filled into the mold is faster than the structure in which the lead frame 2 described in the first embodiment does not have a taper. Moreover, when it has taper TE mentioned above, it turned out that the speed | rate with which mold resin is filled is the same level by the surface side and the back surface side of the lead frame 2a for power chips. Thus, it has been found that the mold resin is solidified almost simultaneously on the front surface side and the back surface side of the power chip lead frame 2a, and as a result, the moldability of the mold resin can be improved. It has also been found that the taper TE can prevent the mold resin from entraining air and can improve the filling property of the mold resin.
[0054]
The planar external appearance of the power semiconductor device completed through the above molding process is shown in FIG. 19, and the lateral external appearance is shown in FIGS. 20 and 21, respectively. As shown in FIG. 19, in the completed power semiconductor device, a mold resin taper portion 12T of the mold resin 12 corresponding to the taper TE of the lead frame 2 is formed. In this power semiconductor device, the mold resin step portion 18 a and the mold resin recess portion 18 b described in the fourth embodiment or the fifth embodiment are formed on the surface of the mold resin 12. By providing such a mold resin step portion 18a and a mold resin recess portion 18b, the filling property of the mold resin on the back surface side of the power chip lead frame 2a can be further effectively improved.
[0055]
Further, in the power semiconductor device described in each of the above-described embodiments, since the molding process is only required once, the relay lead 2 f that electrically relays the power chip 4 and the integrated circuit chip 6 protrudes from the mold resin 12. Therefore, for example, it becomes possible to directly measure the voltage of the IGBT gate electrode and the output signal (voltage) of the HVIC or LVIC.
[0056]
The embodiment disclosed this time should be considered as illustrative in all points and not restrictive. The scope of the present invention is defined by the terms of the claims, rather than the description above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.
[0057]
【The invention's effect】
According to the semiconductor device of one aspect of the present invention, the integrated circuit chip is mounted on the second surface (back surface) opposite to the first surface (front surface) of the first frame portion on which the power chip is mounted. The mold resin is injected from the first lead terminal side of the first frame portion by being closer to the outer surface of the mold resin than the second surface (back surface) opposite to the first surface (front surface) of the second frame portion. Then, when the lead frame portion is sealed with the mold resin, the mold resin is actively poured into the back surface side of the first frame portion along the lead step portion having a width longer than the width of the first lead terminal. . The first frame part Gaps of a predetermined size are formed between the lead stepped portions and the lead stepped portions adjacent to each other and between the first frame portions adjacent to each other, The size of the gap is not more than twice the thickness of the mold resin located on the second surface side opposite to the first surface of the first frame portion on which the power chip is mounted. The mold resin that has once flowed into the back surface side of the frame portion is prevented from easily flowing into the front surface side of the first frame portion through the gap, and the mold resin actively flows to the back surface side of the first frame portion. Can be formed. As a result, a relatively thin mold resin can be formed on the back side of the first frame portion with high filling properties without generating voids. Thus, since the mold resin is actively poured into the back side of the first frame part, the lead frame part can be sealed by a single molding process, and the process can be reduced. Also, It has the 1st side part and the 2nd side part which mutually oppose Mold resin is Corresponds to the first side Injected separately from the first lead terminal side through the lead step portion into the first surface side and the second surface side of the first frame portion. ,further, Second frame part To the second lead terminal corresponding to the second side surface portion On the side of Heading As a mold resin, the mold is made of the same material on the first surface side and the second surface side in the first frame portion and on the first surface side and the second surface side in the second frame portion, respectively. The resin will be filled.
When the size of the gap in the first frame portion is larger than twice the thickness of the mold resin located on the second surface side, the mold resin once flowing into the back side of the first frame portion is It has been found that the resin easily flows into the front surface side of the first frame portion and the mold resin filling property on the back surface side of the first frame portion deteriorates.
[0059]
Preferably, the first frame portion has a lead bent portion in which a portion on the second frame portion side is bent toward a surface on which the second frame portion is located, whereby the lead terminal of the first frame portion Of the mold resin injected from the side, the flow of the mold resin injected into the surface side of the first frame portion is hindered by the lead bending portion being a resistance. Thereby, injection | pouring of mold resin to the surface side of a 1st frame part is suppressed, and the part can be inject | poured into the back surface side of a 1st frame part. As a result, the filling property of the mold resin on the back surface side of the first frame portion can be further enhanced.
[0060]
Preferably, the first frame portion on which the power chip in the vicinity of the lead terminal connected to the first frame portion is mounted. First On the surface of the mold resin on the surface side, a mold resin step portion is provided in a direction intersecting the direction in which the mold resin is poured when forming the mold resin, so that the mold is molded from the lead terminal side of the first frame portion. When the resin is injected, the inflow of the resin to the front surface side of the first frame portion is suppressed by the protruding portion of the mold corresponding to the mold resin step portion, and the resin is injected to the back surface side of the first frame portion. Can be performed actively. As a result, the resin filling property on the back surface side of the first frame portion can be further enhanced.
[0061]
Also preferably, the first frame portion on which the power chip is mounted. First On the surface side of the mold resin, a recess is formed in a direction intersecting the direction in which the mold resin is poured when forming the mold resin. Of the resin injected from the lead terminal side of the first frame portion, the flow of the mold resin injected to the surface side of the first frame portion is hindered by the protruding portion of the mold. Thereby, injection | pouring of mold resin to the surface side of a 1st frame part is suppressed, and the part can be inject | poured into the back surface side of a 1st frame part. As a result, the filling property of the mold resin on the back surface side of the first frame portion can be further enhanced.
[0062]
More preferably, the power chip is bonded with an aluminum wire, and the recess corresponds to the recess by being formed on the surface of the mold resin above the portion of the aluminum wire where the height of the aluminum wire is relatively low. The protruding portion of the mold to be set can be set larger, thereby further hindering the flow of mold resin injected into the surface side of the first frame portion. As a result, the filling property of the mold resin on the back surface side of the first frame portion can be further enhanced.
[0063]
Preferably, in the mold resin, the first frame portion is experimentally experimented by having a taper portion that expands in a direction in which the mold resin is poured when the portion that seals the first frame portion is formed. It has been found that the rate at which the resin is filled can be improved on the front side and back side of the part. Further, in this case, it has been found that the speed at which the mold resin is filled on the front surface side of the first frame portion and the speed at which the mold resin is filled on the back surface side of the first frame portion are the same level. Thus, it has been found that the mold resin is solidified almost simultaneously on the front surface side and the back surface side of the first frame portion, and as a result, the moldability of the mold resin can be improved.
[Brief description of the drawings]
FIG. 1 is a plan external view of a power semiconductor device according to a first embodiment of the present invention.
FIG. 2 is a side external view of the power semiconductor device according to the embodiment.
FIG. 3 is another external side view of the power semiconductor device according to the same embodiment.
FIG. 4 is a circuit block diagram of the power semiconductor device according to the embodiment.
FIG. 5 is a plan view showing an internal configuration of the power semiconductor device according to the embodiment.
FIG. 6 is a cross-sectional view showing the internal configuration of the power semiconductor device according to the embodiment.
FIG. 7 is a plan view showing one step in a method for manufacturing the power semiconductor device in the embodiment.
8 is a plan view showing a process performed after the process shown in FIG. 7 in the same Example; FIG.
9 is a cross-sectional view in the step shown in FIG. 8 in the same embodiment. FIG.
FIG. 10 is a plan view showing an internal structure of a power semiconductor device according to a second embodiment of the present invention.
FIG. 11 is a cross-sectional view of the power semiconductor device according to the same embodiment.
FIG. 12 is a plan view showing an internal structure of a power semiconductor device according to a third embodiment of the present invention.
FIG. 13 is a cross-sectional view of the power semiconductor device according to the same embodiment.
FIG. 14 is a cross-sectional view showing a first modification of the power semiconductor device according to the embodiment.
FIG. 15 is a cross-sectional view showing a second modification of the power semiconductor device according to the embodiment.
FIG. 16 is a sectional view of a power semiconductor device according to a fourth embodiment of the present invention.
FIG. 17 is a sectional view of a power semiconductor device according to a fifth embodiment of the present invention.
FIG. 18 is a plan view showing an internal structure of a power semiconductor device according to a sixth embodiment of the present invention.
FIG. 19 is a plan external view of the power semiconductor device according to the embodiment.
FIG. 20 is a side external view of the power semiconductor device according to the embodiment.
FIG. 21 is another external side view of the power semiconductor device according to the embodiment.
FIG. 22 is a plan view showing one process of manufacturing a conventional power semiconductor device.
FIG. 23 is a cross-sectional view of the step shown in FIG. 22;
24 is a plan view showing a step performed after the step shown in FIG.
FIG. 25 is a cross-sectional view in the step shown in FIG. 24;
FIG. 26 is a plan view showing a step performed after the step shown in FIG. 24.
FIG. 27 is a cross-sectional view in the step shown in FIG. 26;
FIG. 28 is a plan view showing a step performed after the step shown in FIG. 26.
FIG. 29 is a cross-sectional view in the step shown in FIG. 28;
FIGS. 30A and 30B are views showing an external appearance of a conventional power semiconductor device, wherein FIG. 30A is a plan external view, FIG. 30B is a side external view, and FIG. 30C is another side external view. .
[Explanation of symbols]
2a Power chip lead frame, 2b Power chip side lead terminal, 2c Integrated circuit chip lead frame, 2d Integrated circuit chip side lead terminal, 2e Lead stepped part, 2f Relay lead, 2g Tie bar, 2h Lead bending part, 4 Power chip , 6 Integrated circuit chip, 8 gold wire, 10 aluminum wire, 12, 12a mold resin, 12T mold resin taper part, 14 resin injection gate, 16 movable pin, 18a mold resin step part, 18b mold resin concave part, TE taper.

Claims (6)

電力用チップおよび該電力用チップを制御するための集積回路チップと、
前記電力用チップを搭載するための第１フレーム部、前記集積回路チップを搭載するための第２フレーム部、前記第１フレーム部に接続される第１リード端子および前記第２フレーム部に接続される第２リード端子を有するリードフレーム部と、
互いに対向する第１側面部および第２側面部を有し、前記第１リード端子を前記第１側面部から突出させるとともに、前記第２リード端子を前記第２側面部から突出させて、前記電力用チップおよび前記集積回路チップを含む前記リードフレーム部を封止するモールド樹脂と、
を備え、
前記第１フレーム部は、前記第１リード端子とリード段差部を介して前記第２フレーム部と略平行に配置され、
前記第１フレーム部と前記リード段差部との間、互いに隣接する前記リード段差部同士の間および互いに隣接する前記第１フレーム部同士の間には、所定の大きさの隙間がそれぞれ形成され、
前記電力用チップが搭載された前記第１フレーム部の第１面と反対側の第２面が、前記集積回路チップが搭載された前記第２フレーム部の第１面と反対側の第２面よりも前記モールド樹脂の外面に接近し、
前記隙間の大きさは、前記電力用チップが搭載された前記第１フレーム部の前記第１面とは反対の前記第２面側に位置する前記モールド樹脂の厚さの２倍以下とされ、
前記リード段差部の幅は前記第１リード端子の幅よりも長く、
前記モールド樹脂は、前記第１側面部に対応する前記第１リード端子の側から前記リード段差部を経て前記第１フレーム部における前記第１面の側と前記第２面の側とに分かれて注入され、さらに、前記第２フレーム部から前記第２側面部に対応する前記第２リード端子の側に向って流れ込み、前記モールド樹脂として、前記第１フレーム部における前記第１面の側および前記第２面の側と、前記第２フレーム部における前記第１面の側および前記第２面の側とにそれぞれ同じ材料からなるモールド樹脂が充填された、半導体装置。A power chip and an integrated circuit chip for controlling the power chip;
A first frame portion for mounting the power chip, a second frame portion for mounting the integrated circuit chip, a first lead terminal connected to the first frame portion, and a second frame portion. A lead frame portion having a second lead terminal;
A first side surface portion and a second side surface portion facing each other, wherein the first lead terminal protrudes from the first side surface portion and the second lead terminal protrudes from the second side surface portion; A mold resin for sealing the lead frame part including the chip for use and the integrated circuit chip;
With
The first frame part is disposed substantially parallel to the second frame part via the first lead terminal and the lead step part ,
A gap of a predetermined size is formed between the first frame portion and the lead step portion, between the adjacent lead step portions, and between the adjacent first frame portions, respectively.
A second surface opposite to the first surface of the first frame portion on which the power chip is mounted is a second surface opposite to the first surface of the second frame portion on which the integrated circuit chip is mounted. Rather closer to the outer surface of the mold resin,
The size of the gap is not more than twice the thickness of the mold resin located on the second surface side opposite to the first surface of the first frame portion on which the power chip is mounted,
The width of the lead step portion is longer than the width of the first lead terminal,
The mold resin is divided into the first surface side and the second surface side of the first frame portion from the first lead terminal side corresponding to the first side surface portion through the lead stepped portion. In addition, it flows from the second frame portion toward the second lead terminal corresponding to the second side surface portion, and as the mold resin, the first surface side of the first frame portion and the A semiconductor device in which a mold resin made of the same material is filled on a second surface side, and on the first surface side and the second surface side in the second frame portion. 前記第１フレーム部は、前記第１フレーム部の前記第２フレーム部側の部分が前記第２フレーム部が位置する面に向かって折り曲げられたリード曲げ部を有している、請求項１記載の半導体装置。  The said 1st frame part has the lead bending part by which the part by the side of the said 2nd frame part of the said 1st frame part was bent toward the surface where the said 2nd frame part is located. Semiconductor device. 前記第１フレーム部に接続されている前記リード端子近傍の前記電力用チップが搭載された前記第１フレーム部の前記第１面側の前記モールド樹脂の表面には、前記モールド樹脂を形成する際のモールド樹脂が流し込まれる方向と交差する方向にモールド樹脂段差部が設けられている、請求項１または２に記載の半導体装置。  When forming the mold resin on the surface of the mold resin on the first surface side of the first frame portion on which the power chip in the vicinity of the lead terminal connected to the first frame portion is mounted The semiconductor device according to claim 1, wherein a mold resin step portion is provided in a direction intersecting with a direction in which the mold resin is poured. 前記電力用チップが搭載された前記第１フレーム部の前記第１面側の前記モールド樹脂の表面には、前記モールド樹脂を形成する際のモールド樹脂が流し込まれる方向と交差する方向に凹部が形成されている、請求項１〜３のいずれかに記載の半導体装置。  On the surface of the mold resin on the first surface side of the first frame portion on which the power chip is mounted, a recess is formed in a direction intersecting the direction in which the mold resin is poured when forming the mold resin. The semiconductor device according to any one of claims 1 to 3. 前記電力用チップはアルミニウム線によりボンディングされ、
前記凹部は前記アルミニウム線のうち、前記アルミニウム線の高さが比較的低い部分の上方の前記モールド樹脂の表面に形成されている、請求項４記載の半導体装置。The power chip is bonded by an aluminum wire,
The semiconductor device according to claim 4, wherein the recess is formed on a surface of the mold resin above a portion of the aluminum wire where the height of the aluminum wire is relatively low. 前記モールド樹脂では、前記第１フレーム部を封止する部分が前記モールド樹脂を形成する際のモールド樹脂が流し込まれる方向に向かって広がるテーパ部を有している、請求項１〜５のいずれかに記載の半導体装置。  The said mold resin WHEREIN: The part which seals a said 1st frame part has a taper part which spreads toward the direction in which the mold resin at the time of forming the said mold resin is poured. A semiconductor device according to 1.
JP31098098A 1998-10-30 1998-10-30 Semiconductor device Expired - Lifetime JP4073559B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31098098A JP4073559B2 (en) 1998-10-30 1998-10-30 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31098098A JP4073559B2 (en) 1998-10-30 1998-10-30 Semiconductor device

Publications (2)

Publication Number Publication Date
JP2000138343A JP2000138343A (en) 2000-05-16
JP4073559B2 true JP4073559B2 (en) 2008-04-09

Family

ID=18011713

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31098098A Expired - Lifetime JP4073559B2 (en) 1998-10-30 1998-10-30 Semiconductor device

Country Status (1)

Country Link
JP (1) JP4073559B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102637679A (en) * 2011-02-14 2012-08-15 三菱电机株式会社 Semiconductor module

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4450530B2 (en) 2001-07-03 2010-04-14 三菱電機株式会社 Inverter module
JP3828036B2 (en) * 2002-03-28 2006-09-27 三菱電機株式会社 Manufacturing method and manufacturing apparatus for resin mold device
JP3740116B2 (en) * 2002-11-11 2006-02-01 三菱電機株式会社 Molded resin encapsulated power semiconductor device and manufacturing method thereof
JP2005109100A (en) 2003-09-30 2005-04-21 Mitsubishi Electric Corp Semiconductor device and manufacturing method thereof
JP3854957B2 (en) 2003-10-20 2006-12-06 三菱電機株式会社 Semiconductor device manufacturing method and semiconductor device
JP4100332B2 (en) * 2003-11-12 2008-06-11 株式会社デンソー Electronic device and manufacturing method thereof
US7531852B2 (en) 2004-06-14 2009-05-12 Denso Corporation Electronic unit with a substrate where an electronic circuit is fabricated
JP4634962B2 (en) * 2006-04-28 2011-02-16 パナソニック株式会社 Semiconductor device
JP2008263210A (en) * 2008-05-16 2008-10-30 Mitsubishi Electric Corp Power semiconductor package
JP5457762B2 (en) * 2009-08-31 2014-04-02 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー Circuit device and manufacturing method thereof
JP2012069764A (en) * 2010-09-24 2012-04-05 On Semiconductor Trading Ltd Circuit device and method for manufacturing the same
JP5749468B2 (en) * 2010-09-24 2015-07-15 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー Circuit device and manufacturing method thereof
JP5660990B2 (en) * 2011-07-29 2015-01-28 三菱電機株式会社 Semiconductor device
JP5673449B2 (en) * 2011-09-01 2015-02-18 三菱電機株式会社 Semiconductor device
KR101350684B1 (en) * 2012-07-02 2014-01-13 삼성전기주식회사 Gate driver circuit for inductive load, inverter module and inverter apparatus with the same
KR102071078B1 (en) * 2012-12-06 2020-01-30 매그나칩 반도체 유한회사 Multi chip package
JP6183226B2 (en) * 2014-01-17 2017-08-23 三菱電機株式会社 Method for manufacturing power semiconductor device
JP5781185B1 (en) * 2014-03-25 2015-09-16 三菱電機株式会社 Resin-sealed semiconductor device
DE112014006660B4 (en) * 2014-05-12 2019-10-31 Mitsubishi Electric Corporation Power semiconductor device and method of manufacturing the same
CN105047624B (en) * 2015-07-01 2017-11-24 四川广义微电子股份有限公司 Igbt chip heat conducting module and preparation method thereof
JP6647187B2 (en) * 2016-11-14 2020-02-14 三菱電機株式会社 Power module and method of manufacturing the same
US10714418B2 (en) * 2018-03-26 2020-07-14 Texas Instruments Incorporated Electronic device having inverted lead pins
EP3832715A4 (en) * 2018-08-02 2021-08-18 Mitsubishi Electric Corporation Semiconductor module
JP2023146128A (en) 2022-03-29 2023-10-12 三菱電機株式会社 Lead frame for semiconductor device, integrated lead frame for semiconductor device, and semiconductor device
CN115939119B (en) * 2022-11-17 2023-11-03 海信家电集团股份有限公司 Power module and electronic equipment
CN115799237B (en) * 2022-11-17 2024-01-23 海信家电集团股份有限公司 Intelligent power module and equipment
CN115763381B (en) * 2022-11-17 2024-03-08 海信家电集团股份有限公司 Intelligent power module and equipment

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102637679A (en) * 2011-02-14 2012-08-15 三菱电机株式会社 Semiconductor module

Also Published As

Publication number Publication date
JP2000138343A (en) 2000-05-16

Similar Documents

Publication Publication Date Title
JP4073559B2 (en) Semiconductor device
US7781262B2 (en) Method for producing semiconductor device and semiconductor device
JP5845336B2 (en) Semiconductor device and manufacturing method thereof
KR101585306B1 (en) Semiconductor device and manufacturing method thereof
KR100576298B1 (en) Resin-molded device and manufacturing apparatus thereof
US7091603B2 (en) Semiconductor device
US10332869B2 (en) Method for manufacturing power module
WO2012111254A1 (en) Semiconductor device and process for manufacture thereof
JP3572833B2 (en) Method for manufacturing resin-encapsulated semiconductor device
JP2001332687A (en) Semiconductor device and manufacturing method thereof
JP3843185B2 (en) Semiconductor device
JP4007741B2 (en) Semiconductor device
JP5341339B2 (en) Circuit equipment
JP2016134591A (en) Semiconductor device manufacturing method
JP7331827B2 (en) Semiconductor package and electronic device using the same
JP3872607B2 (en) Semiconductor device and lead frame
JP7422945B2 (en) Power semiconductor equipment
JP2004042407A (en) Molding mold for resin-sealing semiconductor device
JP2013187268A (en) Semiconductor module
JP2726011B2 (en) Semiconductor device
JP3219940U (en) Lead frame preform structure
JPS63158844A (en) Method of transfer molding resin-package semiconductor device
JP2023170576A (en) Semiconductor module and method for manufacturing the same
JP2023170575A (en) Semiconductor module and method for manufacturing the same
KR200289924Y1 (en) Lead frame

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040420

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051213

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060516

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060713

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070515

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20070620

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070712

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20070620

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20070803

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071030

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071211

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080115

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080123

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110201

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120201

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130201

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130201

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140201

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term