JP4007741B2 - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP4007741B2
JP4007741B2 JP2000003296A JP2000003296A JP4007741B2 JP 4007741 B2 JP4007741 B2 JP 4007741B2 JP 2000003296 A JP2000003296 A JP 2000003296A JP 2000003296 A JP2000003296 A JP 2000003296A JP 4007741 B2 JP4007741 B2 JP 4007741B2
Authority
JP
Japan
Prior art keywords
mold resin
lead
chip
semiconductor device
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2000003296A
Other languages
Japanese (ja)
Other versions
JP2001196532A (en
Inventor
寿 川藤
貢 田尻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2000003296A priority Critical patent/JP4007741B2/en
Publication of JP2001196532A publication Critical patent/JP2001196532A/en
Application granted granted Critical
Publication of JP4007741B2 publication Critical patent/JP4007741B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は半導体装置に関し、特に、モールド樹脂の充填性が改善され、かつ、モールド工程の削減が図られる半導体装置に関するものである。
【０００２】
【従来の技術】
従来の半導体装置の一例として、たとえば、エアコン、洗濯機などのインバータ用のスイッチング素子として用いられる電力半導体装置について説明する。電力半導体装置では、大電流をスイッチングするための絶縁ゲート形バイポーラトランジスタ（Insulated Gate Bipolar Transistor 、以下「ＩＧＢＴ」と記す。）やフライホイールダイオード（Fly Wheel Diode 、以下「ＦＷＤ」と記す。）といったパワーチップと、そのパワーチップを制御するための低電圧集積回路（Low Voltage Integrated Circuit、以下「ＬＶＩＣ」と記す。）や高電圧集積回路（High Voltage Integrated Circuit 、以下「ＨＶＩＣ」と記す。）といった集積回路チップが搭載されている。
【０００３】
電力半導体装置は、これらパワーチップおよび集積回路チップを、リードフレーム上にダイボンドして、所定のワイヤボンドおよび樹脂モールド工程等を経ることによって形成される。そこで、このような電力半導体装置の従来の製造方法について図を用いて説明する。
【０００４】
図１２および図１３を参照して、リードフレーム１０２上にパワーチップ１０４および集積回路チップ１０６をそれぞれダイボンドにより搭載する。次に、ワイヤボンディングによってパワーチップ１０４とリードフレーム１０２内の所定の内部リードとをアルミニウム線１１０により電気的に接続する。同様に、集積回路チップ１０６と所定の内部リードとを金線１０８により電気的に接続する。なお、アルミニウム線１１０を適用するのは、パワーチップ１０４では大電流を扱うからである。
【０００５】
次に図１４および図１５を参照して、パワーチップ１０４および集積回路チップ１０６が搭載されたリードフレーム１０２の面の側を覆うように、１次モールド樹脂１１２を形成する。このとき、パワーチップ１０４および集積回路チップ１０６が搭載されている面と反対側のリードフレーム１０２の面は露出した状態にある。
【０００６】
次に図１６および図１７を参照して、リード端子のうち、不要なリード端子となるリード部分１０２ｈ（斜線部分）をカットして除去する。次に図１８および図１９を参照して、１次モールド樹脂１１２およびリードフレーム１０２を覆うように、さらに２次モールド樹脂１１４を形成する。また、このとき特にパワーチップ１０４で発生する熱を放出するためのヒートシンク１１６を配設する。
【０００７】
その後、リードフレーム１０２のタイバー１０２ｇをカットして、２次モールド樹脂１１４より突出している各リード端子を曲げることにより、図２０（ａ）、（ｂ）および（ｃ）に示す電力半導体装置が完成する。同図に示されるように、２次モールド樹脂１１４の一方側には集積回路チップと接続されている集積回路チップ側リード端子１０２ｄが配設され、他方側にはパワーチップと接続されているパワーチップ側リード端子１０２ｂが配設されている。
【０００８】
また、各集積回路チップ側リード端子１０２ｄおよびパワーチップ側リード端子１０２ｂは、電力半導体装置がプリント基板などに装着された状態で、ヒートシンク１１６により熱が効率的に放熱されるように、ヒートシンク１１６が配設されている側と反対の側に曲げられている。従来の電力半導体装置は以上のように製造される。
【０００９】
【発明が解決しようとする課題】
近年、製造コストの削減の観点から、プロセスのスリム化が図られており、上記の電力半導体装置においても、１次および２次モールド樹脂による２回のモールド工程を１回のモールド工程で対応できるよう開発が進められている。
【００１０】
電力半導体装置では、特に、パワーチップ１０４にて発生する熱を効率的に放熱させるために、図１９に示すように、パワーチップ１０４が搭載されたリードフレーム１０２の面（以下単に「表面」と記す）とは反対側の面（以下単に「裏面」と記す）に位置するモールド樹脂の厚さを、ヒートシンク１１６とリードフレーム１０２との絶縁性が損なわれない程度に極力薄くする必要がある。
【００１１】
このため、１回のモールド工程では、リードフレーム１０２の表面と裏面とにモールド樹脂を良好に充填することが困難となり、特に、リードフレーム１０２の裏面側に充填されるモールド樹脂にボイドが発生することがあった。
【００１２】
本発明は上記問題点を解決するためになされたものであり、モールド工程の削減が図られ、かつ、モールド樹脂の充填性が高い半導体装置を提供することを目的とする。
【００１３】
【課題を解決するための手段】
本発明の１つの局面における半導体装置は、電力用チップおよびその電力用チップを制御するための集積回路チップと、リードフレーム部と、モールド樹脂とを備えている。リードフレーム部は、電力用チップを搭載するための第１フレーム部、集積回路チップを搭載するための第２フレーム部および第１または第２フレーム部に接続されるリード端子を有している。モールド樹脂は、リード端子を突出させて、電力用チップおよび集積回路チップを含むリードフレーム部を封止している。第１フレーム部は、リード端子とリード段差部を介して第２フレーム部と略平行に配置されている。電力用チップが搭載された第１フレーム部の面と反対側の面が、集積回路チップが搭載された第２フレーム部の面と反対側の面よりもモールド樹脂の外面に接近している。電力用チップが搭載された第１フレーム部の面の側のモールド樹脂の表面には、テーパを有する穴が形成されている。
【００１４】
この構成によれば、電力用チップが搭載された第１フレーム部の面（表面）と反対側の面（裏面）が、集積回路チップが搭載された第２フレーム部の面（表面）と反対側の面（裏面）よりもモールド樹脂の外面に接近していることによって、モールド樹脂を第１フレーム部のリード端子側から注入してリードフレーム部をモールド樹脂によって封止する際に、リード段差部に沿って、第１フレーム部の裏面側に積極的にモールド樹脂が流し込まれる。これにより、第１フレーム部の裏面側に比較的薄いモールド樹脂を、ボイドを発生させることなく高い充填性でもって形成することができる。しかも、第１フレーム部の裏面側に積極的にモールド樹脂が流し込まれるため、１回のモールド工程によりリードフレーム部を封止することができ、工程削減を図ることが可能となる。また、モールド樹脂の表面にテーパを有する穴が形成されていることで、モールド樹脂が収縮することに伴って生じる反りの応力を緩和することができ、特に放熱フィンをモールド樹脂に装着する際にモールド樹脂が割れるのを抑制することができる。
【００１５】
好ましくは、穴はモールド樹脂が充填される方向と交差する方向に沿って複数形成され、モールド樹脂に形成された穴と穴との間に、第１フレーム部と第２フレーム部とを電気的に接続するワイヤが配設されている。
【００１６】
この場合には、モールド樹脂を注入する際に、穴に対応した金型の部分（スリーブおよび可動ピン）と隣り合う穴に対応した金型の部分に位置するワイヤとにより、第１フレーム部のリード端子側から注入されるモールド樹脂のうち、第１フレーム部の表面側に注入されるモールド樹脂の流れが妨げられる。これにより、第１フレーム部の表面側へのモールド樹脂の注入が抑制されて、その分を第１フレーム部の裏面側へ注入することができる。その結果、第１フレーム部の裏面側へのモールド樹脂の充填性をより高めることができる。
【００１７】
また好ましくは、穴は電力用チップが搭載された第１フレーム部の面の側のモールド樹脂にのみ形成されている。
【００１８】
モールド樹脂を注入する際に、モールド樹脂がリード段差部にあたることで、第１フレーム部には第１フレーム部の裏面から表面の方に向かう力が作用する。この力を受けて第１フレーム部は、金型の支持部材（ピン）に確実に接触して、第１フレーム部が支持されることになる。これにより、第１フレーム部を両側からピンで挟むことなく、モールド樹脂を第１フレーム部の表面側と裏面側とに充填することができるとともに、第１フレーム部の裏面側には金型のピンがないことで、この領域に流れ込むモールド樹脂の流動抵抗がより下がって、第１フレーム部の裏面側におけるモールド樹脂の充填性をさらに高めることができる。また、第１フレーム部を支持する金型のピンとしては、第１フレーム部の表面側のピンだけでよく、第１フレーム部の裏面側のピンを省くことができるため、金型の構造を簡略化することができるとともに、メンテナンス性を向上することができる。
【００１９】
【発明の実施の形態】
実施の形態１
本発明の実施の形態１に係る電力半導体装置について説明する。まず、電力半導体装置の平面外観を図１に示し、その１つの断面を図２に示し、他の断面を図３に示す。また、モールド樹脂１２によって封止されているパワーチップ４および集積回路チップ６を含むリードフレーム２の側面構造を図４に示す。
【００２０】
電力半導体装置では、従来の技術の項において説明したように、大電流をスイッチングするためのＩＧＢＴやＦＷＤといったパワーチップと、そのパワーチップを制御するためのＬＶＩＣやＨＶＩＣといった集積回路チップが搭載されている。これらのパワーチップおよび集積回路チップはモールド樹脂によって封止されている。
【００２１】
図２〜図４に示すように、パワーチップ４はパワーチップ用リードフレーム２ａ上に搭載されている。一方、集積回路チップ６は集積回路チップ用リードフレーム２ｃ上に搭載されている。
【００２２】
パワーチップ側リード端子２ｂとパワーチップ４とはアルミニウム線１０のワイヤボンディングによって電気的に接続されている。一方、集積回路チップ側リード端子２ｄと集積回路チップ６とは金線８のワイヤボンディングによって電気的に接続されている。
【００２３】
また、パワーチップ４と所定の中継リードとをアルミニウム線１０のワイヤボンディングによって電気的に接続するとともに、その中継リードと集積回路チップ６とを金線８のワイヤボンディングによって電気的に接続することによって、パワーチップ４と集積回路チップ６とが電気的に接続されている。
【００２４】
本電力半導体装置のパワーチップ用リードフレーム２ａは、パワーチップ側リード端子２ｂとはリード段差部２ｅを介して集積回路チップ用リードフレーム２ｃと略平行に配置され、パワーチップ４が搭載されたパワーチップ用リードフレーム２ａの面（表面）と反対側の面（裏面）が、集積回路チップ６が搭載された集積回路チップ用リードフレーム２ｃの面（表面）と反対側の面（裏面）よりもモールド樹脂１２の外面に接近している。
【００２５】
このため、図３に示すように、パワーチップ用リードフレーム２ａの裏面側のモールド樹脂１２の厚さが、集積回路チップ用リードフレーム２ｃの裏面側のモールド樹脂１２の厚さよりも薄くなっている。これにより、パワーチップ４で発生した熱はモールド樹脂１２の外方へ効率よく放出される。
【００２６】
上述した電力半導体装置では、後で説明するように、モールド工程においてパワーチップ側リード端子２ｂ側からモールド樹脂を注入する際に、リード段差部２ｅに沿って、パワーチップ用リードフレーム２ａの裏面側に積極的にモールド樹脂が流し込まれる。
【００２７】
これによって、パワーチップ用リードフレーム２ａの裏面側に比較的薄いモールド樹脂を、ボイドを発生させることなく高い充填性でもって形成することができる。しかも、パワーチップ用リードフレーム２ａの裏面側に積極的にモールド樹脂が流し込まれるため、１回のモールド工程によって上述したモールド樹脂１２を形成でき、従来の製造工程と比較するとモールド工程を１工程分削減することができる。
【００２８】
また、集積回路チップ用リードフレーム２ｃの裏面側のモールド樹脂の厚さが、パワーチップ用リードフレーム２ａの裏面側のモールド樹脂よりも厚いことによって、集積回路チップ６が電力半導体装置の外部からのノイズの影響を受けにくくなる。
【００２９】
さらに、電力半導体装置の放熱を効果的に行なうために、図２または図３に示されるパワーチップ用リードフレーム２ａの裏面側のモールド樹脂１２に、たとえばアルミニウムなどからなる放熱フィン（図示せず）が設けられる。この場合には、その放熱フィンを介してノイズが電力半導体装置の集積回路チップ６に影響を及ぼすおそれがある。
【００３０】
そのような場合でも、集積回路チップ用リードフレーム２ｃの裏面側のモールド樹脂の厚さが十分に厚いことによって、集積回路チップ６がそのようなノイズの影響を受けることが抑制される。
【００３１】
また、パワーチップ用リードフレーム２ａの表面側のモールド樹脂の方が裏面側のモールド樹脂の厚さよりも厚いことによって、モールド樹脂を成型する際にパワーチップ用リードフレーム２ａの表面側におけるモールド樹脂が裏面側におけるモールド樹脂よりも収縮の程度が大きくなる。
【００３２】
その結果、図５に示すように、パワーチップ用リードフレーム２ａの裏面が接近しているモールド樹脂１２の外面が凸になるようにモールド樹脂１２が反ってしまう。
【００３３】
一方、モールド樹脂１２のこの外面のほぼ全面には、上述したように、放熱フィンが装着される。この放熱フィンにも、機械加工のばらつきに伴う反りがある。そして、モールド樹脂の反りの向きと反対側の向きに反っている放熱フィンがモールド樹脂１２の取付け穴１３に装着される場合には、パワーチップ用リードフレーム２ａの表面側におけるモールド樹脂１２に過度の応力が作用する結果、モールド樹脂１２にクラックが生じることがある。
【００３４】
このとき、図５に示すように、モールド樹脂１２の穴１１としてテーパ状の穴が形成されていることで、その応力が緩和されてモールド樹脂１２にクラックが生じるのを抑制することができる。なお、後述するように、この穴１１はモールド樹脂１２を成型する際に、リードフレームを固定するピンを覆うスリーブに対応する穴である。
【００３５】
次に、上述した電力半導体装置の製造方法について説明する。まず、たとえば図４に示されるように、パワーチップ用リードフレーム２ａ上にパワーチップ４をダイボンドにより搭載し、集積回路チップ用リードフレーム２ｃ上に集積回路チップ６をダイボンドにより搭載する。
【００３６】
次に、アルミニウム線１０のワイヤボンディングによって、パワーチップ４と所定の内部リードとを電気的に接続する。同様に、金線８のワイヤボンディングにより集積回路チップ６と所定の内部リードとを電気的に接続する。
【００３７】
このダイボンド工程では、パワーチップ用リードフレーム２ａは、リード段差部２ｅを介してパワーチップ側リード端子となるリードにつながれ、集積回路チップ用リードフレーム２ｃと略平行に配置されている。また、各パワーチップ用リードフレーム２ａと集積回路チップ用リードフレーム２ｃとはタイバー（図示せず）などによって繋がれている。
【００３８】
次に図６に示すように、金型となる上側キャビティ２１と下側キャビティ２２とでパワーチップ側リード端子２ｂとなるリードと、集積回路チップ側リード端子２ｄとなるリードを挟み込む。上側キャビティ２１のスリーブ２３に設けられた可動ピン２４と、下側キャビティ２２のスリーブ２５に設けられた可動ピン２６をそれぞれ可動させて、パワーチップ用リードフレーム２ａを挟み込んでこれを固定する。
【００３９】
パワーチップ側リード端子２ｂの側から樹脂注入ゲート（図示せず）により金型内にモールド樹脂を注入して、パワーチップ４および集積回路チップ６等を封止する。その後、可動ピン２４、２６を元の位置に戻す。このとき、モールド樹脂１２はまだ固まっていないので、各可動ピン２４、２６が各スリーブ２３、２５内に戻ると、可動ピン２４、２６が位置していた部分にはモールド樹脂が流れ込み、モールド樹脂１２には可動ピンの跡は残らない。
【００４０】
次に、図７に示すように、モールド樹脂１２が固まった段階で上側キャビティ２１と下側キャビティ２２とを取外す。このときには、モールド樹脂が固まっているため、モールド樹脂１２の表面にはスリーブ２３に対応する穴１１とスリーブ２５に対応する穴１２が残る。
【００４１】
その後、タイバーなどをカットし、パワーチップ側リード端子および集積回路チップ側リード端子となるリード端子を曲げることによって、図１に示す電力半導体装置が完成する。
【００４２】
上述した製造方法では、図６に示すように、樹脂注入ゲートから注入されるモールド樹脂がリード段差部２ｅによって、矢印３０に示すように、パワーチップ用リードフレーム２ａの裏面側のモールド樹脂の厚さが比較的薄く形成されるべき部分へ積極的に流し込まれる。これにより、パワーチップ用リードフレーム２ａの裏面側のモールド樹脂の充填性が向上し、モールド樹脂１２内にボイドが発生するのを抑制することができる。
【００４３】
このようにして、１回のモールド工程により所定のモールド樹脂１２を形成することができて、従来の製造工程と比較するとモールド工程を１工程分削減でき、生産コストの低減を図ることが可能となる。
【００４４】
また、特にスリーブ２３の形状に対応する穴１１として、テーパ状の穴１１がモールド樹脂１２の表面に残ることになる。これにより、上述したように、放熱フィンがモールド樹脂１２に装着される場合に、パワーチップ用リードフレーム２ａの表面側におけるモールド樹脂１２に作用する応力が緩和されて、モールド樹脂１２にクラックが生じるのを抑制することができる。
【００４５】
実施の形態２
本発明の実施の形態２に係る電力半導体装置について説明する。本電力半導体装置では、図８および図９に示すように、モールド樹脂１２の表面にはモールド樹脂が充填される方向と略直交する方向に沿って複数の穴１１が形成されている。パワーチップ用リードフレーム２ａと集積回路チップ用フレーム２ｃとを電気的に接続するアルミニウム線１０がその穴１１と穴１１との間に配設されている。
【００４６】
これ以外の構成については実施の形態１において説明した電力半導体装置と同様なので、同一部材には同一符号を付しその説明を省略する。この電力半導体装置も、実施の形態１において説明した方法と同様の方法により形成される。
【００４７】
この電力半導体装置では、実施の形態１において説明した電力半導体装置によって得られる効果に加えて、次のような効果を得ることができる。特に、図６に示されるモールド樹脂を充填する工程では、アルミニウム線１０が隣接するスリーブ２３の間に位置していることで、樹脂注入ゲート（図示せず）からモールド樹脂が注入される際に、アルミニウム線１０が抵抗となって、パワーチップ用リードフレーム２ａの表面側へモールド樹脂が流れ込むのを抑制することができる。
【００４８】
これにより、パワーチップ用リードフレーム２ａの裏面側へ積極的にモールド樹脂を流し込むことができて、パワーチップ用リードフレーム２ａの裏面側のモールド樹脂の充填性をさらに高めることができる。
【００４９】
また、アルミニウム配線１０をスリーブと取付け穴１３との間に位置させることでも、同様の効果を得ることができる。
【００５０】
実施の形態３
本発明の実施の形態３に係る電力半導体装置について説明する。本電力半導体装置は、図１０に示すように、パワーチップ用リードフレーム２ａの表面側のモールド樹脂１２の表面に穴１１が形成され、パワーチップ用リードフレーム２ａの裏面側のモールド樹脂１２の表面には穴は形成されていない。これ以外の構成について、実施の形態１において説明した電力半導体装置と同様なので、同一部材には同一符号を付しその説明を省略する。
【００５１】
次に上述した電力半導体装置の製造方法について説明する。まず、実施の形態１において説明したように、ダイボンド工程において、パワーチップ用リードフレーム２ａ上にパワーチップ４を、集積回路チップ用リードフレーム２ｃ上に集積回路チップ６をそれぞれ搭載する。そして、アルミニウム線１０のワイヤボンディングによって、パワーチップ４と所定の内部リードとを電気的に接続する。同様に、金線８のワイヤボンディングにより集積回路チップ６と所定の内部リードとを電気的に接続する。
【００５２】
次に図１１に示すように、金型となる上側キャビティ２１と下側キャビティ２２とでパワーチップ側リード端子２ｂとなるリードと、集積回路チップ側リード端子２ｄとなるリードを挟み込む。可動ピン２４およびスリーブ２３は上側キャビティ２１にのみ設けら、下側キャビティ２２には設けられていない。そのスリーブ２３に設けられた可動ピン２４を可動させて、パワーチップ用リードフレーム２ａの表面に接触させる。
【００５３】
パワーチップ側リード端子２ｂの側から樹脂注入ゲート２７により金型内にモールド樹脂を注入して、パワーチップ４および集積回路チップ６等を封止する。その後、可動ピン２４を元の位置に戻す。
【００５４】
次に、モールド樹脂１２が固まった段階で上側キャビティ２１と下側キャビティ２２とを取外す。このときにはモールド樹脂が固まっているため、モールド樹脂１２の表面にはスリーブ２３に対応する穴１１のみが残る。
【００５５】
その後、パワーチップ側リード端子および集積回路チップ側リード端子となるリード端子を曲げることによって、図１０に示す電力半導体装置が完成する。
【００５６】
この電力半導体装置では、実施の形態１において説明した電力半導体装置によって得られる効果に加えて、次のような効果を得ることができる。特に、図１１に示されるモールド樹脂を充填する工程では、樹脂注入ゲート２７から注入されるモールド樹脂がリード段差部２ｅにあたることで、パワーチップ用リードフレーム２ａには、矢印３１の向きの力が作用する。これにより、パワーチップ用リードフレーム２ａが可動ピン２４に押付けられることになる。
【００５７】
このため、パワーチップ用リードフレーム２ａを両側から可動ピンで挟むことなく、モールド樹脂をパワーチップ用リードフレーム２ａの表面側と裏面側とに充填することができる。
【００５８】
そして、パワーチップ用リードフレーム２ａの裏面側には可動ピンとスリーブがないことで、この領域に流れ込むモールド樹脂の流動抵抗が、実施の形態１の電力半導体装置の場合よりも下がって、パワーチップ用リードフレーム２ａの裏面側におけるモールド樹脂の充填性をさらに高めることができる。
【００５９】
また、モールド工程において使用する１対のキャビティ（金型）のうち、一方のキャビティにのみ可動ピンを設け、他方のキャビティには可動ピンを設ける必要がないため、金型の構造を簡略にすることができて、メンテナンスをより容易に行うことができる。
【００６０】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【００６１】
【発明の効果】
本発明の１つの局面における半導体装置によれば、電力用チップが搭載された第１フレーム部の面（表面）と反対側の面（裏面）が、集積回路チップが搭載された第２フレーム部の面（表面）と反対側の面（裏面）よりもモールド樹脂の外面に接近していることによって、モールド樹脂を第１フレーム部のリード端子側から注入してリードフレーム部をモールド樹脂によって封止する際に、リード段差部に沿って、第１フレーム部の裏面側に積極的にモールド樹脂が流し込まれる。これにより、第１フレーム部の裏面側に比較的薄いモールド樹脂を、ボイドを発生させることなく高い充填性でもって形成することができる。しかも、第１フレーム部の裏面側に積極的にモールド樹脂が流し込まれるため、１回のモールド工程によりリードフレーム部を封止することができ、工程削減を図ることが可能となる。また、モールド樹脂の表面にテーパを有する穴が形成されていることで、モールド樹脂が収縮することに伴って生じる反りの応力を緩和することができ、特に放熱フィンをモールド樹脂に装着する際にモールド樹脂が割れるのを抑制することができる。
【００６２】
好ましくは、穴はモールド樹脂が充填される方向と交差する方向に沿って複数形成され、モールド樹脂に形成された穴と穴との間に、第１フレーム部と第２フレーム部とを電気的に接続するワイヤが配設されていることで、モールド樹脂を注入する際に、ワイヤによって第１フレーム部の表面側に注入されるモールド樹脂の流れが妨げられ、第１フレーム部の表面側へのモールド樹脂の注入が抑制されて、その分を第１フレーム部の裏面側へ注入することができる。その結果、第１フレーム部の裏面側へのモールド樹脂の充填性をより高めることができる。
【００６３】
また好ましくは、穴は電力用チップが搭載された第１フレーム部の面の側のモールド樹脂にのみ形成されていることで、モールド樹脂を注入する際に、第１フレーム部には第１フレーム部の裏面から表面の方に向かう力が作用する。この力を受けて第１フレーム部は、金型の支持部材（ピン）に確実に接触して、第１フレーム部が支持されることになる。これにより、第１フレーム部を両側からピンで挟むことなく、モールド樹脂を第１フレーム部の表面側と裏面側とに充填することができるとともに、第１フレーム部の裏面側には金型のピンがないことで、この領域に流れ込むモールド樹脂の流動抵抗がより下がって、第１フレーム部の裏面側におけるモールド樹脂の充填性をさらに高めることができる。また、第１フレーム部を支持する金型のピンとしては、第１フレーム部の表面側のピンだけでよく、第１フレーム部の裏面側のピンを省くことができるため、金型の構造を簡略化することができるとともに、メンテナンス性を向上することができる。
【図面の簡単な説明】
【図１】 本発明の実施の形態１に係る電力半導体装置の平面外観図である。
【図２】 図１に示す電力半導体装置の断面線ＩＩ−ＩＩにおける断面図である。
【図３】 図１に示す電力半導体装置の断面線ＩＩＩ−ＩＩＩにおける断面図である。
【図４】 図１に示す電力半導体装置の構造の側面透視図である。
【図５】 図１に示す電力半導体装置の反りを示す側面図である。
【図６】 同実施の形態において、電力半導体装置の製造方法の一工程を示す断面図である。
【図７】 同実施の形態において、図６に示す工程の後に行われる工程を示す断面図である。
【図８】 本発明の実施の形態２に係る電力半導体装置の断面図である。
【図９】 図８に示す電力半導体装置の内部構造を示す平面透視図である。
【図１０】 本発明の実施の形態３に係る電力半導体装置の断面図である。
【図１１】 同実施の形態において、電力半導体装置の製造方法の一工程を示す断面図である。
【図１２】 従来の電力半導体装置の製造工程の一工程を示す平面図である。
【図１３】 図１２に示す工程の側面図である。
【図１４】 図１２に示す工程の後に行なわれる工程を示す平面図である。
【図１５】 図１４に示す工程における側面図である。
【図１６】 図１４に示す工程の後に行なわれる工程を示す平面図である。
【図１７】 図１６に示す工程における側面図である。
【図１８】 図１６に示す工程の後に行なわれる工程を示す平面図である。
【図１９】 図１８に示す工程における断面図である。
【図２０】 従来の電力半導体装置の外観を示す図であり、（ａ）は平面外観図を示し、（ｂ）は１つの側面外観図であり、（ｃ）は他の側面外観図である。
【符号の説明】
１ モールド樹脂、２ａ パワーチップ用リードフレーム、２ｂ パワーチップ側リード端子、２ｃ 集積回路チップ用リードフレーム、２ｄ 集積回路チップ側リード端子、２ｅ リード段差部、４ パワーチップ、６ 集積回路チップ、８ 金線、１０ アルミニウム線、１１、１２ 穴、１３ 取付け穴、２１ 上側キャビティ、２２ 下側キャビティ、２３、２５ スリーブ、２４、２６ 可動ピン、２７ 樹脂ゲート。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor device, and more particularly to a semiconductor device in which the filling property of a mold resin is improved and the molding process can be reduced.
[0002]
[Prior art]
As an example of a conventional semiconductor device, a power semiconductor device used as a switching element for an inverter such as an air conditioner or a washing machine will be described. In a power semiconductor device, power such as an insulated gate bipolar transistor (hereinafter referred to as “IGBT”) or a flywheel diode (hereinafter referred to as “FWD”) for switching a large current. Integration of a chip and a low voltage integrated circuit (hereinafter referred to as “LVIC”) and a high voltage integrated circuit (hereinafter referred to as “HVIC”) for controlling the power chip. A circuit chip is mounted.
[0003]
The power semiconductor device is formed by die-bonding these power chip and integrated circuit chip on a lead frame, and passing through a predetermined wire bond and resin molding process. A conventional method for manufacturing such a power semiconductor device will be described with reference to the drawings.
[0004]
12 and 13, power chip 104 and integrated circuit chip 106 are mounted on lead frame 102 by die bonding, respectively. Next, the power chip 104 and a predetermined internal lead in the lead frame 102 are electrically connected by the aluminum wire 110 by wire bonding. Similarly, the integrated circuit chip 106 and a predetermined internal lead are electrically connected by a gold wire 108. The reason why the aluminum wire 110 is applied is that the power chip 104 handles a large current.
[0005]
Next, referring to FIGS. 14 and 15, primary mold resin 112 is formed so as to cover the side of the surface of lead frame 102 on which power chip 104 and integrated circuit chip 106 are mounted. At this time, the surface of the lead frame 102 opposite to the surface on which the power chip 104 and the integrated circuit chip 106 are mounted is in an exposed state.
[0006]
Next, referring to FIG. 16 and FIG. 17, among the lead terminals, the lead portion 102h (shaded portion) that becomes an unnecessary lead terminal is cut and removed. Next, referring to FIGS. 18 and 19, secondary mold resin 114 is further formed so as to cover primary mold resin 112 and lead frame 102. At this time, a heat sink 116 for releasing heat generated particularly in the power chip 104 is provided.
[0007]
Thereafter, the tie bar 102g of the lead frame 102 is cut and each lead terminal protruding from the secondary mold resin 114 is bent, whereby the power semiconductor device shown in FIGS. 20A, 20B, and 20C is completed. To do. As shown in the figure, an integrated circuit chip-side lead terminal 102d connected to the integrated circuit chip is disposed on one side of the secondary mold resin 114, and a power connected to the power chip on the other side. Chip-side lead terminals 102b are disposed.
[0008]
Each integrated circuit chip-side lead terminal 102d and power chip-side lead terminal 102b are provided so that the heat sink 116 can efficiently dissipate heat by the heat sink 116 with the power semiconductor device mounted on a printed circuit board or the like. It is bent to the side opposite to the side where it is disposed. A conventional power semiconductor device is manufactured as described above.
[0009]
[Problems to be solved by the invention]
2. Description of the Related Art In recent years, the process has been streamlined from the viewpoint of reducing manufacturing costs, and in the above power semiconductor device, two molding processes using the primary and secondary molding resins can be handled by a single molding process. Development is underway.
[0010]
In the power semiconductor device, in particular, in order to efficiently dissipate heat generated in the power chip 104, as shown in FIG. 19, the surface of the lead frame 102 on which the power chip 104 is mounted (hereinafter simply referred to as “surface”). It is necessary to make the thickness of the mold resin located on the opposite surface (hereinafter simply referred to as “rear surface”) as thin as possible so that the insulation between the heat sink 116 and the lead frame 102 is not impaired.
[0011]
For this reason, it is difficult to satisfactorily fill the front and back surfaces of the lead frame 102 with mold resin in a single molding process, and in particular, voids are generated in the mold resin filled on the back side of the lead frame 102. There was a thing.
[0012]
The present invention has been made to solve the above problems, and an object of the present invention is to provide a semiconductor device in which the molding process can be reduced and the mold resin filling property is high.
[0013]
[Means for Solving the Problems]
A semiconductor device according to one aspect of the present invention includes a power chip, an integrated circuit chip for controlling the power chip, a lead frame portion, and a mold resin. The lead frame portion has a first frame portion for mounting a power chip, a second frame portion for mounting an integrated circuit chip, and lead terminals connected to the first or second frame portion. The mold resin projects the lead terminal to seal the lead frame portion including the power chip and the integrated circuit chip. The first frame part is disposed substantially parallel to the second frame part via the lead terminal and the lead step part. The surface opposite to the surface of the first frame portion on which the power chip is mounted is closer to the outer surface of the mold resin than the surface opposite to the surface of the second frame portion on which the integrated circuit chip is mounted. A hole having a taper is formed on the surface of the mold resin on the side of the first frame portion on which the power chip is mounted.
[0014]
According to this configuration, the surface (back surface) opposite to the surface (front surface) of the first frame portion on which the power chip is mounted is opposite to the surface (front surface) of the second frame portion on which the integrated circuit chip is mounted. When the mold resin is injected from the lead terminal side of the first frame portion and the lead frame portion is sealed with the mold resin by being closer to the outer surface of the mold resin than the side surface (back surface) Along the part, the mold resin is positively poured into the back side of the first frame part. As a result, a relatively thin mold resin can be formed on the back side of the first frame portion with high filling properties without generating voids. In addition, since the mold resin is actively poured into the back side of the first frame portion, the lead frame portion can be sealed by a single molding process, and the process can be reduced. In addition, since the taper hole is formed on the surface of the mold resin, it is possible to relieve the warping stress caused by the shrinkage of the mold resin, particularly when mounting the heat radiation fins to the mold resin. The mold resin can be prevented from cracking.
[0015]
Preferably, the hole is in a direction crossing the direction in which the mold resin is filled. Along A plurality of wires are formed, and wires for electrically connecting the first frame portion and the second frame portion are disposed between the holes formed in the mold resin.
[0016]
In this case, when the mold resin is injected, a portion of the mold corresponding to the hole (sleeve and movable pin) and a wire located in the portion of the mold corresponding to the adjacent hole are used to Of the mold resin injected from the lead terminal side, the flow of the mold resin injected to the surface side of the first frame portion is hindered. Thereby, injection | pouring of mold resin to the surface side of a 1st frame part is suppressed, and the part can be inject | poured into the back surface side of a 1st frame part. As a result, the filling property of the mold resin on the back surface side of the first frame part can be further enhanced.
[0017]
Preferably, the hole is formed only in the mold resin on the surface side of the first frame portion on which the power chip is mounted.
[0018]
When the mold resin is injected, the mold resin hits the lead step portion, so that a force from the back surface of the first frame portion toward the front surface acts on the first frame portion. In response to this force, the first frame portion is surely brought into contact with the support member (pin) of the mold, and the first frame portion is supported. Thus, the mold resin can be filled on the front side and the back side of the first frame part without pinching the first frame part from both sides, and the back side of the first frame part is provided with a mold. Due to the absence of the pins, the flow resistance of the mold resin flowing into this region is further lowered, and the filling property of the mold resin on the back surface side of the first frame portion can be further enhanced. In addition, the mold pins for supporting the first frame portion need only be the pins on the front surface side of the first frame portion, and the pins on the back surface side of the first frame portion can be omitted. It can be simplified and maintainability can be improved.
[0019]
DETAILED DESCRIPTION OF THE INVENTION
Embodiment 1
A power semiconductor device according to the first embodiment of the present invention will be described. First, the planar appearance of the power semiconductor device is shown in FIG. 1, one cross section thereof is shown in FIG. 2, and the other cross section is shown in FIG. FIG. 4 shows a side structure of the lead frame 2 including the power chip 4 and the integrated circuit chip 6 that are sealed with the mold resin 12.
[0020]
In the power semiconductor device, as described in the section of the prior art, a power chip such as IGBT or FWD for switching a large current and an integrated circuit chip such as LVIC or HVIC for controlling the power chip are mounted. Yes. These power chip and integrated circuit chip are sealed with mold resin.
[0021]
As shown in FIGS. 2 to 4, the power chip 4 is mounted on a power chip lead frame 2 a. On the other hand, the integrated circuit chip 6 is mounted on an integrated circuit chip lead frame 2c.
[0022]
The power chip side lead terminal 2 b and the power chip 4 are electrically connected by wire bonding of an aluminum wire 10. On the other hand, the integrated circuit chip side lead terminal 2d and the integrated circuit chip 6 are electrically connected by wire bonding of a gold wire 8.
[0023]
Further, the power chip 4 and a predetermined relay lead are electrically connected by wire bonding of the aluminum wire 10, and the relay lead and the integrated circuit chip 6 are electrically connected by wire bonding of the gold wire 8. The power chip 4 and the integrated circuit chip 6 are electrically connected.
[0024]
The power chip lead frame 2a of the power semiconductor device is disposed substantially parallel to the integrated circuit chip lead frame 2c via the lead step portion 2e with respect to the power chip side lead terminal 2b, and the power chip 4 is mounted on the power chip lead frame 2a. The surface (back surface) opposite to the surface (front surface) of the chip lead frame 2a is more than the surface (back surface) opposite to the surface (front surface) of the integrated circuit chip lead frame 2c on which the integrated circuit chip 6 is mounted. The outer surface of the mold resin 12 is approached.
[0025]
Therefore, as shown in FIG. 3, the thickness of the mold resin 12 on the back side of the power chip lead frame 2a is thinner than the thickness of the mold resin 12 on the back side of the integrated circuit chip lead frame 2c. . Thereby, the heat generated in the power chip 4 is efficiently released to the outside of the mold resin 12.
[0026]
In the power semiconductor device described above, as will be described later, when the molding resin is injected from the power chip side lead terminal 2b side in the molding step, the back surface side of the power chip lead frame 2a along the lead stepped portion 2e. The mold resin is poured into
[0027]
As a result, a relatively thin mold resin can be formed on the back surface side of the power chip lead frame 2a with high filling properties without generating voids. In addition, since the mold resin is actively poured into the back side of the power chip lead frame 2a, the above-described mold resin 12 can be formed by a single molding process. Can be reduced.
[0028]
Further, since the thickness of the mold resin on the back surface side of the integrated circuit chip lead frame 2c is thicker than the mold resin on the back surface side of the power chip lead frame 2a, the integrated circuit chip 6 is exposed from the outside of the power semiconductor device. Less susceptible to noise.
[0029]
Further, in order to effectively dissipate heat from the power semiconductor device, a heat radiating fin (not shown) made of aluminum or the like is formed on the mold resin 12 on the back surface side of the power chip lead frame 2a shown in FIG. 2 or FIG. Is provided. In this case, noise may affect the integrated circuit chip 6 of the power semiconductor device through the heat radiation fin.
[0030]
Even in such a case, since the thickness of the mold resin on the back surface side of the integrated circuit chip lead frame 2c is sufficiently thick, the integrated circuit chip 6 is suppressed from being affected by such noise.
[0031]
Further, since the mold resin on the front surface side of the power chip lead frame 2a is thicker than the mold resin on the back surface side, the mold resin on the front surface side of the power chip lead frame 2a can be reduced when molding the mold resin. The degree of shrinkage is greater than the mold resin on the back side.
[0032]
As a result, as shown in FIG. 5, the mold resin 12 warps so that the outer surface of the mold resin 12 to which the back surface of the power chip lead frame 2a is approaching becomes convex.
[0033]
On the other hand, heat radiation fins are attached to almost the entire outer surface of the mold resin 12 as described above. This radiating fin also has a warp due to variations in machining. When the radiating fins that warp in the direction opposite to the direction of warping of the mold resin are mounted in the mounting holes 13 of the mold resin 12, the mold resin 12 on the surface side of the power chip lead frame 2a is excessive As a result, the mold resin 12 may crack.
[0034]
At this time, as shown in FIG. 5, by forming a tapered hole as the hole 11 of the mold resin 12, it is possible to reduce the stress and prevent the mold resin 12 from cracking. As will be described later, this hole 11 corresponds to a sleeve that covers a pin for fixing a lead frame when molding resin 12 is molded.
[0035]
Next, a method for manufacturing the above power semiconductor device will be described. First, as shown in FIG. 4, for example, the power chip 4 is mounted on the power chip lead frame 2a by die bonding, and the integrated circuit chip 6 is mounted on the integrated circuit chip lead frame 2c by die bonding.
[0036]
Next, the power chip 4 and a predetermined internal lead are electrically connected by wire bonding of the aluminum wire 10. Similarly, the integrated circuit chip 6 and a predetermined internal lead are electrically connected by wire bonding of the gold wire 8.
[0037]
In this die bonding process, the power chip lead frame 2a is connected to a lead serving as a power chip side lead terminal via a lead step portion 2e, and is disposed substantially parallel to the integrated circuit chip lead frame 2c. Each power chip lead frame 2a and integrated circuit chip lead frame 2c are connected by a tie bar (not shown).
[0038]
Next, as shown in FIG. 6, the lead serving as the power chip side lead terminal 2 b and the lead serving as the integrated circuit chip side lead terminal 2 d are sandwiched between the upper cavity 21 and the lower cavity 22 serving as the mold. The movable pin 24 provided on the sleeve 23 of the upper cavity 21 and the movable pin 26 provided on the sleeve 25 of the lower cavity 22 are respectively moved to sandwich the power chip lead frame 2a and fix it.
[0039]
Mold resin is injected into the mold by a resin injection gate (not shown) from the power chip side lead terminal 2b side, and the power chip 4 and the integrated circuit chip 6 are sealed. Thereafter, the movable pins 24 and 26 are returned to their original positions. At this time, since the mold resin 12 is not yet solidified, when the movable pins 24 and 26 return into the sleeves 23 and 25, the mold resin flows into the portions where the movable pins 24 and 26 are located, and the mold resin No trace of the movable pin is left at 12.
[0040]
Next, as shown in FIG. 7, the upper cavity 21 and the lower cavity 22 are removed when the mold resin 12 is hardened. At this time, since the mold resin is hardened, the hole 11 corresponding to the sleeve 23 and the hole 12 corresponding to the sleeve 25 remain on the surface of the mold resin 12.
[0041]
Thereafter, the power semiconductor device shown in FIG. 1 is completed by cutting tie bars and the like and bending the lead terminals serving as the power chip side lead terminals and the integrated circuit chip side lead terminals.
[0042]
In the manufacturing method described above, as shown in FIG. 6, the mold resin injected from the resin injection gate is caused by the lead step portion 2e, and the thickness of the mold resin on the back surface side of the power chip lead frame 2a as shown by the arrow 30. Is actively poured into the portion to be formed relatively thin. Thereby, the filling property of the mold resin on the back surface side of the power chip lead frame 2a is improved, and generation of voids in the mold resin 12 can be suppressed.
[0043]
In this way, the predetermined molding resin 12 can be formed by a single molding process, and the molding process can be reduced by one process compared to the conventional manufacturing process, and the production cost can be reduced. Become.
[0044]
In particular, the tapered hole 11 remains on the surface of the mold resin 12 as the hole 11 corresponding to the shape of the sleeve 23. As a result, as described above, when the radiating fin is attached to the mold resin 12, the stress acting on the mold resin 12 on the surface side of the power chip lead frame 2a is relieved, and the mold resin 12 is cracked. Can be suppressed.
[0045]
Embodiment 2
A power semiconductor device according to Embodiment 2 of the present invention will be described. In this power semiconductor device, as shown in FIGS. 8 and 9, a plurality of holes 11 are formed in the surface of the mold resin 12 along a direction substantially orthogonal to the direction in which the mold resin is filled. An aluminum wire 10 that electrically connects the power chip lead frame 2 a and the integrated circuit chip frame 2 c is disposed between the hole 11 and the hole 11.
[0046]
Since other configurations are the same as those of the power semiconductor device described in the first embodiment, the same members are denoted by the same reference numerals, and the description thereof is omitted. This power semiconductor device is also formed by a method similar to the method described in the first embodiment.
[0047]
In this power semiconductor device, in addition to the effects obtained by the power semiconductor device described in the first embodiment, the following effects can be obtained. In particular, in the step of filling the mold resin shown in FIG. 6, since the aluminum wire 10 is located between the adjacent sleeves 23, the mold resin is injected from a resin injection gate (not shown). The aluminum resin 10 becomes a resistor, and the mold resin can be prevented from flowing into the surface side of the power chip lead frame 2a.
[0048]
As a result, the mold resin can be actively poured into the back surface side of the power chip lead frame 2a, and the filling property of the mold resin on the back surface side of the power chip lead frame 2a can be further enhanced.
[0049]
The same effect can be obtained by positioning the aluminum wiring 10 between the sleeve and the mounting hole 13.
[0050]
Embodiment 3
A power semiconductor device according to Embodiment 3 of the present invention will be described. In this power semiconductor device, as shown in FIG. 10, holes 11 are formed in the surface of the mold resin 12 on the front surface side of the power chip lead frame 2a, and the surface of the mold resin 12 on the back surface side of the power chip lead frame 2a. There are no holes formed. Since other configurations are the same as those of the power semiconductor device described in the first embodiment, the same members are denoted by the same reference numerals, and the description thereof is omitted.
[0051]
Next, a method for manufacturing the above-described power semiconductor device will be described. First, as described in the first embodiment, in the die bonding step, the power chip 4 is mounted on the power chip lead frame 2a, and the integrated circuit chip 6 is mounted on the integrated circuit chip lead frame 2c. Then, the power chip 4 and a predetermined internal lead are electrically connected by wire bonding of the aluminum wire 10. Similarly, the integrated circuit chip 6 and a predetermined internal lead are electrically connected by wire bonding of the gold wire 8.
[0052]
Next, as shown in FIG. 11, the lead serving as the power chip side lead terminal 2 b and the lead serving as the integrated circuit chip side lead terminal 2 d are sandwiched between the upper cavity 21 and the lower cavity 22 serving as the mold. The movable pin 24 and the sleeve 23 are provided only in the upper cavity 21 and are not provided in the lower cavity 22. The movable pin 24 provided on the sleeve 23 is moved and brought into contact with the surface of the power chip lead frame 2a.
[0053]
Mold resin is injected into the mold from the power chip side lead terminal 2b side by the resin injection gate 27 to seal the power chip 4, the integrated circuit chip 6 and the like. Thereafter, the movable pin 24 is returned to the original position.
[0054]
Next, when the mold resin 12 is hardened, the upper cavity 21 and the lower cavity 22 are removed. At this time, since the mold resin is hardened, only the hole 11 corresponding to the sleeve 23 remains on the surface of the mold resin 12.
[0055]
After that, the power semiconductor device shown in FIG. 10 is completed by bending the lead terminals serving as the power chip side lead terminals and the integrated circuit chip side lead terminals.
[0056]
In this power semiconductor device, in addition to the effects obtained by the power semiconductor device described in the first embodiment, the following effects can be obtained. In particular, in the step of filling the mold resin shown in FIG. 11, the force in the direction of the arrow 31 is applied to the power chip lead frame 2a because the mold resin injected from the resin injection gate 27 hits the lead step portion 2e. Works. As a result, the power chip lead frame 2 a is pressed against the movable pin 24.
[0057]
Therefore, the mold resin can be filled on the front surface side and the back surface side of the power chip lead frame 2a without sandwiching the power chip lead frame 2a with the movable pins from both sides.
[0058]
Since there is no movable pin and sleeve on the back side of the power chip lead frame 2a, the flow resistance of the mold resin flowing into this region is lower than in the case of the power semiconductor device of the first embodiment. The filling property of the mold resin on the back surface side of the lead frame 2a can be further enhanced.
[0059]
In addition, it is not necessary to provide a movable pin only in one of the pair of cavities (molds) used in the molding process, and it is not necessary to provide a movable pin in the other cavity, thus simplifying the structure of the mold. And maintenance can be performed more easily.
[0060]
The embodiment disclosed this time should be considered as illustrative in all points and not restrictive. The scope of the present invention is defined by the terms of the claims, rather than the description above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.
[0061]
【The invention's effect】
According to the semiconductor device of one aspect of the present invention, the surface (back surface) opposite to the surface (front surface) of the first frame portion on which the power chip is mounted is the second frame portion on which the integrated circuit chip is mounted. The mold resin is injected from the lead terminal side of the first frame portion and the lead frame portion is sealed with the mold resin by being closer to the outer surface of the mold resin than the surface (back surface) opposite to the surface (front surface) of When stopping, the mold resin is positively poured into the back surface side of the first frame portion along the lead step portion. As a result, a relatively thin mold resin can be formed on the back side of the first frame portion with high filling properties without generating voids. In addition, since the mold resin is actively poured into the back side of the first frame portion, the lead frame portion can be sealed by a single molding process, and the process can be reduced. In addition, since the taper hole is formed on the surface of the mold resin, it is possible to relieve the warping stress caused by the shrinkage of the mold resin, particularly when mounting the heat radiation fins to the mold resin. The mold resin can be prevented from cracking.
[0062]
Preferably, the hole is in a direction crossing the direction in which the mold resin is filled. Along When a mold resin is injected by arranging a plurality of wires formed between the holes formed in the mold resin to electrically connect the first frame portion and the second frame portion. In addition, the flow of the mold resin injected into the front surface side of the first frame portion is hindered by the wire, and the injection of the mold resin into the front surface side of the first frame portion is suppressed, and this amount is reduced to the back surface of the first frame portion. Can be injected to the side. As a result, the filling property of the mold resin on the back surface side of the first frame part can be further enhanced.
[0063]
Preferably, the hole is formed only in the mold resin on the surface side of the first frame portion on which the power chip is mounted, so that when the mold resin is injected, the first frame portion has the first frame. A force is applied from the back side of the part toward the front side. In response to this force, the first frame portion is surely brought into contact with the support member (pin) of the mold, and the first frame portion is supported. Thus, the mold resin can be filled on the front side and the back side of the first frame part without pinching the first frame part from both sides, and the back side of the first frame part is provided with a mold. Due to the absence of the pins, the flow resistance of the mold resin flowing into this region is further lowered, and the filling property of the mold resin on the back surface side of the first frame portion can be further enhanced. In addition, the mold pins for supporting the first frame portion need only be the pins on the front surface side of the first frame portion, and the pins on the back surface side of the first frame portion can be omitted. It can be simplified and maintainability can be improved.
[Brief description of the drawings]
FIG. 1 is a plan external view of a power semiconductor device according to a first embodiment of the present invention.
2 is a cross-sectional view of the power semiconductor device shown in FIG. 1 taken along a cross-sectional line II-II.
3 is a cross-sectional view of the power semiconductor device shown in FIG. 1 taken along a cross-sectional line III-III.
4 is a side perspective view of the structure of the power semiconductor device shown in FIG. 1; FIG.
FIG. 5 is a side view showing warpage of the power semiconductor device shown in FIG. 1;
6 is a cross-sectional view showing a step of the method of manufacturing the power semiconductor device in the embodiment. FIG.
7 is a cross-sectional view showing a process performed after the process shown in FIG. 6 in the same Example; FIG.
FIG. 8 is a sectional view of a power semiconductor device according to a second embodiment of the present invention.
9 is a plan perspective view showing the internal structure of the power semiconductor device shown in FIG. 8. FIG.
FIG. 10 is a sectional view of a power semiconductor device according to a third embodiment of the present invention.
FIG. 11 is a cross-sectional view showing a step of the method of manufacturing the power semiconductor device in the embodiment.
FIG. 12 is a plan view showing a process of manufacturing a conventional power semiconductor device.
13 is a side view of the step shown in FIG. 12. FIG.
14 is a plan view showing a step performed after the step shown in FIG. 12. FIG.
FIG. 15 is a side view in the step shown in FIG. 14;
16 is a plan view showing a step performed after the step shown in FIG.
FIG. 17 is a side view in the step shown in FIG. 16;
18 is a plan view showing a step performed after the step shown in FIG.
FIG. 19 is a cross-sectional view in the step shown in FIG. 18;
20A and 20B are views showing an external appearance of a conventional power semiconductor device, where FIG. 20A is a plan external view, FIG. 20B is one side external view, and FIG. 20C is another side external view. .
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 Mold resin, 2a Power chip lead frame, 2b Power chip side lead terminal, 2c Integrated circuit chip lead frame, 2d Integrated circuit chip side lead terminal, 2e Lead step part, 4 Power chip, 6 Integrated circuit chip, 8 Gold Wire, 10 aluminum wire, 11, 12 holes, 13 mounting holes, 21 upper cavity, 22 lower cavity, 23, 25 sleeve, 24, 26 movable pin, 27 resin gate.

Claims (3)

電力用チップおよび該電力用チップを制御するための集積回路チップと、
前記電力用チップを搭載するための第１フレーム部、前記集積回路チップを搭載するための第２フレーム部および前記第１または第２フレーム部に接続されるリード端子を有するリードフレーム部と、
前記リード端子を突出させて、前記電力用チップおよび前記集積回路チップを含む前記リードフレーム部を封止するモールド樹脂と、
を備え、
前記第１フレーム部は、前記リード端子とリード段差部を介して前記第２フレーム部と略平行に配置され、前記電力用チップが搭載された前記第１フレーム部の面と反対側の面が、前記集積回路チップが搭載された前記第２フレーム部の面と反対側の面よりも前記モールド樹脂の外面に接近し、
前記電力用チップが搭載された前記第１フレーム部の面の側の前記モールド樹脂の表面には、テーパを有する穴が形成されている、半導体装置。A power chip and an integrated circuit chip for controlling the power chip;
A first frame part for mounting the power chip, a second frame part for mounting the integrated circuit chip, and a lead frame part having lead terminals connected to the first or second frame part;
A mold resin for projecting the lead terminal and sealing the lead frame portion including the power chip and the integrated circuit chip;
With
The first frame portion is disposed substantially parallel to the second frame portion via the lead terminal and the lead step portion, and a surface opposite to the surface of the first frame portion on which the power chip is mounted. , Closer to the outer surface of the mold resin than the surface opposite to the surface of the second frame portion on which the integrated circuit chip is mounted,
A semiconductor device, wherein a hole having a taper is formed on a surface of the mold resin on a surface side of the first frame portion on which the power chip is mounted. 前記穴は前記モールド樹脂が充填される方向と交差する方向に沿って複数形成され、
前記モールド樹脂に形成された前記穴と前記穴との間に、前記第１フレーム部と前記第２フレーム部とを電気的に接続するワイヤが配設されている、請求項１記載の半導体装置。A plurality of the holes are formed along a direction intersecting with a direction in which the mold resin is filled,
The semiconductor device according to claim 1, wherein a wire for electrically connecting the first frame portion and the second frame portion is disposed between the hole and the hole formed in the mold resin. . 前記穴は、前記電力用チップが搭載された前記第１フレーム部の面の側の前記モールド樹脂の表面にのみ形成されている、請求項１または２に記載の半導体装置。  The semiconductor device according to claim 1, wherein the hole is formed only on a surface of the mold resin on a surface side of the first frame portion on which the power chip is mounted.
JP2000003296A 2000-01-12 2000-01-12 Semiconductor device Expired - Lifetime JP4007741B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000003296A JP4007741B2 (en) 2000-01-12 2000-01-12 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000003296A JP4007741B2 (en) 2000-01-12 2000-01-12 Semiconductor device

Publications (2)

Publication Number Publication Date
JP2001196532A JP2001196532A (en) 2001-07-19
JP4007741B2 true JP4007741B2 (en) 2007-11-14

Family

ID=18532267

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000003296A Expired - Lifetime JP4007741B2 (en) 2000-01-12 2000-01-12 Semiconductor device

Country Status (1)

Country Link
JP (1) JP4007741B2 (en)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004063688A (en) 2002-07-26 2004-02-26 Mitsubishi Electric Corp Semiconductor device and semiconductor assembly module
DE102005016830A1 (en) 2004-04-14 2005-11-03 Denso Corp., Kariya Semiconductor device and method for its production
JP5272191B2 (en) * 2007-08-31 2013-08-28 三菱電機株式会社 Semiconductor device and manufacturing method of semiconductor device
JP5163055B2 (en) * 2007-10-30 2013-03-13 三菱電機株式会社 Power semiconductor module
JP5125758B2 (en) * 2008-05-19 2013-01-23 三菱電機株式会社 Resin-sealed semiconductor device and manufacturing method thereof
JP5354058B2 (en) * 2012-05-15 2013-11-27 三菱電機株式会社 Resin-sealed semiconductor device
JP6016611B2 (en) * 2012-12-20 2016-10-26 三菱電機株式会社 Semiconductor module, manufacturing method thereof and connection method thereof
WO2015173906A1 (en) 2014-05-14 2015-11-19 三菱電機株式会社 Method for manufacturing semiconductor device
JP6939392B2 (en) * 2017-10-17 2021-09-22 三菱電機株式会社 Power module
WO2022054560A1 (en) * 2020-09-14 2022-03-17 三菱電機株式会社 Semiconductor device, semiconductor device manufacturing method, and power converter

Also Published As

Publication number Publication date
JP2001196532A (en) 2001-07-19

Similar Documents

Publication Publication Date Title
JP4073559B2 (en) Semiconductor device
US7781262B2 (en) Method for producing semiconductor device and semiconductor device
KR100576298B1 (en) Resin-molded device and manufacturing apparatus thereof
US7714455B2 (en) Semiconductor packages and methods of fabricating the same
US7091603B2 (en) Semiconductor device
JP4007741B2 (en) Semiconductor device
JP7546034B2 (en) Semiconductor Device
JP3843185B2 (en) Semiconductor device
KR100591718B1 (en) Resin-sealed semiconductor device
JP3479121B2 (en) Resin molding method for BGA package
JP3702655B2 (en) Manufacturing method of resin-encapsulated semiconductor device
JP2585771B2 (en) Method for manufacturing semiconductor device
JP3402194B2 (en) Lead frame
JP2726011B2 (en) Semiconductor device
JP7571712B2 (en) Semiconductor device and its manufacturing method
JP3010924B2 (en) Semiconductor device
JP2013187268A (en) Semiconductor module
JP7422945B2 (en) Power semiconductor equipment
JP2024074493A (en) Semiconductor device manufacturing method and mold
JPH04277660A (en) Integrated circuit package
JP3687347B2 (en) Resin-sealed semiconductor device
JPS6340351A (en) Lead frame
JP2004042407A (en) Molding mold for resin-sealing semiconductor device
JP2817815B2 (en) Method for manufacturing resin-encapsulated electronic component
JP2696619B2 (en) Lead frame, method of manufacturing electronic device using the same, and electronic device manufactured by the method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050713

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070528

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070605

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070726

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070821

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070828

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100907

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4007741

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110907

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110907

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120907

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130907

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term