JP4070778B2 - 画像処理システム - Google Patents

画像処理システム Download PDF

Info

Publication number
JP4070778B2
JP4070778B2 JP2005141353A JP2005141353A JP4070778B2 JP 4070778 B2 JP4070778 B2 JP 4070778B2 JP 2005141353 A JP2005141353 A JP 2005141353A JP 2005141353 A JP2005141353 A JP 2005141353A JP 4070778 B2 JP4070778 B2 JP 4070778B2
Authority
JP
Japan
Prior art keywords
sub
image
processor
display
processors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005141353A
Other languages
English (en)
Other versions
JP2006318281A (ja
JP2006318281A5 (ja
Inventor
正宏 安江
英次 岩田
宗孝 津田
竜司 山本
繁 榎本
広行 永井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Interactive Entertainment Inc
Original Assignee
Sony Computer Entertainment Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Computer Entertainment Inc filed Critical Sony Computer Entertainment Inc
Priority to JP2005141353A priority Critical patent/JP4070778B2/ja
Priority to PCT/JP2006/307322 priority patent/WO2006120821A1/ja
Priority to US11/912,703 priority patent/US20090066706A1/en
Publication of JP2006318281A publication Critical patent/JP2006318281A/ja
Publication of JP2006318281A5 publication Critical patent/JP2006318281A5/ja
Application granted granted Critical
Publication of JP4070778B2 publication Critical patent/JP4070778B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00General purpose image data processing
    • G06T1/20Processor architectures; Processor configuration, e.g. pipelining
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/436Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation using parallelised computational arrangements
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/44Decoders specially adapted therefor, e.g. video decoders which are asymmetric with respect to the encoder
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41Structure of client; Structure of client peripherals
    • H04N21/426Internal components of the client ; Characteristics thereof
    • H04N21/42607Internal components of the client ; Characteristics thereof for processing the incoming bitstream
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41Structure of client; Structure of client peripherals
    • H04N21/426Internal components of the client ; Characteristics thereof
    • H04N21/42653Internal components of the client ; Characteristics thereof for processing graphics
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/4302Content synchronisation processes, e.g. decoder synchronisation
    • H04N21/4307Synchronising the rendering of multiple content streams or additional data on devices, e.g. synchronisation of audio on a mobile phone with the video output on the TV screen
    • H04N21/43072Synchronising the rendering of multiple content streams or additional data on devices, e.g. synchronisation of audio on a mobile phone with the video output on the TV screen of multiple content streams on the same device
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/443OS processes, e.g. booting an STB, implementing a Java virtual machine in an STB or power management in an STB

Description

本発明は、マルチプロセッサによる情報処理技術、特に、マルチプロセッサシステムにおいて画像処理を実行するための画像処理システムに関する。
近年のコンピュータゲームやデジタル放送などの分野に利用されるコンピュータグラフィックス技術や画像処理技術の著しい進歩に伴い、コンピュータ、ゲーム機器、テレビなどの情報処理装置は、より高精細の画像データをより高速に処理する能力を求められている。これらの情報処理装置において高性能な演算処理を実現するためには、複数のプロセッサを備えた情報処理装置において、それぞれのプロセッサにタスクを割り当ることにより、複数のタスクを並列処理する方法が有効である。複数のプロセッサが協働して複数のタスクを実行するためには、各プロセッサの状態に応じて効率的にタスクを割り当てる必要がある。
しかし、一般に、複数のコンテンツに対し、複数のプロセッサを並列して効率的にタスクを実行することは難しい。
本発明はこうした状況に鑑みてなされたものであり、その目的は、より効率的に複数のコンテンツを処理できる画像処理装置を提供することにある。
上記課題を解決するために、本発明のある態様の画像処理システムは、画像に関するデータに対して所定の処理を行う複数のサブプロセッサと、バスを介して複数のサブプロセッサと接続され、所定のアプリケーションソフトウェアを実行して、複数のサブプロセッサの制御を行うメインプロセッサと、バスを介して、メインプロセッサと複数のサブプロセッサに画像に関するデータを供給するデータ供給部と、複数のサブプロセッサによって処理された画像を表示装置に出力するための処理を行う表示制御部と、を有し、アプリケーションソフトウェアは、複数のサブプロセッサのそれぞれの役割分担を示す情報と、複数のサブプロセッサによって処理された各々の画像の表示装置における表示位置と当該画像の表示効果とを示す情報と、を含むよう記述され、複数のサブプロセッサは、アプリケーションソフトウェアによって指示された役割分担を示す情報、および、表示効果を示す情報にしたがって、データ供給部より供給された画像に関するデータを順次処理し、かつ、処理された画像を表示装置の表示位置に表示させる。
また、複数のサブプロセッサは、少なくとも第1乃至第4のサブプロセッサを含んでもよい。第1のサブプロセッサは、データ供給部から供給されたデータに対して、バンドパスフィルタ処理を行い、第2のサブプロセッサは、バンドパスフィルタ処理が施されたデータに対して、復調処理を行い、第3のサブプロセッサは、復調処理が施されたデータに対して、MPEGデコード処理を行い、第4のサブプロセッサは、MPEGデコード処理施されたデータに対して、表示効果を奏する画像処理を施して、表示位置に表示させる処理を行ってもよい。
また、メインプロセッサは時間の経過を監視して複数のサブプロセッサに通知し、複数のサブプロセッサは、時間の経過とともに、表示装置に表示させる画像を変化させてもよい。また、アプリケーションソフトウェアは、時間が経過するごとに表示位置が変化する旨の情報が設定されていてもよい。
また、アプリケーションソフトウェアは、時間が経過するごとに画像の表示サイズが変化する旨の情報が設定されていてもよい。表示効果として、時間が経過するごとに画像の色彩、もしくは、色彩の強度を変化させる旨の情報が設定されていてもよい。
また、複数のサブプロセッサが、アプリケーションソフトウェアによって指示された役割分担を示す情報、および、表示効果を示す情報にしたがって、データ供給部より供給された画像に関するデータを順次処理した後、表示制御部が処理された画像を表示装置の表示位置に表示させてもよい。
この態様によると、アプリケーションソフトウェアによって、複数のサブプロセッサを役割分担して画像の処理を実行させることより効率的に、かつ柔軟に複数のコンテンツを処理できる。
ここで、「画像に関するデータ」とは、画像データに限らず、音声データ、画像/音声データのレート情報、符号化形式などを含んでもよい。「アプリケーションソフトウェア」とは、なんらかの目的を達成するためのプログラムを指し、ここでは少なくとも画像の表示態様を複数のプロセッサとの関係で示す記述を含むものとする。「アプリケーションソフトウェア」は、ヘッダ情報、表示位置を示す情報、表示効果を示す情報、メインプロセッサにおけるプログラム、およびそのプログラム実行手順、サブプロセッサにおけるプログラム、およびプログラム実行手順、その他データなどを含んでもよい。「データ供給部」とは、例えば、データを記憶し、指示に応じてデータの保存、読み出しを行うメモリであってもよく、または、無線/有線信号によりテレビ画像、その他コンテンツを供給する装置などであってもよい。「表示制御部」は、例えば、画像に所定の処理を施して表示装置に出力するグラフィックプロセッサであってもよく、また、表示装置とサブプロセッサとの入出力制御を行う制御装置であってもよい。また、複数のサブプロセッサのうちの一のサブプロセッサが表示制御部としての役割を担ってもよい。
「役割分担」の例は、各々のサブプロセッサの処理能力、もしくは残余処理能力に応じ、そのサブプロセッサにおける処理開始時間、処理内容、処理手順、処理対象などを各々分担させることなどである。なお、各々のサブプロセッサは、当該サブプロセッサの処理能力、および/または、残余処理能力をメインプロセッサに報告してもよい。「表示効果」の例は、画像を表示させる際に音声もあわせて再生させる効果、または、時間により画像/音声が変化する効果、または、ユーザの指示による画像/音声の変化、または、画像が強調して表示される効果、または、音量が増大する効果などである。「色彩の強度」とは、色の濃淡、色の輝度などである。「色彩の強度を変化させる」の例は、画像の色の濃淡、または輝度を変化させること、または画像を点滅させることなどである。
なお、本発明を方法、装置、システム、記録媒体、コンピュータプログラムにより表現したものもまた、本発明の態様として有効である。
本発明によれば、マルチプロセッサにおける画像処理を好適に実行できる。
(実施形態)
本発明の実施形態を具体的に説明する前に、まず本実施形態にかかる画像処理システムについて概要を述べる。本実施形態にかかる画像処理システムは、メインプロセッサと複数のサブプロセッサを含むマルチプロセッサと、テレビジョンチューナ(以下、「TVチューナ」と略称する。)、ネットワークインタフェイス、ハードディスク、ディジタルビデオディスクドライバ(以下、「DVDドライバ」と略称する。)等を備え、様々な映像コンテンツを受信、再生、記録することが可能である。また、強力なCPUをマルチプロセッサ内に有することにより、従来は困難であったハイビジョン等の重い画像データを複数、同時並行して処理できることを特徴とする。さらに、複数のサブプロセッサにおける残余処理能力を考慮して、画像データの復調処理などのタスク処理を役割分担させるため、効率的にコンテンツ再生を実行することができる。また、役割分担により、画像、音声など、異なる複数のコンテンツを同時に処理し、所望のタイミングで表示、もしくは再生することができる。この表示、再生は、予め設定された表示効果、表示位置を設定することにより、処理された画像データをディスプレイ等に視覚的に容易に認識できる画像を表示し、また聴覚的に容易に認識できる音声を再生することができる。詳細は後述する。
図1は、本発明の実施形態にかかる画像処理システム100の構成例を示す図である。画像処理システム100は、メインプロセッサ10と、サブプロセッサ12で代表される第1サブプロセッサ12Aと第2サブプロセッサ12Bと第3サブプロセッサ12Cと第4サブプロセッサ12Dと第5サブプロセッサ12Eと第6サブプロセッサ12Fと第7サブプロセッサ12Gと第8サブプロセッサ12Hと、メモリ制御部14と、メインメモリ16と、第1インタフェイス18と、グラフィックカード20と、モニタ部22と、第2インタフェイス24と、ネットワークインタフェイス26(以下、「ネットワークIF」と略称する。)と、ハードディスク28と、DVDドライバ30と、ユニバーサルシリアルバス32(Universal Serial Bus。以下、「USB32」と略称する。)と、コントローラ34と、アナログデジタル変換器36(Analog Digital Convertor。以下、「ADC36」と略称する。)と、無線周波数処理部38(Radio Frequency処理部。以下、「RF処理部38」と略称する。)と、アンテナ40と、を含む。
画像処理システム100は、中央処理装置(Central Processing Unit。以下、「CPU」と略称する。)としてマルチコアプロセッサ11を備える。マルチコアプロセッサ11は、1個のメインプロセッサ10と、複数のサブプロセッサ12と、メモリ制御部14と第1インタフェイス18で構成される。図1においては、例として、サブプロセッサ12が8個ある構成を示した。メインプロセッサ10は、バスを介して複数のサブプロセッサ12と接続され、後述するアプリケーションソフトウェア54にしたがって、それぞれのサブプロセッサ12によるスレッド実行のスケジュール管理と、マルチコアプロセッサ11の全般的な管理とを行う。サブプロセッサ12は、バスを介してメモリ制御部14より送られた画像に関するデータに対して所定の処理を行う。メモリ制御部14は、メインメモリ16に記憶されたデータ、アプリケーションソフトウェア54の読み書き処理を行う。第1インタフェイス18は、ADC36、第2インタフェイス24、グラフィックカード20から送られたデータを受け、バスに出力する。
表示制御部であるグラフィックカード20は、第1インタフェイス18を介して送られた画像データに対し、画像データの表示位置、表示効果を考慮してモニタ部22に送出する。モニタ部22は、送出された画像データをディスプレイなどの表示装置に表示する。グラフィックカード20は、さらに、サブプロセッサ12の指示にしたがって、音声に関するデータ、音量を図示しないスピーカに送出してもよい。また、グラフィックカード20内にはフレームメモリ21があってもよく、マルチコアプロセッサ11はフレームメモリ21に画像データを書き込むことにより、任意の動画像、静止画像をモニタ部22に表示させることができる。ここで、モニタ部22における画像の表示位置は、当該画像が書き込まれたフレームメモリ21のアドレスによって決定される。
第2インタフェイス24は、マルチコアプロセッサ11と、各種デバイスとのインタフェイス部である。各種デバイスとは、家庭内ローカルエリアネットワーク(Local Area Network。以下、「家庭内LAN」と略称する。)、インターネットなどとのインタフェイスであるネットワークインタフェイス26、または、ハードディスク28、または、DVDドライバ30、または、外部からユーザの指示を受け付けるコントローラ34と接続するための入出力端子であるUSB32などを指す。
アンテナ40はTV放送波を受信する。ここで、TV放送波とはアナログ地上波であってもよく、また、デジタル地上波、衛星放送波などであってもよい。また、ハイビジョン放送波であってもよい。また、TV放送波は複数チャネルを含んでいてもよい。TV放送波はRF処理部38に含まれるダウンコンバータによりダウンコンバートされた後に、ADC36によりA/D変換される。すなわち、ダウンコンバートされた、複数チャネルを含むデジタルTV放送波がマルチコアプロセッサ11に入力されることとなる。
図2は、図1のメインプロセッサ10の構成例を示す図である。メインプロセッサ10は、メインプロセッサ制御装置42と、内部メモリ44と、直接メモリアクセス制御部46(Direct Memory Access Controller。以下、「DMAC46」と略称する。)と、を含む。メインプロセッサ制御装置42は、バスを介してメインメモリ16から読み出したアプリケーションソフトウェア54をもとに、マルチコアプロセッサ11の制御を行う。具体的には、それぞれのサブプロセッサ12に対し、処理対象となる画像データ、処理手順を指示する。詳細は後述する。内部メモリ44は、メインプロセッサ制御装置42の処理に際し、中間データを一時的に保持するために用いられる。外部のメモリを用いずに内部メモリ44を用いることによって、高速な読み書き動作が可能となる。DMAC46は、各サブプロセッサ12またはメインメモリ16との間でDMA方式により高速なデータ転送を行う。DMA方式とは、CPUを介さずにメインメモリ16と周辺装置、または周辺機器同士間で直接データのやり取りができる機能をいう。この場合、CPUに負荷がかからないので、高速に大量のデータを転送できることとなる。
図3は、図1のサブプロセッサ12の構成例を示す図である。サブプロセッサ12は、サブプロセッサ制御装置48と、サブプロセッサ用内部メモリ50と、サブプロセッサ用直接メモリアクセス制御部52(以下、「サブプロセッサ用DMAC52」と略称する。)と、を含む。サブプロセッサ制御装置48は、メインプロセッサ10の制御によって並列的かつ独立にスレッドを実行し、データを処理する。スレッドとは、複数のプログラム、もしくは、複数のプログラムの実行手順、およびプログラムの実行に必要な制御データなどである。また、メインプロセッサ10内のスレッドが各サブプロセッサ12内のスレッドと連携して動作するように構成してもよい。サブプロセッサ用内部メモリ50は、サブプロセッサ12における処理に際し、中間データを一時的に保持するために用いられる。サブプロセッサ用DMAC52は、メインプロセッサ10、もしくは他のサブプロセッサ12またはメインメモリ16との間でDMA方式により高速なデータ転送を行う。
サブプロセッサ12は、個々の処理能力、もしくは、残余処理能力に応じ、役割分担された処理をそれぞれ実行する。後述の具体例においては、すべてのサブプロセッサ12の処理能力は均等で、かつ、具体例に示す処理以外の処理は行わないことを前提として説明する。処理能力とは、サブプロセッサ12が同時に処理することのできるデータのサイズ、または、プログラムの大きさ、などを指す。ここでは、表示画面の大きさにより、1つのサブプロセッサ12が処理できる数が決まることなる。後述の例においては、1つのサブプロセッサ12あたりMPEGデコード処理を2つ行えるとした。表示画面の大きさが小さくなると、2以上のMPEGデコード処理を行うことができる。また、表示画面の大きさがさらに大きくなると1つのMPEGデコード処理しか行えないことになる。なお、複数のサブプロセッサ12において、1つのMPEGデコード処理を分担しておこなってもよい。
図4は、図1のメインメモリ16に内蔵されたアプリケーションソフトウェア54の構成例を示す図である。アプリケーションソフトウェア54は前述のメインプロセッサ10が各サブプロセッサ12と正確に連携動作するようにプログラミングされている。本実施形態においては、図4は画像処理用の構成であるが、他の用途のアプリケーションであっても同様の構成である。アプリケーションソフトウェア54はヘッダ56、表示レイアウト情報58、メインプロセッサ用スレッド60、サブプロセッサ用第1スレッド62、サブプロセッサ用第2スレッド64、サブプロセッサ用第3スレッド65、サブプロセッサ用第4スレッド66、データ68の各ユニットを含んで構成される。アプリケーションソフトウェア54は、電源オフの状態においては、ハードディスク28等の不揮発性メモリ内に保存されている。電源オンの状態において読み出され、メインメモリ16に保存される。その後、必要に応じて必要なユニットがマルチコアプロセッサ11内のメインプロセッサ10または各サブプロセッサ12にダウンロードされ、実行される。
ヘッダ56には、アプリケーションソフトウェア54を実行するために必要なサブプロセッサ12の個数、メインメモリ16の容量などが含まれている。表示レイアウト情報58は、当該アプリケーションソフトウェア54を実行しモニタ部22に表示する際の表示位置を示す座標データと、モニタ部22に表示する際の表示効果などを含む。
ここで、表示効果とは、画像をモニタ部22に表示させる際に音声もあわせて再生させる効果、または、時間により画像/音声が変化する効果、または、ユーザのコントローラ34への指示による画像/音声の変化、または、画像が強調して表示される効果、または、音量が増大する効果画像の色彩の強度を変化させる効果などである。「色彩の強度を変化させる」とは、画像の色の濃淡、または輝度を変化させること、または画像を点滅させることなどである。これらの表示効果は、サブプロセッサ12が表示レイアウト情報58を参照し、所定の処理を施した画像をフレームメモリ21に書き込むことによって実現される。
たとえば、フレームメモリ21のアドレスA0は、モニタ部22の表示画面にかかる座標(x0、y0)に対応し、また、アドレスA1は、モニタ部22の表示画面にかかる座標(x1、y1)に対応していると仮定する。ここで、ある画像を時間t0においてA0に書き込み、時間t1においてA1に書き込んだ場合、モニタ部22には、時間t0において、当該画像が座標(x0、y0)に表示され、また、時間t1において、当該画像が座標(x1、y1)に表示される。いいかえると、画面を視聴しているユーザに対し、時間t0からt1において、画像が画面の中で動いたような効果を与えることができる。これらは、サブプロセッサ12が、後述するアプリケーションソフトウェア54に定義された表示効果にしたがって、画像を処理し、フレームメモリ21に順次書き込むことによって実現される。このような態様をとることにより、任意の動画像、静止画像を任意の位置にモニタ部22に表示させることができる。また、動的に画像が動くような効果をもたせることができる。
メインプロセッサ用スレッド60は、メインプロセッサ10で実行されるスレッドであり、どのサブプロセッサ12にどの処理を行わせるかを示す役割分担情報などを含む。サブプロセッサ用第1スレッド62は、サブプロセッサ12で実行されるバンドパスフィルタ処理を行うためのスレッドである。サブプロセッサ用第2スレッド64は、サブプロセッサ12で実行される復調処理を行うためのスレッドである。サブプロセッサ用第4スレッド66は、サブプロセッサ12で実行されるMPEGデコード処理するためのスレッドである。データ68は、当該アプリケーションソフトウェア54を実行する際に必要となる各種データである。
ここで、図5に示す複数のコンテンツにかかる画像をモニタ部22に表示させる場合について、図6〜図13を用いて、図1に示す各装置の動作シーケンスを説明する。ここでは、例として、6チャネルのTV放送(第1コンテンツ)、2チャネルのネット放送(第2コンテンツ)、ハードディスク28に格納されている第3コンテンツ、DVDドライバ30に収納されたDVDに格納されている第4コンテンツを表示する場合について説明する。
図5は、図1のモニタ部22における第1の表示画面の例を示す図である。図5は、マルチメディア再生装置により生成されるメニュー画面の構成を示す。表示画面200において、水平方向に複数のメディアアイコンが並んだメディアアイコン配列70と、垂直方向に複数のコンテンツアイコンが並んだコンテンツアイコン配列72とが交差する十字型の二次元配列が表示される。メディアアイコン配列70には、画像処理システム100が再生可能なメディアの種類を示すマークとして、TV放送アイコン74と、DVDアイコン78と、ネット放送アイコン80と、ハードディスクアイコン82が含まれる。コンテンツアイコン配列72には、メインメモリ16に格納された複数のコンテンツのサムネイルなどのアイコンが含まれる。メディアアイコン配列70およびコンテンツアイコン配列72で構成されるメニュー画面はオンスクリーン表示であり、コンテンツ映像の前面に重ね合わされて表示される。TV放送アイコン74に現在再生中のコンテンツ映像が表示される場合、エフェクト処理によってメディアアイコン配列70とコンテンツアイコン配列72の領域全体に、TV放送アイコン74との外観上の区別を容易にするための彩色を施してもよく、またコンテンツ映像の明るさを調整するなどの方法により外観上の区別を容易にしてもよい。たとえば、TV放送アイコン74のコンテンツ映像の輝度、もしくは濃淡を、他のコンテンツに比べ高く設定するなどしてもよい。
メディアアイコン配列70とコンテンツアイコン配列72が交差する領域に位置するメディアアイコンは、TV放送アイコン74として図示するように他のメディアアイコンと異なる色彩にて拡大表示される。交差領域76は、表示画面200の略中央に位置したままその位置が据え置かれ、コントローラ34を介したユーザの左右方向の指示に応じてメディアアイコンの配列全体が左右方向に移動し、交差領域76に位置したメディアアイコンの色彩とアイコンサイズが変化する。したがって、ユーザは左右の方向指示をするだけでメディアを選択でき、パーソナルコンピュータ上で行われるマウスのクリック操作といった決定指示は不要となる。
図6は、図1のサブプロセッサ12の役割分担の例を示す図である。図6に示すように、各サブプロセッサ12は、処理内容、処理対象が異なる。第1サブプロセッサ12Aは、全てのコンテンツのデジタル信号に対して、バンドパスフィルタ処理(Band Pass Filtering。以下、「BPF処理」と略称する。)を順次行う。第2サブプロセッサ12Bは、BPF処理されたデジタル信号に対して、復調処理を行う。第3サブプロセッサ12Cは、BPF処理、復調処理、MPEGデコード処理が完了し、RGBデータとしてメインメモリ16に保存されている各画像データを読み出し、表示レイアウト情報を参照することにより、各画像について表示サイズ・表示位置を演算し、フレームメモリ21へ書き込む。第4サブプロセッサ12D〜第8サブプロセッサ12H、それぞれ与えられた2つのコンテンツに対し、MPEGデコード処理を行う。ここで、MPEGデコード処理は、色彩フォーマットの変換を含んでもよい。色彩フォーマットとは、輝度信号(Y)と、輝度信号と青色成分の差(U)、輝度信号と赤色成分の差(V)の3つの情報で色を表す形式(YUV形式)、または、赤色信号(R)と緑色信号(G)と青色信号(B)の3つの情報で色を表す形式(RGB形式)などである。
図7は、本発明の実施形態における全体の処理シーケンスの例を示す図である。まず、ユーザがコントローラ34に指示を与えることにより、メインプロセッサ10が起動される。ついで、メインプロセッサ10は、メインメモリ16に対し、ヘッダ56を送るよう要求する。メインプロセッサ10は、ヘッダ56を受信した後、メインプロセッサ10用のスレッドを起動する(S10)。具体的には、アンテナ40によるTV放送の受信、RF処理部38に含まれるダウンコンバータによるダウンコンバート処理、ADC36によるA/D変換処理などを開始する指示を伝える。さらに、メインプロセッサ10は、ヘッダ内に記された当該アプリの実行に必要な数のサブプロセッサ12およびメインメモリ16の容量を確保する。例えば、各サブプロセッサ12およびメインメモリ16内の各領域には、0:未使用、1:使用中、2:予約のようなフラグが付加されているとすると、フラグの値が0となっているサブプロセッサ12およびメインメモリ16の領域をサーチし、値を2に更新することにより、処理に要するマルチコアプロセッサ11およびメインメモリ16の容量を必要な分だけ確保する。必要な分だけ確保できない場合は、ユーザにアプリ実行が不可である旨をモニタ部22などを通じて通知する。
ついで、アンテナ40は、メインプロセッサ10の指示にしたがい、第1コンテンツである全TV放送の受信を開始する(S12)。受信した全TV放送の電波は、RF処理部38に送られる。RF処理部38に含まれるダウンコンバータは、メインプロセッサ10の指示にしたがい、アンテナ40から送られた全TV放送の電波のダウンコンバート処理を行う(S14)。具体的には、高周波帯の信号をベースバンド帯に変調し、また、誤り訂正などの復調処理などを行う。さらに、RF処理部38は、ダウンコンバート処理した全TV放送波をADC36に送る。ついで、メインプロセッサ10は、メインメモリ16とサブプロセッサ12を起動する(S18)。詳細は後述する。
ADC36は、メインプロセッサ10の指示にしたがい、全TV放送波をA/D変換し、第1インタフェイス18、バス、メモリ制御部14を介して、メインメモリ16に送る。メインメモリ16は、ADC36より送られた全TV放送データを記憶する。記憶されたTV放送波は、後述するサブプロセッサ12における信号処理シーケンス(S26)にて用いられる。詳細は後述する。
さらに、メインプロセッサ10は、ネットワークインタフェイス26に対し、第2コンテンツである全ネットデータを要求する。ネットワークインタフェイス26は、全ネット放送の受信を開始し(S20)、メインプロセッサ10で指定されたバッファサイズ分のデータをメインメモリ16に蓄える。また、メインプロセッサ10は、ハードディスク28に対し、ハードディスク28に記憶されている第3コンテンツを要求する。ハードディスク28は、第3コンテンツを読み出し(S22)、メインプロセッサ10で指定されたバッファサイズ分のデータをメインメモリ16に蓄える。また、メインプロセッサ10は、DVDドライバ30に対し、DVDドライバ30に記憶されている第4コンテンツを要求する。DVDドライバ30は、第4コンテンツを読み出し(S24)、メインプロセッサ10で指定されたバッファサイズ分のデータをメインメモリ16に蓄える。
ここで、ネットワークインタフェイス26、ハードディスク28、DVDドライバ30にそれぞれ要求され、メインメモリ16に蓄えられるデータは、メインプロセッサ10で指定されたバッファサイズ分のみである。ソースとなるデータの圧縮率は固定ではないが、MPEG2等のコーデックで保証するバッファサイズが規定されており、それを満たすサイズが使用される。後述するサブプロセッサ12等における信号処理シーケンス(S26)における処理は1フレーム分ずつであり、データ書込処理とデータ読出処理は非同期に処理される。1フレーム分処理された後は、次のフレームをメインメモリ16に送り、同様の処理が繰り返されることとなる。
図8は、図7の起動シーケンスS18の例を示す図である。まず、メインプロセッサ10は、第1サブプロセッサ12Aに対し、サブプロセッサ用第1スレッド62をダウンロードさせるための要求を伝える。ついで、第1サブプロセッサ12Aは、メインメモリ16に対し、サブプロセッサ用第1スレッド62を要求する。ついで、メインメモリ16は、記憶されているサブプロセッサ用第1スレッド62を読み出し(S28)、第1サブプロセッサ12Aにサブプロセッサ用第1スレッド62を送る。第1サブプロセッサ12Aは、ダウンロードしたサブプロセッサ用第1スレッド62を第1サブプロセッサ12A内のサブプロセッサ用内部メモリ50に記憶する(S30)。
同様に、メインプロセッサ10は、第2サブプロセッサ12B、第3サブプロセッサ12C、および、第4サブプロセッサ12D〜第8サブプロセッサ12Hに対し、メインメモリ16から、それぞれ役割分担にしたがって、必要なスレッドをダウンロードさせる。具体的には、第2サブプロセッサ12Bに対しては、サブプロセッサ用第2スレッド64をダウンロードするように要求する。また、第3サブプロセッサ12Cに対しては、表示レイアウト情報58とサブプロセッサ用第3スレッド65をダウンロードするように要求する。さらに、第4サブプロセッサ12D〜第8サブプロセッサ12Hに対しては、サブプロセッサ用第4スレッド66をダウンロードするように要求する。いずれの場合においても、それぞれのサブプロセッサ12は、それぞれのサブプロセッサ用内部メモリ50にダウンロードしたスレッドを記憶する(S34,S38,S42)。
図9〜12は、図7の信号処理シーケンスS26の詳細な処理シーケンスの例を示す図である。まず、図9、図10において、TV放送データのBPF処理、復調処理、MPEGデコード処理についての処理シーケンスを説明する。次に、図11を用いて、ネット放送データ、DVD、ハードディスクのデータのBPF処理、復調処理、MPEGデコード処理について説明する。最後に、図12を用いて、各種処理が終了した後の画像データをメインメモリ16に表示させる際の処理について説明する。
図9は、図7の信号処理シーケンスS26における第1の処理シーケンスの例を示す図である。第1の処理シーケンスにおいては、まず、第1サブプロセッサ12Aがサブプロセッサ用第1スレッド62を起動する(S44)とともに、メインメモリ16から第1コンテンツである全TV放送データのうち1フレーム分を読み出して(S48)、第1のチャネルのBPF処理を行い(S50)、第2サブプロセッサ12BにBPF処理されたTV放送データを渡す。ついで、第2サブプロセッサ12BがBPF処理されたTV放送の復調処理を行い(S52)、第4サブプロセッサ12Dに渡す。さらに、第4サブプロセッサ12Dが復調されたTV放送のMPEGデコードを行って(S54)、メインメモリ16に保存する(S56)。第1サブプロセッサ12Aは、第1のチャネルのBPF処理が終了しだい、第2のチャネルのBPF処理を開始する。また、第2サブプロセッサ12Bは、第1のチャネルの復調処理が終了しだい、第2のチャネルの復調処理を開始する。また、第4サブプロセッサ12Dは、第1のチャネルのMPEGデコード処理が終了しだい、第2のチャネルのMPEGデコード処理を行う。このように、パイプライン処理を行うことによって、高速な画像処理を行うことができる。
図10は、図7の信号処理シーケンスS26における第2の処理シーケンスの例を示す図である。第1サブプロセッサ12Aと第2サブプロセッサ12Bは、図9に図示した第1の処理シーケンスと同様に、第1のコンテンツであるTV放送データのBPF処理と復調処理をチャネルごとに行う。処理対象となるチャネルは、第3のチャネル〜第6のチャネルである。また、第5サブプロセッサ12Eと第6サブプロセッサ12Fは、図9に図示した第4サブプロセッサ12Dと同様に、1つのサブプロセッサ12あたり2つのチャネルのMPEGデコード処理を行って、メインメモリ16にそれぞれ書き込む処理を行う。また、図9と同様に、第1サブプロセッサ12A、第2サブプロセッサ12B、第5サブプロセッサ12E、第6サブプロセッサ12Fは、それぞれパイプライン処理を行って画像処理の高速化を図っている。
図11は、図7の信号処理シーケンスにおける第3の処理シーケンスの例を示す図である。第7サブプロセッサ12Gは、メインメモリ16に記憶されている第2コンテンツとして全ネット放送データを1フレーム分読み出す(S58)。ここで、読み出す全ネット放送データは2チャネルとし、それぞれ第2コンテンツA、第2コンテンツBとする。さらに、第2コンテンツA、第2コンテンツBに対し、それぞれMPEGデコード処理を行って(S60、S64)、メインメモリ16に記憶する(S62、S66)。ついで、第8サブプロセッサ12Hは、メインメモリ16に記憶されている第3コンテンツを読み出し(S68)、MPEGデコードを行って(S70)、メインメモリ16に記憶する(S72)。同様に、第8サブプロセッサ12Hは、メインメモリ16に記憶されている第4コンテンツを読み出し(S74)、MPEGデコードを行って(S76)、メインメモリ16に記憶する(S78)。
図12は、図7の信号処理シーケンスにおける第4の処理シーケンスの例を示す図である。第3サブプロセッサ12Cは、メインメモリ16に記憶されている第1コンテンツとしての6チャネル分のTV放送データと、第2コンテンツとしての2チャネル分のネット放送データと、第3コンテンツと、第4コンテンツを順次読み出す処理を行う(S80、S86)。また、第3サブプロセッサ12Cは、1つのコンテンツを読み出すごとに、表示レイアウト情報より、表示サイズを参照して表示効果を奏するための画像処理を当該画像に施す。ここでの表示効果は、図5における交差領域76に表示される画像の輝度を高くする、または、画像の色彩の濃度を高くする、または、画像を点滅させることなどである。また、第3サブプロセッサ12Cは、1つのコンテンツを読み出すごとに、表示レイアウト情報より、書き込み先のアドレスを計算する(S82、S88)。ついで、第3サブプロセッサ12Cは、当該コンテンツのデータをフレームメモリ21に対して、計算した書き込み先のアドレスに書き込む処理を行う(S84、S90)。当該コンテンツは、フレームメモリ21のアドレス位置にしたがって、モニタ部22に表示される。
具体的には、図5に示すような十字型の横軸のメディアアイコン配列70にコンテンツの名称、縦軸のコンテンツアイコン配列72にコンテンツの内容が表示される。また、横軸と縦軸の交点示す交差領域76に表示される画像は、第3サブプロセッサ12Cによって表示効果を奏するように表示される。このような態様をとることにより、モニタ部22を視聴しているユーザに対し、感得しやすい画像を提供することができる。
このような態様をとることにより、図5に示す表示画面200をモニタ部22に表示させることができる。また、フレームごとに表示位置を替えることにより、動的な表示効果をもたせることができる。また、フレームごとにサイズを変えることにより、動的な表示効果をもたせることができる。その場合、表示レイアウト情報58に、表示効果を奏させたいコンテンツを処理するサブプロセッサ12について、該当する表示効果を奏するように定義すればよい。
図13は、図1のメインメモリ16の構成例を示す図である。図13に示すメインメモリ16の構成は、図7のシーケンス後のメインメモリ16における記憶状態を示す図である。図13に示すように、メインメモリ16のメモリマップは、アプリケーションソフトウェア54、BPF処理前の1フレーム分の各種コンテンツデータ、MPEGデコード後のIピクチャ、Pピクチャそれぞれの1フレーム分の各種コンテンツデータ、およびモニタ部22に各種コンテンツの画像を表示させるためのバッファとして、3つの表示準備画像保持領域を含んでもよい。
各コンテンツの画像データについて「MPEGデコード時の参照用Iピクチャ、Pピクチャ」のメモリ領域が確保されているのは以下の理由からである。MPEGデータはIピクチャ、Pピクチャ、Bピクチャから構成される。その中でPピクチャ、Bピクチャは、単独ではデコード不可であり、時間的に前後に存在する参照画像としてのIピクチャ、Pピクチャがデコード時に必要となる。したがって、Iピクチャ、Pピクチャのデコード処理が終了したとしても、Iピクチャ、Pピクチャを廃棄せず、保持しておく必要がある。すなわち、この「MPEGデコード時の参照用Iピクチャ、Pピクチャ」のメモリ領域とは、それらI、Pピクチャを保持しておくための領域となる。表示準備画像1は、第1サブプロセッサ12A、第2サブプロセッサ12B、第4サブプロセッサ12D〜第8サブプロセッサ12HによってBPF処理、復調処理、MPEGデコード処理が完了し、かつ第3サブプロセッサ12Cによりフレームメモリ21に書き込まれる前段階のRGBデータとしての画像データを記憶するメモリ領域である。表示準備画像1の中に第1コンテンツとしてのTV放送データ6チャネル分、第2コンテンツ〜第4コンテンツの1フレーム分のデータが全て含まれる。表示準備画像2、表示準備画像3も表示準備画像1と同様の構成であり、1フレーム毎に表示準備画像1→表示準備画像2→表示準備画像3→表示準備画像1→表示準備画像2→・・・と巡回して使用される。3個の表示準備画像が必要な理由は、MPEGデータをデコードする際には、デコードする対象がI、P、Bピクチャのいずれであるかによって、デコードに要する時間にバラツキが発生する。そのバラツキを少しでも均一化し、吸収するために表示準備画像用のメモリ領域として3つの領域を用意する必要がある。
本実施形態によれば、予め表示効果、サブプロセッサ12の役割分担を示す情報を設定することにより、効率的に画像処理が実行でき、また、所望の表示効果を奏する画像を画面に表示することができる。また、ユーザに対し、容易に認識できる画面を提供することができる。また、メインプロセッサ10内のスレッドが各サブプロセッサ12内のスレッドと連携して動作するように構成することもできる。また、DMA方式を用いることによって、CPUを介さずにメインメモリ16と周辺装置、または周辺機器同士間で直接データのやり取りができる。パイプライン処理を行うことによって、高速な画像処理を行うことができる。また、マルチコアプロセッサ11はフレームメモリに画像データを書き込むことにより、任意の動画像、静止画像をモニタ部22に表示させることができる。また、ハイビジョン等の重い画像データを複数、同時並行して処理できる。また、複数のサブプロセッサにおける残余処理能力を考慮して、画像データの復調処理などのタスク処理を役割分担させるため、効率的にコンテンツ再生を実行することができる。また、役割分担により、画像、音声など、異なる複数のコンテンツを同時に処理し、所望のタイミングで表示、もしくは再生することができる。この表示、再生は、予め設定された表示効果、表示位置を設定することにより、処理された画像データをディスプレイ等に視覚的に容易に認識できる画像を表示し、また聴覚的に容易に認識できる音声を再生することができる。また、数のサブプロセッサを役割分担して画像の処理を実行させることより効率的に、かつ柔軟に複数のコンテンツを処理できる。また、効率的に複数のコンテンツを処理できる画像処理装置することができる。
本発明の実施形態においては、図5に示す十字型に各コンテンツを配置して表示するとして説明した。しかしながらこれにかぎらず、図14Aに示すような配置であってもよく、また、図14B、図14C、図15A,図15B、図15C、図15Dのそれぞれに示すように各コンテンツを配置して表示させてもよい。図14A、図14B、図14Cは、それぞれ、本発明の実施形態にかかる第2乃至第4の表示画面の例を示す図である。図14Aは、マトリックス型に各コンテンツを配置して表示する例を示す図である。図14Bは、略円形状に各コンテンツを配置して表示する例を示す図である。図14Cは、あるコンテンツを背景画像として表示し、その画面に重ねて、図14Bと同様に略円形状に各コンテンツを配置して表示する例を示す図である。
前述の通り第3サブプロセッサ12Cは、表示準備画像と表示レイアウト情報から、各画像について表示サイズ・表示位置を演算し、フレームメモリ21へ書き込む。図14A、もしくは、図14Bのような表示画面を表示させる場合は、表示レイアウト情報58の設定において、表示位置を各画像ごとに定義しておけばよい。ユーザは図14Aを見ながら、コントローラ34を操作して選局を行うことになる。また、図14Bのように、略円形状にコンテンツを配置して表示させてもよい。また、図14Cにおいて、略円形状に配置されたコンテンツのうち、いずれかのコンテンツにかかる画像をユーザが選択することによって、背面に表示する画像として表示させることもできる。
図10においては、第6サブプロセッサ12Fは第5のチャネルと第6のチャネルのMPEGデコード処理を行っているが、ここで第5のチャネルおよび第6のチャネルの放送自体が行われていない場合を考える。放送が行われていないとは、例えば深夜の時間帯である場合等である。そのような時には第6サブプロセッサ12Fを動作していない状態にすることが通常であるが、第5のチャネルと第6のチャネルのMPEGデコード処理の代わりに他の処理を行わせることも可能である。ここで、図11のS58にて読み出す全ネット放送データは先ほどは2チャネルとしたが、ここでは4チャネルとする。新たに加わった2つのチャネルを第2コンテンツC、第2コンテンツDとする。第7サブプロセッサ12Gだけでは4つのチャネルのMPEGデコード処理は不可能なので、第2コンテンツC、第2コンテンツDのMPEGデコード処理を第6サブプロセッサ12Fに割り当てることができる。第5のチャネルおよび第6のチャネルの放送が行われている、いないの判断はユーザが行い、コントローラ34を用いて処理の切り替えを行うことも当然可能である。さらに、放送が行われている、いないの判断をTV放送波に含まれるEPG情報により行うこともできる。すなわちEPG情報を解析することにより、放送が行われていないチャネルを特定し、当該チャネルのBPF処理、復調処理、MPEGデコード処理、表示処理を行っていたサブプロセッサの処理能力の一部または全部を他の処理に割り当て、効率的な動作を実現できる。
図15A乃至図15Dは、それぞれ、本発明の実施形態にかかる第5乃至第8の表示画面の例をディスプレイ上に表示した中間調画像の写真である。図15Aは、数万の画像を点状に縮小し、銀河系状に配置して表示した画面例をディスプレイ上に表示した中間調画像の写真である。図15Bは、図15Aの銀河系状に配置して表示された画像のうち、地球に相当する部分を拡大して表示した画面例をディスプレイ上に表示した中間調画像の写真である。図15Cは、図15Bの地球状に配置して表示された画像のうち、一部を拡大して表示した画面例をディスプレイ上に表示した中間調画像の写真である。図15Dは、図15Cのように表示された複数の画像の一部をさらに拡大して表示した画面例をディスプレイ上に表示した中間調画像の写真である。
図15Aに示す画面の状態では、ユーザは画像を認識することはできないが、図15B、図15C、図15Dと順に拡大されるにしたがって、認識することができるようになる。ユーザが認識できる状態、たとえば、図15Dの状態に画面が表示された時に、ユーザがコントローラ34によりいずれかの画面を選択し、拡大表示させるようにしてもよい。図15Aから図15Dまでの拡大処理は、時間の経過とともに順に拡大されてもよく、ユーザがコントローラ34に指示を与えることを契機として拡大してもよい。また、ユーザは、任意の個所を拡大することができてもよい。いずれの場合も表示レイアウト情報58に予め表示位置、画像サイズを定義しておけばよい。また、時間の経過の管理、または、ユーザのコントローラ34への指示に対する処理はメインプロセッサ10が行ってもよく、また、いずれかのサブプロセッサ12が行ってもよく、また、メインプロセッサ10とサブプロセッサ12が協同して制御し、または、処理を行ってもよい。このような態様をとることにより、図15A〜図15Dに示すような画面を動的に変化させて表示することができる。
また、他の配置方法として、最初はモニタ上の中心部に小さくマルチ画像が表示されているのが、時間の経過とともにモニタ部22全体に大きくマルチ画像が表示されてもよい。そうすると、画面の奥から手前へとマルチ画像が迫ってくる表示効果を奏することができる。この場合、表示レイアウト情報58として、単に2次元的な座標データでなく、時間の経過とともに変化する座標データを全て用意しておけばよい。また、1つのコンテンツ、例えばDVDに記録された映画の時間的に異なる箇所をいくつか選択し、マルチ表示させてもよい。これにより例えば、2時間の映画の中から10箇所の映像データを読み出し、表示させることによりインデックス動画を実現し、ユーザが視聴したい箇所を即座に発見し、再生開始することができる。
以上、本発明を実施形態をもとに説明した。この実施形態は例示であり、実施形態相互の組み合わせ、または、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。
本発明の実施の形態にかかる画像処理システムに関する構成例を示す図である。 図1のメインプロセッサの構成例を示す図である。 図1のサブプロセッサの構成例を示す図である。 図1のメインメモリに記憶されたアプリケーションソフトウェアの構成例を示す図である。 図1のモニタの第1の表示画面の例を示す図である。 図1のサブプロセッサの役割分担の例を示す図である。 本発明の実施形態における全体の処理シーケンスの例を示す図である。 図7の起動シーケンスの例を示す図である。 図7の信号処理シーケンスにおける第1の処理シーケンスの例を示す図である。 図7の信号処理シーケンスにおける第2の処理シーケンスの例を示す図である。 図7の信号処理シーケンスにおける第3の処理シーケンスの例を示す図である。 図7の信号処理シーケンスにおける第4の処理シーケンスの例を示す図である。 図1のメインメモリの構成例を示す図である。 図1のモニタの第2の表示画面の例を示す図である。 図1のモニタの第3の表示画面の例を示す図である。 図1のモニタの第4の表示画面の例を示す図である。 図1のモニタの第5の表示画面の例をディスプレイ上に表示した中間調画像の写真である。 図1のモニタの第6の表示画面の例をディスプレイ上に表示した中間調画像の写真である。 図1のモニタの第7の表示画面の例をディスプレイ上に表示した中間調画像の写真である。 図1のモニタの第8の表示画面の例をディスプレイ上に表示した中間調画像の写真である。
符号の説明
10 メインプロセッサ、 12 サブプロセッサ、 54 アプリケーションソフトウェア、 100 画像処理システム。

Claims (9)

  1. 画像に関するデータに対して所定の処理を行う複数のサブプロセッサと、
    バスを介して前記複数のサブプロセッサと接続され、所定のアプリケーションソフトウェアを実行して、前記複数のサブプロセッサの制御を行うメインプロセッサと、
    前記バスを介して、前記メインプロセッサと前記複数のサブプロセッサに前記画像に関するデータを供給するデータ供給部と、
    前記複数のサブプロセッサによって処理された画像を表示装置に出力するための処理を行う表示制御部と、
    を有し、
    前記アプリケーションソフトウェアは、
    前記複数のサブプロセッサのそれぞれの役割分担を示す情報と、
    前記複数のサブプロセッサによって処理された各々の画像の前記表示装置における表示位置を示す情報と、
    を含むよう記述され、
    前記複数のサブプロセッサは、
    前記アプリケーションソフトウェアによって指示された役割分担を示す情報、および、表示位置を示す情報にしたがって、前記データ供給部より供給された画像に関するデータを順次処理し、かつ、処理された画像を前記表示装置の前記表示位置に表示させることを特徴とする画像処理システム。
  2. 前記アプリケーションソフトウェアはさらに、
    前記複数のサブプロセッサによって処理される各々の画像の表示効果を示す情報を含むよう記述され、
    前記複数のサブプロセッサは、
    前記データ供給部より供給された画像に関するデータを順次処理するときに、前記表示効果を示す情報にもしたがうことを特徴とする請求項1に記載の画像処理システム。
  3. 前記表示装置には、
    水平方向においては各々のメディアに対応する複数のメディア画像が表示されるとともに、
    垂直方向においては選択されているメディアに属する複数の画像が表示されるように各画像の表示位置が設定されることを特徴とする請求項1に記載の画像処理システム。
  4. 前記表示装置に表示される各々の画像の集合が、全体として所定の物体の輪郭を形成するように各画像の表示位置が設定されることを特徴とする請求項1に記載の画像処理システム。
  5. 前記複数のサブプロセッサは、
    前記データ供給部から供給されたデータに対して、バンドパスフィルタ処理を実行する第1のサブプロセッサと、
    バンドパスフィルタ処理が施されたデータに対して、復調処理を実行する第2のサブプロセッサと、
    復調処理が施されたデータに対して、MPEGデコード処理を実行する第3のサブプロセッサと、
    を含むことを特徴とする請求項1に記載の画像処理システム。
  6. 前記メインプロセッサは時間の経過を監視して複数のサブプロセッサに通知し、
    前記複数のサブプロセッサは、時間の経過とともに、前記表示装置に表示させる画像を変化させることを特徴とする請求項1に記載の画像処理システム。
  7. 前記アプリケーションソフトウェアは、時間が経過するごとに表示位置が変化する旨の情報が設定されるように記述されていることを特徴とする請求項1に記載の画像処理システム。
  8. 前記アプリケーションソフトウェアは、時間が経過するごとに画像の表示サイズが変化する旨の情報が設定されるように記述されていることを特徴とする請求項1に記載の画像処理システム。
  9. 前記アプリケーションソフトウェアによって記述された表示効果は、時間が経過するごとに画像の色彩、もしくは、色彩の強度を変化させる旨の情報が設定されていることを特徴とする請求項2に記載の画像処理システム。
JP2005141353A 2005-05-13 2005-05-13 画像処理システム Expired - Fee Related JP4070778B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005141353A JP4070778B2 (ja) 2005-05-13 2005-05-13 画像処理システム
PCT/JP2006/307322 WO2006120821A1 (ja) 2005-05-13 2006-04-06 画像処理システム
US11/912,703 US20090066706A1 (en) 2005-05-13 2006-04-06 Image Processing System

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005141353A JP4070778B2 (ja) 2005-05-13 2005-05-13 画像処理システム

Publications (3)

Publication Number Publication Date
JP2006318281A JP2006318281A (ja) 2006-11-24
JP2006318281A5 JP2006318281A5 (ja) 2007-08-23
JP4070778B2 true JP4070778B2 (ja) 2008-04-02

Family

ID=37396338

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005141353A Expired - Fee Related JP4070778B2 (ja) 2005-05-13 2005-05-13 画像処理システム

Country Status (3)

Country Link
US (1) US20090066706A1 (ja)
JP (1) JP4070778B2 (ja)
WO (1) WO2006120821A1 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8238624B2 (en) 2007-01-30 2012-08-07 International Business Machines Corporation Hybrid medical image processing
US8331737B2 (en) * 2007-04-23 2012-12-11 International Business Machines Corporation Heterogeneous image processing system
US8462369B2 (en) 2007-04-23 2013-06-11 International Business Machines Corporation Hybrid image processing system for a single field of view having a plurality of inspection threads
US8326092B2 (en) * 2007-04-23 2012-12-04 International Business Machines Corporation Heterogeneous image processing system
US8675219B2 (en) 2007-10-24 2014-03-18 International Business Machines Corporation High bandwidth image processing with run time library function offload via task distribution to special purpose engines
US9135073B2 (en) 2007-11-15 2015-09-15 International Business Machines Corporation Server-processor hybrid system for processing data
US9332074B2 (en) 2007-12-06 2016-05-03 International Business Machines Corporation Memory to memory communication and storage for hybrid systems
US8229251B2 (en) 2008-02-08 2012-07-24 International Business Machines Corporation Pre-processing optimization of an image processing system
US8379963B2 (en) 2008-03-28 2013-02-19 International Business Machines Corporation Visual inspection system
JP2010027128A (ja) * 2008-07-17 2010-02-04 Sony Corp 駆動装置および方法、プログラム、並びに記録媒体
JP4970579B2 (ja) 2010-08-26 2012-07-11 株式会社東芝 テレビジョン装置
JP5678576B2 (ja) * 2010-10-27 2015-03-04 ソニー株式会社 情報処理装置、情報処理方法、プログラム、および監視システム
US9516372B2 (en) * 2010-12-10 2016-12-06 Lattice Semiconductor Corporation Multimedia I/O system architecture for advanced digital television
KR20120068540A (ko) * 2010-12-17 2012-06-27 한국전자통신연구원 병렬 처리를 이용한 다시점 영상 컨텐츠 생성 장치 및 방법
JP5664230B2 (ja) * 2010-12-28 2015-02-04 コニカミノルタ株式会社 画像読み込みシステムおよび読み込み画像処理システム
DE102013110899B4 (de) * 2012-10-04 2019-07-04 Cognex Corporation Symbologie-Lesegerät mit Multicore-Prozessor und Systeme und Verfahren zum Betrieb desselben
CN108959133B (zh) * 2017-05-22 2021-12-10 扬智科技股份有限公司 可共用存储器的电路结构与数字视频转换装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62144273A (ja) * 1985-12-19 1987-06-27 Toshiba Corp 画像検索装置
US6177964B1 (en) * 1997-08-01 2001-01-23 Microtune, Inc. Broadband integrated television tuner
US6223205B1 (en) * 1997-10-20 2001-04-24 Mor Harchol-Balter Method and apparatus for assigning tasks in a distributed server system
JPH11291566A (ja) * 1998-04-08 1999-10-26 Minolta Co Ltd ラスタライズ方法
WO2000033571A1 (fr) * 1998-11-30 2000-06-08 Sony Corporation Procede et dispositif de delivrance d'information
US6292188B1 (en) * 1999-07-28 2001-09-18 Alltrue Networks, Inc. System and method for navigating in a digital information environment
US6433839B1 (en) * 2000-03-29 2002-08-13 Hourplace, Llc Methods for generating image set or series with imperceptibly different images, systems therefor and applications thereof
JP4011949B2 (ja) * 2002-04-01 2007-11-21 キヤノン株式会社 マルチ画面合成装置及びデジタルテレビ受信装置
US7511710B2 (en) * 2002-11-25 2009-03-31 Microsoft Corporation Three-dimensional program guide
KR100518874B1 (ko) * 2002-12-10 2005-10-04 엘지전자 주식회사 디지털 티브이 및 그 채널편집 방법
US7761876B2 (en) * 2003-03-20 2010-07-20 Siemens Enterprise Communications, Inc. Method and system for balancing the load on media processors based upon CPU utilization information
JP4599351B2 (ja) * 2003-06-02 2010-12-15 ディズニー エンタープライゼス インコーポレイテッド 民生用ビデオプレーヤー用のプログラムによるウィンドウ制御システム及び方法
US20040268168A1 (en) * 2003-06-30 2004-12-30 Stanley Randy P Method and apparatus to reduce power consumption by a display controller
US7075541B2 (en) * 2003-08-18 2006-07-11 Nvidia Corporation Adaptive load balancing in a multi-processor graphics processing system
US7525600B2 (en) * 2005-01-14 2009-04-28 Broadcom Corporation Single integrated high definition television (HDTV) chip for analog and digital reception

Also Published As

Publication number Publication date
JP2006318281A (ja) 2006-11-24
US20090066706A1 (en) 2009-03-12
WO2006120821A1 (ja) 2006-11-16

Similar Documents

Publication Publication Date Title
JP4070778B2 (ja) 画像処理システム
US6583793B1 (en) Method and apparatus for mapping live video on to three dimensional objects
CN103500081A (zh) 一种显示方法及显示设备
US20200078673A1 (en) Video display system, video display device, its control method, and information storage medium
US20080109725A1 (en) Apparatus for providing multiple screens and method of dynamically configuring multiple screens
CN111556325A (zh) 结合音视频的渲染方法、介质及计算机设备
US6335764B1 (en) Video output apparatus
JP2005107779A (ja) マルチシステム、データ格納部アクセス装置およびデータ格納部アクセス方法
US20150202534A1 (en) Video display system, video display device, its control method, and information storage medium
JP5235289B2 (ja) 情報処理装置、映像表示方法及びプログラム
US10863215B2 (en) Content providing apparatus, method of controlling the same, and recording medium thereof
JPH07162773A (ja) 画面表示方法
JP3922199B2 (ja) データ記録再生装置
US20080094512A1 (en) Apparatus for providing multiple screens and method of dynamically configuring multiple screens
JP5248552B2 (ja) 映像信号処理装置及びその制御方法
CA2648347A1 (en) Apparatus for providing multiple screens and method for dynamic configuration of the same
JP4118271B2 (ja) マルチメディア再生装置
US20080094508A1 (en) Apparatus for providing mutliple screens and method of dynamically configuring
JP5993037B2 (ja) 制御装置、映像表示装置、表示制御システム、制御方法、映像表示方法、プログラム及び情報記憶媒体
JP5860862B2 (ja) 映像表示システム、映像表示装置、その制御方法及びプログラム
JP5485952B2 (ja) 映像表示システム、映像表示装置、その制御方法及びプログラム
KR100900975B1 (ko) 다중 스크린을 제공하는 장치 및 상기 다중 스크린의 동적구성 방법
CN115914737A (zh) 一种视频的播放方法和装置
JP2019204032A (ja) 表示装置
JP2002152644A (ja) リングバッファ付き情報記録再生装置及びリングバッファのモニタ方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070705

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070705

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080115

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080115

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110125

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110125

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120125

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120125

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130125

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130125

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140125

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees