JP4064925B2 - Ｂｅｏｌクローン・テスト・ビヒクル - Google Patents

Description

本発明は、一般的には集積回路の製作または製造に関し、特に、ウエハの歩留りに影響を与える欠陥およびその原因を特徴付ける方法に関する。

本願は、２００２年２月２８日付けの米国仮特許出願第60／360,304号の利益の享受を主張し、ここでこの仮出願全体を参照してその全体を組み込む。

この二十年、集積回路の歩留りに影響を与える欠陥（defects）を評価するための高度なシステムが技術的に発展した。これらのシステムは、集積回路製造プロセス（方法）の歩留り予測と歩留り向上の双方を容易にするテスト・ビヒクル（ＴＶ）の設計と相俟って形成された歩留りモデルを含んでいる。コンタクト（接続、ボンディング）歩留りの測定を除いて、（ショート（短い）フローの）ＴＶ（テスト・ビヒクル）構造を用いて単一レベルの欠陥が評価される。

完全なまたは全体のフローのＴＶの場合について、従来技術では、電気的テストの結果によって隣接（垂直方向）の複数のレベルにおける欠陥の詳細な相互作用をどのようにして識別するかを開示していない。光学的および／または走査電子顕微鏡（ＳＥＭ）検査（inspection）技術によって単一層上の欠陥を識別する場合に、検査した層上に発見されたどのようなアーティファクト（artifact、不要な要素、副産物、副作用物）がその上の次の層にキラー欠陥を生成し得るかを予測することは困難である。即ち、そのような検査方法は、検査する層内におけるキラー欠陥を識別しようとするものである。

２００１年８月３１日付け米国特許仮出願第60／316,317号をここで参照してその全体をここに組み込む。この仮出願は、銅（Ｃｕ）ダマシン（damascene、波形文様）化学機械的（機械化学）研磨（ＣＭＰ、chemical mechanical polishing）プロセス（処理、方法）幾何的形状（geometry）に関連する隣接（垂直方向）の複数の層内における、特徴によって生じた欠陥の相互作用を特徴付ける（特徴を判定する）ＴＶの設計に取り組むものである。

歩留り予測機能を有する次世代の歩留りモデルは、複数レベルのプロセス層内における構造的アーティファクトの相互作用の歩留りへの影響を考慮することが望ましい。

発明の概要
本発明の１つの特徴（側面）であるテスト・ビヒクルは、層上に（on）少なくとも１つの製品回路パターンを有する少なくとも１つの製品層と、その製品層の上に（over）形成された１つ以上のクローン（clone、複製）層とを具えている。その１つ以上のクローン層は、クローン・テスト・ビヒクル回路パターンおよびクローン・テスト・ビヒクル・ヴィア（via、ビア、ヴィア・ホール）からなる群（グループ）の中からの複数の構造を含んでいる。その１つ以上のクローン層における１つ以上の欠陥の存在は、製品回路パターンが、製品において製品回路パターンの上に形成される後続の層（succeeding layer）の歩留りに対して影響を与える傾向を表す指標または標識（indicator）となる。

本発明の別の特徴は、相異なる複数のテスト・ビヒクルを設計または製造する方法であって、その方法における改良技術は、複数のテスト・ビヒクルを設計または製造する方法からなり、各テスト・ビヒクルは、層上に少なくとも１つの製品回路パターンを有するそれぞれ相異なる製品層を有し、各テスト・ビヒクルはその製品層の上に１つ以上のクローン層を有し、その１つ以上のクローン層は、クローン・テスト・ビヒクル回路パターンおよびクローン・テスト・ビヒクル・ヴィアからなる群の中からの複数の構造を含み、その相異なる複数のテスト・ビヒクルの各々に用いられるその１つ以上のクローン層は互いに同じまたは実質的に同じである。

本発明の別の特徴は、複数の回路パターンを分析する方法である。第１のクローン層は製品層の上に形成される。複数の第１のクローン層には、クローン・テスト・ビヒクル回路パターンおよびクローン・テスト・ビヒクル・ヴィアからなる群の中からの複数の構造が含まれる。その製品層におけるアーティファクトによって生じた１つ以上の欠陥がその第１のクローン層に存在するかどうかが判定される。第２のクローン層がその第１のクローン層の上に形成される。その製品層またはその第１のクローン層におけるアーティファクトによって生じた１つ以上の欠陥がその第２のクローン層に存在するかどうかが判定される。

典型例の方法は集積回路の製造に関し、特に、複数レベルの集積回路構造内における隣接（垂直方向の）層との相互作用によって欠陥を伝搬する（propagate、伝える）構造的特徴のクラスを特徴付けて定量化する方法に関する。例として、後で（連続的に）被着されるパターン層にキラー欠陥を結果として生じさせる回路パターンにおける構造の３次元測定に対するゲートウェイを提供する。

この典型例の方法は、クローン層の直ぐ下の実際の製品層と相互作用する１つのレベル（“クローン層”）の形状パターン変数を用いる。この技術は、ＴＶ（テスト・ビヒクル）クローン層変数に含まれる影響を受けやすい所与の幾何学的形状パターン中に欠陥を生じさせ得る製品層の特定の構造的特徴（“侵略側”（aggressor））を識別できる。或る幾つかの事例では、製品層におけるアーティファクトは単層テスト・ビヒクルにおいて測定可能でないことがあるが、その同じアーティファクトが、そのアーティファクトより上のクローン層における生じた欠陥によって間接的に測定できる。

以下で説明する例において行われる短いフローＴＶの設計は、上の層における有り得る多数の（多重の）幾何学的形状の事例（ケース）内に欠陥を形成し得るＢＥＯＬ（製品）金属層およびヴィア（via、ヴィア・ホール）に含まれる多数の（多重の）構造的特徴の影響に対応することができる。一般的に、これらおよびその他のＴＶは、次の処理層上に欠陥を生じさせる所与の製品層上の構造的特徴のクラス（等級）を評価し定量化する電気的テスト機能（能力）を有するＴＶ設計を用いてもよい。（欠陥の位置に関して識別された欠陥の物理的検査と同時に行われる）ＴＶのテストから導出される結果情報を用いて、所与の多層集積回路構造内の任意の所望の２層相互接続シーケンスについて、そのような相互作用の場合における歩留りモデルおよび歩留り予測システムを形成することができる。

図１Ａおよび１Ｂは、典型例のＢＥＯＬ（back end of line、ウエハ・プロセス・ラインの後半部）クローンＴＶの一部の断面図を示している。図１Ａは、ＴＶ金属チェック（検査）部を有するＢＥＯＬクローンＴＶ１００を示している。図１Ｂは、ＴＶヴィア・チェック部を有するＢＥＯＬクローンＴＶ１５０を示している。その典型例のＢＥＯＬクローンＴＶを用いて、後続の（連続する）ＢＥＯＬ層の開放／短絡（open/short）歩留りに対するＢＥＯＬ製品トポグラフィの影響を評価する。製品ウエハ用のテスト・チップ・オーバレイが形成される。図１Ａおよび１Ｂの図において、ＦＥＯＬ（front end of line、ウエハ・プロセス・ラインの前半部）、Ｍ１およびＭｘ−１は、実際の製品用の銅（Ｃｕ）ダマシン・プロセスにおいて被着された層（“製品層”）１０１、１５１である。層Ｍｘ、ＶｘおよびＭｘ＋１は、以下で詳しく説明するＢＥＯＬクローン・パターン１０２、１５２である。第１のグループのパターンＭｘ、ＶｘおよびＭｘ＋１ １０１、１５１は、関連する半導体製品製造プロセスを用いて形成される。そのクローン・パターン１０２、１５２は、同じ製品に用いられる同じＢＥＯＬ製造プロセスを用いて製造される。しかし、そのクローン層パターン１０２、１５２は、Ｍ１およびＭｘ−１の層における特定の製品回路パターンの存在がその製品パターンの上に被着された層にどのようにしてアーティファクトを生じさせるかを識別し分析するのを可能にするように設計される。

そのオーバーレイ（上部の重ね）を用いて、大部分のＣｕ相互接続トポグラフィ問題を診断することができる。例えば、そのオーバーレイを用いて、ヴィア構造および金属構造の双方における孤立／密（iso/dense）および狭／幅広（narrow/wide）のパターンの効果を研究する。“孤立／密”（iso/dense）という用語は、或るパターンが孤立している（isolated）（近傍のものが存在しない）ことを意味し、密（dense）は密な近隣パターンの環境（周囲の状況）が存在することを意味する。この技術によって、テスト・ビヒクルの製造において速いサイクル時間が可能になる。任意のヴィア（Ｖｘ）製造プロセスが実行される前に、製品ロットが分離（分割）される。障害（fault、故障）は位置決めされまたは局所にとどめられる（localize）。好ましくは、製品レイアウトは複数の独立テスト・セル領域に区分され、その領域の上に対応するクローンＴＶ領域を作製して、クローン層における特定の構造に対する製品パターンの影響を判定する。例えば４×３のアレイに配列した１２個のチップ用の約１２００μｍ×９００μｍのサイズの製品領域（field）用のクローン層において、約３００μｍ×３００μｍ（約３００μｍ角）のテスト・セル領域を用いてもよい。テスト時間対（vs.）障害位置決め（局在）を最適化するために、当業者であれば、セル・サイズと（vs.、対）パッドフレーム数の間のトレードオフ（trade-off、得失）の関係を直ぐに識別できる。

図１Ａに示されているように、テスト・ビヒクル１００は、層上に少なくとも１つの製品回路パターンを有する少なくとも１つの製品層（ＦＥＯＬ、Ｍｘ、Ｍｘ＋１）１０１を具えている。１つ以上のクローン層（Ｍｘ、Ｖｘ、Ｍｘ＋１）１０２が製品層１０１の上に形成される。ＭｘおよびＭｘ＋１は、回路パターンを含む金属層である。Ｖｘは、ＭｘおよびＭｘ＋１層におけるヴィア接続パターンを含むヴィア層である。１つ以上のクローン層Ｍｘ、Ｖｘ、Ｍｘ＋１は、複数のクローン・テスト・ビヒクル回路パターン（金属チェック部）および複数のクローン・テスト・ビヒクル・ヴィアで構成される群（グループ）の中からの複数の構造を含んでいる。

図１Ａおよび１Ｂにおいて、Ｍ１層は、第１のＣｕダマシン層の複数のコンタクト（接続部）を含んでいてもよく、そのコンタクトは、タングステン・ポスト（区域、杭）によって以下の回路パターンに接続されている。Ｍｘ−１層は層間の誘電体酸化物層（ＩＬＤ、inter-layer dielectric oxide layer）である。クローン層Ｍｘ、Ｖｘ、Ｍｘ＋１は、ＩＬＤ層の上に形成される。代替構成として、Ｍ１層は第２の銅ダマシン層であってもよく、この場合、Ｍ１は、銅を充填したヴィアによってその下の金属層に接続される。Ｍ１が第２の銅ダマシン層である場合は、Ｍｘ−１層も誘電体層となるであろう。図１Ａおよび１Ｂの例では、クローンＴＶ層１０２、１５２は、Ｃｕダマシン・プロセスの代表的な層に対応するが、この分野の専門家であれば、直ぐにその他のＢＥＯＬプロセス用のクローンＴＶパターンを開発することができる。

（製品の）下層１０１、１５１と（クローンＴＶの）上層１０２、１５２を含むテスト・ビヒクルを製造するとき、１つ以上のクローン層における１つ以上の欠陥の存在は、製品回路パターンが、“実際の”製品における製品回路パターンの上に形成される後続の層の歩留りに影響する（製品回路パターンの）傾向を示す指標（標識、インジケータ）である。従って、同じＦＥＯＬ、Ｍ１およびＭｘ−１製品層を有する製品は、（層上に）通常のＢＥＯＬ層が被着されたときに、クローンＴＶ層を用いて検出されたアーティファクトと同じタイプのアーティファクトを有すると予期（予測、推定）されてもよい。

回路パターンを分析する典型例の方法は、次のステップからなる。即ち、テスト・ビヒクル１００、１５０から（電気的テストにより）データを収集するステップ。そのテスト・ビヒクルは、（層上に）少なくとも１つの製品回路パターンを有する少なくとも１つの製品層１０１、１５１と、製品層の上に形成された１つ以上のクローン層１０２、１５２とを含んでいる。その１つ以上のクローン層は、複数のクローン・テスト・ビヒクル回路パターンおよび複数のクローン・テスト・ビヒクル・ヴィアで構成される群の中からの複数の構造を含んでいる。また、１つ以上のクローン層に１つ以上の欠陥が存在するかどうかを判定するステップ。このステップは、１つ以上のクローン層における１つ以上のアーティファクトを識別することを含んでいる。

次いで、その判定に基づいて、製品回路パターンが、製品における製品回路パターンの上に形成された後続の層の歩留りに対して影響を与える（そのパターンの）傾向を分析することができる。この分析は、１つ以上のアーティファクトを１つ以上のクローン層中に伝搬させる製品層の特徴または属性（attribute）を識別することを含み得る。例えば、短いフロー・テスト・ビヒクルには測定できない製品層中にアーティファクトが存在することがある。その理由は、それが製品層そのものには障害を生じさせないからである。それにもかかわらず、製品層中のアーティファクトは、クローンＴＶ層中に検出可能な欠陥を生じさせ得る。

クローンＴＶ層は再使用可能であることが好ましい。１つ以上の製品パターン層を作成し、次いで１つ以上のクローンＴＶ層を形成する方法は、複数の製品の各々に対して実行してもよい。その各製品はそれぞれの対応する製品層を有し、同じまたは実質的に同じクローン層がそれぞれ相異なる複数の製品層の各々に対して用いられる。

ここで使用する場合、複数のクローン層が１フィールド当たり同じ数の領域またはチップを含んでいるときは、クローンＴＶ層１０２、１５２は実質的に同じと見なしてよい。各セットのクローン層における複数の領域は同じタイプのパターンを有する。例えば、２つのクローンＴＶフロアプラン（配置図、間取り図）２００は、その２つが、図２に示され以下で説明するＭＤＡ、ＭＤＢ、ＭＳＡ、ＭＳＡＢ、ＭＷＡ、ＭＷＢ、ＶＤＡ、ＶＤＢ、ＶＳＡ、ＶＷＡおよび２つの製品パターンを含む１フィールド（領域）当たり１２個のチップを有する場合は、実質的に同じと見なせるであろう。２つのＴＶのクローン層は、その領域の長さと幅が２つのＴＶの間で異なったとしても、実質的に同じとみなせるであろう。

実質的に同じレイアウトを有する複数のクローンＴＶ層において、複数のテスト・ビヒクルの各々におけるクローン層は共通の構造を有する（例えば、ヘビ状またはスネーク状（snake）、および櫛状またはコーム状（comb）、チェーン（鎖部）を介したジグザグ状）が、それぞれの製品層の長さおよび幅に対応するそれぞれ相異なるクローン層長さおよびクローン層幅を有していてもよい。

実質的に同じレイアウトを有するクローンＴＶ層において、複数のテスト・ビヒクルの各々におけるクローン層は、各テスト・ビヒクルによって共有される共通のレイアウトで配置された複数の領域に分けられてもよく、各テスト・ビヒクルのクローン層における対応する領域は共通の構造を有する。従って、図２に示されているように、各クローンＴＶの左上の領域はＭＤＡ領域であってもよく、各クローンＴＶの右下の領域は製品領域であってもよい。

２つのＴＶのクローン層は、同じサブチップが用いられる場合は、実質的に同じと見なしてよいが、そのサブチップの特定の配置はクローンＴＶの各々において異なる。従って、図２の例では、ＭＤＡおよびＭＤＢセル（領域）の位置は、そのＴＶから取り出される情報の品質を低下させることなく交換することができるであろう。その他の領域も交換できるであろう。

製造された各ＢＥＯＬクローンＴＶの識別された特徴または属性のリストをデータベースに格納することが好ましい。それによって、データベースにおけるその識別された特徴または属性の間の相関性または相関関係を識別できるようになる。クローンＴＶを用いて測定されたアーティファクトを表すデータによってデータベースが占められている（populate）ので、相関性に関する情報は、複数の製品の中の少なくとも１つの製品の製品回路パターンにおける設計を変更すべく、フィードバックすることができる。さらに、ＢＥＯＬクローンＴＶを製造した結果は、１つ以上のクローン層の設計を変更すべく、フィードバックすることができる。

相異なる複数の製品レイアウト用の同じまたは実質的に同じクローンＴＶフロアプランを使用できるようにすることによって、ＴＶ設計者の技術を非常に効率的に利用することができ、またクローンＴＶにおける特定の欠陥の発生をどのようにして製品層における潜在的なまたは下に位置する（underlying）アーティファクトに遡って追跡することができるかに関して大きな知識ベースを構築することができる。

図２は、典型例のクローンＴＶフロアプランのレイアウトである。その例において、１つ以上のクローン層Ｍｘ、Ｖｘ、Ｍｘ＋１は、複数の領域を有する。１つ以上のクローン層の領域の各々は、複数のクローン・テスト・ビヒクル回路パターンおよび複数のクローン・テスト・ビヒクル・ヴィアで構成される群の中からのそれぞれの複数の構造を含んでいる。ＴＶにおいてチェックされているヴィアが存在しない場合は、１つのＴＶ回路パターン・クローン層しか存在しないであろうことが分かる。ヴィアが存在する場合は、ヴィアの下に１つの金属層Ｍｘが存在し、ヴィア層の上に別の金属層Ｍｘ＋１が存在する。

その例において、互いに同形の（identical）１２個の製品パターンの上に（overlie）製品レチクル（reticle、網目状）に１フィールド当たり１２個のチップが存在する。但し、１フィールド当たり１つ以上の任意の数のチップがその製品レチクルに存在してもよい。例えば、１フィールド当たり４、８、１６または２０個のチップが存在してもよい。図２の具体例では、１２個のフィールドは次の通りである。

ＭＤＡおよびＭＤＢは、密の金属を有するクローン・パターン領域である。さらに以下で説明するように、１つ以上のクローン層の領域ＭＤＡおよびＭＤＢは、互いに同形であるが相異なる距離だけそれぞれの領域境界線から離れた（オフセットされた）クローン・テスト・ビヒクル回路パターンを有し、２つの領域の各領域用のパッドグループ（padgroup）は、２つの領域の各々において測定可能な領域のそれぞれ相異なる部分の直ぐ下にアーティファクトが形成されるようにすべく、その領域のそれぞれ相異なる部分に配置される。この特徴を用いて、図９Ａおよび１３Ａを参照して以下でさらに説明するように、ＴＶによって測定可能な製品サブチップの全てのエリア（領域）をレンダリングしてもよい（描く、表現する）。

ＭＷＡおよびＭＷＢは、幅広の金属ライン（線）を有するクローン・パターン領域であり、互いに同形であるが相異なる距離だけそれぞれの領域境界線から離れた（オフセットされた）クローンＴＶ回路パターンを含んでいる。ＭＳＡおよびＭＳＢは、疎な金属密度のクローン・パターン領域であり、互いに同形であるが相異なる距離だけそれぞれの領域境界線から離れた（オフセットされた）クローンＴＶ回路パターンを含んでいる。

ＶＤＡおよびＶＤＢは、高いヴィア密度および高い金属密度を有するクローン・パターン領域であり、また互いに同形であるが相異なる距離だけそれぞれの領域境界線から離れた（オフセットされた）クローンＴＶ回路パターンを含んでいる。ＶＳＡは、疎なヴィア密度および疎な金属密度を有するクローン・パターン領域である。ＶＷＡは、疎なヴィア密度および高い金属密度を有するクローン・パターン領域である（これは幅広の金属ラインを用いて達成される）。

最後に、複数のセルの中の２つのセルは“ＰＲＯＤＵＣＴ”（製品）と付されている。製品セル（ＰＲＯＤＵＣＴ）において、実際の製品パターンのＢＥＯＬ層が形成される。それによって、残りの１０個の領域において観測される欠陥と、実際の製品において観測される（または観測されない）欠陥との間の相関関係を得ることが可能になる。

図３Ａ〜３Ｃは、クローンＴＶ層の金属層上に形成され得る３つの典型例のパターンを示している。１つ以上のクローン層における複数の領域の中の少なくとも２つの領域は、金属密度、ライン幅およびライン間隔（スペース）のそれぞれ相異なる組み合わせを有するクローン・テスト・ビヒクル回路パターンを含んでいる。

その１つ以上のクローン層は、少なくとも３つの領域を有する。その少なくとも３つの領域には：中間（中程度）の金属密度、最小のライン幅および公称（nominal、正規）のライン間隔（スペース）を有する第１の領域ＭＤＡ、ＭＤＢ；最大の金属密度、相対的に幅広のラインおよび最小のライン間隔を有する第２の領域ＭＷＡ、ＭＷＢ；および最小の金属密度、最小のライン幅および最小のライン間隔を有する第３の領域ＭＳＡ、ＭＳＢ、が含まれる。

クローンＴＶ金属パターンによって、上側の金属層上で可能な（考え得る）公称の（正規の）および極端なパターンを有する全ての製品下層パターンの相互作用を調査する。図３Ａにおいて、ヘビ状櫛状（スネークコーム状）のパターンは公称の金属密度が与えられている。その密度は０．５０であり、Ｌ／Ｓ（ライン／スペース）比は０．２８／０．２８である。図３Ｂは、高い金属密度に対して、幅広のラインを有する櫛状金属パターンを示している。その密度は９８％であり、Ｌ／Ｓ比は１４．０／０．２８である。図３Ｃは、疎な密度を有するヘビ状櫛状パターンを含んでいる。その密度は０．２０であり、Ｌ／Ｓ１／Ｓ２の比は、０．２８／０．２８／２．０である。典型例のクローン・テスト・ビヒクル回路パターンはヘビ状櫛状構造を含んでいるが、その他のパターンをクローン金属層に用いてそのパターンによって生じた３次元の効果を調査してもよい。例えば、ケルヴィン（Kelvin）およびファンデルポー（Van der Pauw）の構成をクローンＴＶ層に用いてＦＥＯＬパターン層によって生じるＢＥＯＬ層におけるライン幅の変動または変化を識別してもよい。

クローンＴＶヴィア・パターンによって、上側のヴィア層上で可能な公称のおよび極端なパターンを有する全ての製品下層パターンの相互作用が調査される。図４Ａ〜４Ｃは、金属密度とヴィア密度のそれぞれ異なる相組み合わせを有するクローン・テスト・ビヒクル・ヴィアを含む１つ以上のクローン層における複数の領域の中の少なくとも２つ領域において用いることができる追加的なクローン・パターンを示している。

その例では、１つ以上のクローン層は、少なくとも３つの領域を有し（図２、フロアプラン２００にも示されている）、その領域には、相対的に高い金属密度および相対的に高いヴィア密度を有する第１の領域ＶＤＡ、ＶＤＢ（図４Ａ）；相対的に疎な金属密度および相対的に疎なヴィア密度を有する第２の領域ＶＳＡ（図４Ｂ）；および相対的に高い金属密度および相対的に疎なヴィア密度を有する第３の領域ＶＷＡ（図４Ｃ）が含まれる。

図４Ａ〜４Ｃの例では、クローン層は、ジグザグ・ヴィア・チェーン（鎖）を含み、その垂直ラインは１つの層にあり、水平ラインは別の層にある。ジグザグ・チェーンは、米国仮特許出願第60／307,398号に記載されており、ここでこの文献を参照してその全体を組み込む。ジグザグ・チェーンは望ましいが、クローンＴＶのヴィア・チェック領域における金属層に、代替的（alternative、交互の）金属層を用いてもよい。例えば、図５Ａ〜５Ｃに示されているように、ヴィア層Ｖｘの上にある金属層Ｍｘ＋１およびＭｘは、（ジグザグとは対照的に）全て同じ方向のラインを有していてもよい。図５Ａは、密のヴィアおよび密の金属を有する領域ＶＡを示している。図５Ｂは、疎のヴィアおよび疎の金属を有する領域ＶＢを示している。図５Ｃは、疎のヴィアおよび密の金属を有する領域ＶＣを示している。

図６は、図２に示されたフロアプランに対応するクローンＴＶレチクル・レイアウト・イメージ（画像）の図である。図７、８Ａ、８Ｂ、１０〜１２および１４〜１６は、レチクル・レイアウト・イメージの詳細を示している。

図７は、図２に示されたＭＤＡ領域からの（８つのパッドグループＰＧの中の）２つのパッドグループＰＧを示している。図７に示されているように、１つ以上のクローン層の中の最上（頂部）の１層の各領域は複数の同形のパッドグループＰＧを有する。最上の層のそれらのパッドグループは、ＴＶの製造の後に行われる実際の電気的テストに用いられる。図７における典型例のパッドグループは、２ｘ１６のパッドフレームの各側辺に５〜８個の被試験デバイス（装置）（ＤＵＴ、device under test）を有する。この領域は、１２０：ｍのピッチで１００μｍ×１００μｍのパッドの２ｘ１６構成のアレイを有する。そのパッド・アレイの上下には、ラインをＤＵＴへルーティング（経路指定）するほぼ空の（empty）スペースがある。典型例のパッドグループ（およびサブチップ）内の全てのＤＵＴは同形である。

図８Ａ、８Ｂ、９Ａおよび９Ｂは、ＡタイプおよびＢタイプのサブチップがどのように関連するかを示している。図８ＡはＡタイプのサブチップを含むレチクルの一部を示し、図８ＢはＢタイプのサブチップを含むレチクルの対応する一部を示している。図９Ａおよび９ＢはそれぞれタイプＡおよびタイプＢの領域の概略的表現である。ＡタイプおよびＢタイプのサブチップにおけるパターンは同形であるが、互いに左／右に移動している。Ａタイプのチップ（例、図８Ａ）は、サブチップの左側（ＬＥＦＴ）に空きスペース“Ｅ”を有する。Ｂタイプのチップ（例、図８Ｂ）は、サブチップの右側（ＲＩＧＨＴ）に空きスペース“Ｅ”を有する。パッドの直ぐ下の製品パターンにおけるアーティファクトは電気的テストでは測定できないので、ＡタイプおよびＢタイプのチップにおけるパッドは、直ぐ下に位置する製品パターンに対して相異なる位置に配置されている。パターンの幾つかの特徴における欠陥は、Ａタイプのチップにおいてのみ測定可能であってもよい（その理由は、それらがＢタイプのチップにおけるパッドの直ぐ下に位置するからである）。そのパターンの他の特徴における欠陥は、Ｂタイプのチップにおいてのみ測定可能であってもよい（その理由は、それらがＡタイプのチップにおけるパッドの直ぐ下に位置するからである）。フロアプランに２つのタイプのチップを含ませることによって、製品パターンの全ての部分における欠陥を測定してもよい。図１３Ａおよび１３Ｂは、金属層の場合と同様にＡおよびＢ領域におけるヴィア・サブチップ・レイアウトがどのように関連するかを示している。

図１０は図２および６のＭＤＡおよびＭＤＢタイプのセル用のレチクル・イメージを示している。このセルは、密の金属を有するヘビ状櫛状構造を含んでいる。図１１は図２および６のＭＳＡおよびＭＳＢタイプのセル用のレチクル・イメージを示している。このセルはヘビ状櫛状構造の疎の金属を含んでいる。図１２は図２および６のＭＷＡおよびＭＷＢタイプのセルを示している。このセルは幅広の金属構造を含んでいる。図１４は図２および６のＶＤＡおよびＶＤＢタイプのセル用のレチクル・イメージを示している。このセルは密なヴィア構造を含んでいる。図１５は図２および６のＶＳＡセル用のレチクル・イメージを示している。このセルは疎なヴィア構造を含んでいる。図１６は図２および６のＶＷＡセル用のレチクル・イメージを示している。このセルは幅広のヴィア構造を含んでいる。

典型例のクローンＴＶは、同形の１２個の製品パターンの上に位置する（overlie）１２個のサブチップを有するレチクルを有するが、他の例では製品パターンにおける単一の領域または区画のみが存在することがある。その例は製品層中に同形の１２個の製品パターンを含んでいるが、クローンＴＶの各セルが、同じまたは相異なる垂直レベルのいずれかにおけるそれぞれ相異なる製品パターンの上に位置することが可能である。

クローンＴＶの検査に関して次の観測を得ることができるであろう。ＳＥＭまたは光学的検査手段について、クローンＴＶロット（lot、組）においてベースライン（基線）の欠陥率を観測する。それによって、新しいまたは予期せぬランダムな欠陥モードがロットを台なしにすることがないことが保証される。観測された欠陥対（vs.）電気的クローンＴＶ構造障害に関するオーバーレイの分析が行われる。観測される全ての欠陥（ＳＥＭまたは光学的手段による）がランダム欠陥であると仮定すると、そのオーバーレイの分析を用いて、増大させた分析感度に対するトポグラフィ関係の分析から、欠陥から導出されたランダムな障害を排除することができる。幾つかの欠陥がトポグラフィ的に関連することが分かった場合は、欠陥位置を用いて欠陥を位置決めして（localize）、トポグラフィ相互作用を確認することができる。電気的テストとの相関性がないＳＥＭまたは光学的検査によって見つかった欠陥は、ランダムな欠陥と仮定される。ＳＥＭまたは光学的検査によって見つかった欠陥であって、電気的テストの“侵略側−犠牲側”の対（ペア）との相関性のない欠陥は、層間の相互作用の３次元効果であると仮定される。

ウエハ表面上の粒子またはコントラスト差を検出するためのレーザ分散によるダーク・フィールド検査手段を用いてダーク・フィールド検査を行うために、大きい（gross）トポグラフィ関連の障害を検出する通常の処理法（レシピ）に従い、またはあまり重要でない（marginal）トポグラフィ関連の障害用のクローンＴＶにおける残留ＴａＮを位置決めする高感度の処理法に従うことができる。ウエハを検査するのに用いられる“典型的な”（または“通常の”）処理法は、相対的に低い厄介さ（nuisance）割合または率（レート）の（で）主要欠陥モードを捕捉するものである。厄介な欠陥は、偽の欠陥（即ち、検出によって欠陥は“見つかった”が、実際には存在しなかったもの）か、または歩留りに影響を与えない欠陥のいずれかであり、検出（例、非常に小さい膜厚の差の検出）には役立たない。“高感度の”処理法は、微妙な検出し難い欠陥モードを発見するように調整されているが、厄介さ割合が高い。信号対ノイズ（Ｓ／Ｎ）比に応じて、過大な偽の（誤り）欠陥は必ずしも問題とはならない。その理由は、オーバーレイ分析を用いて、インライン（inline）情報を電気的障害（failure）情報と相関させてもよいからである。

ソフトウェアと併せて高感度の処理法を用いて、ダーク・フィールド検査で見つかった欠陥を、Ｅテストの期間に見つかった電気的障害とマッチさせる（照合する、一致させる、整合させる）ことは、通常受け入れ可能である。これは、欠陥源分析（Defect Source Analysis）のための“オーバーレイ分析”またはＤＳＡと呼ばれる。偽欠陥率が“充分低い”（即ち、非常に高くはない）場合には、次の３つ：その構造における偽欠陥、その構造における観測されない真の欠陥、およびその構造における電気的障害、の全てが同じ構造において生じることはありそうにない。

少なくとも３つの検査オプション（任意選択）が存在する。例えば、ショット（露光）全体はランダム・モードで検査してもよい。１“ショット”は、フォトリソグラフィ・ステッパの１つの露光フィールドであり、“露光フィールド”または単に“フィールド”とも呼ばれている。ウエハは、ウエハ全体にわたって１つのパターンを複数回（行／列パターン）露光することによってパターン形成される。そのフィールドは、通常、単一製品のダイ（die）の設計より大きく、多重（複数）製品ダイが１フィールド中に設計されて同時に露光される。ショット全体を検査することは、最も低感度でおそらく最も速いオプションである。

孤立／密の区画のために、３つの組（セット）の“任意”（don’t care）領域を形成して、ショットの孤立、密および公称の各部分を選択することができる。“任意”の領域は、特定の検査の期間中に、検査された各ダイの或る領域を無視するための検査手段を伝える方法である。従って、１ダイの疎（即ち孤立）領域対（vs.）１ダイの密領域に関する別々の検査法がある場合は、密領域の上に（over）（密領域全体に）“任意”を設定するような疎の処理法を構成することができ、ダイの疎領域の上に（疎領域全体に）“任意”を設定するような密の処理法を構成することができる。次いで、ウエハ上のダイに双方の検査処理法が適用され、その結果が後でソフトウェアでマージ（統合）される。この方法によって、全体的により高い品質の検査が行われる。これによって、全体の感度がより良好になるが、ショット全体を検査するよりも速度が遅くなる。

別のオプションは、個別の検査において１２個のサブダイ（sub-die）の各々を検査することである。これによって、全てのパターンのバリエーションに対して最良の感度を達成することが可能になる。それには、おそらく、最も時間を費やすセットアップ（設定）と、最も低速の全体のスループットを伴う。レチクル・フロアプランとウエハ・ショット・パターンは製品と同じなので、ウエハが到着する前に或る処理法セットアップを行うことが可能かもしれない。

上述の方法に加えて、典型例の方法は、次の幾つかのエリア（領域）に拡張することができる。

１．複数の製品を基礎（underlying basis）として用いてクローン層を設計することができる。パターン密度抽出によって、多重（複数）製品設計の中から“コーナ・ケース”（隅部の事例）を識別することができる。コーナ・ケースは、製造プロセスによって機能チップ用に製造することができるものとして知られているものの境界線（boundary）にあるケースである。例えば、製品用の仕様書によって可能な最低および最高のパターン密度は、２つの可能なコーナ・ケースを記述している。複数製品用に（例えば、製品仕様書から）抽出されたコーナ・ケースの複数のパターンを一緒に新しいチップ設計（デザイン）中にコピーすることができる。ここで、クローン層はその特に選択された製品サンプルの上（頂上）に形成（適用）できる。

２．クローン層は製品層と混合させることができる。上述のように、クローン層は下に位置する層のトポグラフィに対して敏感である。抽出（抜き取り）に基づいて、各クローン層は、下に位置する様々な数の侵略側（製品）層とともに配置または形成（run）されてもよい。図１７Ａは、この概念を示す層の断面図（側面図）である。文字“Ａ”は、侵略側パターン（即ち、クローン層に影響を与え得る製品パターン）を示している。文字“Ｖ”は、クローン層における犠牲側パターンを示しており、クローン層は、下に位置する侵略側パターンの影響を受け得る。

この設計は、図１７Ａの層２〜４に示されているように、製品の或る領域をカット（除外）してそれを犠牲側クローン層の内部に配置することによって可能になる。それによって、１つのマスク・セット（組）のクローン層のみを有する第３の次元における全ての製品層においてコーナ（隅部）のケースの最適な調査が可能になる。

部分的に完成したＴＶは、各Ａ、Ｖのセットをテストし特徴付けるプロセス（工程、処理）から引き出す（pull）ことができるであろう。（それ以外の場合、全てのレベルを全体的に連続的に処理するためには、相異なるサブチップに対して相異なるレベルにパッドが存在するであろう。）次いで、そのサブチップ上の他のレベルは適当なマスクを用いて“ダミー化”（dummy、無効化）する。その代替構成として、同じサブチップ上に相異なるパッド・レベルを用いてもよい。

好ましくは、パッドは、全ての犠牲側層において利用可能であり、互いの上（頂上）に重ねられている。従って、ウエハは、必要などのような層においても（製造プロセスから）、その点（時点、位置）でどのようなパッドが利用可能であっても、引き出すことができる。テストをいつ行うか、即ち、全ての層が形成された後かまたは犠牲側層のうちの幾つか（または少なくとも１つ）が処理された後、のいずれに行うか、に制限はなく、従って最大の柔軟性がある。

図１７のＴＶは、最上層上の犠牲側パターンのパッドを用いて電気的にテストすることができる。オプションとして、その処理は、幾つかの中間処理操作およびテストを行った後で、停止することができる。

例えば、図１７Ｂに示されているように、層４を形成した後でオプションとしてＴＶを処理ラインから取り除くことができ、層４における犠牲側パターンのパッドを用いて層４の電気的テストを行うことができる。次いで、そのＴＶを処理ラインに戻して、層５用の処理を完了することができる。

代替構成として、図１７Ｃに示されているように、層３を形成した後でオプションとしてＴＶを処理ラインから取り除くことができ、層３における犠牲側パターンのパッドを用いて層３の電気的テストを行うことができる。次いで、そのＴＶを処理ラインに戻して、（層４および５）の処理を完了することができる。

さらに、図１７Ｄに示されているように、層２を形成した後でオプションとしてＴＶを処理ラインから取り除くことができ、層２における犠牲側パターンのパッドを用いて層２の電気的テストを行うことができる。次いで、ＴＶを処理ラインに戻して、（層３〜５）の処理を完了することができる。

図１７Ａ〜１７Ｄは４つのクローン層を有するＴＶの例を示しているが、任意の数のクローン層を、そのクローン層の任意のサブセット（部分組）における電気的テスト用のパッドとともに用いてもよい。

これらの中間テストのステップは、組み合わせて行ってもよい。例えば、電気的テストは、レベル４以外の、レベル２、３および５の後で行ってもよい。電気的テストは、レベル３以外の、レベル２、４および５の後で行ってもよい。テストのその他の組み合わせも想定される。

３．カストマイズされた（特別注文による）侵略側／犠牲側ＤＯＥ（Design of Experiment、実験の設計）。プロセス・ウィンドウを調査するために、大量生産で最初の製品が利用可能になる前であっても、３Ｄ（３次元）層歩留り影響を調査することが望ましい。そうするためには、クローンＴＶの一部としての侵略側層の設計を、将来の製品に用いられる、例えばパターン形状および密度のような製品設計属性を“クローニング（複製）”することによって行う。

次いで、そのようなＤＯＥを、図１８に示されているようにクローンＴＶに組み立てる。図１８において、文字“Ａ”は侵略側３Ｄ−ＤＯＥ層を示しており、文字“Ｖ”はクローン層における犠牲側パターンを示している。侵略側および犠牲側層として混合できる層の数に制限はない。

図１９は、典型例の方法のフローチャート図である。

ステップ１９００において、ステップ１９０２〜１９１０を含むループは、複数の製品の各々について実行される。

ステップ１９０２において、各製品について用いられる共通のセット（組）のクローン層を有するテスト・ビヒクルからデータが収集される。

ステップ１９０４において、テスト・ビヒクルのクローン層に欠陥が存在するかどうかが判定される。欠陥が見つからない場合は、この特定の製品についてステップ１９０６〜１９１０がスキップ（飛ば、省略）される。

ステップ１９０６において、クローン層中のアーティファクトが識別される。

ステップ１９０８において、クローン層中に欠陥を生じさせる製品層における特徴が識別される。

ステップ１９１０において、製品回路パターンが、その回路パターンの上に形成された層の歩留りに影響を与える傾向が分析される。

ステップ１９１２において、それらの特徴上に形成された層の歩留りに影響を与える傾向がある特徴のリストがデータベースに格納される。

ステップ１９１４において、それらの特徴の間の任意の相関性が識別される。

ステップ１９１６において、ＢＥＯＬクローン・テスト・ビヒクルの改善のために、その相関性が共通クローン層の設計にフィードバックされる。

本発明は、典型例の実施形態について説明したが、それに限定されるものではない。むしろ、請求の範囲は、本発明の範囲および均等手段の範囲を逸脱することなくこの分野の専門家によって行うことができる本発明の他のバリエーションおよび実施形態を含むように広く解釈すべきである。

図１Ａは、金属チェックを含むＢＥＯＬクローンＴＶの一部の部分断面図である。図１Ｂは、ヴィア・チェックを含むラインのＢＥＯＬクローンＴＶの一部の部分断面図である。 図２は、１フィールド当り相異なる１２個のチップを有する典型例のＢＥＯＬクローンＴＶのフロアプランを示している。 図３Ａ〜３Ｃは、相異なる金属密度およびライン幅を有する金属パターンの３種類の組合せを示している。 図４Ａ〜４Ｃは、ジグザグ・パターンにおける金属密度およびヴィア密度のそれぞれ相異なる組合せを有する３種類のヴィア・テスト・セルを示している。 図５Ａ〜５Ｃは、直線状接続パターンにおける金属密度およびヴィア密度のそれぞれ相異なる組合せを有する３種類のヴィア・テスト・セルを示している。 図６は、図２のフロアプランに対応するレチクル・レイアウトの図を示している。 図７は、図２のレチクル・レイアウトの特徴を示している。 図８Ａおよび８Ｂは、図２のレチクル・レイアウトの特徴を示している。 図９Ａおよび９Ｂは、クローンＴＶ金属層回路のレイアウトがサブチップ１とサブチップ２の間でどのようにオフセット（ずらして配置）されるかを示している。図９Ｃは、図９Ｂの詳細の拡大図を示している。 図１０は、図２のレチクル・レイアウトの拡大詳細図を示している。 図１１は、図２のレチクル・レイアウトの拡大詳細図を示している。 図１２は、図２のレチクル・レイアウトの拡大詳細図を示している。 図１３Ａは、クローンＴＶヴィア層回路のレイアウトがサブチップ１とサブチップ２の間でそのようにオフセットされるかを示している。図１３Ｂは、図１３Ａの拡大詳細図を示している。 図１４は、図２のレチクル・レイアウトの拡大詳細図を示している。 図１５は、図２のレチクル・レイアウトの拡大詳細図を示している。 図１６は、図２のレチクル・レイアウトの拡大詳細図を示している。 図１７Ａは、各層が侵略側パターンと犠牲側パターンの双方を有する複数の上層を有する別の典型例のＢＥＯＬクローンＴＶの断面図である。図１７Ｂ〜１７Ｄは、図１７ＡのＴＶの製造における中間工程を示している。各中間工程において最後に被着された層は侵略側パターンと犠牲側パターンの双方を有する。 図１８は、実験に対する３次元歩留り影響の設計のための別のタイプのＢＥＯＬクローンＴＶの断面図である。 図１９は、本発明の一実施形態による典型例の方法を示している。

Claims (32)

1. 少なくとも１つの製品回路パターンを有する少なくとも１つの製品層と、
   前記製品層の上に形成された１つ以上のクローン層であって、前記製品回路パターンの上に複数のクローン・テスト構造を含む１つ以上のクローン層と、
   を具え、
   前記１つ以上のクローン・テスト構造における１つ以上の欠陥の存在は、前記製品回路パターンが、製品中の前記製品回路パターンの上にある回路パターンの歩留りに影響を与える傾向の指標となるものである、
   テスト・ビヒクル。
2. 前記１つ以上のクローン層は複数の領域を有し、前記１つ以上のクローン層の前記領域の各々は、クローン・テスト・ビヒクル回路パターンおよびクローン・テスト・ビヒクル・ヴィアからなる群の中の対応する複数の構造を含むものである、請求項１に記載のテスト・ビヒクル。
3. 前記１つ以上のクローン層の中の最上層の各領域は複数の同形のパッドグループを有するものである、請求項２に記載のテスト・ビヒクル。
4. 各パッドグループは、複数の被試験装置に関連付けられているものである、請求項３に記載のテスト・ビヒクル。
5. 前記１つ以上のクローン層の領域の中の２つの領域は互いに同形のクローン・テスト・ビヒクル回路パターンを有するが相異なる距離だけそれぞれの領域境界から離れており、前記２つの領域の各領域のパッドグループはその領域のそれぞれ異なる部分に配置されていて前記２つの領域の各領域における測定可能な領域のそれぞれ異なる部分の直ぐ下にアーティファクトが形成されるようにするものである、請求項２に記載のテスト・ビヒクル。
6. 前記１つ以上のクローン層における前記領域の中の少なくとも２つの領域は、金属密度、ライン幅およびライン間隔のそれぞれ相異なる組み合わせを有するクローン・テスト・ビヒクル回路パターンを含むものである、請求項２に記載のテスト・ビヒクル。
7. 前記クローン・テスト・ビヒクル回路パターンはヘビ状かつ櫛状の構造を含むものである、請求項６に記載のテスト・ビヒクル。
8. 前記１つ以上のクローン層は少なくとも３つの領域を有し、前記３つの領域は、
   中間の金属密度、中間のライン幅および公称のライン間隔を有する第１の領域と、
   最大の金属密度、相対的に幅広のラインおよび最小のライン間隔を有する第２の領域と、
   最小の金属密度、最小のライン幅および最小のライン間隔を有する第３の領域と、
   を含むものである、請求項６に記載のテスト・ビヒクル。
9. 前記１つ以上のクローン層における前記領域の中の少なくとも２つの領域は、金属密度およびヴィア密度のそれぞれ相異なる組み合わせを有するクローン・テスト・ビヒクル・ヴィアを含むものである、請求項２に記載のテスト・ビヒクル。
10. 前記１つ以上のクローン層は少なくとも３つの領域を有し、前記３つの領域は、
    相対的に高い金属密度および相対的に高いヴィア密度を有する第１の領域と、
    相対的に疎な金属密度および相対的に疎なヴィア密度を有する第２の領域と、
    相対的に高い金属密度および相対的に疎なヴィア密度を有する第３の領域と、
    を含むものである、
    請求項９に記載のテスト・ビヒクル。
11. 前記クローン層はジグザグ状のヴィア・チェーンを含むものである、請求項１に記載のテスト・ビヒクル
12. 前記製品回路パターンがＦＥＯＬ製品回路パターンである、請求項１に記載のテスト・ビヒクル。
13. 前記クローン・テスト構造が複数のＢＥＯＬ回路パターンまたは複数のＢＥＯＬヴィアを含む、請求項１２に記載のテスト・ビヒクル。
14. 回路パターンを解析する方法であって、
    （ａ）少なくとも１つの製品回路パターンを有する少なくとも１つの製品層と、前記製品層の上に形成された１つ以上のクローン層であって、前記製品回路パターンの上に複数のクローン・テスト構造を含む１つ以上のクローン層と、を含むテスト・ビヒクルからデータを収集するステップと、
    （ｂ）前記１つ以上のクローン層に１つ以上の欠陥が存在するかどうかを判定するステップと、
    （ｃ）ステップ（ｂ）の判定に基づいて、前記製品回路パターンが、製品中の前記製品回路パターンの上にある回路パターンの歩留りに影響を与える傾向を分析するステップと、
    を含む、方法。
15. ステップ（ｂ）は、前記１つ以上のクローン層における１つ以上の特定のアーティファクトを識別することを含み、
    ステップ（ｃ）は、前記１つ以上のアーティファクトを前記１つ以上のクローン層中に伝搬させる前記製品層の特徴または属性を識別することを含むものである、
    請求項１４に記載の方法。
16. さらに、複数の製品の各々についてステップ（ａ）乃至（ｃ）を実行し、
    各製品はそれぞれの製品回路パターンを有し、それぞれの相異なる製品回路パターンについてステップ（ａ）が実行されるとき同じまたは実質的に同じクローン層が用いられる、請求項１５に記載の方法。
17. さらに、前記識別された特徴または属性のリストをデータベースに格納する、請求項１６に記載の方法。
18. さらに、前記データベース中の前記識別された特徴または属性の間の相関性を識別する、請求項１７に記載の方法。
19. さらに、前記製品回路パターンの中の少なくとも１つの製品回路パターンの設計を変更するために前記相関性に関する情報をフィードバックする、請求項１８に記載の方法。
20. さらに、前記１つ以上のクローン層の設計を変更するために前記相関性に関する情報をフィードバックする、請求項１８に記載の方法。
21. 各テスト・ビヒクルがそれぞれの異なる製品層を有し、各製品層が少なくとも１つの製品回路パターンを有する、相異なる複数のテスト・ビヒクルを設計しまたは製造するステップを含む、
    相異なる複数のテスト・ビヒクルを設計しまたは製造する方法であって、
    前記設計しまたは製造するステップは、前記製品層の上に１つ以上のクローン層を有する各テスト・ビヒクルを設計しまたは製造することを含み、
    前記１つ以上のクローン層は、前記製品回路パターンの上に複数のクローン・テスト構造を含み、
    前記相異なる複数のテスト・ビヒクルの各々に用いられる前記１つ以上のクローン層は、同じまたは実質的に同じである、
    方法。
22. さらに、各テスト・ビヒクルの前記１つ以上のクローン層に１つ以上の欠陥が存在するかどうかを判定し、
    各テスト・ビヒクルにおける同じまたは実質的に同じクローン層に欠陥が存在するかどうかの前記判定に基づいて、各製品回路パターンが、製品中の前記製品回路パターンの上に形成される後続の層の歩留りに影響を与える傾向を分析する、
    請求項２１に記載の方法。
23. 前記複数のテスト・ビヒクルの各々についてのクローン層は、共通の構造と、それぞれの製品層の長さおよび幅に対応するそれぞれ相異なるクローン層長さおよびクローン層幅と、を有するものである、請求項２１に記載の方法。
24. 前記複数のテスト・ビヒクルの各々についてのクローン層は、各テスト・ビヒクルによって共有される共通のレイアウトに配置された複数の領域に分割され、各テスト・ビヒクルのクローン層における対応する領域は共通の構造を有するものである、請求項２１に記載の方法。
25. 複数の回路パターンを分析する方法であって、
    （ａ）製品回路パターンを有する製品層の上に、前記製品回路パターンの上の位置に複数のクローン・テスト構造を含む第１のクローン層を形成するステップと、
    （ｂ）前記製品層の前記製品回路パターンにおけるアーティファクトによって生じた１つ以上の欠陥が前記第１のクローン層の前記複数のクローン・テスト構造に存在するかどうかを判定するステップと、
    （ｃ）前記第１のクローン層の上に第２のクローン層を形成するステップと、
    （ｄ）前記製品層または前記第１のクローン層におけるアーティファクトによって生じた１つ以上の欠陥が前記第２のクローン層に存在するかどうかを判定するステップと、
    を含む、方法。
26. 前記製品層、および第１および第２のクローン層が、処理ラインで製造されるテスト・ビヒクルに含まれ、
    さらに、ステップ（ａ）の後でテストのために前記処理ラインから前記テスト・ビヒクルを取り除き、
    ステップ（ｂ）と（ｃ）の間で前記テスト・ビヒクルを前記処理ラインに戻す、
    請求項２５に記載の方法。
27. 前記製品回路パターンが、ＦＥＯＬ処理によって形成されたＦＥＯＬ製品回路パターンである、請求項１４に記載の方法。
28. 前記クローン・テスト構造が複数のＢＥＯＬ回路パターンまたは複数のＢＥＯＬヴィアを含む、請求項２７に記載の方法。
29. 前記製品回路パターンが、ＦＥＯＬ処理によって形成されたＦＥＯＬ製品回路パターンである、請求項１９に記載の方法。
30. 前記クローン・テスト構造が複数のＢＥＯＬ回路パターンまたは複数のＢＥＯＬヴィアを含む、請求項２９に記載の方法。
31. 前記製品回路パターンが、ＦＥＯＬ処理によって形成されたＦＥＯＬ製品回路パターンである、請求項２３に記載の方法。
32. 前記クローン・テスト構造が複数のＢＥＯＬ回路パターンまたは複数のＢＥＯＬヴィアを含む、請求項３１に記載の方法。

Images