JP4060768B2

JP4060768B2 - 原稿読取装置

Info

Publication number: JP4060768B2
Application number: JP2003319615A
Authority: JP
Inventors: 宜伸加賀美
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 2003-09-11
Filing date: 2003-09-11
Publication date: 2008-03-12
Anticipated expiration: 2023-09-11
Also published as: JP2005086748A

Description

本発明は、パラレルに複数のデジタル信号を出力する信号出力デバイスを備える信号出力ユニット、該信号出力デバイスの各デジタル信号を処理する信号処理デバイスを備える後段ユニットのいずれかの障害を簡易な構成で検証する原稿読取装置に関する。

従来、Ａ／Ｄ変換回路のリファレンス電圧Ｖｒｅｆ調整のために必須のＡ／Ｄ変換回路を件さモード時にも利用し、検査モード時にはこのＡ／Ｄ変換回路によりアナログ信号としてのイメージセンサ擬似信号を生成して信号処理回路に入力することでイメージセンサ擬似信号を生成するためのテストパターン生成回路のような特別な回路を付加することなく、簡素な回路構成でイメージセンサの検査を可能とする画像読取装置が知られている（例えば特許文献１参照）。

特開２００２−２７１９６号公報

しかしながら、従来においては、イメージセンサ（例えばＣＣＤセンサ）と信号処理回路の故障個所を切り分けるために提案された構成であったが、最近では、ＣＣＤセンサと信号処理回路は同一のプリント基板上に実装されており、いずれかが故障したとしてもこの基板を交換することになるので、これらを区別する必要はなくなった。それに代わって、この基板、即ち信号出力ユニット（ＣＣＤセンサ＋信号処理回路＋Ａ／Ｄ変換器）と後段ユニットの基板の間で故障個所を切り分ける必要が生じた。また、従来例のテストパターンはアナログ信号であるので、下位１，２ビットはノイズや量子化誤差の影響で値が確定せず、したがって後段のユニットから見てこの基板が正常であるか故障であるかの特定ができなかった。

本発明は、上記課題に鑑みてなされたものであり、低コスト、かつ簡素な構成で前段の信号出力ユニットと後段ユニットとのいずれかの障害の有無を容易に検証することができる原稿読取装置を提供することを目的とする。

上述の目的を達成するため、処理を禁止する処理禁止部を有し、処理の非禁止時に所定の処理を行って複数のデジタル信号をパラレルに出力する信号出力デバイスと、テスト開始時に、前記処理禁止部を作動させて前記信号出力デバイスからのデジタル信号の出力を遮断し、かつ前記信号出力デバイスの各信号線に所定パターンのテスト信号を出力するテストパターン発生素子とを備えた信号出力ユニットとするとよい。

また、前記信号出力ユニットに、前記信号出力デバイスが出力するデジタル信号に基づいて所要の処理を行なう信号処理デバイスを備えた後段ユニットを電気的に接続するか、もしくは具備するかしてなることとしてもよい。

また、前記信号出力デバイスの処理動作を禁止するとともに該信号出力デバイスの各信号線に対し前記テストバターン発生素子から前記所定パターンのテスト信号を出力することで、前記信号出力ユニット、もしくは前記後段ユニットのいずれかに障害があるか否かを検証することとしてもよい。

また、前記処理禁止部は、アウトプットイネーブル端子を備えてなることとしてもよい。

また、前記信号出力デバイスは、アナログ信号をＡ／Ｄ変換するＡ／Ｄ変換器、もしくは所要のパターンを出力するパターン発生素子であることとしてもよい。

また、前記テストパターン発生素子にテストの開始を指示するテスト開始指示部を電気的に接続するか、もしくは具備することとしてもよい。

また、前記テストパターン発生素子は、前記信号出力デバイスのパラレルの前記デジタル信号の出力数よりも少ないパラレルの信号出力数で前記信号出力ユニット、もしくは前記後段ユニットのいずれかに障害があるか否かを検証することを可能にすることとしてもよい。

ここで、本発明にかかる原稿読取装置は、原稿を光学的に読み取った情報光を電気信号に変換する光電変換素子と、該光電変換素子からの電気信号を処理してパラレルにデジタル信号を出力する信号出力デバイスとを有する信号出力ユニットを備えた原稿読取装置において、前記信号出力デバイスに処理を禁止する処理禁止部を電気的に接続するか、もしくは具備するかしてなり、テスト開始時に、前記処理禁止部の作動により前記信号出力デバイスの処理を禁止させ、該信号出力デバイスからのデジタル信号の出力を遮断した上で、該信号出力デバイスの各信号線に所定パターンのテスト信号を出力するテストパターン発生素子を備え、前記テストパターン発生素子は、Ｈｉ、Ｌｏｗのいずれかのテスト信号を出力する二つのテスト用端子を有し、該二つのテスト用端子から前記信号出力デバイスの複数の信号線に該信号線の並び順に対して交互に１対１の関係で配線接続されてなることを特徴とする。

また、前記信号出力ユニットに、前記信号出力デバイスが出力するデジタル信号に基づいて所要の処理を行なう信号処理デバイスを備えた後段ユニットを電気的に接続するか、もしくは具備するかしてなり、前記信号出力デバイスの処理動作を禁止するとともに該信号出力デバイスの各信号線に対し前記テストバターン発生素子から前記所定パターンのテスト信号を出力することで、前記信号出力ユニット、もしくは前記後段ユニットのいずれかに障害があるか否かを検証することを特徴とする。

また、前記信号出力デバイスは、アナログ信号をＡ／Ｄ変換するＡ／Ｄ変換器、もしくは所要のパターンを出力するパターン発生素子であり、かつ前記テストパターン発生素子にテストの開始を指示するテスト開始指示部を電気的に接続するか、もしくは具備してなること特徴とする。

また、前記処理禁止部は、アウトプットイネーブル端子を備えてなることを特徴とする。

また、前記信号出力デバイスは、アナログ信号をＡ／Ｄ変換するＡ／Ｄ変換器、もしくは所要のパターンを出力するパターン発生素子であることを特徴とする。

また、前記テストパターン発生素子にテストの開始を指示するテスト開始指示部を電気的に接続するか、もしくは具備してなること特徴とする。

また、原稿読取制御用ＩＣに対し、前記テストパターン発生素子の機能、前記処理禁止部、または前記テスト開始部の機能の少なくとも一つの機能を構成したことを特徴とする。

本発明にかかる原稿読取装置によれば、低コスト、かつ簡素な構成で前段の信号出力ユニットと後段ユニットとのいずれかの障害の有無を容易に検証することができる。即ち、信号出力デバイスとしてのＡ／Ｄ変換器の処理禁止部（アウトプットイネーブル端子）に例えばＨｉのテスト指示信号を出力し、かつＡ／Ｄ変換器のパラレルの各信号線に所定パターンのテスト信号を出力するテストパターン発生素子を構成したことで、極めて簡素な構成で、かつ低コストに信号出力ユニットと後段ユニットとの切り分け（動作の区別）を行って、いずれに異常（障害）があるのかを簡易に検証することができる。

また、テストパターン発生素子を原稿読取制御用ＩＣで兼用した場合には、特に専用ＩＣやテスト専用回路を必要としないので更にコストの低減が可能となり、しかもテストパターン発生素子にはＡ／Ｄ変換器のパラレルの各信号線の数よりも少ない二つの信号出力線を構成することで、Ａ／Ｄ変換器等のテストを行うことが可能であり、従ってテストパターン発生素子や原稿読取制御用ＩＣのピン数を必要以上に多くすることなく、正確なテストを行うことが可能で、この観点からも一層コストの低減が可能である。

以下、図１乃至図４を参照して本発明の実施の形態にかかる原稿読取装置（特許請求の範囲に記載の信号出力ユニットを含む）について説明する。図１に一般的な原稿読取装置の機構図を示す。図１に示すように、原稿読取装置１１は、光源ランプ１３、第１キャリッジ１５、第２キャリッジ１７、レンズ１９の光学系と、光学撮像を光電変換するための光電変換素子としてのイメージセンサ（例えばＣＣＤセンサ）２１を備えている。原稿読取装置１１は、コンタクトガラス２３上の原稿２５をイメージセンサ２１により光学的に読み取り、即ち光学撮像を行って、Ａ／Ｄ変換器（図示省略）によりデジタル信号に変換し、例えば記録用紙等に印刷することが可能である。尚、第１キャリッジ１５、第２キャリッジ１７は、モータ（図示省略）の起動で例えばワイヤ（図示省略）を介して図面の右方向へ移動させることによって、原稿２５面の全面の例えば画像を読み取ることが可能である。

図２に本実施の形態の電気回路系のブロック図を示す。例えば基板上に、イメージセンサ２１とアナログ信号処理回路３１とＡ／Ｄ変換器（特許請求の範囲に記載の信号出力デバイス）３３が実装されて信号出力ユニット３５が構成されている。Ａ／Ｄ変換器３３には、Ａ／Ｄ変換の処理を禁止してパラレルの各デジタル信号の出力を遮断する処理禁止部（図示省略）が備えられている。処理禁止部は、アウトプットイネーブル端子（ＯＥ）３７が設けられており、該端子（ＯＥ）３７に、例えばテスト開始を指令するテスト指令信号が入力された際にＡ／Ｄ変換器３３の処理を禁止する。

一方、上記と同一の基板上には、テストパターン発生素子３９が実装されている。図３にテストパターン発生素子３９の詳細を示す。テストパターン発生素子３９は、Ａ／Ｄ変換器３３のアウトプットイネーブル端子（ＯＥ）３７に例えばテスト開始を指令するテスト指令信号を出力するテスト用端子（ＴＥＳＴ）４１を備えており、アウトプットイネーブル端子（ＯＥ）３７とテスト用端子（ＴＥＳＴ）４１との間にはテスト用信号線（信号出力線）４３が接続されている。テストパターン発生素子３９は、更にＨｉまたはＬｏｗのテスト信号を出力する二つのテスト用端子（ＴＥＳＴ０，ＴＥＳＴ１）４５，４７を備えており、各テスト用端子（ＴＥＳＴ０，ＴＥＳＴ１）４５，４７には各々一つのテスト用信号線４９，５１が接続されている。テストパターン発生素子３９の各テスト用信号線４９，５１には、Ａ／Ｄ変換器３３のパラレルの各信号線（Ｂ０〜Ｂ９）６１〜７９との間に例えば交互の順に１対１の関係（パターン）でテスト実行信号線（信号出力線）８１〜９９が接続されている。

テストパターン発生素子３９は、二つのテスト用端子（ＴＥＳＴ０，ＴＥＳＴ１）４５，４７にＨｉ、Ｌｏｗのいずれかの信号を出力することでＡ／Ｄ変換器３３のパラレルの各信号線（Ｂ０〜Ｂ９）６１〜７９に対し所定のテストパターン（例えば交互にＨｉ、Ｌｏｗのパターン）のテスト信号を出力することが可能である。

テストパターン発生素子３９は、テスト専用に用いるという態様でもよいが、例えばイメージセンサ２１のタイミング信号や原稿読取装置１１として必要な各ゲート信号などの出力を行って原稿読取装置１１を制御する原稿読取装置制御用ＩＣ（図示省略）からのテスト開始を指示するテスト開始信号を受信した際にテスト実行のための動作を開始する。但し、テストパターン発生素子３９は、原稿読取装置制御用ＩＣ（図示省略）内に構成してもよく、テストパターン発生素子３９は、例えば図示しない操作パネル上のあるスイッチ操作に基づくテスト開始指示部（図示省略：例えば原稿読取装置制御用ＩＣ内に構成してもよい）からのテスト開始信号の入力に応じて上述した所定のテスト実行を行う。

また、図示しないが、信号出力ユニット３５のＡ／Ｄ変換器（信号出力デバイス）３３がパラレルに出力する各デジタル信号に基づいて所要の処理を行なう信号処理デバイス（図示省略）を備えた後段ユニット（図示省略：例えば画像処理ユニット等）を電気的に接続している。画像処理ユニットには、例えば、画像のエッジ強調、スムージング、色変換、色補正、画像の移動、拡大、縮小等を行うユニットがある。但し、後段ユニットは信号出力ユニット３５の同一基板上に具備するかしてもよい。

本実施の形態においては、Ａ／Ｄ変換器３３がパラレルに例えば１０ビットのデジタル信号を出力し得るものであるのに対してテストパターン発生素子３９が２ビット(ＴＥＳＴ０，ＴＥＳＴ１)のテスト信号を出力し得るものでる。テストパターン発生素子３９の各テスト用端子（即ちＴＥＳＴ，ＴＥＳＴ０，ＴＥＳＴ１）４１，４５，４７等はいずれもＨｉかＬｏｗを出力する。テスト用端子（ＴＥＳＴ）４１はＡ／Ｄ変換器３３のアウトプットイネーブル端子（ＯＥ）３７に接続されているが、テスト用端子（ＴＥＳＴ０）４５はそれぞれ例えば１kΩ程度の抵抗を介してＡ／Ｄ変換器３３の各信号線６１，６５，６９，７３，７７（即ち偶数ビット）に接続されている。テスト用端子（ＴＥＳＴ１）４７はそれぞれ例えば１kΩ程度の抵抗を介してＡ／Ｄ変換器３３の各信号線６３，６７，７１，７５，７９（即ち奇数ビット）に接続されている。

またＡ／Ｄ変換器３３のアウトプットイネーブル（ＯＥ）端子３７は例えばＬｏｗの信号入力のときに各デジタル出力がイネーブルで、例えばＨｉの信号（テスト指令信号）入力のときディセーブル(ハイインピーダンス)である。即ちＬｏｗのときは画像信号のデジタル出力が可能となり、Ｈｉのときはテストパターン発生素子３９のテスト信号が有効になる。

テストを実行（テストモード）する際、テストパターン素子３９は、テスト用端子（ＴＥＳＴ）４１をＨｉにして、テスト用端子（ＴＥＳＴ０，ＴＥＳＴ１）４５，４７を各々ＨｉかＬｏｗのいずれかに設定する。Ｈｉ、Ｌｏｗの組み合わせによって、例えば１０ビットのデジタル画像信号相当で、０００ｈ、１５５ｈ、２ａａｈ、３ｆｆｈの4通りのデータがテストパターン発生素子３９から出力できる。例えば０００ｈのｈは１６進数を示しており、１０ビットでオールＬｏｗを表わす。３ｆｆｈ（１０進数では１０２３）はオールＨｉを表す。これらによって、黒相当画像、白相当画像、中間調画像（２種類）は勿論、これらを時系列で繰り返せば従来例にもある通り、ラインパターン、格子パターン、階調パターンなどのテスト出力も作ることができる。「中間調画像（２種類）」とは、例えば１５５ｈと２ａａｈのことを指すものであり、もともとは白レベル（オールＨｉの３ｆｆｈ）、黒レベル（オールＬｏｗの０００ｈ）の間ということを意味する。テスト信号として用意するのが２ビットであることは、いずれのビットもＨｉまたはＬｏｗにできるため、ＬＶＤＳ（Low Voltage Differential Signaling:即ち高速伝送のための手段であり、ＩＣで構成する場合もあるが、一般的には７本の信号線を１ペアでシリアル伝送する）などのＩＣでパラレル/シリアルに変換した後、後段ユニット（図示省略）へ伝送するときに、周波数応答が最も厳しくなる１５５ｈ(０１０１０１０１０１ｂ）または２ａａｈ(１０１０１０１０１０ｂ)もテストすることが可能である。この結果、テストパターン発生素子３９は、例えば１０ビットのテスト端子を設けた場合とあまり変わらない機能が得られる。それでも足りない場合は、４ビットにすれば１６種類(階調)のデータが得られ、５ビットにすれば３２種類(階調)のデータが得られるので、テストパターン発生素子３９に例えば５ビットの出力ピンを用意しておいて、何ビットを接続するかは場合に応じて選択するようにしてもよい。

テストパターン発生素子３９から所定パターン（例えば交互にＨｉ、Ｌｏｗのパターン）のテスト信号を出力することで、信号出力ユニット３５、もしくは後段ユニットのいずれかに障害があるか否かを検証することが可能となる。例えばＡ／Ｄ変換器３３の動作を停止させた状態でテストバターン発生素子３９から所定パターン（例えば交互にＨｉ、Ｌｏｗのパターン）のテスト信号を出力した場合に、後段ユニットが正常な処理を行っていれば信号出力ユニット３５側に異常（障害）があり、逆に後段ユニットが異常な処理を行っていれば後段ユニット側に異常（障害）があることが検証できる。例えば後段ユニットの画像処理部には何種類かのＩＣがあってそれぞれにテストパターンがあり、かつそれぞれに入力したデータを何の処理も施さずにそのまま出力するスルーモードがある。そこで、いったんエラーが発生した場合は、信号の流れの上流からテストパターンを順次出力（他はスルーモード）していけば、さらに故障した箇所を特定することもできる。

本実施の形態においては、Ａ／Ｄ変換器３３の処理禁止部（アウトプットイネーブル端子（ＯＥ））に例えばＨｉのテスト指示信号を出力するとともに、Ａ／Ｄ変換器３３の各信号線（Ｂ０〜Ｂ９）６１〜７９に所定パターン（例えば交互にＨｉ、Ｌｏｗのパターン）のテスト信号を出力するテストパターン発生素子３９を構成したことで、極めて簡素な構成で、かつ低コストに信号出力ユニット３５と後段ユニットとの切り分け（動作の区別）を行って、いずれに異常（障害）があるのかを簡易に検証することができる。

また、テストパターン発生素子３９を原稿読取制御用ＩＣで兼用した場合には、特に専用ＩＣやテスト専用回路を必要としないので更にコストの低減が可能となり、しかもテストパターン発生素子３９にはＡ／Ｄ変換器３３のパラレルの各信号線（Ｂ０〜Ｂ９）６１〜７９の数よりも少ない二つのテスト用端子（ＴＥＳＴ０，ＴＥＳＴ１）４５，４７を構成することで、Ａ／Ｄ変換器３３等のテストを行うことが可能であり、かつテストパターン発生素子３９や原稿読取制御用ＩＣのピン数を必要以上に多くすることなく、正確なテストを行うことが可能で、この観点からも一層コストの低減が可能である。

本発明にかかる原稿読取装置は、簡素な構成で信号出力ユニットと後段ユニットとの間を切り分けて、即ち動作の区別を明確にして双方のテストを行うことが可能であるため、信号出力ユニットに後段ユニットを例えば電気的に接続したあらゆる電気回路系に利用することが可能であり、かつ画像を読み取って例えばディスプレイやプリンタ等に出力する画像読取装置等にも利用することが可能である。

本発明の実施の形態に係る原稿読取装置の光学系の構成を説明する説明図である。本発明の実施の形態に係る原稿読取装置の信号出力ユニットの構成を示すブロック図である。本発明の実施の形態に係るテストパターン発生素子の詳細を含むブロック図である。

符号の説明

１１原稿読取装置
１３光源ランプ
１５第１キャリッジ
１７第２キャリッジ
１９レンズ
２１イメージセンサ（ＣＣＤセンサ）
２３コンタクトガラス
２５原稿
３１アナログ信号処理回路
３３Ａ／Ｄ変換器（信号出力デバイス）
３５信号出力ユニット
３７アウトプットイネーブル（ＯＥ）端子
３９テストパターン発生素子
４１，４５，４７テスト用端子
４３，４９，５１テスト用信号線
６１，６３，６５，６７，６９，７１，７３，７５，７７，７９信号線
８１，８３，８５，８７，８９，９１，９３，９５，９７，９９テスト実行信号線

Claims

原稿を光学的に読み取った情報光を電気信号に変換する光電変換素子と、該光電変換素子からの電気信号を処理してパラレルにデジタル信号を出力する信号出力デバイスとを有する信号出力ユニットを備えた原稿読取装置において、
前記信号出力デバイスに処理を禁止する処理禁止部を電気的に接続するか、もしくは具備するかしてなり、
テスト開始時に、前記処理禁止部の作動により前記信号出力デバイスの処理を禁止させ、該信号出力デバイスからのデジタル信号の出力を遮断した上で、該信号出力デバイスの各信号線に所定パターンのテスト信号を出力するテストパターン発生素子を備え、
前記テストパターン発生素子は、Ｈｉ、Ｌｏｗのいずれかのテスト信号を出力する二つのテスト用端子を有し、該二つのテスト用端子から前記信号出力デバイスの複数の信号線に該信号線の並び順に対して交互に１対１の関係で配線接続されてなることを特徴とする原稿読取装置。
前記信号出力ユニットに、前記信号出力デバイスが出力するデジタル信号に基づいて所要の処理を行なう信号処理デバイスを備えた後段ユニットを電気的に接続するか、もしくは具備するかしてなり、
前記信号出力デバイスの処理動作を禁止するとともに該信号出力デバイスの各信号線に対し前記テストパターン発生素子から前記所定パターンのテスト信号を出力することで、前記信号出力ユニット、もしくは前記後段ユニットのいずれかに障害があるか否かを検証することを特徴とする請求項１に記載の原稿読取装置。
前記信号出力デバイスは、アナログ信号をＡ／Ｄ変換するＡ／Ｄ変換器、もしくは所要のパターンを出力するパターン発生素子であり、かつ前記テストパターン発生素子にテストの開始を指示するテスト開始指示部を電気的に接続するか、もしくは具備してなること特徴とする請求項１または２に記載の原稿読取装置。
前記処理禁止部は、アウトプットイネーブル端子を備えてなることを特徴とする請求項１乃至３のいずれかに記載の原稿読取装置。
前記信号出力デバイスは、アナログ信号をＡ／Ｄ変換するＡ／Ｄ変換器、もしくは所要のパターンを出力するパターン発生素子であることを特徴とする請求項１乃至４のいずれかに記載の原稿読取装置。
前記テストパターン発生素子にテストの開始を指示するテスト開始指示部を電気的に接続するか、もしくは具備してなること特徴とする請求項１乃至５のいずれかに記載の原稿読取装置。
原稿読取制御用ＩＣに対し、前記テストパターン発生素子の機能、前記処理禁止部、または前記テスト開始部の機能の少なくとも一つの機能を構成したことを特徴とする請求項１乃至６のいずれかに記載の原稿読取装置。