JP4058791B2

JP4058791B2 - Solid-state imaging device, driving method thereof, and camera system

Info

Publication number: JP4058791B2
Application number: JP06796498A
Authority: JP
Inventors: 和也米本
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1998-03-18
Filing date: 1998-03-18
Publication date: 2008-03-12
Anticipated expiration: 2018-03-18
Also published as: JPH11266399A

Description

【０００１】
【発明の属する技術分野】
本発明は、固体撮像素子およびその駆動方法、並びにカメラシステムに関し、特に一列の画素に共通に接続された信号線に画素からの信号を出力し、その信号線に接続されたアンプで信号電圧または信号電流に変換して出力する構成の増幅型固体撮像素子およびその駆動方法、並びにこれを用いたカメラシステムに関する。
【０００２】
【従来の技術】
ＭＯＳ型あるいはＣＭＯＳ型撮像素子などの増幅型固体撮像素子では、一列の画素に共通に接続された信号線に画素からの信号を出力し、その信号線に接続されたアンプ（以下、カラムアンプと称する）で信号電圧または信号電流に変換して出力する構成となっている。その従来例の構成の一例を図９に示す。
【０００３】
図９において、従来例に係る撮像素子１００は、複数の単位画素１０１、垂直選択線１０２、垂直信号線１０３、垂直走査回路１０４、カラムアンプ１０５、水平選択トランジスタ１０６、水平走査回路１０７および水平信号線１０８を有する構成となっている。単位画素１０１は、フォトダイオード１１１および垂直選択トランジスタ１１２からなり、行列状に２次元配置されている。
【０００４】
この単位画素１０１において、垂直選択トランジスタ１１２は、フォトダイオード１１１と垂直信号線１０２の間に接続され、その制御電極が垂直選択線１０３に接続されている。各行の垂直選択線１０２は、垂直走査回路１０４の対応する行の垂直走査パルスφＶ（φＶ₁，…，φＶ_m，…，φＶ_M）の出力端に接続されている。
【０００５】
この垂直選択線１０２を介して垂直走査回路１０４から垂直走査パルスφＶが順次印加されることにより、各画素１０１が行単位で選択される。各列の垂直信号線１０３の端にはカラムアンプ１０５が接続されており、垂直走査パルスφＶによって選択された画素１０１から、垂直選択トランジスタ１１２を介して垂直信号線１０３に読み出された信号電荷を増幅する。
【０００６】
水平選択トランジスタ１０６は、各列ごとにカラムアンプ１０５と水平信号線１０８の間に接続されており、水平走査回路１０７から順に出力される水平走査パルスφＨ（φＨ₁，…，φＨ_n，…，φＨ_N）に応答して順次導通して各列のカラムアンプ１０５を選択する。これにより、各列のカラムアンプ１０５で増幅された信号が、水平選択トランジスタ１０６を介して水平信号線１０８へ、さらに出力端子１０９から外部へ出力される。
【０００７】
次に、上記構成の従来の撮像素子１００の基本動作について説明する。先ず、単位画素１０１の各々において、フォトダイオード１１１で光電変換された信号電荷（ここでは電子）を、テレビジョンの走査に応じて水平ブランキング期間中に、垂直走査回路１０４が発生する垂直走査パルスφＶにより制御された垂直選択トランジスタ１１２を通して垂直信号線１０３に読み出す。
【０００８】
そして、垂直信号線１０３に接続されたカラムアンプ１０５により、垂直信号線１０３に読み出された信号電荷を電圧に変換し、テレビジョンの水平走査に合わせて水平走査回路１０７が発生する水平走査パルスφＨにより制御された水平選択トランジスタ１０６を水平映像期間中に順次導通させることで、増幅された映像信号を水平信号線１０８および出力端子１０９を通して出力する。
【０００９】
続いて、図１０のタイミングチャートを用いて、さらに具体的な動作について説明する。水平走査期間１Ｈの最初に位置する水平ブランキング期間中に、ｍ行目の画素行を選択するために垂直走査パルスφＶ_mが立ち、ｍ行目の画素の垂直選択トランジスタ１１２が導通状態になることで、フォトダイオード１１１から信号電荷が垂直信号線１０３に読み出される。そして、この読み出された信号電荷を、垂直信号線１０３の端に接続されたカラムアンプ１０５により増幅し、保持する。
【００１０】
この水平走査期間１Ｈで水平ブランキング期間が完了し、水平映像期間では水平走査パルスφＨ（φＨ₁，…，φＨ_n，…，φＨ_N）が順次立ち上がり、それらにより制御された水平選択トランジスタ１０６が順次導通することにより、カラムアンプ１０５に保持されていた信号が水平選択トランジスタ１０６および水平信号線１０８を介して出力端子１０９から映像信号として出力される。
【００１１】
【発明が解決しようとする課題】
上述した従来の撮像素子１００では、ある列（ｎ列）の水平走査パルスφＨ_nが立ち上がってそれに対応した画素の信号が出力されているときでも、それ以外の列のカラムアンプ１０５も常時動作状態になっているため、１列の画素数分に相当するカラムアンプ１０５で不要に電力が消費され、消費電力が増大するという問題があった。
【００１２】
本発明は、上記課題に鑑みてなされたものであり、その目的とするところは、消費電力の大幅な低減を可能とした固体撮像素子およびその駆動方法、並びにカメラシステムを提供することにある。
【００１３】
【課題を解決するための手段】
本発明による固体撮像素子は、行列状に２次元配置された複数の画素と、これら複数の画素に対して各列ごとに配線され、一列の画素に共通に接続された信号線と、この信号線に対して各列ごとに接続され、画素から信号線に出力される画素信号を増幅するアンプと、このアンプがその動作を行うときにのみ当該アンプに対して電源供給を行うべく制御する制御手段とを備え、当該制御手段が、前記アンプに電源供給が行われない休止状態から電源供給が行われる動作状態に移行するタイミングを、前記アンプが信号を出力する期間よりも前に設定する構成となっている。
【００１４】
上記構成の固体撮像素子において、各画素から信号線へ行単位で出力された画素信号は、水平走査によって各列ごとに順次アンプで増幅される。このとき、制御手段による制御によって、水平走査に応じて増幅動作を行う列のアンプにのみ電源供給が行われる。したがって、ある列のアンプのみ動作状態となっているときには、別の列のアンプに対する電源供給は停止され、休止状態となるため、増幅動作を行う必要のない列のアンプで不要な電力を消費しなくて済む。
【００１５】
また、本発明による駆動方法は、行列状に２次元配置された複数の画素と、これら複数の画素に対して各列ごとに配線され、一列の画素に共通に接続された信号線と、この信号線に対して各列ごとに接続され、画素から信号線に出力される画素信号を増幅するアンプとを備えた固体撮像素子において、各列のアンプがその動作を行うときにのみ当該アンプに対して電源供給を行い、前記アンプに電源供給が行われない休止状態から電源供給が行われる動作状態に移行するタイミングを、前記アンプが信号を出力する期間よりも前に設定するようにする。
【００１６】
また、本発明によるカメラシステムは、上記構成の固体撮像素子を撮像デバイスとして用いた構成となっている。
【００１７】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。図１は、本発明の一実施形態を示す概略構成図である。図１において、本実施形態に係る撮像素子１０は、単位画素１１、垂直選択線１２、垂直信号線１３、垂直走査回路１４、カラムアンプ１５、水平選択トランジスタ１６、水平走査回路１７および水平信号線１８を有する構成となっている。
【００１８】
この撮像素子１０において、単位画素１１は、光電変換素子であるフォトダイオード２１と垂直選択トランジスタ２２とからなり、行列状（Ｍ行Ｎ列）に２次元配置されて撮像領域を構成している。これら単位画素１１において、垂直選択トランジスタ２２は、フォトダイオード２１と垂直信号線１３の間に接続され、その制御電極（ゲート電極）が垂直選択線１２に接続されている。
【００１９】
垂直走査回路１４は、例えばシフトレジスタによって構成され、垂直走査のための垂直走査パルスφＶ（φＶ₁，…，φＶ_m，…φＶ_M）を順次出力する。垂直選択線１２は各行ごとに配線されており、これら各行の垂直選択線１２は、垂直走査回路１４の対応する行の垂直走査パルスφＶ（φＶ₁，…，φＶ_m，…，φＶ_M）の出力端に接続されている。そして、この垂直選択線１２を介して垂直走査回路１４から垂直走査パルスφＶが順次印加されることにより、各単位画素１１が行単位で選択される。
【００２０】
垂直信号線１３は各列ごとに配線されており、これら各列の垂直信号線１３の端にはカラムアンプ１５が接続されている。このカラムアンプ１５は、垂直走査パルスφＶによって選択された単位画素１１の各々において、フォトダイオード２１から垂直選択トランジスタ２２を介して垂直信号線１３に読み出された信号電荷を増幅する。
【００２１】
水平選択トランジスタ１６は、各列ごとにカラムアンプ１５の出力端と水平信号線１８の間に接続されている。水平走査回路１７は、例えばシフトレジスタによって構成され、水平走査のための水平走査パルスφＨ（φＨ₁，…，φＨ_n，…，φＨ_N）を順次出力する。
【００２２】
この水平走査回路１７から出力される水平走査パルスφＨが水平選択トランジスタ１６のゲート電極に印加されることにより、水平選択トランジスタ１６が順次導通して各列のカラムアンプ１５を選択する。これにより、各列のカラムアンプ１５で増幅された信号が、水平選択トランジスタ１６を介して水平信号線１８へ、さらに出力端子１９から外部へ出力される。
【００２３】
水平走査回路１７は、水平走査パルスφＨの他に、この水平走査パルスφＨに同期して電源制御パルスφＰ（φＰ₁，…，φＰ_n，…，φＰ_N）を順次出力する。この電源制御パルスφＰは、カラムアンプ１５の電源電流を制御するためのものである。一方、カラムアンプ１５は、水平走査回路１７から出力される電源制御パルスφＰを取り込むための電源制御端子を備えている。
【００２４】
ここで、上記構成の撮像素子１０の基本動作について説明する。先ず、単位画素１１の各々において、フォトダイオード２１で光電変換された信号電荷（ここでは電子）を、テレビジョンの走査に応じて水平ブランキング期間中に、垂直走査回路１４が発生する垂直走査パルスφＶにより制御された垂直選択トランジスタ２２を通して垂直信号線１３に読み出す。
【００２５】
そして、垂直信号線１３に接続されたカラムアンプ１５により、垂直信号線１３に読み出された信号電荷を電圧に変換し、テレビジョンの水平走査に合わせて水平走査回路１７が発生する水平走査パルスφＨにより制御された水平選択トランジスタ１６を水平映像期間中に順次導通させることで、増幅された映像信号を水平信号線１８および出力端子１９を通して出力する。
【００２６】
このとき、カラムアンプ１５には、水平走査回路１７から水平走査パルスφＨに同期した電源制御パルスφＰがその電源制御端子に印加される。これにより、水平走査パルスφＨが立っている（発生している）列の信号が出力されているときに、その列のカラムアンプ１５が動作状態に入るようになっている。これに対し、信号出力に寄与しない別の列のカラムアンプ１５は、電源制御パルスφＰが印加されないので休止状態にある。
【００２７】
上述したように、ＭＯＳ型あるいはＣＭＯＳ型撮像素子などの増幅型固体撮像素子において、各列ごとに垂直信号線１３に接続されたカラムアンプ１５が、水平走査に応じて増幅動作を行うときにのみ、その列のカラムアンプ１５に電源電流を供給して動作状態にするようにしたことにより、別の列のカラムアンプ１５は休止状態となるため、これらのカラムアンプ１５での不要な電力消費がなくなる。
【００２８】
図２は、電源制御端子を持つカラムアンプの回路構成の第１具体例を示す回路図である。この第１具体例に係るカラムアンプは、カレントミラー回路３１、ソース結合型の差動増幅器３２、検出容量３３およびリセットトランジスタ３４を有する構成となっている。
【００２９】
カレントミラー回路３１は、電源制御端子となる一方の主電極に電源制御パルスφＰ_nが印加されるトランジスタ３０１と、このトランジスタ３０１の他方の主電極とグランドの間に接続されたダイオード接続のトランジスタ３０２と、このトランジスタ３０２と制御電極が共通に接続され、一方の主電極が接地されたトランジスタ３０３とによって構成されている。
【００３０】
ソース結合型の差動増幅器３２は、上記トランジスタ３０３と、このトランジスタ３０３の他方の主電極に各一方の主電極が共通に接続されて差動動作をなすトランジスタ３０４，３０５と、トランジスタ３０４の他方の主電極と電源ＶＤＤの間に接続されたトランジスタ３０６と、このトランジスタ３０６と制御電極が共通に接続され、トランジスタ３０５と電源ＶＤＤの間に接続されたダイオード接続のトランジスタ３０７とから構成されている。
【００３１】
この差動増幅器３２において、トランジスタ３０４の制御電極が差動増幅器３２の反転入力端となり、入力ＩＮが印加される。また、トランジスタ３０５の制御電極が差動増幅器３２の非反転入力端となり、所定のバイアスが印加される。そして、トランジスタ３０４の他方の主電極が差動増幅器３２の出力端となり、この出力端から出力ＯＵＴが導出されるようになっている。
【００３２】
検出容量３３は、電荷検出アンプとして動作するためのものであり、差動増幅器３２の出力端であるトランジスタ３０４の他方の主電極と、反転入力端であるトランジスタ３０４の制御電極の間に接続されている。また、リセットトランジスタ３４は、検出容量３３に対して並列に接続され、制御電極に印加されるリセットパルスφＲに応答して検出容量３３をリセットする。
【００３３】
この種のアンプにおいては、通常の場合、カレントミラー回路３１のトランジスタ３０１の主電極が電源ＶＤＤに接続されることにより、常に一定の電流が差動増幅器３２に流れるようになっている。これに対し、この第１具体例に係るカラムアンプの場合には、トランジスタ３０１の主電極が電源制御端子となり、このトランジスタ３０１の主電極に電源制御パルスφＰ_nが入力されるようになっている。
【００３４】
このように、カレントミラー回路３１は、電源制御パルスφＰ_nをトランジスタ３０１の主電極の入力とすることにより、カラムアンプの電源電流値を制御するとともに、カラムアンプの動作状態と休止状態を切り替える動作も兼ねることになる。
【００３５】
以下に、その具体的な動作について説明する。先ず、電源制御パルスφＰ_nが低レベル（接地レベル＝０Ｖ）のときは、カレントミラー回路３１のトランジスタ３０１，３０２には電流が流れないので、差動増幅器３２にも必然的に電源電流は流れない。したがって、カラムアンプは休止状態となる。
【００３６】
一方、電源制御パルスφＰ_nが高レベル（電源レベル＝ＶＤＤ）のときは、トランジスタ３０１の抵抗で規定される電流が、トランジスタ３０１を通してトランジスタ３０２に流れ、その電流に対してトランジスタ３０２とトランジスタ３０３の相互コンダクタンスや閾値電圧などから計算される比例係数が掛かった電流がトランジスタ３０３に流れる。この電流がカラムアンプの動作状態における電源電流となる。
【００３７】
次に、図１の構成の撮像素子１０において、カラムアンプ１５として上記構成のカラムアンプを用いた場合の動作について、図３のタイミングチャートを用いて説明する。
【００３８】
水平走査パルスφＨ（φＨ₁，…，φＨ_n，…，φＨ_N）に対して電源制御パルスφＰ（φＰ₁，…，φＰ_n，…，φＰ_N）は各列ごとに同期している。具体的には、あるｎ列の水平走査パルスφＨ_nの立ち上がりに対して電源制御パルスφＰ_nの立ち上がりは１列分早くなっており、これによりカラムアンプ１５が休止状態から動作状態に移行するのに必要な時間を確保している。
【００３９】
つまり、カラムアンプ１５が休止状態から動作状態に遷移するのに多くの時間がかかる場合に、予めｎ列目の信号が出力される期間よりも前にｎ列目のカラムアンプ１５を動作状態にしておくことがその目的である。これにより、カラムアンプ１５が信号を出力する時点では、当該カラムアンプ１５を適正な動作状態にすることができる。勿論、カラムアンプ１５の休止状態から動作状態への遷移期間が無視できるほど短ければ、電源制御パルスφＰ_nは水平走査パルスφＨ_nと同じタイミングでも構わない。
【００４０】
また、このカラムアンプ１５の電力制御には直接関係はないが、図２のリセットトランジスタ３４の制御電極に印加されるリセットパルスφＲは、水平走査パルスφＨに同期して、それぞれのパルスφＨ₁，…，φＨ_n，…，φＨ_Nが立ち上がっている期間の中頃に立ち上がり、検出容量３３、垂直信号線１３およびフォトダイオード２１をリセットする役目を持っている。
【００４１】
図４は、電源制御端子を持つカラムアンプの回路構成の第２具体例を示す回路図である。この第２具体例に係るカラムアンプも、第１具体例に係るカラムアンプの場合と同様に、カレントミラー回路４１、ソース結合型の差動増幅器４２、検出容量４３およびリセットトランジスタ４４を有する構成となっているが、カレントミラー回路４１の具体的な回路構成において第１具体例の場合と異なっている。
【００４２】
すなわち、カレントミラー回路４１は、電源制御端子となる一端に電源制御パルスφＰ_nが印加されるキャパシタ４０１と、このキャパシタ４０１の他端とグランドの間に接続されたクランプダイオード４０２と、キャパシタ４０１の他端に制御電極が接続され、一方の主電極が接地されたトランジスタ４０３とによって構成されている。
【００４３】
ソース結合型の差動増幅器４２は、上記トランジスタ４０３と、このトランジスタ４０３の他方の主電極に各一方の主電極が共通に接続されて差動動作をなすトランジスタ４０４，４０５と、トランジスタ４０４の他方の主電極と電源ＶＤＤの間に接続されたトランジスタ４０６と、このトランジスタ４０６と制御電極が共通に接続され、トランジスタ４０５と電源ＶＤＤの間に接続されたダイオード接続のトランジスタ４０７とから構成されている。
【００４４】
この差動増幅器４２において、トランジスタ４０４の制御電極が差動増幅器４２の反転入力端となり、入力ＩＮが印加される。また、トランジスタ４０５の制御電極が差動増幅器４２の非反転入力端となり、所定のバイアスが印加される。そして、トランジスタ４０４の他方の主電極が差動増幅器４２の出力端となり、この出力端から出力ＯＵＴが導出されるようになっている。
【００４５】
検出容量４３は、電荷検出アンプとして動作するためのものであり、差動増幅器４２の出力端であるトランジスタ４０４の他方の主電極と、反転入力端であるトランジスタ４０４の制御電極の間に接続されている。また、リセットトランジスタ４４は、検出容量４３に対して並列に接続され、制御電極に印加されるリセットパルスφＲに応答して検出容量４３をリセットする。
【００４６】
次に、上記構成の第２具体例に係るカラムアンプの具体的な動作について説明する。電源制御パルスφＰ_nが低レベル（接地レベル＝０Ｖ）に変化した後は、カレントミラー回路４１において、キャパシタ４０１で容量結合されているクランプダイオード４０２に接地側から少しずつ電流が流れ込み、結果的にトランジスタ４０３の制御電極は接地レベルにクランプされる。
【００４７】
一方、電源制御パルスφＰ_nが高レベル（電源レベル＝ＶＤＤ）に変化したときは、電源制御パルスφＰ_nがキャパシタ４０１の容量結合によりクランプダイオード４０２にかかる。そのとき、キャパシタ４０１とトランジスタ４０３の入力容量の比率によって電源制御パルスφＰ_nの振幅が容量分割される。これにより、トランジスタ４０３の制御電極に適正な電圧をかけることができるため、カラムアンプに設計値通りの電流が流れる。
【００４８】
この第２具体例に係るカラムアンプを図１のカラムアンプ１５として用いるときの駆動タイミングは、図３に示した第１具体例の場合の駆動タイミングと同じである。すなわち、電源制御パルスφＰは水平走査パルスφＨに先んじて立ち上がり、カラムアンプが休止状態から動作状態に移行するのに必要な時間を確保するようにする。
【００４９】
図５は、第２具体例におけるキャパシタ４０１およびクランプダイオード４０２の構成の一例を示す断面構造図である。この構造例では、キャパシタ４０１とクランプダイオード４０２が一体になっているため、素子面積を小さく構成できるという特徴がある。その結果、撮像素子のサイズを小さくすることができることになる。
【００５０】
具体的には、ＭＯＳトランジスタの制御電極に使われ、一般的にポリシリコンで形成される電極５１と、そのゲート酸化膜として使われるＳｉＯ₂などの絶縁膜５２と、その主電極として使われるソースドレイン拡散領域５３と、その基板５５との分離のためのウェル領域５５とにより形成されている。
【００５１】
この素子構造において、電極５１と絶縁膜５２と拡散領域５３によってキャパシタ４０１が構成され、拡散領域５３とウェル領域５５によってクランプダイオード４０２が構成されている。そして、電極５１に電源制御パルスφＰ_nが印加され、拡散領域５３がキャパシタ４０１とクランプダイオード４０２の接続点になってトランジスタ４０３の制御電極に接続され、ウェル領域５５はクランプ電位が与えられるように接地されている。
【００５２】
図６は、電源制御端子を持つカラムアンプの回路構成の第３具体例を示す回路図である。この第３具体例に係るカラムアンプは、反転増幅回路６１、検出容量６２およびリセットトランジスタ６３を有する構成となっている。反転増幅回路６１は、初段のソースフォロワ６４と、その後段の反転増幅器６５とから構成されている。
【００５３】
ソースフォロワ６４は、電源ＶＤＤとグランドの間に直列に接続されたドライブトランジスタ６０１および負荷トランジスタ６０２からなり、ドライブトランジスタ６０１の制御電極に入力ＩＮが印加され、負荷トランジスタ６０２の制御電極の電源制御パルスφＰ_nが印加される。反転増幅器６５は、電源ＶＤＤとグランドの間に直列に接続され、かつ各制御電極がソースフォロワ６４の出力端に共通に接続されたトランジスタ６０３，６０４からなるＣＭＯＳインバータ構成となっている。
【００５４】
検出容量６２は、電荷検出アンプとして動作するためのものであり、反転増幅回路６１の入力端である初段ソースフォロワ６４のドライブトランジスタ６０１の制御電極と、その出力端である反転増幅器６５のトランジスタ６０３，６０４のドレイン共通接続点の間に接続されている。また、リセットトランジスタ６３は、検出容量６２に対して並列に接続され、制御電極に印加されるリセットパルスφＲに応答して検出容量６２をリセットする。
【００５５】
次に、上記構成の第３具体例に係るカラムアンプの具体的な動作について説明する。電源制御パルスφＰ_nが低レベル（接地レベル＝０Ｖ）のときは、初段のソースフォロワ６４の負荷トランジスタ６０２が非導通状態となるため、初段のソースフォロワ６４には電流が流れない。また、そのときの初段のソースフォロワ６４の出力端（ドライブトランジスタ６０１のソース電極）の電位は、負荷トランジスタ６０２が非導通状態にあることから、電源電圧ＶＤＤと接地電位の中間電圧よりも高くなるため、次段の反転増幅器６５も出力電圧が接地レベルになって電流が流れない。
【００５６】
一方、電源制御パルスφＰ_nが高レベル（電源レベル＝ＶＤＤ）のときは、初段のソースフォロワ６４の負荷トランジスタ６０２は抵抗として動作するとともに、次段の反転増幅器６５および検出容量６２との組合せにおいて電荷検出アンプとしても動作する。勿論このときは、ソースフォロワ６４および反転増幅器６５には適正な電源電流が流れる。
【００５７】
この第３具体例に係るカラムアンプを図１のカラムアンプ１５として用いるときの駆動タイミングは、図３に示した第１具体例の場合の駆動タイミングと同じである。すなわち、電源制御パルスφＰは水平走査パルスφＨに先んじて立ち上がり、カラムアンプが休止状態から動作状態に移行するのに必要な時間を確保するようにする。
【００５８】
図７は、電源制御端子を持つカラムアンプの回路構成の第４具体例を示す回路図である。この第４具体例に係るカラムアンプは、第３具体例の変形例であり、反転増幅回路６１、検出容量６２およびリセットトランジスタ６３に加え、電源制御パルスφＰ_nに対して振幅制御を行う振幅制御回路６６を有する構成となっている。
【００５９】
振幅制御回路６６は、電源制御端子となる一端に電源制御パルスφＰ_nが印加されるキャパシタ６０５と、このキャパシタ６０５の他端とグランドの間に接続されたクランプダイオード６０６とから構成されており、初段のソースフォロワ６４の負荷トランジスタ６０２の制御電極に印加される電圧が電源電圧ＶＤＤでは高すぎて適正な動作が期待できない場合に有用な回路である。
【００６０】
すなわち、電源制御パルスφＰ_nが高レベル（電源レベル＝ＶＤＤ）に変化したとき、電源制御パルスφＰ_nがキャパシタ６０５の容量結合によりクランプダイオード６０６にかかる。そのとき、キャパシタ６０５と初段のソースフォロワ６４の負荷トランジスタ６０２の入力容量の比率によって電源制御パルスφＰ_nの振幅が容量分割される。これにより、トランジスタ６０２の制御電極に適正な電圧をかけることができるため、カラムアンプに設計値通りの電流が流れる。なお、カラムアンプとしての動作は、第３具体例のカラムアンプと同じである。
【００６１】
図８は、本発明が適用されるカメラシステムの一例を示す概略構成図である。本例のカメラシステムは、ＭＯＳ型あるいはＣＭＯＳ型撮像素子などの固体撮像素子７１と、この固体撮像素子７１の撮像面上に被写体（図示せず）からの像光を結像させるレンズ７２と、固体撮像素子７１から出力される映像信号に対して種々の信号処理を行う信号処理回路７３とを有する構成となっている。
【００６２】
そして、上記構成のカメラシステムにおいて、固体撮像素子７１として、図１に示した構成の撮像素子１０、即ち垂直信号線１３に出力された信号電荷を増幅するカラムアンプ１５を、それが動作するとき以外は電源電流をカットするようにした構成の撮像素子１０を用いる。また、カラムアンプ１５としては、第１乃至第４具体例の構成のものを用いる。
【００６３】
【発明の効果】
以上説明したように、本発明によれば、ＭＯＳ型あるいはＣＭＯＳ型撮像素子などの固体撮像素子およびこれを撮像デバイスとして用いたカメラシステムにおいて、各画素から行単位で信号が出力される信号線に各列ごとに接続されてその信号を増幅するアンプが、水平走査に応じて増幅動作を行うときにのみ、その列のアンプに電源供給をなして動作状態にし、アンプに電源供給が行われない休止状態から電源供給が行われる動作状態に移行するタイミングを、アンプが信号を出力する期間よりも前に設定するようにしたことにより、別の列のアンプは休止状態となり、これらのアンプでの不要な電力消費がなくなるため、消費電力を大幅に低減できることになる。
【図面の簡単な説明】
【図１】本発明の一実施形態を示す概略構成図である。
【図２】カラムアンプの第１具体例を示す回路図である。
【図３】本実施形態に係る動作説明のためのタイミングチャートである。
【図４】カラムアンプの第２具体例を示す回路図である。
【図５】第２具体例におけるキャパシタおよびクランプダイオードの構成の一例を示す断面構造図である。
【図６】カラムアンプの第３具体例を示す回路図である。
【図７】カラムアンプの第４具体例を示す回路図である。
【図８】本発明が適用されるカメラシステムの一例を示す概略構成図である。
【図９】従来例を示す概略構成図である。
【図１０】従来例の動作説明のためのタイミングチャートである。
【符号の説明】
１０…撮像素子、１１…単位画素、１２…垂直選択線、１３…垂直信号線、１４…垂直走査回路、１５…カラムアンプ、１６…水平選択トランジスタ、１７…水平走査回路、１８…水平信号線、２１…フォトダイオード、２２…垂直選択トランジスタ、３１，４１…カレントミラー回路、３２，４２…差動増幅器、３３，４３，６２…検出容量、３４，４４，６３…リセットトランジスタ、６１…反転増幅回路、６４…ソースフォロワ、６５…反転増幅器（インバータ）、６６…振幅制御回路、４０１，６０５…キャパシタ、４０２，６０６…クランプダイオード、６０１…ドライブトランジスタ、６０２…負荷トランジスタ[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a solid-state imaging device, a driving method thereof, and a camera system, and in particular, outputs a signal from a pixel to a signal line commonly connected to a row of pixels, and a signal voltage or an amplifier connected to the signal line. The present invention relates to an amplifying solid-state imaging device configured to convert and output to a signal current, a driving method thereof, and a camera system using the same.
[0002]
[Prior art]
In an amplification type solid-state imaging device such as a MOS type or CMOS type imaging device, a signal from a pixel is output to a signal line commonly connected to a column of pixels, and an amplifier (hereinafter referred to as a column amplifier) connected to the signal line. The signal voltage or signal current is converted and output. An example of the configuration of the conventional example is shown in FIG.
[0003]
In FIG. 9, an imaging device 100 according to a conventional example includes a plurality of unit pixels 101, a vertical selection line 102, a vertical signal line 103, a vertical scanning circuit 104, a column amplifier 105, a horizontal selection transistor 106, a horizontal scanning circuit 107, and a horizontal signal. The configuration has a line 108. The unit pixel 101 includes a photodiode 111 and a vertical selection transistor 112, and is two-dimensionally arranged in a matrix.
[0004]
In this unit pixel 101, the vertical selection transistor 112 is connected between the photodiode 111 and the vertical signal line 102, and its control electrode is connected to the vertical selection line 103. The vertical selection line 102 of each row is the vertical scanning pulse φV (φV of the corresponding row of the vertical scanning circuit 104. ₁ , ..., φV _m , ..., φV _M ) Is connected to the output terminal.
[0005]
By sequentially applying a vertical scanning pulse φV from the vertical scanning circuit 104 via the vertical selection line 102, each pixel 101 is selected in units of rows. A column amplifier 105 is connected to the end of the vertical signal line 103 in each column, and the signal charge read from the pixel 101 selected by the vertical scanning pulse φV to the vertical signal line 103 via the vertical selection transistor 112. Amplify.
[0006]
The horizontal selection transistor 106 is connected between the column amplifier 105 and the horizontal signal line 108 for each column, and the horizontal scanning pulse φH (φH output sequentially from the horizontal scanning circuit 107. ₁ , ..., φH _n , ..., φH _N ) In sequence to select the column amplifier 105 in each column. As a result, the signal amplified by the column amplifier 105 of each column is output to the horizontal signal line 108 via the horizontal selection transistor 106 and further to the outside from the output terminal 109.
[0007]
Next, the basic operation of the conventional image sensor 100 having the above configuration will be described. First, in each unit pixel 101, a vertical scanning pulse generated by the vertical scanning circuit 104 during the horizontal blanking period in accordance with the scanning of the television, is a signal charge (here, electrons) photoelectrically converted by the photodiode 111. Data is read out to the vertical signal line 103 through the vertical selection transistor 112 controlled by φV.
[0008]
A column amplifier 105 connected to the vertical signal line 103 converts the signal charge read out to the vertical signal line 103 into a voltage, and a horizontal scanning pulse generated by the horizontal scanning circuit 107 in accordance with the horizontal scanning of the television. By sequentially conducting the horizontal selection transistor 106 controlled by φH during the horizontal video period, the amplified video signal is output through the horizontal signal line 108 and the output terminal 109.
[0009]
Next, a more specific operation will be described with reference to the timing chart of FIG. In order to select the mth pixel row during the horizontal blanking period located at the beginning of the horizontal scanning period 1H, the vertical scanning pulse φV _m When the vertical selection transistor 112 of the pixel in the m-th row is turned on, the signal charge is read from the photodiode 111 to the vertical signal line 103. The read signal charge is amplified and held by the column amplifier 105 connected to the end of the vertical signal line 103.
[0010]
In this horizontal scanning period 1H, the horizontal blanking period is completed. In the horizontal video period, the horizontal scanning pulse φH (φH ₁ , ..., φH _n , ..., φH _N ) Sequentially rises and the horizontal selection transistors 106 controlled thereby are sequentially turned on, so that the signal held in the column amplifier 105 is converted from the output terminal 109 to the video signal via the horizontal selection transistor 106 and the horizontal signal line 108. Is output.
[0011]
[Problems to be solved by the invention]
In the conventional image sensor 100 described above, a horizontal scanning pulse φH in a certain column (n columns). _n Even when the signal of the corresponding pixel is output, the column amplifiers 105 in the other columns are always in an operating state, so the column amplifiers 105 corresponding to the number of pixels in one column are unnecessary. There is a problem that power is consumed and power consumption increases.
[0012]
The present invention has been made in view of the above problems, and an object of the present invention is to provide a solid-state imaging device, a driving method thereof, and a camera system capable of significantly reducing power consumption.
[0013]
[Means for Solving the Problems]
A solid-state imaging device according to the present invention includes a plurality of pixels arranged two-dimensionally in a matrix, a signal line wired for each of the plurality of pixels and commonly connected to one column of pixels, and the signal An amplifier that is connected to the line for each column and amplifies a pixel signal output from the pixel to the signal line, and a control for controlling power supply to the amplifier only when the amplifier performs its operation. With means The control means sets the timing of the transition from an idle state in which power is not supplied to the amplifier to an operating state in which power is supplied before the period in which the amplifier outputs a signal. It has a configuration.
[0014]
In the solid-state imaging device having the above-described configuration, pixel signals output from each pixel to the signal line in units of rows are sequentially amplified by an amplifier for each column by horizontal scanning. At this time, power is supplied only to the amplifiers in the column that performs the amplification operation in accordance with the horizontal scanning under the control of the control means. Therefore, when only an amplifier in one column is in an operating state, power supply to the amplifier in another column is stopped, and the power supply is suspended. Therefore, unnecessary power is consumed by the amplifier in the column that does not need to perform an amplification operation. No need.
[0015]
In addition, the driving method according to the present invention includes a plurality of pixels arranged two-dimensionally in a matrix, a signal line wired for each of the plurality of pixels and connected in common to one column of pixels, In a solid-state imaging device that is connected to a signal line for each column and includes an amplifier that amplifies a pixel signal output from the pixel to the signal line, the amplifier is connected to the amplifier only when the amplifier of each column performs its operation. Supply power to The timing at which the amplifier shifts from an idle state in which no power is supplied to the amplifier to an operating state in which the power is supplied is set before the period during which the amplifier outputs a signal. Like that.
[0016]
Further, the camera system according to the present invention has a configuration using the solid-state imaging device having the above configuration as an imaging device.
[0017]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. FIG. 1 is a schematic configuration diagram showing an embodiment of the present invention. In FIG. 1, an image sensor 10 according to this embodiment includes a unit pixel 11, a vertical selection line 12, a vertical signal line 13, a vertical scanning circuit 14, a column amplifier 15, a horizontal selection transistor 16, a horizontal scanning circuit 17, and a horizontal signal line. 18.
[0018]
In this image sensor 10, the unit pixel 11 includes a photodiode 21 that is a photoelectric conversion element and a vertical selection transistor 22, and is two-dimensionally arranged in a matrix (M rows and N columns) to form an image area. In these unit pixels 11, the vertical selection transistor 22 is connected between the photodiode 21 and the vertical signal line 13, and its control electrode (gate electrode) is connected to the vertical selection line 12.
[0019]
The vertical scanning circuit 14 is constituted by, for example, a shift register, and a vertical scanning pulse φV (φV for vertical scanning). ₁ , ..., φV _m , ... φV _M ) Are output sequentially. The vertical selection line 12 is wired for each row, and the vertical selection line 12 of each row is the vertical scanning pulse φV (φV of the corresponding row of the vertical scanning circuit 14. ₁ , ..., φV _m , ..., φV _M ) Is connected to the output terminal. Then, the vertical scanning pulse φV is sequentially applied from the vertical scanning circuit 14 through the vertical selection line 12 to select each unit pixel 11 in units of rows.
[0020]
The vertical signal line 13 is wired for each column, and a column amplifier 15 is connected to the end of the vertical signal line 13 of each column. The column amplifier 15 amplifies the signal charge read from the photodiode 21 to the vertical signal line 13 via the vertical selection transistor 22 in each unit pixel 11 selected by the vertical scanning pulse φV.
[0021]
The horizontal selection transistor 16 is connected between the output terminal of the column amplifier 15 and the horizontal signal line 18 for each column. The horizontal scanning circuit 17 is constituted by a shift register, for example, and a horizontal scanning pulse φH (φH for horizontal scanning). ₁ , ..., φH _n , ..., φH _N ) Are output sequentially.
[0022]
When the horizontal scanning pulse φH output from the horizontal scanning circuit 17 is applied to the gate electrode of the horizontal selection transistor 16, the horizontal selection transistor 16 is sequentially turned on to select the column amplifier 15 of each column. As a result, the signal amplified by the column amplifier 15 of each column is output to the horizontal signal line 18 via the horizontal selection transistor 16 and from the output terminal 19 to the outside.
[0023]
In addition to the horizontal scanning pulse φH, the horizontal scanning circuit 17 synchronizes with the horizontal scanning pulse φH and supplies a power control pulse φP (φP ₁ , ..., φP _n , ..., φP _N ) Are output sequentially. The power supply control pulse φP is for controlling the power supply current of the column amplifier 15. On the other hand, the column amplifier 15 includes a power control terminal for taking in the power control pulse φP output from the horizontal scanning circuit 17.
[0024]
Here, the basic operation of the image sensor 10 having the above-described configuration will be described. First, in each of the unit pixels 11, the vertical scanning pulse generated by the vertical scanning circuit 14 during the horizontal blanking period in response to the television scanning is applied to the signal charge (here, electrons) photoelectrically converted by the photodiode 21. Data is read out to the vertical signal line 13 through the vertical selection transistor 22 controlled by φV.
[0025]
Then, the column amplifier 15 connected to the vertical signal line 13 converts the signal charge read to the vertical signal line 13 into a voltage, and a horizontal scanning pulse generated by the horizontal scanning circuit 17 in accordance with the horizontal scanning of the television. By sequentially turning on the horizontal selection transistor 16 controlled by φH during the horizontal video period, the amplified video signal is output through the horizontal signal line 18 and the output terminal 19.
[0026]
At this time, the power supply control pulse φP synchronized with the horizontal scanning pulse φH is applied from the horizontal scanning circuit 17 to the power supply control terminal of the column amplifier 15. As a result, when the signal of the column in which the horizontal scanning pulse φH is set (generated) is output, the column amplifier 15 of that column enters the operating state. On the other hand, the column amplifier 15 in another column that does not contribute to the signal output is in a dormant state because the power supply control pulse φP is not applied.
[0027]
As described above, in an amplification type solid-state imaging device such as a MOS type or CMOS type imaging device, only when the column amplifier 15 connected to the vertical signal line 13 for each column performs an amplification operation according to horizontal scanning. Since the power supply current is supplied to the column amplifiers 15 in the column so that the column amplifiers 15 are in the operating state, the column amplifiers 15 in the other columns are in a dormant state. Disappear.
[0028]
FIG. 2 is a circuit diagram showing a first specific example of a circuit configuration of a column amplifier having a power supply control terminal. The column amplifier according to the first specific example includes a current mirror circuit 31, a source coupled differential amplifier 32, a detection capacitor 33, and a reset transistor.
[0029]
The current mirror circuit 31 has a power control pulse φP on one main electrode serving as a power control terminal. _n , A diode-connected transistor 302 connected between the other main electrode of the transistor 301 and the ground, the transistor 302 and the control electrode are connected in common, and one main electrode is grounded Transistor 303.
[0030]
The source coupled differential amplifier 32 includes the transistor 303, transistors 304 and 305 that perform differential operation by connecting one main electrode to the other main electrode of the transistor 303, and the other of the transistors 304. The transistor 306 is connected between the main electrode and the power supply VDD, and the transistor 306 and the control electrode are connected in common, and the diode-connected transistor 307 is connected between the transistor 305 and the power supply VDD. .
[0031]
In this differential amplifier 32, the control electrode of the transistor 304 becomes the inverting input terminal of the differential amplifier 32, and the input IN is applied. The control electrode of the transistor 305 serves as a non-inverting input terminal of the differential amplifier 32, and a predetermined bias is applied. The other main electrode of the transistor 304 serves as an output terminal of the differential amplifier 32, and an output OUT is derived from this output terminal.
[0032]
The detection capacitor 33 is to operate as a charge detection amplifier, and is connected between the other main electrode of the transistor 304 that is the output terminal of the differential amplifier 32 and the control electrode of the transistor 304 that is the inverting input terminal. ing. The reset transistor 34 is connected in parallel to the detection capacitor 33 and resets the detection capacitor 33 in response to a reset pulse φR applied to the control electrode.
[0033]
In this type of amplifier, the main electrode of the transistor 301 of the current mirror circuit 31 is normally connected to the power supply VDD so that a constant current always flows through the differential amplifier 32. On the other hand, in the column amplifier according to the first specific example, the main electrode of the transistor 301 serves as a power control terminal, and the power control pulse φP is applied to the main electrode of the transistor 301. _n Is entered.
[0034]
As described above, the current mirror circuit 31 has the power supply control pulse φP. _n As the input to the main electrode of the transistor 301, the power supply current value of the column amplifier is controlled, and the operation of switching the operation state and the rest state of the column amplifier is also performed.
[0035]
The specific operation will be described below. First, power control pulse φP _n Is at a low level (ground level = 0 V), no current flows through the transistors 301 and 302 of the current mirror circuit 31, so that no power source current necessarily flows through the differential amplifier 32. Therefore, the column amplifier is in a dormant state.
[0036]
On the other hand, power control pulse φP _n Is at a high level (power supply level = VDD), a current defined by the resistance of the transistor 301 flows to the transistor 302 through the transistor 301. From the current, the mutual conductance of the transistor 302 and the transistor 303, the threshold voltage, etc. A current multiplied by the calculated proportionality coefficient flows through the transistor 303. This current becomes the power supply current in the operation state of the column amplifier.
[0037]
Next, the operation when the column amplifier having the above configuration is used as the column amplifier 15 in the imaging device 10 having the configuration shown in FIG. 1 will be described with reference to the timing chart of FIG.
[0038]
Horizontal scan pulse φH (φH ₁ , ..., φH _n , ..., φH _N ) Power control pulse φP (φP ₁ , ..., φP _n , ..., φP _N ) Is synchronized for each column. Specifically, a horizontal scanning pulse φH of a certain n columns _n Power control pulse φP for the rising edge _n Rises one column earlier, thereby securing the time required for the column amplifier 15 to shift from the resting state to the operating state.
[0039]
That is, when it takes a long time for the column amplifier 15 to transition from the resting state to the operating state, the column amplifier 15 in the n-th column is set in the operating state before the period in which the signal in the n-th column is output in advance. The purpose is to keep it. As a result, when the column amplifier 15 outputs a signal, the column amplifier 15 can be brought into an appropriate operation state. Of course, if the transition period from the resting state to the operating state of the column amplifier 15 is negligibly short, the power supply control pulse φP _n Is the horizontal scanning pulse φH _n The same timing may be used.
[0040]
Further, although there is no direct relationship with the power control of the column amplifier 15, the reset pulse φR applied to the control electrode of the reset transistor 34 in FIG. 2 is synchronized with the horizontal scanning pulse φH, and each pulse φH ₁ , ..., φH _n , ..., φH _N It rises in the middle of the period during which it rises, and serves to reset the detection capacitor 33, the vertical signal line 13, and the photodiode 21.
[0041]
FIG. 4 is a circuit diagram showing a second specific example of the circuit configuration of a column amplifier having a power supply control terminal. Similarly to the column amplifier according to the first specific example, the column amplifier according to the second specific example includes a current mirror circuit 41, a source coupled differential amplifier 42, a detection capacitor 43, and a reset transistor 44. However, the specific circuit configuration of the current mirror circuit 41 is different from that of the first specific example.
[0042]
That is, the current mirror circuit 41 has a power supply control pulse φP at one end serving as a power supply control terminal. _n , A clamp diode 402 connected between the other end of the capacitor 401 and the ground, a transistor 403 having a control electrode connected to the other end of the capacitor 401, and one main electrode grounded It is constituted by.
[0043]
The source-coupled differential amplifier 42 includes the transistor 403, transistors 404 and 405 that perform differential operation by connecting one main electrode to the other main electrode of the transistor 403, and the other of the transistors 404. The transistor 406 is connected between the main electrode and the power supply VDD, and the transistor 406 and the control electrode are connected in common, and the diode-connected transistor 407 is connected between the transistor 405 and the power supply VDD. .
[0044]
In this differential amplifier 42, the control electrode of the transistor 404 becomes the inverting input terminal of the differential amplifier 42, and the input IN is applied. The control electrode of the transistor 405 serves as a non-inverting input terminal of the differential amplifier 42, and a predetermined bias is applied. The other main electrode of the transistor 404 serves as an output terminal of the differential amplifier 42, and an output OUT is derived from this output terminal.
[0045]
The detection capacitor 43 operates as a charge detection amplifier, and is connected between the other main electrode of the transistor 404 that is the output terminal of the differential amplifier 42 and the control electrode of the transistor 404 that is the inverting input terminal. ing. The reset transistor 44 is connected in parallel to the detection capacitor 43 and resets the detection capacitor 43 in response to a reset pulse φR applied to the control electrode.
[0046]
Next, a specific operation of the column amplifier according to the second specific example having the above configuration will be described. Power control pulse φP _n Is changed to a low level (ground level = 0 V), in the current mirror circuit 41, current gradually flows from the ground side to the clamp diode 402 capacitively coupled by the capacitor 401. As a result, the control electrode of the transistor 403 Is clamped to ground level.
[0047]
On the other hand, power control pulse φP _n Is changed to a high level (power supply level = VDD), the power supply control pulse φP _n Is applied to the clamp diode 402 by capacitive coupling of the capacitor 401. At that time, the power control pulse φP is determined by the ratio of the input capacitance of the capacitor 401 and the transistor 403. _n Is divided into capacitors. As a result, an appropriate voltage can be applied to the control electrode of the transistor 403, and a current as designed flows through the column amplifier.
[0048]
The drive timing when the column amplifier according to the second specific example is used as the column amplifier 15 in FIG. 1 is the same as the drive timing in the case of the first specific example shown in FIG. That is, the power supply control pulse φP rises prior to the horizontal scanning pulse φH, and ensures the time necessary for the column amplifier to transition from the resting state to the operating state.
[0049]
FIG. 5 is a cross-sectional structure diagram showing an example of the configuration of the capacitor 401 and the clamp diode 402 in the second specific example. This structural example has a feature that the element area can be reduced because the capacitor 401 and the clamp diode 402 are integrated. As a result, the size of the image sensor can be reduced.
[0050]
Specifically, it is used as a control electrode of a MOS transistor, and is generally an electrode 51 formed of polysilicon, and SiO used as a gate oxide film thereof. ₂ And the like, a source / drain diffusion region 53 used as the main electrode, and a well region 55 for separation from the substrate 55.
[0051]
In this element structure, a capacitor 401 is constituted by the electrode 51, the insulating film 52 and the diffusion region 53, and a clamp diode 402 is constituted by the diffusion region 53 and the well region 55. Then, a power control pulse φP is applied to the electrode 51. _n Is applied, the diffusion region 53 becomes a connection point between the capacitor 401 and the clamp diode 402, is connected to the control electrode of the transistor 403, and the well region 55 is grounded so that a clamp potential is applied.
[0052]
FIG. 6 is a circuit diagram showing a third specific example of the circuit configuration of a column amplifier having a power supply control terminal. The column amplifier according to the third specific example is configured to include an inverting amplifier circuit 61, a detection capacitor 62, and a reset transistor 63. The inverting amplifier circuit 61 includes a first source follower 64 and a subsequent inverting amplifier 65.
[0053]
The source follower 64 includes a drive transistor 601 and a load transistor 602 connected in series between the power supply VDD and the ground. The input IN is applied to the control electrode of the drive transistor 601, and the power supply control pulse of the control electrode of the load transistor 602. φP _n Is applied. The inverting amplifier 65 has a CMOS inverter configuration including transistors 603 and 604 that are connected in series between the power supply VDD and the ground, and each control electrode is commonly connected to the output terminal of the source follower 64.
[0054]
The detection capacitor 62 operates as a charge detection amplifier. The control electrode of the drive transistor 601 of the first-stage source follower 64 that is the input terminal of the inverting amplifier circuit 61 and the transistor 603 of the inverting amplifier 65 that is the output terminal thereof. , 604 are connected between the drain common connection points. The reset transistor 63 is connected in parallel to the detection capacitor 62, and resets the detection capacitor 62 in response to a reset pulse φR applied to the control electrode.
[0055]
Next, a specific operation of the column amplifier according to the third specific example having the above configuration will be described. Power control pulse φP _n Is at a low level (ground level = 0 V), the load transistor 602 of the first-stage source follower 64 is in a non-conductive state, so that no current flows through the first-stage source follower 64. In addition, the potential of the output terminal (source electrode of the drive transistor 601) of the first-stage source follower 64 at that time is higher than the intermediate voltage between the power supply voltage VDD and the ground potential because the load transistor 602 is in a non-conductive state. Therefore, the output voltage of the next-stage inverting amplifier 65 also reaches the ground level and no current flows.
[0056]
On the other hand, power control pulse φP _n Is at a high level (power supply level = VDD), the load transistor 602 of the source follower 64 in the first stage operates as a resistor, and also operates as a charge detection amplifier in combination with the inverting amplifier 65 and the detection capacitor 62 in the next stage. . Of course, an appropriate power supply current flows through the source follower 64 and the inverting amplifier 65 at this time.
[0057]
The drive timing when the column amplifier according to the third specific example is used as the column amplifier 15 in FIG. 1 is the same as the drive timing in the case of the first specific example shown in FIG. That is, the power supply control pulse φP rises prior to the horizontal scanning pulse φH, and ensures the time necessary for the column amplifier to transition from the resting state to the operating state.
[0058]
FIG. 7 is a circuit diagram showing a fourth specific example of the circuit configuration of a column amplifier having a power supply control terminal. The column amplifier according to the fourth specific example is a modification of the third specific example, and in addition to the inverting amplifier circuit 61, the detection capacitor 62, and the reset transistor 63, the power supply control pulse φP _n For this, an amplitude control circuit 66 for performing amplitude control is provided.
[0059]
The amplitude control circuit 66 has a power control pulse φP at one end serving as a power control terminal. _n And a clamp diode 606 connected between the other end of the capacitor 605 and the ground, and the voltage applied to the control electrode of the load transistor 602 of the first source follower 64 is This circuit is useful when the power supply voltage VDD is too high and proper operation cannot be expected.
[0060]
That is, the power control pulse φP _n Is changed to a high level (power supply level = VDD), the power supply control pulse φP _n Is applied to the clamp diode 606 by capacitive coupling of the capacitor 605. At that time, the power control pulse φP is determined depending on the ratio of the input capacitance of the capacitor 605 and the load transistor 602 of the first source follower 64. _n Is divided into capacitors. As a result, an appropriate voltage can be applied to the control electrode of the transistor 602, and a current as designed flows through the column amplifier. The operation as the column amplifier is the same as that of the column amplifier of the third specific example.
[0061]
FIG. 8 is a schematic configuration diagram showing an example of a camera system to which the present invention is applied. The camera system of this example includes a solid-state imaging device 71 such as a MOS type or CMOS type imaging device, a lens 72 that forms image light from a subject (not shown) on the imaging surface of the solid-state imaging device 71, The signal processing circuit 73 performs various signal processing on the video signal output from the solid-state imaging device 71.
[0062]
In the camera system having the above-described configuration, when the solid-state imaging device 71 operates as the imaging device 10 having the configuration illustrated in FIG. 1, that is, the column amplifier 15 that amplifies the signal charge output to the vertical signal line 13. Other than the above, the image sensor 10 having a configuration in which the power supply current is cut is used. Further, as the column amplifier 15, those having the configurations of the first to fourth specific examples are used.
[0063]
【The invention's effect】
As described above, according to the present invention, in a solid-state imaging device such as a MOS type or a CMOS type imaging device and a camera system using the imaging device as an imaging device, a signal line for outputting a signal from each pixel in a row unit is provided. Only when an amplifier connected to each column and amplifying the signal performs an amplification operation in accordance with horizontal scanning, power is supplied to the amplifier in that column to be in an operating state. Set the timing to shift from the sleep state where no power is supplied to the amplifier to the operating state where the power is supplied before the amplifier outputs a signal. By doing so, the amplifiers in another column are put into a dormant state, and unnecessary power consumption in these amplifiers is eliminated, so that power consumption can be greatly reduced.
[Brief description of the drawings]
FIG. 1 is a schematic configuration diagram showing an embodiment of the present invention.
FIG. 2 is a circuit diagram showing a first specific example of a column amplifier.
FIG. 3 is a timing chart for explaining operations according to the embodiment.
FIG. 4 is a circuit diagram showing a second specific example of a column amplifier.
FIG. 5 is a cross-sectional structure diagram showing an example of a configuration of a capacitor and a clamp diode in a second specific example.
FIG. 6 is a circuit diagram showing a third specific example of the column amplifier.
FIG. 7 is a circuit diagram showing a fourth specific example of the column amplifier.
FIG. 8 is a schematic configuration diagram showing an example of a camera system to which the present invention is applied.
FIG. 9 is a schematic configuration diagram showing a conventional example.
FIG. 10 is a timing chart for explaining the operation of a conventional example.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 10 ... Image sensor, 11 ... Unit pixel, 12 ... Vertical selection line, 13 ... Vertical signal line, 14 ... Vertical scanning circuit, 15 ... Column amplifier, 16 ... Horizontal selection transistor, 17 ... Horizontal scanning circuit, 18 ... Horizontal signal line , 21 ... Photodiode, 22 ... Vertical selection transistor, 31 and 41 ... Current mirror circuit, 32 and 42 ... Differential amplifier, 33, 43, 62 ... Detection capacitance, 34, 44, 63 ... Reset transistor, 61 ... Inversion amplification Circuit, 64 ... Source follower, 65 ... Inverting amplifier (inverter), 66 ... Amplitude control circuit, 401, 605 ... Capacitor, 402, 606 ... Clamp diode, 601 ... Drive transistor, 602 ... Load transistor

Claims

A plurality of pixels arranged two-dimensionally in a matrix;
A signal line wired for each column to the plurality of pixels and connected in common to the pixels in one column;
An amplifier connected to the signal line for each column and amplifying a pixel signal output from the pixel to the signal line;
Control means for controlling power supply to the amplifier only when the amplifier performs its operation ;
The control means is configured to set a timing of transition from an idle state in which power is not supplied to the amplifier to an operation state in which power is supplied before a period in which the amplifier outputs a signal. Image sensor.

The solid-state imaging device according to claim 1, wherein the control unit gives a control pulse for controlling power supply to the amplifier.

The solid-state imaging device according to claim 2, wherein the control means is a horizontal scanning circuit that performs horizontal scanning on the plurality of pixels, and generates the control pulse in synchronization with the horizontal scanning.

The amplifier includes a source-coupled differential amplifier and a current source that determines an operating current of the differential amplifier, and the control pulse is input to a control electrode of a transistor of the current source. The solid-state imaging device according to claim 2.

The solid-state imaging device according to claim 4, wherein the current source is a current mirror circuit, and the control pulse is used as a terminal input through which a reference current of the current mirror circuit flows.

The solid-state imaging device according to claim 4 , wherein the amplifier includes an amplitude control circuit that controls an amplitude of the control pulse supplied to a control electrode of a transistor of the current source.

The amplitude control circuit includes a capacitor that applies the control pulse to the control electrode of the transistor of the current source by capacitive coupling, and determines the amplitude of the control pulse by a ratio between the coupling capacitance and the input capacitance of the control electrode. The solid-state imaging device according to claim 6, wherein

A clamp diode connected to the control electrode of the transistor of the current source for clamping a low level or a high level of the control pulse;
The solid-state imaging device according to claim 4, wherein the clamp diode includes a diffusion region and a well region of a coupling capacitor having a MOS structure.

The solid-state imaging device according to claim 2, wherein the amplifier includes two stages of a source follower and an inverting amplifier, and the control pulse is input to a control electrode of a load transistor of the source follower.

The solid-state imaging device according to claim 9 , wherein the amplifier includes an amplitude control circuit that controls an amplitude of the control pulse applied to a control electrode of the load transistor.

The amplitude control circuit includes a capacitor that applies the control pulse to the control electrode of the load transistor by capacitive coupling, and determines the amplitude of the control pulse by a ratio between the coupling capacitance and the input capacitance of the control electrode. The solid-state imaging device according to claim 10 .

A clamp diode connected to the control electrode of the load transistor for clamping the low or high level of the control pulse;
The solid-state imaging device according to claim 9, wherein the clamp diode includes a diffusion region and a well region of a coupling capacitor having a MOS structure.

A plurality of pixels arranged two-dimensionally in a matrix, a signal line wired for each of the plurality of pixels and connected in common to a single column of pixels, and a column for each of the signal lines In a solid-state imaging device comprising an amplifier that is connected and amplifies a pixel signal output from the pixel to the signal line,
The amplifier had the line power supply to the amplifier only when performing the operation,
A method for driving a solid-state imaging device, characterized in that a timing for shifting from an idle state in which power is not supplied to the amplifier to an operating state in which power is supplied is set before a period in which the amplifier outputs a signal. .

A plurality of pixels arranged two-dimensionally in a matrix;
A signal line wired for each column to the plurality of pixels and connected in common to the pixels in one column;
An amplifier connected to the signal line for each column and amplifying a pixel signal output from the pixel to the signal line;
A solid-state imaging device comprising a control means for controlling power supply to the amplifier only when the amplifier performs its operation , and
The control means sets the timing for shifting from an idle state in which power is not supplied to the amplifier to an operating state in which power is supplied before a period in which the amplifier outputs a signal. system.