JP2000050164A - Signal processor and image pickup device using the same - Google Patents
Signal processor and image pickup device using the sameInfo
- Publication number
- JP2000050164A JP2000050164A JP10215684A JP21568498A JP2000050164A JP 2000050164 A JP2000050164 A JP 2000050164A JP 10215684 A JP10215684 A JP 10215684A JP 21568498 A JP21568498 A JP 21568498A JP 2000050164 A JP2000050164 A JP 2000050164A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- output
- noise
- output circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明はノイズ除去回路を備
えた信号処理装置及びそれを用いた撮像装置に関するも
のである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a signal processing device having a noise removing circuit and an image pickup device using the same.
【０００２】[0002]
【従来の技術】図１０は、信号を順次出力する信号処理
装置である。2. Description of the Related Art FIG. 10 shows a signal processing device for sequentially outputting signals.
【０００３】同図では、シフトレジスタ１００によって
ＭＯＳトランジスタ１０１を制御することによって、順
次信号Ｓ１，Ｓ２，…，Ｓｎ非反転出力回路（電圧フォ
ロワ回路）１０３を介して出力線１０２に読み出されて
いる。In FIG. 1, a MOS transistor 101 is controlled by a shift register 100, and is sequentially read out to an output line 102 via a signal S1, S2,..., A Sn non-inverting output circuit (voltage follower circuit) 103. I have.
【０００４】また、図１１はノイズ除去回路を持った光
電変換装置である。FIG. 11 shows a photoelectric conversion device having a noise removing circuit.
【０００５】増幅型光電変換装置は画素で発生するノイ
ズが大きいという欠点を持っているため、ノイズ除去回
路を必要とする。増幅型光電変換装置には、ＢＡＳＩＳ
やＣＭＯＳセンサ等がある。同図において、光電変換素
子７０を２次元に配列したＣＭＯＳセンサを示している
かＢＡＳＩＳであっても、一次元のセンサであっても同
様のノイズ除去回路が使われている。[0005] The amplification type photoelectric conversion device has a drawback that noise generated in a pixel is large, and therefore requires a noise removal circuit. Amplification type photoelectric conversion devices include BASIS
And CMOS sensors. In the figure, a CMOS sensor in which the photoelectric conversion elements 70 are arranged two-dimensionally is shown, or a similar noise removal circuit is used regardless of whether it is a BASIS or a one-dimensional sensor.
【０００６】図８において、７１はラインを制御する水
平駆動線、７２は画素の出力をノイズ除去回路７４へ出
力するための垂直出力線７３は画素７０のアンプＭＯＳ
トランジスタに対する負荷ＭＯＳトランジスタや定電流
源を有している。７４は一般にＳ−Ｎ方式と呼ばれるノ
イズ除去回路であり、Ｎ用の電荷を蓄積する容量ＣTN７
７とＳ用の電荷を蓄積する容量ＣTS７８とそれぞれの容
量のスイッチ用ＭＯＳ７５、７６と水平走査回路８５で
駆動される水平駆動ＭＯＳ、７９、８０で構成されてい
る。Ｓ信号とＮ信号はそれぞれ電圧フォロワ回路８２、
８３を介して差動増幅器８４へ入力されノイズ除去され
外部へ出力される。ここで、画素７０からの光出力をＶ
P 、ノイズをＶN 、蓄積容量値をＣT 、水平出力線の寄
生容量をＣH とすると最終の出力ＶOUT はIn FIG. 8, reference numeral 71 denotes a horizontal drive line for controlling a line, 72 denotes a vertical output line for outputting an output of a pixel to a noise removing circuit 74, and 72 denotes an amplifier MOS of the pixel 70.
It has a load MOS transistor and a constant current source for the transistor. Numeral 74 denotes a noise elimination circuit generally called an SN system, and a capacitance C TN7 for accumulating N charges.
7 and a capacitor C TS 78 for accumulating charges for S, switching MOSs 75 and 76 of the respective capacitances, and horizontal driving MOSs 79 and 80 driven by a horizontal scanning circuit 85. The S signal and the N signal are respectively a voltage follower circuit 82,
The signal is input to the differential amplifier 84 via 83, noise is removed, and output to the outside. Here, the light output from the pixel 70 is V
P, noise V N, the storage capacitance value C T, when the parasitic capacitance of the horizontal output line and C H final output V OUT of the
【０００７】[0007]
【外１】 となる。[Outside 1] Becomes
【０００８】[0008]
【発明が解決しようとする課題】しかしながら上記従来
例では、以下のような欠点があった。However, the above-mentioned prior art has the following disadvantages.
【０００９】まず、図１０の従来例では、非反転出力回
路を介して信号の出力を行ってるために出力時に非反転
出力回路のノイズ信号（例えばオフセット信号等）が一
緒に信号に加わって出力されてしまう。First, in the conventional example of FIG. 10, since a signal is output through a non-inverting output circuit, a noise signal (for example, an offset signal) of the non-inverting output circuit is added to the signal at the time of output and output. Will be done.
【００１０】次に、図１１の従来例では、 大きなＭＯＳ容量を２つ設けるためチップ面積が増大
する。特に微細化が進むと、大部分がこのＭＯＳ容量を
占めてしまうことになり、深刻な問題となる。 Ｓ用の容量とＮ用の容量の値がずれるとノイズ補正の
効果が悪化する（ＣT のバラツキ）。 蓄積容量と寄生容量との容量分割比により感度がＣT
／（ＣT ＋ＣH ）に低下する。Next, in the conventional example shown in FIG. 11, since two large MOS capacitors are provided, the chip area increases. In particular, as the miniaturization progresses, most of the MOS capacitance is occupied, which is a serious problem. When the value of the capacitance of the capacitor and N for S deviates effect of noise correction is deteriorated (the variation of the C T). The sensitivity is C T due to the capacitance division ratio between the storage capacitance and the parasitic capacitance.
/ (C T + C H ).
【００１１】そのために、本発明に係わる第１の目的
は、非反転出力回路からノイズのない高精度の信号を読
み出すことである。Therefore, a first object of the present invention is to read out a noise-free high-precision signal from a non-inverting output circuit.
【００１２】第２の発明の目的はチップ面積の縮少、第
３の目的は読み出しサインの向上、であり、高精度のノ
イズ除去を簡単に実現することである。又、多数回読み
出しが可能なノイズ除去方式の提案である。A second object of the present invention is to reduce a chip area, and a third object is to improve a reading sign, and to easily realize high-precision noise removal. Another proposal is a noise elimination method that can be read many times.
【００１３】[0013]
【課題を解決するための手段】上記の問題を解決するた
めに本発明では、請求項１により信号源と、前記信号源
からの信号を出力する非反転出力回路と、前記信号源か
らの信号が前記非反転出力回路から出力される出力時
に、前記非反転出力回路のノイズ信号を除去して前記信
号源からの信号を出力させるノイズ信号除去手段とを有
することを特徴とする信号処理装置を提供する。According to the present invention, there is provided a signal source, a non-inverting output circuit for outputting a signal from the signal source, and a signal from the signal source. And a noise signal removing unit that removes a noise signal of the non-inverted output circuit and outputs a signal from the signal source when output is output from the non-inverted output circuit. provide.
【００１４】また、請求項１において、前記ノイズ信号
除去手段はさらに前記信号源内のノイズ信号を除去する
ことを特徴とする。Further, in the first aspect, the noise signal removing means further removes a noise signal in the signal source.
【００１５】さらにまた、請求項２において、前記ノイ
ズ信号除去手段は、前記非反転回路の入力部で前記信号
源のノイズ信号が除去され、前記非反転回路の出力部で
前記非反転出力回路のノイズ信号が除去されるように前
記信号源及び前記非反転回路のノイズ信号を調節するこ
とを特徴とする。Further, the noise signal removing means according to claim 2, wherein the noise signal of the signal source is removed at an input portion of the non-inverting circuit, and the noise signal of the non-inverting output circuit is provided at an output portion of the non-inverting circuit. The noise signal of the signal source and the non-inverting circuit is adjusted to remove the noise signal.
【００１６】さらにまた、請求項４により信号源と、演
算を行う演算手段と、前記演算手段からの信号を出力す
る非反転出力回路とを有し、前記演算手段は少なくとも
前記信号源からの信号を非反転出力回路に転送する転送
手段と、前記信号源からの信号から前記非反転出力回路
からの信号を差分した差分信号を形成する差分信号形成
手段とを含むことを特徴とする信号処理装置を提供す
る。Further, according to the present invention, there is provided a signal source, an operation means for performing an operation, and a non-inverting output circuit for outputting a signal from the operation means, wherein the operation means includes at least a signal from the signal source. Signal transfer device for transferring a signal from the signal source to a non-inverting output circuit, and a difference signal forming device for forming a difference signal obtained by subtracting a signal from the non-inverting output circuit from a signal from the signal source. I will provide a.
【００１７】さらにまた、請求項４において、前記差分
信号形成手段はクランプ回路である。Further, in claim 4, the difference signal forming means is a clamp circuit.
【００１８】さらにまた、請求項４又は請求項５のいず
れか１項において、前記転送手段は前記信号源のノイズ
信号を転送する。Further, in any one of claims 4 and 5, the transfer means transfers a noise signal of the signal source.
【００１９】さらにまた、請求項４乃至請求項６のいず
れか１項において、前記差分形成手段は前記非反転出力
回路から出力される出力信号レベルを所定電位にクラン
プすることを特徴とする。Further, in any one of claims 4 to 6, the difference forming means clamps an output signal level output from the non-inverting output circuit to a predetermined potential.
【００２０】さらにまた、請求項７において、前記演算
手段は前記差分形成手段が前記クランプ回路が前記非反
転出力回路からの出力信号レベルを所定電位にクランプ
した後、前記クランプ回路に前記信号源から信号を入力
する入力手段を含む。Still further, in the above-mentioned arithmetic means, the arithmetic means may be configured such that after the difference forming means clamps an output signal level from the non-inverting output circuit to a predetermined potential, the clamp circuit applies the signal from the signal source to the clamp circuit. Input means for inputting a signal is included.
【００２１】さらにまた、請求項１乃至請求項８におい
て、前記信号源は光電変換画素である。Further, in claim 1 to claim 8, the signal source is a photoelectric conversion pixel.
【００２２】さらにまた、請求項９において、前記非反
転出力回路とノイズ信号除去手段はそれぞれの光電変換
画素からの出力部に設けられている。Furthermore, in the ninth aspect, the non-inverting output circuit and the noise signal removing means are provided in an output section from each photoelectric conversion pixel.
【００２３】さらに、請求項９において、前記光電変換
画素は複数行に配置され、前記非反転出力回路とノイズ
信号除去手段は前記光電変換画素からの出力信号を水平
出力線に出力するそれぞれの垂直出力線に少なくとも１
つ設けられている。Further, in the ninth aspect, the photoelectric conversion pixels are arranged in a plurality of rows, and the non-inverting output circuit and the noise signal elimination unit each output the output signal from the photoelectric conversion pixel to a horizontal output line. At least 1 on output line
One is provided.
【００２４】さらにまた、請求項１１において、前記光
電変換画素からの信号は前記非反転出力回路を介して水
平出力線に出力される。Still further, in claim 11, a signal from the photoelectric conversion pixel is output to a horizontal output line via the non-inverting output circuit.
【００２５】さらにまた、請求項１３により複数の信号
源と、前記複数の信号源からの信号を出力する非反転出
力回路と、前記複数の信号源中の少なくとも２つ以上の
信号源中のピーク信号を前記電圧フォロワ回路から出力
させるピーク信号出力手段と、前記信号源からの信号が
前記非反転出力回路から出力される出力時に、前記非反
転出力回路のノイズ信号を除去して前記信号源からの信
号を出力させるノイズ信号除去手段とを有することを特
徴とする信号処理装置を提供する。Further, according to claim 13, a plurality of signal sources, a non-inverting output circuit for outputting signals from the plurality of signal sources, and a peak in at least two or more signal sources among the plurality of signal sources. Peak signal output means for outputting a signal from the voltage follower circuit, and when the signal from the signal source is output from the non-inverting output circuit, the noise signal of the non-inverting output circuit is removed to remove the noise signal from the signal source. And a noise signal removing means for outputting a signal.
【００２６】さらにまた、請求項１４において、さらに
前記複数の信号源のそれぞれの信号を出力する個別信号
出力手段を有することを特徴とする。[0026] Further, according to claim 14, further comprising individual signal output means for outputting respective signals of the plurality of signal sources.
【００２７】さらにまた、請求項１３又は請求項１５の
いずれか１項において、前記信号源は光電変換画素であ
る。Further, in any one of the thirteenth and fifteenth aspects, the signal source is a photoelectric conversion pixel.
【００２８】さらにまた、請求項１乃至請求項１５にお
いて、前記非反転出力回路は電圧フォロワ回路である。Further, in any one of the first to fifteenth aspects, the non-inverting output circuit is a voltage follower circuit.
【００２９】さらにまた、請求項１４により請求項１５
の記載の信号処理装置と、前記信号処理装置から出力さ
れるピーク信号によって前記信号処理装置内の前記光電
変換画素への光の蓄積量を制御する光蓄積量制御手段と
を有する撮像装置を提供する。[0029] Still further, according to claim 14, claim 15
And an optical storage amount control unit that controls the amount of light stored in the photoelectric conversion pixels in the signal processing device based on a peak signal output from the signal processing device. I do.
【００３０】[0030]
【発明の実施の形態】（第１の実施例）図１は本発明の
特徴を最も良く表す図面であり、同図において、１は光
電変換が行われるＰｎフォトダイオード、２は光電変換
された電荷を転送するための転送ゲート、３は電荷をリ
セットするためのリセットＭＯＳトランジスタ、４は増
幅用ＭＯＳトランジスタ、５は定電流源であり、４の増
幅用ＭＯＳトランジスタとの組み合わせてソースフォロ
ワ回路を形成している。以上の１〜５で１つの光電変換
画素を構成する。６は差動増幅アンプで出力を負の入力
端子にフィードバックさせて電圧フォロワで動作させ
る。７は光電変換画素からの出力を電圧フォロワ回路へ
入力させるためのスイッチＭＯＳトランジスタ、８はク
ランプ容量、９はクランプ電位を入力するためのスイッ
チＭＯＳトランジスタで、８と９でクランプ回路を構成
している。１０はクランプ回路に光電変換画素の出力を
入力させるためのスイッチＭＯＳトランジスタ、１１は
クランプ回路と電圧フォロワ回路を接続させるためのス
イッチＭＯＳトランジスタ、１２は電圧フォロワの出力
をクランプ回路へ入力させるためのスイッチＭＯＳトラ
ンジスタであり、６〜１２でノイズ除去回路を構成して
いる。１３はノイズが除去させた光電変換出力を出力増
幅器１５へ出力させるためのスイッチＭＯＳトランジス
タで、１４の走査回路によって駆動される。DESCRIPTION OF THE PREFERRED EMBODIMENTS (First Embodiment) FIG. 1 is a drawing that best illustrates the features of the present invention. In FIG. 1, reference numeral 1 denotes a Pn photodiode for which photoelectric conversion is performed, and 2 denotes a photoelectrically converted Pn photodiode. A transfer gate for transferring charges, 3 is a reset MOS transistor for resetting charges, 4 is an amplifying MOS transistor, 5 is a constant current source, and a source follower circuit is formed in combination with 4 amplifying MOS transistors. Has formed. One photoelectric conversion pixel is composed of the above 1 to 5. Reference numeral 6 denotes a differential amplifier, which operates by a voltage follower by feeding back an output to a negative input terminal. 7 is a switch MOS transistor for inputting an output from the photoelectric conversion pixel to the voltage follower circuit, 8 is a clamp capacitor, 9 is a switch MOS transistor for inputting a clamp potential, and a clamp circuit is constituted by 8 and 9. I have. 10 is a switch MOS transistor for inputting the output of the photoelectric conversion pixel to the clamp circuit, 11 is a switch MOS transistor for connecting the clamp circuit to the voltage follower circuit, and 12 is a switch MOS transistor for inputting the output of the voltage follower to the clamp circuit. It is a switch MOS transistor, and constitutes a noise removing circuit by 6 to 12. Reference numeral 13 denotes a switch MOS transistor for outputting the photoelectric conversion output from which noise has been removed to the output amplifier 15, and is driven by the scanning circuit 14.
【００３１】次に図２に示すタイミングチャートを用い
て、本発明のノイズ除去動作について説明する。Next, the noise removal operation of the present invention will be described with reference to the timing chart shown in FIG.
【００３２】先ず時刻Ｔ0 において、φＲＳ、φＴをＯ
Ｎすることにより、フォトダイオードをリセットする。
次の時刻Ｔ1 においてφＴをＯＦＦすることにより、フ
ォトダイオードのリセットを完了させて蓄積状態に入
る。First, at time T 0 , φRS and φT are set to O
N resets the photodiode.
By turning OFF the φT at next time T 1, entering the storage state to complete the reset of the photodiode.
【００３３】時刻Ｔ2 からノイズ除去動作に入る時刻Ｔ
2 において、φＴＮ、φＦＣをＯＮすることにより、光
電変換画素の出力をスイッチＭＯＳ７を介して電圧フォ
ロワ回路６へ入力し、その電圧フォロワ回路の出力をス
イッチＭＯＳ１２を介して、クランプ容量８へ入力す
る。次の時刻Ｔ3 、Ｔ4 においてスイッチＭＯＳ１２、
スイッチＭＯＳ７の順にＯＦＦさせる。この時、クラン
プ容量８にはノイズを含んだセンサ出力と電圧フォロワ
回路のオフセット電圧が加算された電圧が保持される。 ＶCP＝Ｖdavk＋ＶFPN ＋ＶRN＋Ｖoff （１） （Ｖdavk＝センサ暗時電圧、ＶFPN ＝固定パターンノイ
ズ電圧、ＶRN＝ランダムノイズ電圧、Ｖoff ＝電圧フォ
ロワ回路オフセット電圧） 時刻Ｔ5 においてφＴＳ２をＯＮさせることによりクラ
ンプ回路と電圧フォロワ回路を接続させて、時刻Ｔ6 に
おいてφＧＲをＯＦＦさせてクランプ動作を終了させ
る。The time T at which the noise removal operation starts from the time T 2
In 2 , by turning on φTN and φFC, the output of the photoelectric conversion pixel is input to the voltage follower circuit 6 via the switch MOS 7, and the output of the voltage follower circuit is input to the clamp capacitor 8 via the switch MOS 12. . At the next times T 3 and T 4 , the switch MOS 12
The switch MOS7 is turned off in this order. At this time, the clamp capacitor 8 holds a voltage obtained by adding the sensor output including noise and the offset voltage of the voltage follower circuit. V CP = V davk + V FPN + V RN + V off (1) (V davk = sensor dark voltage, V FPN = fixed pattern noise voltage, V RN = random noise voltage, V off = voltage follower circuit offset voltage) Time T 5 in φTS2 by connecting the clamp circuit and a voltage follower circuit by ON and then OFF the φGR at time T 6 and ends the clamping operation.
【００３４】時刻Ｔ7 から蓄積動作に入り、所望の時刻
が過った後、時刻Ｔ8 、Ｔ9 で信号読み出し動作に入
る。時刻Ｔ8 でφＲＳをＯＦＦさせた後、時刻Ｔ9 でφ
ＴをＯＮさせフォトダイオードで発生した電荷をソース
フォロワ回路のアンプＭＯＳ４のゲートへ転送する。こ
の時の電位変化が光信号として出力されることになる。[0034] From time T 7 enters the accumulation operation, after the desired time is erroneously enters a signal read operation at time T 8, T 9. After the φRS was OFF at time T 8, at the time T 9 φ
T is turned on to transfer the charge generated by the photodiode to the gate of the amplifier MOS4 of the source follower circuit. The potential change at this time is output as an optical signal.
【００３５】この時のソースフォロワの出力は、 ＶP ＋Ｖdavk＋ＶFVN ＋ＶRN（２） となる。ここでＶP は光信号電圧である。この電圧がス
イッチＭＯＳ１０を介してクランプ回路へ入力される。
この時、先に蓄積されている電圧（１）との差分によ
り、電圧フォロワ回路からの出力は、 ＶOUT ＝（２）−（１）＋Ｖoff ＝ＶP となる。つまり、電圧フォロワ回路からは光電変換画素
のノイズのみならず、電圧フォロワ回路のノイズも除去
された信号を得ることができる。又、最終段の出力増幅
器１５へゲインを落とさずに出力できるため、容量分割
によるゲイン低下といった問題もなくなる。The output of the source follower at this time, the V P + V davk + V FVN + V RN (2). Here, VP is an optical signal voltage. This voltage is input to the clamp circuit via the switch MOS10.
At this time, the difference between the voltage stored in the above (1), the output from the voltage follower circuit, V OUT = (2) - (1) a + V off = V P. That is, from the voltage follower circuit, a signal from which not only the noise of the photoelectric conversion pixel but also the noise of the voltage follower circuit has been removed can be obtained. In addition, since the output can be performed to the output amplifier 15 at the final stage without lowering the gain, there is no problem that the gain is reduced due to the capacitance division.
【００３６】その他、従来容量分割の低下を防ぐために
大きな容量を２つ必要としていたが、本発明ではその半
分以下の容量が可能であるため、従来の１／４以下に容
量の面積を低減させることが可能である。本発明で必要
とするクランプ容量の値としては、電圧フォロワの入力
容量と寄生容量との比を考えて設定することが好まし
い。In addition, two large capacitors are conventionally required to prevent a reduction in the capacity division. However, in the present invention, since the capacity can be reduced to half or less, the area of the capacitor is reduced to 1/4 or less of the conventional one. It is possible. The value of the clamp capacitance required in the present invention is preferably set in consideration of the ratio between the input capacitance of the voltage follower and the parasitic capacitance.
【００３７】以上述べた様に、本発明において微細化に
対応したチップ面積の小さな高感度のセンサを実現する
ことが可能となった。特に非破壊読み出しが可能である
ためリアルタイムＡＧＣ等を必要とするカメラ用ＡＦセ
ンサには絶大な効果を生み出す。As described above, according to the present invention, it is possible to realize a high-sensitivity sensor with a small chip area corresponding to miniaturization. Particularly, since nondestructive reading is possible, a great effect is produced for an AF sensor for a camera that requires a real-time AGC or the like.
【００３８】（第２の実施例）図３に本発明の第２実施
例について示す。本実施例は、フォトダイオードの出力
をそのままソースフォロワ回路のアンプＭＯＳのゲート
に入力させるＡＭＩ型センサ（Ａｍｐｒｉｆｉｅｄ Ｍ
ｏｓ Ｉｍａｇｅｒ）に応用した場合である。本実施例
において、実施例１と同様のノイズ除去回路を設けてい
るため、実施例１と同様の効果を得ることができる。な
お、本実施例において光電変換画素内のトランジスタは
ｎＭＯＳ構成としているが、ｐＭＯＳ構成としても同様
であることは、実施例１と同じである。(Second Embodiment) FIG. 3 shows a second embodiment of the present invention. In this embodiment, an AMI sensor (Amplified M) that inputs the output of the photodiode directly to the gate of the amplifier MOS of the source follower circuit is used.
os Imager). In this embodiment, since the same noise removing circuit as that of the first embodiment is provided, the same effect as that of the first embodiment can be obtained. In this embodiment, the transistors in the photoelectric conversion pixels have the nMOS configuration, but the same applies to the pMOS configuration as in the first embodiment.
【００３９】（第３の実施例）図４に本発明の第３実施
例について示す。本実施例においてソースフォロワ回路
を２段構成にして、第２段目のソースフォロワ回路のゲ
ートにメモリ容量を設けた画素になっていることを特徴
とする本実施例のセンサをコンタクトセンサとして用い
る場合、チップ面積が従来よりも大幅に削減できるた
め、コスト的に非常に有利となる。特に等倍型コンタク
トセンサに有効となる。(Third Embodiment) FIG. 4 shows a third embodiment of the present invention. In this embodiment, the sensor according to this embodiment is characterized in that the source follower circuit has a two-stage configuration, and is a pixel in which a memory capacity is provided at the gate of the second-stage source follower circuit. In this case, since the chip area can be significantly reduced as compared with the conventional case, it is very advantageous in terms of cost. In particular, it is effective for a 1: 1 contact sensor.
【００４０】本発明においても、光電変換画素内のトラ
ンジスタをｎＭＯＳトランジスタ、ｐＭＯＳトランジス
タ、あるいは初段がｎＭＯＳトランジスタ、後段がｐＭ
ＯＳトランジスタ、更にはその逆の構成であっても構わ
ない。Also in the present invention, the transistor in the photoelectric conversion pixel is an nMOS transistor, a pMOS transistor, or an nMOS transistor in the first stage and a pM
An OS transistor, or the reverse configuration may be used.
【００４１】（第４の実施例）図５に本発明の第４実施
例について示す。本発明においてフォトダイオードの出
力をＣＭＯＳ構成の電圧フォロワ回路に入力する画素を
用いたことを特徴とする。(Fourth Embodiment) FIG. 5 shows a fourth embodiment of the present invention. The present invention is characterized in that a pixel for inputting an output of a photodiode to a voltage follower circuit having a CMOS structure is used.
【００４２】本実施例において、差動アンプの電圧フォ
ロワ回路を用いているため、画素の出力のＦＰＮが小さ
いことが特徴となる。そして、後段のノイズ除去回路と
の組み合わせにより、更なるノイズ低減が可能となる。In this embodiment, since the voltage follower circuit of the differential amplifier is used, the feature is that the FPN of the output of the pixel is small. Further, the noise can be further reduced by a combination with a noise removal circuit at the subsequent stage.
【００４３】本実施例において、特にノイズが小さいこ
とが望まれるセンサに応用できる。とりわけ、カメラ用
ＡＦセンサとして有効となる。In the present embodiment, the present invention can be applied to a sensor in which noise is particularly desired to be small. In particular, it is effective as an AF sensor for a camera.
【００４４】第１〜第４の実施例で、光電変換画素は上
記で述べられたものに限るのではなく、ＢＡＳＩＳ、Ｃ
ＭＤ、ＳＩＴ、ＦＧＡ等の光電変換画素であってもよ
い。又、フォトダイオードの信号を増幅せずに出力する
ものでもよい。In the first to fourth embodiments, the photoelectric conversion pixels are not limited to those described above.
It may be a photoelectric conversion pixel such as MD, SIT, or FGA. Alternatively, the signal of the photodiode may be output without being amplified.
【００４５】（第５の実施例）図６に本発明の第５実施
例について示す。本実施例では２次元光電変換装置に応
用した例である。同図において、７０が光電変換素子で
あり、２次元状に配列されている。ここでは、ＣＭＯＳ
センサを例にあげているが、他にＢＡＳＩＳ、ＡＭＩ、
ＣＭＤ、ＳＩＴ、ＦＧＡ等の光電変換画素であっても同
様である。又、フォトダイオードの信号を増幅して出力
するものではなく、増幅せずに出力するものでもよい。
本実施例において、２次元光電変換装置で本発明を用い
たことにより、チップ面積縮少、感度向上といった１次
元と同様の効果が得られる。(Fifth Embodiment) FIG. 6 shows a fifth embodiment of the present invention. This embodiment is an example applied to a two-dimensional photoelectric conversion device. In the figure, 70 is a photoelectric conversion element, which is two-dimensionally arranged. Here, CMOS
The sensor is taken as an example, but BASIS, AMI,
The same applies to photoelectric conversion pixels such as CMD, SIT, and FGA. Also, the signal of the photodiode is not amplified and output, but may be output without amplification.
In the present embodiment, by using the present invention in the two-dimensional photoelectric conversion device, the same effects as those in one dimension such as reduction in chip area and improvement in sensitivity can be obtained.
【００４６】図７に本発明で用いられている差動入力回
路６の回路図について示す。ＣＭＯＳ型差動アンプとな
っているが、ＢｉＣＭＯＳ型であっても同様である。
又、回路構成も出力がプッシュプル形式であっても構わ
ない。言いかえれば差動増幅器であればどの様な形式で
も構わない。FIG. 7 shows a circuit diagram of the differential input circuit 6 used in the present invention. Although it is a CMOS differential amplifier, the same applies to a BiCMOS type amplifier.
Also, the output of the circuit may be of a push-pull type. In other words, any type of differential amplifier may be used.
【００４７】上記で述べたように、第５実施例では、１
列に１つノイズ除去回路を設けているが、それぞれの光
電変換画素ごとにノイズ除去回路を設けてもよい。As described above, in the fifth embodiment, 1
Although one noise removal circuit is provided for each column, a noise removal circuit may be provided for each photoelectric conversion pixel.
【００４８】（第６の実施例）図６を用いて本発明の第
６実施例を示す。本実施例は、１行中の光電変換画素の
ピーク信号（最大値信号、最小値信号）を検出するもの
である。(Sixth Embodiment) A sixth embodiment of the present invention will be described with reference to FIG. In this embodiment, a peak signal (maximum value signal, minimum value signal) of a photoelectric conversion pixel in one row is detected.
【００４９】実施例５では、水平走査回路１４から順次
スイッチＭＯＳトランジスタ１３にパルスを入力するこ
とによってそれぞれの光電変換画素の信号が出力されて
いた。本実施例では、水平走査回路からスイッチＭＯＳ
トランジスタに順次パルスを入力するのではなく、同時
にパルスを入力することによって、１行中の光電変換画
素からの信号を同時に電圧フォロワ回路６から出力する
ことによって１行中の光電変換画素のピーク信号が得ら
れる。ここで、電圧フォロワ回路として図７（ａ）の出
力段がｎ型トランジスタであるものを用いた場合には、
１行中の光電変換画素の最大値信号が、図７（ｂ）の出
力段がＰ型トランジスタであるものを用いた場合には、
１行中の光電変換画素の最小値信号が得られる。In the fifth embodiment, the signal of each photoelectric conversion pixel is output by sequentially inputting the pulse from the horizontal scanning circuit 14 to the switch MOS transistor 13. In this embodiment, the horizontal scanning circuit is switched to the switch MOS.
Instead of sequentially inputting a pulse to the transistor, by simultaneously inputting a pulse, a signal from the photoelectric conversion pixel in one row is simultaneously output from the voltage follower circuit 6, thereby generating a peak signal of the photoelectric conversion pixel in one row. Is obtained. Here, when a voltage follower circuit whose output stage in FIG. 7A is an n-type transistor is used,
When the maximum value signal of the photoelectric conversion pixel in one row uses a signal whose output stage in FIG. 7B is a P-type transistor,
The minimum value signal of the photoelectric conversion pixel in one row is obtained.
【００５０】又、奇数列には図７（ａ）の電圧フォロワ
回路を、偶数列には図７（ｂ）の電圧フォロワ回路を用
いた場合には、水平走査回路から同時に奇数列のスイッ
チＭＯＳトランジスタ１３にパルスを入力し、次に水平
走査回路から同時に偶数列のスイッチＭＯＳトランジス
タ１３にパルスを入力することにより、１行中の光電変
換画素のほぼ最大値信号と、ほぼ最小値信号が得られ
る。When the voltage follower circuit shown in FIG. 7A is used for the odd columns and the voltage follower circuit shown in FIG. 7B is used for the even columns, the switch MOSs of the odd columns are simultaneously output from the horizontal scanning circuit. By inputting a pulse to the transistor 13 and then simultaneously inputting a pulse from the horizontal scanning circuit to the switch MOS transistor 13 in an even column, an almost maximum value signal and an almost minimum value signal of the photoelectric conversion pixel in one row are obtained. Can be
【００５１】（第７の実施例）図８を用いて本発明の第
７実施例を示す。本実施例では、第６実施例よりもさら
に精度よく１行中の光電変換画素のピーク信号（最大値
信号、最小値信号）を検出するものである。(Seventh Embodiment) A seventh embodiment of the present invention will be described with reference to FIG. In this embodiment, the peak signals (maximum value signal, minimum value signal) of the photoelectric conversion pixels in one row are detected with higher accuracy than in the sixth embodiment.
【００５２】第６実施例では、１行中の奇数光電変換画
素の最大値信号と、１行中の偶数光電変換画素の最小値
信号を得ているため、低解像度のセンサーの場合に、誤
差が生じる場合がある。In the sixth embodiment, the maximum value signal of the odd-numbered photoelectric conversion pixels in one row and the minimum value signal of the even-numbered photoelectric conversion pixels in one row are obtained. May occur.
【００５３】そのために、本実施例では１つの列に並列
に最大値検出用（図７（ａ））のものと、最小値検出
（図７（ｂ））のものの２つを設けている。そして、最
大値検出用の電圧フォロワ回路に接続されたスイッチＭ
ＯＳトランジスタに同時に水平走査回路からパルスを入
力することにより、水平出力線には１行中の光電変換画
素の最大値信号が出力され、最小値検出用の電圧フォロ
ワ回路に接続されたスイッチＭＯＳトランジスタに同時
に水平走査回路からパルスを入力することにより、水平
出力線には１行中の光電変換画素の最小値信号が出力さ
れる。For this purpose, in this embodiment, two columns, one for detecting the maximum value (FIG. 7A) and one for detecting the minimum value (FIG. 7B), are provided in parallel in one column. The switch M connected to the voltage follower circuit for detecting the maximum value
By simultaneously inputting a pulse from the horizontal scanning circuit to the OS transistor, the maximum value signal of the photoelectric conversion pixel in one row is output to the horizontal output line, and the switch MOS transistor connected to the voltage follower circuit for detecting the minimum value At the same time, the minimum value signal of the photoelectric conversion pixel in one row is output to the horizontal output line.
【００５４】第６実施例及び第７実施例において水平走
査回路に、上記述べたような複数のスイッチＭＯＳトラ
ンジスタに同時にパルスを入力できるようにする構成
と、複数のスイッチＭＯＳトランジスタに順次パルスを
入力できるようにする構成を持たせることにより、それ
ぞれ１光電変換画素ずつの個別信号と、１行中の光電変
換画素の最大値信号及び最小値信号を得ることができ
る。In the sixth and seventh embodiments, the horizontal scanning circuit is configured so that a pulse can be simultaneously input to the plurality of switch MOS transistors as described above, and the pulse is sequentially input to the plurality of switch MOS transistors. With such a configuration, it is possible to obtain an individual signal for each photoelectric conversion pixel and a maximum value signal and a minimum value signal of the photoelectric conversion pixels in one row.
【００５５】実施例６、実施例７では１行中の光電変換
画素中のピーク信号を得ているが、例えば垂直走査回路
からすべての行に同時にパルスを出力することにより、
１列中の光電変換画素のピーク信号を得てもよい。又、
例えば垂直走査回路及び水平走査回路の任意の複数のパ
ルスを同時に出力できるようにすることにより、光電変
換装置中の任意のエリア中のピーク信号を得ることがで
きる。In the sixth and seventh embodiments, the peak signal in the photoelectric conversion pixels in one row is obtained. For example, by outputting a pulse from the vertical scanning circuit to all rows simultaneously,
The peak signal of the photoelectric conversion pixel in one column may be obtained. or,
For example, by making it possible to simultaneously output arbitrary plural pulses of the vertical scanning circuit and the horizontal scanning circuit, a peak signal in an arbitrary area in the photoelectric conversion device can be obtained.
【００５６】（第８の実施例）図９を用いて、本発明の
第８の実施例を示す。本実施例は、実施例６又は実施例
８で示した信号処理装置を用いた撮像装置をあらわすも
のである。(Eighth Embodiment) An eighth embodiment of the present invention will be described with reference to FIG. This embodiment represents an imaging device using the signal processing device shown in the sixth embodiment or the eighth embodiment.
【００５７】同図に示す光電変換装置９０からは、例え
ば１行中の光電変換画素の最大値信号及び最小値信号が
出力され差動増幅回路９１で差分増幅されコンパレータ
９２に入力される。そしてコンパレータの出力は、オン
チップ又は外付けの蓄積時間制御回路９３に入力され
る。ここで蓄積時間制御回路では、差動増幅回路の出力
が基準電圧Ｖｒｅｆよりも大きくなった場合に、光電変
換装置に光の蓄積を停止するように制御している。この
光の蓄積の停止に従って、次はそれぞれの光電変換画素
からの信号を個別に出力し、信号処理回路９４でホワイ
トバランス等の処理を行って画像を得ている。For example, a maximum value signal and a minimum value signal of the photoelectric conversion pixels in one row are output from the photoelectric conversion device 90 shown in FIG. The output of the comparator is input to an on-chip or external storage time control circuit 93. Here, the accumulation time control circuit controls to stop the accumulation of light in the photoelectric conversion device when the output of the differential amplifier circuit becomes larger than the reference voltage Vref. Following the stop of the accumulation of the light, the signals from the respective photoelectric conversion pixels are individually output, and the signal processing circuit 94 performs processing such as white balance to obtain an image.
【００５８】上記第１〜第７の実施例において、信号を
発生する部分として光電変換画素が例としてあげられて
いるが、本発明は光電変換画素に限られるものではな
く、その他の信号を発生するものでもよい。又、上記第
１〜第８の実施例においてクランプ回路８、９からの出
力は電圧フォロワ回路６を介して出力される実施例とな
っているが、クランプ回路８、９からの出力を例えば２
倍に増幅して出力する回路でもよい。この場合、２倍に
増幅する出力回路から出力された光電変換画素からのノ
イズ信号電圧と出力回路のオフセット電圧の加算された
電圧は、抵抗等によって０．５倍にされてクランプ回路
８、９に入力されることになる。In the first to seventh embodiments, a photoelectric conversion pixel is given as an example of a portion for generating a signal. However, the present invention is not limited to a photoelectric conversion pixel, and other signals may be generated. You may do it. In the first to eighth embodiments, the outputs from the clamp circuits 8 and 9 are output through the voltage follower circuit 6. However, the outputs from the clamp circuits 8 and 9
A circuit that doubles and outputs the amplified signal may be used. In this case, the voltage obtained by adding the noise signal voltage from the photoelectric conversion pixel output from the output circuit that amplifies by two times and the offset voltage of the output circuit is multiplied by 0.5 with a resistor or the like, and the clamp circuits 8 and 9 are added. Will be entered.
【００５９】ここで、実施例１〜８においては、信号源
は光電変換画素に、ノイズ除去手段、演算手段はノイズ
除去回路６〜１２に、非反転出力回路は電圧フォロワ回
路に相当している。In the first to eighth embodiments, the signal source corresponds to the photoelectric conversion pixel, the noise removing means and the calculating means correspond to the noise removing circuits 6 to 12, and the non-inverting output circuit corresponds to the voltage follower circuit. .
【００６０】又、実施例６〜８においてはピーク信号出
力手段は、複数個のパルスを同時に出力させることがで
きる走査回路、又は垂直走査回路又は水平走査回路又は
垂直走査回路及び水平走査回路に相当している。In the sixth to eighth embodiments, the peak signal output means corresponds to a scanning circuit capable of simultaneously outputting a plurality of pulses, a vertical scanning circuit or a horizontal scanning circuit, or a vertical scanning circuit and a horizontal scanning circuit. are doing.
【００６１】[0061]
【発明の効果】以上説明したように、本発明によれば、 ・ノイズのない高精度な信号を非反転出力回路から得る
ことができる。 ・チップ面積の縮少により低コスト化が可能となる。 ・容量分割による感度低下が発生しないため、高Ｓ／Ｎ
の光電変換装置が可能となる。このため撮像装置として
用いる場合、従来よりも低輝度でも撮影可能となる。 ・簡単な回路構成であるため、微細化が進んでも対応が
可能である。 ・多数回読み出し（非破壊読み出し）が可能であるた
め、様々な用途で使用可能となる。 ・任意の複数の信号源からピーク信号が得られるため、
様々な用途に使用可能となる。 ・任意の複数の光電変換画素からのピーク信号を利用す
ることにより、被写体が高コントラスト、低コントラス
トにかかわらず、鮮明な画像を得ることができる。As described above, according to the present invention, a high-precision signal without noise can be obtained from the non-inverting output circuit. -Cost reduction can be achieved by reducing the chip area.・ High S / N because no sensitivity drop due to capacitance division
Is possible. For this reason, when used as an imaging device, it is possible to capture an image even at a lower luminance than before.・ Since the circuit configuration is simple, it is possible to cope with miniaturization.・ Reading many times (non-destructive reading) is possible, so that it can be used for various purposes.・ Because peak signals can be obtained from any of multiple signal sources,
It can be used for various applications. -By using peak signals from a plurality of arbitrary photoelectric conversion pixels, a clear image can be obtained regardless of whether a subject has high contrast or low contrast.
【図１】本発明の第１実施例に係る回路図である。FIG. 1 is a circuit diagram according to a first embodiment of the present invention.
【図２】本発明の第１実施例に係るタイミングチャート
である。FIG. 2 is a timing chart according to the first embodiment of the present invention.
【図３】本発明の第２実施例に係る回路図である。FIG. 3 is a circuit diagram according to a second embodiment of the present invention.
【図４】本発明の第３実施例に係る回路図である。FIG. 4 is a circuit diagram according to a third embodiment of the present invention.
【図５】本発明の第４実施例に係る回路図である。FIG. 5 is a circuit diagram according to a fourth embodiment of the present invention.
【図６】本発明の第５実施例に係る回路図である。FIG. 6 is a circuit diagram according to a fifth embodiment of the present invention.
【図７】本発明に用いられている差動増幅器の一例であ
る。FIG. 7 is an example of a differential amplifier used in the present invention.
【図８】本発明の第６実施例に係る回路図である。FIG. 8 is a circuit diagram according to a sixth embodiment of the present invention.
【図９】本発明の第７実施例に係る回路図である。FIG. 9 is a circuit diagram according to a seventh embodiment of the present invention.
【図１０】第１の従来例に係る回路図である。FIG. 10 is a circuit diagram according to a first conventional example.
【図１１】第２の従来例に係る回路図である。FIG. 11 is a circuit diagram according to a second conventional example.
１ Ｐｎフォトダイオード ２ 転送ゲート ３ リセットＭＯＳスイッチ ４ 増幅用ＭＯＳトランジスタ ５ 定電流源 ６ 差動増幅器 ７ スイッチＭＯＳ ８ クランプ容量 ９ クランプＭＯＳスイッチ １０ スイッチＭＯＳ １１ スイッチＭＯＳ １２ スイッチＭＯＳ １３ 出力選択ＭＯＳ １４ 走査回路 １５ 出力増幅器 ７０、１００、１０１、１０２、１０３ 光電変換画素 ７１ 水平駆動線 ７２ 垂直出力線 ７３ 定電流ＭＯＳ ７４ Ｓ−Ｎノイズ補正回路 ７５、７６ スイッチＭＯＳ ７７、７８ 蓄積容量 ７９、８０ 水平選択ＭＯＳスイッチ ８１ 水平線リセットＭＯＳ ８２、８３ 電圧フォロワ回路 ８４ 出力増幅器 ８５ 水平走査回路 ８６ 垂直走査回路 １１０ ノイズ除去回路 REFERENCE SIGNS LIST 1 Pn photodiode 2 transfer gate 3 reset MOS switch 4 amplifying MOS transistor 5 constant current source 6 differential amplifier 7 switch MOS 8 clamp capacitor 9 clamp MOS switch 10 switch MOS 11 switch MOS 12 switch MOS 13 output selection MOS 14 scanning circuit Reference Signs List 15 output amplifier 70, 100, 101, 102, 103 photoelectric conversion pixel 71 horizontal drive line 72 vertical output line 73 constant current MOS 74 SN noise correction circuit 75, 76 switch MOS 77, 78 storage capacitance 79, 80 horizontal selection MOS Switch 81 Horizontal line reset MOS 82, 83 Voltage follower circuit 84 Output amplifier 85 Horizontal scanning circuit 86 Vertical scanning circuit 110 Noise removal circuit
Claims (17)
れる出力時に、前記非反転出力回路のノイズ信号を除去
して前記信号源からの信号を出力させるノイズ信号除去
手段と、を有することを特徴とする信号処理装置。A signal source; a non-inverting output circuit for outputting a signal from the signal source; and a noise of the non-inverting output circuit when a signal from the signal source is output from the non-inverting output circuit. A noise signal removing unit for removing a signal and outputting a signal from the signal source.
手段はさらに前記信号源内のノイズ信号を除去すること
を特徴とする。2. The apparatus according to claim 1, wherein said noise signal removing means further removes a noise signal in said signal source.
手段は、前記非反転回路の入力部で前記信号源のノイズ
信号が除去され、前記非反転回路の出力部で前期非反転
出力回路のノイズ信号が除去されるように前記信号源及
び前記非反転回路のノイズ信号を調節することを特徴と
する。3. The non-inverting circuit according to claim 2, wherein said noise signal removing means removes a noise signal of said signal source at an input of said non-inverting circuit, and outputs a noise of said non-inverting output circuit at an output of said non-inverting circuit. A noise signal of the signal source and the non-inverting circuit is adjusted so that a signal is removed.
有し、 前記演算手段は少なくとも前記信号源からの信号を非反
転出力回路に転送する転送手段と、前記信号源からの信
号から前記非反転出力回路からの信号を差分した差分信
号を形成する差分信号形成手段とを含むことを特徴とす
る信号処理装置。4. A non-inverting output circuit, comprising: a signal source; an arithmetic unit for performing an operation; and a non-inverting output circuit for outputting a signal from the arithmetic unit, wherein the arithmetic unit outputs at least a signal from the signal source. And a difference signal forming means for forming a difference signal obtained by subtracting a signal from the non-inverting output circuit from a signal from the signal source.
段はクランプ回路である。5. The device according to claim 4, wherein the difference signal forming means is a clamp circuit.
おいて、前記転送手段は前記信号源のノイズ信号を転送
する。6. The transfer device according to claim 4, wherein the transfer unit transfers a noise signal of the signal source.
おいて、前記差分形成手段は前記非反転出力回路から出
力される出力信号レベルを所定電位にクランプすること
を特徴とする。7. The method according to claim 4, wherein said difference forming means clamps an output signal level output from said non-inverting output circuit to a predetermined potential.
差分形成手段が前記クランプ回路が前記非反転出力回路
からの出力信号レベルを所定電位にクランプした後、前
記クランプ回路に前記信号源から信号を入力する入力手
段を含む。8. The arithmetic unit according to claim 7, wherein the difference forming unit clamps an output signal level from the non-inverting output circuit to a predetermined potential by the clamp circuit and outputs a signal from the signal source to the clamp circuit. Is included.
号源は光電変換画素である。9. The signal source according to claim 1, wherein the signal source is a photoelectric conversion pixel.
路とノイズ信号除去手段はそれぞれの光電変換画素から
の出力部に設けられている。10. The non-inverting output circuit and the noise signal removing unit according to claim 9, wherein the non-inverting output circuit and the noise signal removing unit are provided in an output unit from each photoelectric conversion pixel.
は複数行に配置され、前記非反転出力回路とノイズ信号
除去手段は前記光電変換画素からの出力信号を水平出力
線に出力するそれぞれの垂直出力線に少なくとも１つ設
けられている。11. The photoelectric conversion pixel according to claim 9, wherein the photoelectric conversion pixels are arranged in a plurality of rows, and the non-inverting output circuit and the noise signal removing unit output an output signal from the photoelectric conversion pixel to a horizontal output line. At least one output line is provided.
素からの信号は前記非反転出力回路を介して水平出力線
に出力される。12. The signal according to claim 11, wherein a signal from the photoelectric conversion pixel is output to a horizontal output line via the non-inverting output circuit.
と、 前記複数の信号源中の少なくとも２つ以上の信号源中の
ピーク信号を前記電圧フォロワ回路から出力させるピー
ク信号出力手段と、 前記信号源からの信号が前記非反転出力回路から出力さ
れる出力時に、前記非反転出力回路のノイズ信号を除去
して前記信号源からの信号を出力させるノイズ信号除去
手段と、を有することを特徴とする信号処理装置。13. A voltage follower, comprising: a plurality of signal sources; a non-inverting output circuit for outputting signals from the plurality of signal sources; and a peak follower in at least two or more of the plurality of signal sources. Peak signal output means for outputting from the circuit; and when the signal from the signal source is output from the non-inverting output circuit, the noise signal of the non-inverting output circuit is removed to output the signal from the signal source. And a noise signal removing unit.
の信号源のそれぞれの信号を出力する個別信号出力手段
を有することを特徴とする。14. The apparatus according to claim 13, further comprising individual signal output means for outputting respective signals of said plurality of signal sources.
１項において、前記信号源は光電変換画素である。15. The signal source according to claim 13, wherein the signal source is a photoelectric conversion pixel.
記非反転出力回路は電圧フォロワ回路である。16. The non-inverting output circuit according to claim 1, wherein the non-inverting output circuit is a voltage follower circuit.
記信号処理装置内の前記光電変換画素への光の蓄積量を
制御する光蓄積量制御手段と、を有する撮像装置。17. The signal processing device according to claim 15, and a light accumulation amount control for controlling an accumulation amount of light in the photoelectric conversion pixels in the signal processing device based on a peak signal output from the signal processing device. And an imaging device.
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21568498A JP3563971B2 (en) | 1998-07-30 | 1998-07-30 | Signal processing device and imaging device using the same |
| US09/359,685 US6781624B1 (en) | 1998-07-30 | 1999-07-23 | Signal processing apparatus |
| DE69943194T DE69943194D1 (en) | 1998-07-30 | 1999-07-28 | Signal processing device |
| EP20100181700 EP2290951A3 (en) | 1998-07-30 | 1999-07-28 | Signal processing apparatus |
| EP99305983A EP0977427B1 (en) | 1998-07-30 | 1999-07-28 | Signal processing apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21568498A JP3563971B2 (en) | 1998-07-30 | 1998-07-30 | Signal processing device and imaging device using the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000050164A true JP2000050164A (en) | 2000-02-18 |
| JP3563971B2 JP3563971B2 (en) | 2004-09-08 |
Family
ID=16676455
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21568498A Expired - Fee Related JP3563971B2 (en) | 1998-07-30 | 1998-07-30 | Signal processing device and imaging device using the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3563971B2 (en) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002270807A (en) * | 2001-03-08 | 2002-09-20 | Victor Co Of Japan Ltd | Cmos image sensor |
| JP2003051989A (en) * | 2001-08-07 | 2003-02-21 | Canon Inc | Photoelectric converter, solid-state image pickup device and system |
| JP2008245323A (en) * | 2008-06-09 | 2008-10-09 | Canon Inc | Signal processing apparatus and imaging apparatus |
| JP2011071631A (en) * | 2009-09-24 | 2011-04-07 | Canon Inc | Photoelectric conversion apparatus, and image pickup system |
| JP2011130135A (en) * | 2009-12-16 | 2011-06-30 | Canon Inc | Photoelectric conversion apparatus, focus detection apparatus, and imaging system |
| EP2343880A2 (en) | 2009-12-03 | 2011-07-13 | Canon Kabushiki Kaisha | Photoelectric-conversion device, focus detection apparatus, and image-pickup system |
| JP2016129331A (en) * | 2014-12-26 | 2016-07-14 | 株式会社半導体エネルギー研究所 | Semiconductor device |
| JP2021150846A (en) * | 2020-03-19 | 2021-09-27 | 株式会社東芝 | Solid-state imaging apparatus |
-
1998
- 1998-07-30 JP JP21568498A patent/JP3563971B2/en not_active Expired - Fee Related
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002270807A (en) * | 2001-03-08 | 2002-09-20 | Victor Co Of Japan Ltd | Cmos image sensor |
| JP2003051989A (en) * | 2001-08-07 | 2003-02-21 | Canon Inc | Photoelectric converter, solid-state image pickup device and system |
| JP4557469B2 (en) * | 2001-08-07 | 2010-10-06 | キヤノン株式会社 | Photoelectric conversion device and solid-state imaging system |
| JP2008245323A (en) * | 2008-06-09 | 2008-10-09 | Canon Inc | Signal processing apparatus and imaging apparatus |
| JP4509202B2 (en) * | 2008-06-09 | 2010-07-21 | キヤノン株式会社 | Signal processing apparatus and imaging apparatus |
| CN102036019A (en) * | 2009-09-24 | 2011-04-27 | 佳能株式会社 | Photoelectric conversion apparatus and image pickup system |
| JP2011071631A (en) * | 2009-09-24 | 2011-04-07 | Canon Inc | Photoelectric conversion apparatus, and image pickup system |
| US8497458B2 (en) | 2009-09-24 | 2013-07-30 | Canon Kabushiki Kaisha | Photoelectric conversion apparatus and image pickup system for detecting a value of signals output from a plurality of pixels |
| EP2343880A2 (en) | 2009-12-03 | 2011-07-13 | Canon Kabushiki Kaisha | Photoelectric-conversion device, focus detection apparatus, and image-pickup system |
| US8860860B2 (en) | 2009-12-03 | 2014-10-14 | Canon Kabushiki Kaisha | Photoelectric-conversion device, focus detection apparatus, and image-pickup system for performing an operation to monitor an amount of light |
| JP2011130135A (en) * | 2009-12-16 | 2011-06-30 | Canon Inc | Photoelectric conversion apparatus, focus detection apparatus, and imaging system |
| US8803054B2 (en) | 2009-12-16 | 2014-08-12 | Canon Kabushiki Kaisha | Apparatus, focus detection apparatus, and image pickup system |
| JP2016129331A (en) * | 2014-12-26 | 2016-07-14 | 株式会社半導体エネルギー研究所 | Semiconductor device |
| JP2021150846A (en) * | 2020-03-19 | 2021-09-27 | 株式会社東芝 | Solid-state imaging apparatus |
| JP7330124B2 (en) | 2020-03-19 | 2023-08-21 | 株式会社東芝 | Solid-state imaging device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3563971B2 (en) | 2004-09-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10506188B2 (en) | Solid-state imaging device | |
| US6914227B2 (en) | Image sensing apparatus capable of outputting image by converting resolution by adding and reading out a plurality of pixels, its control method, and image sensing system | |
| JP2965777B2 (en) | Solid-state imaging device | |
| KR100279959B1 (en) | The motion detection solid- | |
| US6781624B1 (en) | Signal processing apparatus | |
| KR101177140B1 (en) | Solid state imaging device, method of driving solid state imaging device and image pickup apparatus | |
| EP1788797A2 (en) | Solid-state image pickup device | |
| KR101595687B1 (en) | Solid-state image capture device | |
| JP4315032B2 (en) | Solid-state imaging device and driving method of solid-state imaging device | |
| US20030146369A1 (en) | Correlated double sampling circuit and CMOS image sensor including the same | |
| US6847026B2 (en) | Solid image pick-up apparatus | |
| US7116367B2 (en) | Solid-state image pickup apparatus having a reset transistor controlled by an output line | |
| JP4533367B2 (en) | Solid-state imaging device | |
| US5796431A (en) | Solid-state image pickup device and driving method thereof | |
| KR101598748B1 (en) | Solid-state image capture device | |
| JP3563971B2 (en) | Signal processing device and imaging device using the same | |
| JP4174106B2 (en) | Photoelectric conversion device and imaging device using the same | |
| US20120002091A1 (en) | Solid-state image pickup device | |
| JP2004112438A (en) | Solid state imaging device | |
| JPH114384A (en) | Solid-state image pickup element and its drive method | |
| JP2006270182A (en) | Solid-state image pickup device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20031202 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040130 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040302 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040427 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040601 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040604 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080611 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090611 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090611 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100611 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110611 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120611 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120611 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130611 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |