JP4058182B2 - Resin sealing method - Google Patents
Resin sealing method Download PDFInfo
- Publication number
- JP4058182B2 JP4058182B2 JP34921298A JP34921298A JP4058182B2 JP 4058182 B2 JP4058182 B2 JP 4058182B2 JP 34921298 A JP34921298 A JP 34921298A JP 34921298 A JP34921298 A JP 34921298A JP 4058182 B2 JP4058182 B2 JP 4058182B2
- Authority
- JP
- Japan
- Prior art keywords
- resin
- mold
- semiconductor wafer
- sealing resin
- sealing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Description
【0001】
【発明の属する技術分野】
本発明は、半導体ウエハ上に形成された配線層に複数の金属ピラーが立設された該金属ピラー間を埋めるよう印刷工程により封止樹脂を印刷された被成形品をモールド金型にてクランプしてトランスファー成形工程により加熱硬化させて成形する樹脂封止方法に関する。
【0002】
【従来の技術】
チップサイズパッケージなど半導体集積回路(LSI)を製造するには、半導体ウエハプロセスとパッケージプロセスとを各々組み合わせて行われていた。即ち、半導体ウエハプロセスにおいては、ベア・ウエハにウエルを形成し、絶縁膜を介してトランジスタを形成し、更に絶縁膜を介して配線層を形成しパシベーション膜の形成及び電極パッドの形成などが行われていた。パッケージプロセスにおいては、ウエハテストを行った後、チップに切断して、予めベースフィルムに配線層が形成されたサブストレートにダイボンディングし、ワイヤボンディングなどによりサブストレートと電気的に接続した後、半導体チップ搭載面を樹脂封止され、外部接続端子としてはんだボールが接合され、マーキングやトリミングが行われた後、機能テストなどが行われ、チップサイズパッケージが製造されていた。
【0003】
近年のLSIの高密度実装化、高集積化に伴い半導体チップの小型化が進んでおり、半導体ウエハ上にトランジスタや配線を形成する半導体ウエハプロセスでは半導体チップを小型化すればするほど1枚取り個数が増大して生産性が向上するため、生産コストを低下することが可能となった。しかしながら、パッケージプロセスにおいては、チップ寸法が縮小してもパッケージ寸法は変わらないため、外形寸法は一定のままであった。このため、パッケージプロセスの生産性は向上せず、パッケージの外形寸法がチップの外形寸法と同じになるようなパッケージの出現が望まれていた。
【0004】
そこで、最近になって、特開平10−79362号公報に示すように、半導体ウエハレベルで切断した形でパッケージになる、即ちパッケージの外形寸法がチップの外形寸法と同じになる、所謂半導体ウエハレベルのチップサイズパッケージが提案されている。これは、半導体ウエハプロセスにおいて、半導体ウエハ上に複数のトランジスタと配線を形成した後、チップの周辺にある電極よりチップ中央部に向かって再配線し、ここに外部接続端子に接続するメタルポストを立ててその周囲を樹脂封止する。そして、成形品にマーキングをしてはんだボールをメタルポストに電気的に接続するよう接合した後、半導体ウエハを各チップ毎に切断して機能テストを行いチップサイズパッケージが製造される。
これによって、パッケージプロセスを半導体ウエハプロセスと一体化して工程数を削減してスループットの向上を図り、パッケージプロセスに要する製造装置が省略できるので製造コストを削減でき、省スペースでしかもロット管理がしやすく、パッケージの生産性を著しく向上させることが可能となる。
【0005】
上記半導体ウエハレベルのチップサイズパッケージの製造工程において、樹脂封止工程では、半導体ウエハをモールド金型によりクランプして封止樹脂により樹脂封止するトランスファモールド法ではなく、下金型上に配置した半導体ウエハの中央部に固形の封止樹脂を載せて単に圧縮成形するコンプレッションモールド法が採用されている。
このコンプレッションモールド法は、封止樹脂とモールド金型との間に半導体ウエハ径よりやや大きい比較的硬質なテンポラリフィルムを介在させて、封止樹脂がモールド金型やメタルポストの先端に付着しないようになっている。封止樹脂は半導体ウエハの真ん中に載置されて、上型と下型とでクランプすることにより、封止樹脂をメタルポスト間に充填するようになっている。
また、樹脂封止後、成形品よりテンポラリフィルムを剥がすことにより、メタルポスト上の封止樹脂がテンポラリフィルムに付着してはんだバンプを接合する表面を露出させるようになっている。
【0006】
【発明が解決しようとする課題】
しかしなから、上記コンプレッションモールド法は、封止樹脂をモールド金型により圧縮しながら周辺に流し込むようにしているため、メタルポストが林立する空間部に封止樹脂が均一に流し込み難く、しかもチップの周辺部まで封止樹脂がいきわたるまで時間がかかる。従って、樹脂封止工程に時間がかかると共に、成形品の樹脂量にばらつきが生じやすく、成形品質が低下するおそれがあった。また、メタルポストの端面とモールド金型間に介在するテンポラリフィルムは、比較的硬質であり、樹脂封止後に成形品よりテンポラリフィルムを剥がすことにより、メタルポスト上の封止樹脂がテンポラリフィルムに付着してはんだバンプを接合する表面を露出させているため、封止樹脂がメタルポストの端面に進入して樹脂封止されることが多く、該テンポラリフィルムを剥がす際に封止樹脂も一緒に剥がれ易いとは言えるが、メタルポストの端面に樹脂残りが生ずるおそれがある。これによって、はんだボールの接合面の接合強度が低下するおそれがあった。
【0007】
本発明の目的は、上記従来技術の課題を解決し、金属ピラー間に封止樹脂を印刷により均一にかつ迅速に充填して成形品の成形品質を向上させ、かつ外部接続端子が接合される金属ピラーの端面に封止樹脂が付着しないようにした樹脂封止方法を提供することにある。
【0008】
【課題を解決するための手段】
本発明は上記課題を解決するため次の構成を備える。
即ち、半導体ウエハ上に形成された配線層に複数の金属ピラーが立設された該金属ピラー間を埋めるよう封止樹脂を印刷により塗布し、該封止樹脂が塗布された被成形品を少なくとも半導体ウエハの外面及び金属ピラー端面を覆うリリースフィルムが上型及び下型のパーティング面に各々張設されたモールド金型に配置し、上型及び下型で前記リリースフィルムを介して被成形品をクランプし前記封止樹脂を加熱硬化させて成形することを特徴とする。
【0009】
また、モールド金型は、前記被成形品に形成された金属ピラーの端面が前記リリースフィルムに食い込んでクランプすることにより各金属ピラーの端面が樹脂封止面より露出形成されることを特徴とする。
また、前記モールド金型のパーティング面には、前記半導体ウエハ上に複数箇所に形成された被形成品をクランプする際に、前記金属ピラー間に塗布された前記封止樹脂に前記リリースフィルムを介して進入して各被形成品毎に格子状に仕切る凹凸面が形成されていることを特徴とする。
【0010】
【発明の実施の形態】
以下、本発明の好適な実施の態様を添付図面に基づいて詳細に説明する。
本実施の態様は、半導体ウエハレベルのチップサイズパッケージを製造するための樹脂封止方法について説明するものとする。
図1は金属ピラーを立設された半導体ウエハが樹脂封止された状態を示す説明図、図2はモールド金型の要部構成を示す説明図、図3は半導体ウエハ上に形成されたチップサイズパッケージの説明図、図4は上型のパーティング面の構造を示す説明図、図5は他例に係るモールド金型の要部構成を示す説明図である。
【0011】
先ず、図1を参照して半導体ウエハレベルのチップサイズパッケージの概略構成について説明する。半導体ウエハ1上に複数のトランジスタと配線を形成した後、チップの周辺にある電極よりチップ中央部に向かって銅めっきを施してパターニングして再配線し、ここに外部接続端子としてはんだボールが接合される金属ピラー(メタルポスト)2を立ててその周囲を封止樹脂3により樹脂封止されて被成形品が形成されている。この樹脂封止工程は、例えば特開平5−114620号公報に開示されるようなスキージユニットにより、液状樹脂或いは半流動性樹脂を供給されて半導体ウエハ1上に複数形成されたチップ面に印刷により均一に塗布される。
そして、この被成形品をモールド金型4に搬入してクランプすることにより、封止樹脂3を加熱硬化させて成形される。樹脂封止後に成形品にマーキングが施され、半導体ウエハ1が各チップ毎に個片に切断されて半導体ウエハレベルのチップサイズパッケージが形成される。尚、必要に応じてはんだボールが封止樹脂3より外面に露出するメタルポスト2の端面に接合されていても良い。
【0012】
図2は、被成形品を搬入されて加熱硬化させるモールド金型4の構成を示す。モールド金型4は、ヒータ5を内蔵した上型6とヒータ7を内蔵した下型8とを備えており、下型8側に半導体ウエハ1を収容可能なキャビティ凹部9が形成されている。
また、モールド金型4の上下のパーティング面にはリリースフィルム10が各々張設されている。リリースフィルム10は送り出しリールと巻き取りリール間に巻き回された長尺状のものや、図3に示す円形の半導体ウエハ1を覆う程度のサイズに短冊状に切断されたフィルムのいずれか或いはこれらを組合せて用いても良い。リリースフィルム10は、半導体ウエハ1の外面を覆うもので、モールド金型4のパーティング面へ封止樹脂3がじかに付着しないようにするため及びメタルポスト2の端面に封止樹脂3が進入しないよう該メタルポスト2がリリースフィルム10に食い込むようにクランプされる。
【0013】
リリースフィルム10は、後述するように、エア吸引によってキャビティ凹部9の内面形状にならって吸着支持される柔軟性を有すると共に、モールド金型4の加熱温度に耐えられる耐熱性を有する。また、樹脂封止後にモールド金型4から容易に離型し、封止樹脂と容易に剥離できるものである必要がある。このようなフィルムとしては、例えばFEPフィルム、フッ素含浸ガラスクロス、PETフィルム、ETFEフィルム、ポリプロピレンフィルム、ポリ塩化ビニリジンなどが好適に用いられる。リリースフィルム10は、送り機構及び巻き取り機構に各々巻き取られる長尺状のもの或いは短冊状に切断されたものいずれを用いてもよい。
また、モールド金型4には、リリースフィルム10をパーティング面に吸着保持させるための図示しない吸着保持手段が装備されている。具体的には、キャビティ凹部9の内底面にはスリット状に開口するキャビティ吸着孔12が形成されている。また、上型6及び下型8のパーティング面には図示しない吸着孔が形成されている。これらキャビティ吸着孔12及び吸着孔は、モールドベースに設けられたエア流路を経由して図示しない外部エア吸引機構に接続されている。
【0014】
尚、図4に示すように、上型6のパーティング面には、半導体ウエハ1をクランプする際に、封止樹脂3に進入して各チップサイズパッケージ11毎にリリースフィルム10を介して仕切る凹凸面13が形成されていても良い。
モールド金型4が、封止樹脂3を塗布された被成形品をクランプすると、上型6の凹凸面13のうち凸部がリリースフィルム10を介して封止樹脂3に進入して、該封止樹脂3を周囲に逃がしながら格子状に仕切って、各チップサイズパッケージ11毎に加熱硬化して成形する。この場合には、後工程で、半導体ウエハ1を各チップサイズパッケージ11毎に個片に切断する際に、封止樹脂3及び半導体ウエハ1を切断するよりは、半導体ウエハ1のみを切断すれば良いので、切断し易いという利点がある。
【0015】
本実施例の樹脂封止工程は、半導体ウエハ1上に形成された配線層に複数のメタルポスト2が立設され、該メタルポスト2間を埋めるよう封止樹脂3をスキージユニット(図示せず)により印刷された被成形品を、リリースフィルム10がパーティング面に張設されたモールド金型4に配置し、上型6及び下型8でリリースフィルム10を介してクランプし、該封止樹脂3を加熱硬化させて成形するようにしたが、半導体ウエハ1上に形成された配線層に複数のメタルポスト2が接続された被成形品を、リリースフィルム10がパーティング面に張設されたモールド金型4に配置し、型開きしたモールド金型4にスキージユニット(図示せず)が進入してメタルポスト2間を埋めるよう封止樹脂3を印刷した後、上型6及び下型8でリリースフィルム10を介してクランプして該封止樹脂3を加熱硬化させて成形するようにしても良い。
また、図5に示すように、キャビティ底部14が可動可能になっている場合には、スキージユニット(図示せず)により封止樹脂3を印刷する際に僅かに下動させておけば、該封止樹脂3を少しメタルポスト2間に余分に盛ってポスト間を均一に樹脂封止することができる。その後、モールド金型4をクランプする際にわずかにキャビティ底部14を上動させて元に戻すことで、メタルポスト2の先端部がリリースフィルム10へ埋没して、この埋没量により樹脂封止後のメタルポスト2の端面の高さ方向の露出量を制御することができる。尚、キャビティ底部14を可動にする機構は、スプリング、エアシリンダ、電動モータ等の様々な構成を採用できる。
【0016】
上記構成によれば、金型に載置された半導体ウエハの中央に封止樹脂を載せて圧縮成形するコンプレッションモールド法に比べて、封止樹脂3を印刷によりメタルポスト2間に塗布するので、封止樹脂3を均一にかつ迅速に充填して、該封止樹脂3の充填を迅速に行うと共に、成形品の成形品質を向上させることができる。
また、封止樹脂3が充填された被成形品を、リリースフィルム10が張設されたモールド金型4によりクランプして熱硬化させて成形するので、樹脂封止面に露出するメタルポスト2の端面がリリースフィルム10に食い込んで封止樹脂3が付着しないようにすることができ、はんだボール等の外部接続端子の接合面に樹脂残り等は生じないので、接合性を良好に維持できる。
【0017】
【発明の効果】
本発明は前述したように、半導体ウエハ上に形成された配線層に複数の金属ピラーが立設され、該金属ピラー間を埋めるよう封止樹脂を印刷により塗布し、該封止樹脂を印刷された被成形品をリリースフィルムがパーティング面に張設されたモールド金型に配置し、上型及び下型でリリースフィルムを介してクランプし該封止樹脂を加熱硬化させて成形したり、又は半導体ウエハ上に形成された配線層に複数の金属ピラーが立設された被成形品を、リリースフィルムがパーティング面に張設されたモールド金型に配置し、金属ピラー間を埋めるよう封止樹脂を印刷により塗布した後、上型及び下型でリリースフィルムを介してクランプして該封止樹脂を加熱硬化させて成形するので、従来の金型の上に封止樹脂を載せて圧縮成形するコンプレッションモールド法に比べて、封止樹脂を印刷により金属ピラー間に塗布するので、封止樹脂を均一にかつ迅速に充填して、該封止樹脂の充填を迅速に行うと共に、成形品の成形品質を向上させることができる。
また、封止樹脂が充填された被成形品を、リリースフィルムが張設されたモールド金型によりクランプして熱硬化させて成形するので、樹脂封止面に露出するメタルポストの端面がリリースフィルムに食い込んで封止樹脂が付着しないようにすることができ、はんだボール等の外部接続端子の接合面に樹脂残り等は生じないので、接合性を良好に維持できる。
【図面の簡単な説明】
【図1】金属ピラーを立設された半導体ウエハが樹脂封止された状態を示す説明図である。
【図2】モールド金型の要部構成を示す説明図である。
【図3】半導体ウエハ上に形成されたチップサイズパッケージの説明図である。
【図4】上型のパーティング面の構造を示す説明図である。
【図5】他例に係るモールド金型の要部構成を示す説明図である。
【符号の説明】
1 半導体ウエハ
2 メタルポスト
3 封止樹脂
4 モールド金型
5,7 ヒータ
6 上型
8 下型
9 キャビティ凹部
10 リリースフィルム
11 チップサイズパッケージ
12 キャビティ吸着孔
13 凹凸面
14 キャビティ底部[0001]
BACKGROUND OF THE INVENTION
The present invention clamps a molded product printed with a sealing resin by a printing process so as to fill a space between the metal pillars in which a plurality of metal pillars are erected on a wiring layer formed on a semiconductor wafer with a mold. The present invention also relates to a resin sealing method in which the resin is molded by heat curing in a transfer molding process.
[0002]
[Prior art]
In order to manufacture a semiconductor integrated circuit (LSI) such as a chip size package, a semiconductor wafer process and a package process are combined. That is, in the semiconductor wafer process, a well is formed in a bare wafer, a transistor is formed through an insulating film, a wiring layer is formed through an insulating film, a passivation film is formed, and an electrode pad is formed. It was broken. In the package process, after performing a wafer test, it is cut into chips, die-bonded to a substrate in which a wiring layer is previously formed on a base film, and electrically connected to the substrate by wire bonding or the like, and then a semiconductor The chip mounting surface was sealed with resin, solder balls were joined as external connection terminals, marking and trimming were performed, functional tests were performed, and chip size packages were manufactured.
[0003]
In recent years, the miniaturization of semiconductor chips has progressed as LSIs are mounted with higher density and higher integration. In the semiconductor wafer process in which transistors and wirings are formed on a semiconductor wafer, the smaller the semiconductor chip, the smaller the size of the semiconductor chip. Since the number increases and the productivity improves, the production cost can be reduced. However, in the package process, the package size does not change even if the chip size is reduced, so the outer dimensions remain constant. For this reason, the productivity of the package process is not improved, and the appearance of a package in which the outer dimension of the package is the same as the outer dimension of the chip is desired.
[0004]
Therefore, recently, as shown in Japanese Patent Laid-Open No. 10-79362, a package is obtained by cutting at the semiconductor wafer level, that is, the package has the same outer dimensions as the chip, so-called semiconductor wafer level. Chip size packages have been proposed. This is because, in a semiconductor wafer process, after forming a plurality of transistors and wiring on a semiconductor wafer, rewiring from the electrodes around the chip toward the center of the chip, and metal posts connected to external connection terminals are provided here. Stand up and seal the periphery with resin. Then, after marking the molded product and joining the solder balls to be electrically connected to the metal posts, the semiconductor wafer is cut for each chip and a function test is performed to manufacture a chip size package.
As a result, the packaging process is integrated with the semiconductor wafer process to reduce the number of processes and improve the throughput, and the manufacturing equipment required for the packaging process can be omitted, so that the manufacturing cost can be reduced, and the lot management is facilitated while saving space. The package productivity can be significantly improved.
[0005]
In the manufacturing process of the semiconductor wafer level chip size package, in the resin sealing process, the semiconductor wafer is placed on the lower mold instead of the transfer mold method in which the semiconductor wafer is clamped with the mold and sealed with the sealing resin. A compression molding method is employed in which a solid sealing resin is placed on the center of a semiconductor wafer and is simply compression molded.
In this compression molding method, a relatively hard temporary film slightly larger than the diameter of the semiconductor wafer is interposed between the sealing resin and the mold so that the sealing resin does not adhere to the tip of the mold or the metal post. It has become. The sealing resin is placed in the middle of the semiconductor wafer and is clamped between the upper mold and the lower mold so that the sealing resin is filled between the metal posts.
Further, after sealing the resin, the temporary film is peeled off from the molded product, so that the sealing resin on the metal post adheres to the temporary film and exposes the surface where the solder bumps are joined.
[0006]
[Problems to be solved by the invention]
However, in the compression molding method, the sealing resin is poured into the periphery while being compressed by the mold, so that it is difficult to uniformly flow the sealing resin into the space where the metal post stands. It takes time until the sealing resin spreads to the periphery. Accordingly, it takes time for the resin sealing process, and the resin amount of the molded product tends to vary, which may reduce the molding quality. Also, the temporary film interposed between the end face of the metal post and the mold is relatively hard, and the sealing resin on the metal post adheres to the temporary film by peeling the temporary film from the molded product after resin sealing. Since the surface to which the solder bumps are bonded is exposed, the sealing resin often enters the end face of the metal post and is sealed with the resin. When the temporary film is peeled off, the sealing resin is also peeled off together. Although it is easy, resin residue may occur on the end face of the metal post. As a result, the bonding strength of the bonding surface of the solder ball may be reduced.
[0007]
The object of the present invention is to solve the above-mentioned problems of the prior art, to fill the sealing resin between the metal pillars uniformly and quickly by printing, to improve the molding quality of the molded product, and to connect the external connection terminal An object of the present invention is to provide a resin sealing method in which sealing resin does not adhere to the end face of a metal pillar.
[0008]
[Means for Solving the Problems]
The present invention has the following configuration in order to solve the above problems.
That is, a sealing resin is applied by printing so as to fill a space between the metal pillars in which a plurality of metal pillars are erected in a wiring layer formed on a semiconductor wafer, and at least a molded article to which the sealing resin is applied is applied. release film covering the outer surface and the metal pillars end face of the semiconductor wafer is placed on each stretched been mold on the parting face of the upper mold and the lower mold, the molded article through the release film at upper and lower mold And the sealing resin is heat-cured and molded .
[0009]
Also, the molding die has a feature in that the end faces of the metal pillars by end surfaces of the metal pillars that are formed on the molded article is clamped bite on the release film is exposed form the resin sealing surface To do.
In addition, the release film is applied to the sealing resin applied between the metal pillars when clamping a formed product formed at a plurality of locations on the semiconductor wafer on the parting surface of the mold. through uneven surface partitioned into a lattice shape enters each be formed article by the features that you have been formed.
[0010]
DETAILED DESCRIPTION OF THE INVENTION
Preferred embodiments of the present invention will be described below in detail with reference to the accompanying drawings.
In this embodiment, a resin sealing method for manufacturing a semiconductor wafer level chip size package will be described.
FIG. 1 is an explanatory view showing a state in which a semiconductor wafer on which metal pillars are erected is sealed with resin, FIG. 2 is an explanatory view showing a configuration of a main part of a mold, and FIG. 3 is a chip formed on the semiconductor wafer. FIG. 4 is an explanatory diagram showing the structure of the upper mold parting surface, and FIG. 5 is an explanatory diagram showing the main configuration of a mold according to another example.
[0011]
First, a schematic configuration of a semiconductor wafer level chip size package will be described with reference to FIG. After a plurality of transistors and wiring are formed on the
Then, the molded product is carried into the
[0012]
FIG. 2 shows a configuration of a
[0013]
As will be described later, the
The
[0014]
As shown in FIG. 4, when clamping the
When the
[0015]
In the resin sealing process of the present embodiment, a plurality of
Further, as shown in FIG. 5, when the cavity bottom 14 is movable, if the sealing resin 3 is printed slightly by the squeegee unit (not shown), A little extra sealing resin 3 is placed between the
[0016]
According to the above configuration, since the sealing resin 3 is applied between the
In addition, the molded article filled with the sealing resin 3 is clamped by the
[0017]
【The invention's effect】
In the present invention, as described above, a plurality of metal pillars are erected on the wiring layer formed on the semiconductor wafer, and a sealing resin is applied by printing so as to fill between the metal pillars, and the sealing resin is printed. The molded product is placed in a mold mold in which a release film is stretched on the parting surface, and clamped through the release film with the upper mold and the lower mold, and the sealing resin is heat-cured and molded, or Molded product with multiple metal pillars standing on the wiring layer formed on the semiconductor wafer is placed in a mold mold with release film stretched on the parting surface, and sealed between the metal pillars After applying the resin by printing, the upper mold and lower mold are clamped via a release film and the sealing resin is heated and cured, so the sealing resin is placed on a conventional mold and compression molded. To play Compared to the metal mold method, the sealing resin is applied between the metal pillars by printing, so the sealing resin is uniformly and quickly filled, and the sealing resin is quickly filled and the molded product is molded. Quality can be improved.
In addition, the molded product filled with the sealing resin is clamped by a mold with a release film stretched and thermally cured, so the end face of the metal post exposed on the resin sealing surface is the release film. It is possible to prevent the sealing resin from adhering to the surface, and since no resin residue or the like is generated on the joint surface of the external connection terminal such as a solder ball, the bondability can be maintained satisfactorily.
[Brief description of the drawings]
FIG. 1 is an explanatory view showing a state in which a semiconductor wafer on which metal pillars are erected is sealed with resin.
FIG. 2 is an explanatory view showing a main configuration of a mold.
FIG. 3 is an explanatory diagram of a chip size package formed on a semiconductor wafer.
FIG. 4 is an explanatory view showing a structure of an upper parting surface.
FIG. 5 is an explanatory diagram showing a main configuration of a mold according to another example.
[Explanation of symbols]
DESCRIPTION OF
Claims (3)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34921298A JP4058182B2 (en) | 1998-12-09 | 1998-12-09 | Resin sealing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34921298A JP4058182B2 (en) | 1998-12-09 | 1998-12-09 | Resin sealing method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000174046A JP2000174046A (en) | 2000-06-23 |
JP4058182B2 true JP4058182B2 (en) | 2008-03-05 |
Family
ID=18402245
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP34921298A Expired - Lifetime JP4058182B2 (en) | 1998-12-09 | 1998-12-09 | Resin sealing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4058182B2 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SG92685A1 (en) * | 1999-03-10 | 2002-11-19 | Towa Corp | Method of coating semiconductor wafer with resin and mold used therefor |
JP3711341B2 (en) | 2001-04-27 | 2005-11-02 | 沖電気工業株式会社 | Semiconductor device |
JP5672652B2 (en) * | 2009-03-17 | 2015-02-18 | 凸版印刷株式会社 | Semiconductor element substrate manufacturing method and semiconductor device |
US8906743B2 (en) * | 2013-01-11 | 2014-12-09 | Micron Technology, Inc. | Semiconductor device with molded casing and package interconnect extending therethrough, and associated systems, devices, and methods |
-
1998
- 1998-12-09 JP JP34921298A patent/JP4058182B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2000174046A (en) | 2000-06-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7830006B2 (en) | Structurally-enhanced integrated circuit package and method of manufacture | |
US8012799B1 (en) | Method of assembling semiconductor device with heat spreader | |
US6918178B2 (en) | Method of attaching a heat sink to an IC package | |
US6616880B2 (en) | Method for encasing array packages | |
JPH07321139A (en) | Semiconductor device and manufacture thereof | |
JP3194917B2 (en) | Resin sealing method | |
TW201250979A (en) | Package-on-package assembly with wire bonds to encapsulation surface | |
JP2002190488A (en) | Method for manufacturing semiconductor device and the semiconductor device | |
TW200425438A (en) | Alternative flip chip in leaded molded package design and method for manufacture | |
TW200426956A (en) | Substrate sheet material for a semiconductor device and a manufacturing method thereof, a molding method using a substrate sheet material, a manufacturing method of semiconductor devices | |
JP2010010174A (en) | Method for manufacturing semiconductor device | |
JPH07321244A (en) | Electronic part, and manufacture of electronic part | |
JP4058182B2 (en) | Resin sealing method | |
JP2003170465A (en) | Method for manufacturing semiconductor package and sealing mold therefor | |
US7122407B2 (en) | Method for fabricating window ball grid array semiconductor package | |
JP5425637B2 (en) | Integrated circuit package and method for dissipating heat in an integrated circuit package | |
JP2001176902A (en) | Resin sealing method | |
US6124152A (en) | Method for fabricating cob type semiconductor package | |
JP3139981B2 (en) | Resin sealing method and resin sealing device for chip size package | |
JP2003258158A (en) | Method for producing semiconductor device | |
US20010042912A1 (en) | Dual-die integrated circuit package | |
JP3212527B2 (en) | BGA type hollow semiconductor package with light irradiation window | |
JP3820374B2 (en) | Matrix substrate and resin molding method | |
US6512286B1 (en) | Semiconductor package with no void in encapsulant and method for fabricating the same | |
CN100463132C (en) | Chip packaging structure and manufacturing method therefor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051108 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070918 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071002 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071114 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071211 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071217 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101221 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101221 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131221 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131221 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |