JP3820374B2 - Matrix substrate and resin molding method - Google Patents

Matrix substrate and resin molding method Download PDF

Info

Publication number
JP3820374B2
JP3820374B2 JP2002033616A JP2002033616A JP3820374B2 JP 3820374 B2 JP3820374 B2 JP 3820374B2 JP 2002033616 A JP2002033616 A JP 2002033616A JP 2002033616 A JP2002033616 A JP 2002033616A JP 3820374 B2 JP3820374 B2 JP 3820374B2
Authority
JP
Japan
Prior art keywords
substrate
mold
resin
semiconductor chip
matrix
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002033616A
Other languages
Japanese (ja)
Other versions
JP2003234436A (en
Inventor
邦弘 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Apic Yamada Corp
Original Assignee
Apic Yamada Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Apic Yamada Corp filed Critical Apic Yamada Corp
Priority to JP2002033616A priority Critical patent/JP3820374B2/en
Publication of JP2003234436A publication Critical patent/JP2003234436A/en
Application granted granted Critical
Publication of JP3820374B2 publication Critical patent/JP3820374B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Description

【０００１】
【発明の属する利用分野】
本発明は、基板の一方の面に半導体チップがマトリクス状に搭載され、他方の面に端子接続部が形成されたマトリクス基板及び該マトリクス基板を用いた樹脂モールド方法に関する。
【０００２】
【従来の技術】
半導体パッケージの一例として、ＢＯＣ（Ｂｏａｒｄ・Ｏｎ・Ｃｈｉｐ）タイプのパッケージを樹脂モールドする場合、生産性を向上や成形品質を一定にするため、基板（樹脂基板など）の一方の面に半導体チップがマトリクス状に搭載され、他方の面に端子接続部が形成される被成形品をモールド金型に搬入してクランプし、半導体チップが搭載された一方の面を一括して樹脂モールドしている。樹脂モールド後、ダイシング装置により、成形品を半導体チップ毎に個片になるようにダイシングされて半導体装置が製造されている。
【０００３】
図３はＢＯＣタイプの半導体パッケージを例示したものである。被成形品である樹脂基板５１の一方の面には半導体チップ５２がマトリクス状に搭載されている。各半導体チップ５２の中央部に設けられたスリット孔５３より他方の面に向けてワイヤボンディングされて、半導体チップ５２の電極部と端子接続面とがボンディングワイヤ５４により電気的に接続されている。樹脂基板５１の他方の面には接続パッドが形成されており、樹脂モールド後にはんだボールなどの接続端子５５が接続される。
【０００４】
樹脂基板５１は、図４に示すように、例えば下型５６にキャビティ凹部５７が形成されたモールド金型に搬入されてクランプされ、モールド樹脂５８がキャビティ凹部５７に充填されて樹脂モールドされる。樹脂基板５１の一方の面に搭載された複数の半導体チップ５２は一括して樹脂モールドされ、各半導体チップ５２と樹脂基板５１とのスリット孔５３を通じた配線部へもモールド樹脂５８が充填される。この場合、モールド樹脂５８は図３に示すように下型側のキャビティ凹部５７より上型５９側のキャビティ凹部６０へ、スリット孔５３と半導体チップ５２との間に形成された隙間５３ａより充填されるようになっている。樹脂モールド後、成形品（樹脂基板５１）は、半導体チップ５２毎にダイシングされて個片に切断されて半導体装置が製造される。図３及び図４において、Ｃがダイサーカットラインを示す。
【０００５】
【発明が解決しようとする課題】
樹脂基板５１の樹脂モールドエリアは、半導体チップ５２が搭載された一方の面（下型５６のキャビティ凹部５７側）は十分な樹脂路を確保できるが、他方の面（上型５９のキャビティ凹部６０側）は、樹脂路が狭く、厚さも薄く、しかも一方の面側より他方の面側へ充填されるため、充填時差によりモールド樹脂５５が途中で硬化し易く流れ性が低下し易い。また、スリット孔５３にはボンディングワイヤ５４が林立しており、硬化促進したモールド樹脂５５の進入によりワイヤー流れも生じ易い。
特に、下型５６側のキャビティ凹部５７から上型５９側のキャビティ凹部６０へモールド樹脂５８が流れる樹脂路は隙間５３ａに絞られているため、マトリクス状に配置された半導体チップ５２によっては、ワイヤー流れが生じたり、モールド樹脂５８の未充填な部分が発生するおそれがあった。
【０００６】
本発明の目的は、上記従来技術の課題を解決し、基板の一方の面にマトリクス状に搭載され、半導体チップがスリット孔を通じて他方の面と配線接続された基板両面へのモールド樹脂の流れ性を向上させたマトリクス基板及び該マトリクス基板の成形品質を向上させた樹脂モールド方法を提供することにある。
【０００７】
【課題を解決するための手段】
上記課題を解決するため、本発明は次の構成を備える。
基板の一方の面に複数の半導体チップがマトリクス状に搭載され、他方の面に端子接続部が形成されたマトリクス基板において、前記半導体チップが搭載された基板のチップ搭載エリアに交差して該半導体チップと基板とが配線接続されるスリット孔がチップ搭載エリアより外方へ延出して設けられることにより半導体チップとの間に樹脂流動用の隙間が形成され、樹脂モールド後に切断除去される基板の不要部分に上型及び下型に形成されたキャビティ凹部どうしを連通する樹脂流動用の貫通孔が設けられていることを特徴とする。
【０００８】
また、基板の一方の面に複数の半導体チップがマトリクス状に搭載され、他方の面に端子接続部が形成されたマトリクス基板をモールド金型へ搬入してクランプし、複数の半導体チップが一括して収容された下型側のキャビティ凹部から基板のチップ搭載エリアに交差して形成されたスリット孔と樹脂モールド後に切断除去される基板の不要部分に形成された貫通孔を通じて上型側の各キャビティ凹部へモールド樹脂を充填し、半導体チップ及びスリット孔を通じて形成された配線部を一括して樹脂モールドすることを特徴とする。
また、前記基板のスリット孔に対向して上型面に形成されたキャビティ凹部は、マトリクス基板の切断ラインを跨いで各半導体チップ間を連通して形成されており、前記各半導体チップに対応して形成されたスリット孔及び貫通孔を通じて互いに連通する上型側キャビティ凹部へモールド樹脂を一括して充填することを特徴とする。
【０００９】
【発明の実施の形態】
以下、本発明に係るマトリクス基板及び樹脂モールド方法の好適な実施の形態について添付図面と共に詳述する。本実施の形態では、ＢＯＣタイプの半導体パッケージ用のマトリクス基板及び該マトリクス基板を用いた樹脂モールド方法について説明する。
図１はＢＯＣタイプの樹脂基板をモールド金型でクランプした状態を示す上視図、図２は図１のモールド金型の断面説明図である。
【００１０】
先ず、マトリクス基板１の概略構成について、図１及び図２を参照して説明する。
図２において、１は被成形品であり、ＢＯＣタイプのマトリクス基板（樹脂基板等）が用いられる。マトリクス基板１は、一方の面に半導体チップ２がマトリクス状に搭載されており、他方の面に端子接続面が形成されるようになっている。マトリクス基板１の一方の面には半導体チップ２がマトリクス状に搭載されている。
【００１１】
３はスリット孔であり、各半導体チップ２が搭載されたチップ搭載エリアに交差して形成されている。このスリット孔３を通じて半導体チップ２とマトリクス基板１とがワイヤボンディングにより配線接続されている。スリット孔３はチップ搭載エリアより外方へ延出して形成されている。また、図１において、マトリクス基板１の不要部分４（樹脂モールド後に切断除去されるダイサーカットラインＣに囲まれた部分）には、貫通孔５が設けられている。この貫通孔５は、上型１１及び下型１２のキャビティ凹部１４、１３に連通するように形成されている（図２参照）。ダイサーカットラインＣは、樹脂モールド後にマトリクス基板１がダイシング装置により個片化される切断ラインを示す。
【００１２】
図２において、各半導体チップ２は、その中央部に交差して設けられたスリット孔３より他方の面に向けてワイヤボンディングされて、半導体チップ２の電極部と端子接続面とがボンディングワイヤ７により電気的に接続されている。マトリクス基板１の他方の面には接続パッドが形成されており、樹脂モールド後に破線で示すはんだボールなどの接続端子８が接続される。尚、半導体チップ２とマトリクス基板１との配線部であるボンディングワイヤ７も樹脂モールドされる。このとき、モールド樹脂９は、半導体チップ２とマトリクス基板１との間に形成された隙間３ａ及びマトリクス基板１の不要部分４に設けられた貫通孔５を通じて充填されるようになっている。
【００１３】
次にモールド金型の概略構成について図２を参照して説明する。
１０はモールド金型であり、上型１１と下型１２とを有する。モールド金型１０には、被成形品１及びモールド樹脂（樹脂タブレットなど）が搬入され、モールド金型１０はこれらをクランプし、半導体チップ２が搭載された一方の面を一括して樹脂モールドする。モールド金型１０のうち下型１２側には半導体チップ２を収容するキャビティ凹部１３が形成され、上型１１側にはスリット孔３に対応する配線部を収容するキャビティ凹部１４が形成されている。
【００１４】
下型１２にはマトリクス基板１を支持するサポートピン１５が設けられている。サポートピン１５は、下型１２の底部嵌め込まれた固定ピン１５ａであり、該サポートピン１５の先端側はキャビティ凹部１３に突設されている。サポートピン１５は、下型１２にマトリクス基板１が搭載された状態で、基板面に突き当てて支持するようになっている。サポートピン１５が固定ピン１５ａである場合には、樹脂モールド後に切断除去されるマトリクス基板１の不要部分４（ダイサーカットラインＣに囲まれたエリア）をサポートするように設けられている。尚、固定ピンタイプのサポートピン１５の先端側外周面には、外径が先端側に向かって小径となるテーパー面が形成されていてもよい。このテーパー面により、樹脂モールド後に成形品の離型をスムーズに行うことができる。
【００１５】
また、サポートピン７が可動ピン１５ｂである場合、上記制約にとらわれずに、半導体チップ２に干渉しない範囲で設けることが可能である。サポートピン１５が可動ピン１５ｂである場合には、キャビティ凹部１３にモールド樹脂９の充填が完了するまで基板に当接した支持位置からキャビティ凹部１３と面一となる退避位置へ移動する必要がある。
【００１６】
また、下型１２には、図示しないポットが設けられており、該ポットにはプランジャが上下動可能に設けられている。ポットには、モールド樹脂（樹脂タブレットなど）が装填され、プランジャによりモールド樹脂をキャビティ凹部１３へ圧送りする。モールド樹脂９は、図１に示すように、下型１２側のキャビティ凹部１３よりスリット孔３の隙間３ａ及び貫通孔５を通じて上型１１側のキャビティ凹部１４へ充填されるようになっている。
モールド樹脂の注入方向は、キャビティ凹部１４の長手方向となるように金型ゲートを設けるのが望ましい。図１では、下型１２側にゲート、上型１１側にエアーベントを設けるのが好ましい。また、図２のように、キャビティ凹部１４は１チップに１箇所でなくともよく、キャビティ凹部１４どうしはつながっていても良い。
【００１７】
尚、図２において、上型１１のクランプ面には、端子接続面保護するためリリースフィルム１６を張設してあっても良い。リリースフィルム１６は、モールド金型１０の加熱温度に耐えられる耐熱性を有するもので、金型面より容易に剥離するものであって、柔軟性、伸展性を有するフィルム材、例えば、ＰＴＦＥ、ＥＴＦＥ、ＰＥＴ、ＦＥＰ、フッ素含浸ガラスクロス、ポリプロピレン、ポリ塩化ビニリジン等が好適に用いられる。リリースフィルム１６は、上型１１のパーティング面に形成された図示しない吸着穴よりエアーを吸引することで、吸着保持される。リリースフィルム１６は、リール間に巻回された長尺状のものをモールド金型１０へ連続して供給し巻取りするようになっていても或いは予め短冊状に切断されたもののいずれを用いても良い。
【００１８】
ここで樹脂モールド方法について説明すると、一方の面に半導体チップ２が搭載されたマトリクス基板（樹脂基板など）１及びモールド樹脂（樹脂タブレットなど）をモールド金型１０へ搬入してクランプする。そして、モールド金型１０へ搬入されたマトリクス基板１の一方の面をキャビティ凹部１３に突設されたサポートピン１５により支持して基板の平坦度を保ちつつ、プランジャを作動してモールド樹脂９が下型１２のランナゲート１７を通じてキャビティ凹部１３へ充填されて半導体チップ２が搭載された一方の面が一括して樹脂モールドされる。また、下型１２側のキャビティ凹部１３よりスリット孔３の隙間３ａ及び貫通孔５を通じて上型１１側のキャビティ凹部１４へ充填される。樹脂モールドされた成形品は、モールド金型１０より取出された後、ダイシング装置でダイサーカットラインＣに沿って半導体チップ２ごとに個片に切断される。
【００１９】
尚、マトリクス基板１のスリット孔３に対向して他方の面（上型１１側）に形成されたキャビティ凹部１４は、マトリクス基板１のダイサーカットラインＣを跨いで各半導体チップ２間を連通して形成されていても良い。この場合には、各半導体チップ２に対応して形成されたスリット孔３の隙間３ａ及び貫通孔５を通じてモールド樹脂９を一括して充填する。
【００２０】
上記マトリクス基板１を用いれば、半導体チップ２が搭載された基板のチップ搭載エリアに交差して該半導体チップ２と基板とが配線接続されるスリット孔３が設けられ、樹脂モールド後に切断除去される基板の不要部分４に貫通孔５が設けられているので、樹脂モールドする際にスリット孔３の隙間３ａ及び貫通孔５を樹脂路として利用できるので、モールド樹脂９の基板両面への流れ性、特に配線部への樹脂の流れ性を向上させることができる。
また、マトリクス基板１をモールド金型１０へ搬入してクランプし、半導体チップ２が収容された基板の一方側のキャビティ凹部１３からスリット孔３の隙間３ａ及び貫通孔５を通じて基板の他方側のキャビティ凹部１４へモールド樹脂９を充填し、半導体チップ２及び配線部を一括して樹脂モールドするので、モールド樹脂の基板両面への流れ性が良く、特にスリット孔３に形成された狭い配線部分への充填がスムーズに行えるので成形品質を向上させることができる。
【００２１】
以上、本発明の好適な実施例について種々述べてきたが、本発明は上述の実施例に限定されるのではなく、モールド金型１０にリリースフィルム１６を設けるか否かは任意であり、半導体チップ２を収容するキャビティ凹部は上型１１でも下型１２の何れに形成されていても良い等、発明の精神を逸脱しない範囲で多くの改変を施し得るのはもちろんである。
【００２２】
【発明の効果】
本発明に係るマトリクス基板を用いれば、半導体チップが搭載された基板のチップ搭載エリアに交差して該半導体チップと基板とが配線接続されるスリット孔が設けられ、樹脂モールド後に切断除去される基板の不要部分に貫通孔が設けられているので、樹脂モールドする際にスリット孔の隙間及び貫通孔を樹脂路として利用できるので、モールド樹脂の基板両面への流れ性、特に配線部へのモールド樹脂の流れ性を向上させることができる。
また、本発明に係る樹脂モールド方法によれば、マトリクス基板をモールド金型へ搬入してクランプし、半導体チップが収容された基板の一方側のキャビティ凹部からスリット孔の隙間及び貫通孔を通じて基板の他方側のキャビティ凹部へモールド樹脂を充填し、半導体チップ及び配線部を一括して樹脂モールドするので、モールド樹脂の基板両面への流れ性が良く、特にスリット孔に形成された狭い配線部分への充填がスムーズに行えるので成形品質を向上させることができる。
【図面の簡単な説明】
【図１】ＢＯＣタイプのマトリクス基板をモールド金型でクランプした状態を示す上視図である。
【図２】図１のモールド金型の断面説明図である。
【図３】従来のＢＯＣタイプのマトリクス基板をモールド金型でクランプした状態を示す上視図である。
【図４】図３のモールド金型の断面説明図である。
【符号の説明】
１ マトリクス基板
２ 半導体チップ
３ スリット孔
３ａ 隙間
４ 不要部分
５ 貫通孔
７ ボンディングワイヤ
８ 接続端子
９ モールド樹脂
１０ モールド金型
１１ 上型
１２ 下型
１３、１４ キャビティ凹部
１５ サポートピン
１５ａ 固定ピン
１５ｂ 可動ピン
１６ リリースフィルム
１７ ランナゲート[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a matrix substrate in which semiconductor chips are mounted in a matrix on one surface of a substrate and a terminal connection portion is formed on the other surface, and a resin molding method using the matrix substrate.
[0002]
[Prior art]
As an example of a semiconductor package, when a BOC (Board / On / Chip) type package is resin-molded, a semiconductor chip is provided on one surface of a substrate (resin substrate, etc.) in order to improve productivity and to maintain a uniform molding quality. A molded product mounted in a matrix and having a terminal connection portion formed on the other surface is carried into a mold and clamped, and one surface on which semiconductor chips are mounted is collectively resin-molded. After the resin molding, the semiconductor device is manufactured by dicing the molded product into individual pieces for each semiconductor chip by a dicing apparatus.
[0003]
FIG. 3 illustrates a BOC type semiconductor package. Semiconductor chips 52 are mounted in a matrix on one surface of a resin substrate 51 that is a molded product. Wire bonding is performed from the slit hole 53 provided in the central portion of each semiconductor chip 52 toward the other surface, and the electrode portion of the semiconductor chip 52 and the terminal connection surface are electrically connected by the bonding wire 54. Connection pads are formed on the other surface of the resin substrate 51, and connection terminals 55 such as solder balls are connected after resin molding.
[0004]
As shown in FIG. 4, for example, the resin substrate 51 is loaded into a mold mold in which a cavity recess 57 is formed in a lower mold 56 and clamped, and a mold resin 58 is filled in the cavity recess 57 and resin molded. The plurality of semiconductor chips 52 mounted on one surface of the resin substrate 51 are collectively resin-molded, and the mold resin 58 is also filled in the wiring portion through the slit hole 53 between each semiconductor chip 52 and the resin substrate 51. . In this case, as shown in FIG. 3, the mold resin 58 is filled from the cavity recess 57 on the lower mold side to the cavity recess 60 on the upper mold 59 side through a gap 53a formed between the slit hole 53 and the semiconductor chip 52. It has become so. After the resin molding, the molded product (resin substrate 51) is diced for each semiconductor chip 52 and cut into individual pieces to manufacture a semiconductor device. 3 and 4, C represents a dicer cut line.
[0005]
[Problems to be solved by the invention]
The resin mold area of the resin substrate 51 can secure a sufficient resin path on one surface (on the cavity recess 57 side of the lower die 56) where the semiconductor chip 52 is mounted, but on the other surface (the cavity recess 60 of the upper die 59). Side) has a narrow resin path and a small thickness, and is filled from one surface side to the other surface side, the mold resin 55 is easily cured in the middle due to the filling time difference, and the flowability is likely to be lowered. Further, a bonding wire 54 stands in the slit hole 53, and wire flow is likely to occur due to the entry of the mold resin 55 that has been cured.
In particular, since the resin path through which the mold resin 58 flows from the cavity recess 57 on the lower mold 56 side to the cavity recess 60 on the upper mold 59 side is narrowed to the gap 53a, depending on the semiconductor chips 52 arranged in a matrix, the wire There is a possibility that a flow may occur or an unfilled portion of the mold resin 58 may be generated.
[0006]
The object of the present invention is to solve the above-mentioned problems of the prior art, and the flowability of the mold resin to both sides of the substrate which is mounted in a matrix on one side of the substrate and the semiconductor chip is connected to the other side through the slit holes. It is an object of the present invention to provide a matrix substrate with improved mold and a resin mold method with improved molding quality of the matrix substrate.
[0007]
[Means for Solving the Problems]
In order to solve the above problems, the present invention has the following configuration.
In a matrix substrate in which a plurality of semiconductor chips are mounted in a matrix on one surface of the substrate and a terminal connection portion is formed on the other surface, the semiconductor crosses the chip mounting area of the substrate on which the semiconductor chip is mounted. A slit hole for wiring connection between the chip and the substrate extends outward from the chip mounting area, so that a gap for resin flow is formed between the semiconductor chip and the substrate to be cut and removed after resin molding. The unnecessary part is provided with a through hole for resin flow that allows the cavity recesses formed in the upper mold and the lower mold to communicate with each other .
[0008]
In addition, a plurality of semiconductor chips are mounted in a matrix on one side of the substrate, and a matrix substrate having a terminal connection portion formed on the other side is carried into a mold and clamped, so that the plurality of semiconductor chips are bundled together. each cavity of the upper mold side through a through hole formed in the unnecessary portion of the substrate to be cut and removed from the cavities of the contained lower mold side after the slit holes and the resin mold that is formed to intersect the chip mounting area of the substrate Te The concave portion is filled with a mold resin, and the wiring portion formed through the semiconductor chip and the slit hole is collectively resin-molded.
A cavity recess formed on the upper mold surface facing the slit hole of the substrate is formed to communicate between the semiconductor chips across the cutting line of the matrix substrate, and corresponds to each semiconductor chip. The upper mold side cavity recess communicated with each other through the slit hole and the through hole formed in this manner is filled with mold resin all together.
[0009]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, preferred embodiments of a matrix substrate and a resin molding method according to the present invention will be described in detail with reference to the accompanying drawings. In this embodiment, a matrix substrate for a BOC type semiconductor package and a resin molding method using the matrix substrate will be described.
1 is a top view showing a state in which a BOC type resin substrate is clamped by a mold, and FIG. 2 is a cross-sectional explanatory view of the mold in FIG.
[0010]
First, a schematic configuration of the matrix substrate 1 will be described with reference to FIGS.
In FIG. 2, reference numeral 1 denotes a product to be molded, and a BOC type matrix substrate (resin substrate or the like) is used. The matrix substrate 1 has semiconductor chips 2 mounted in a matrix on one surface and a terminal connection surface on the other surface. On one surface of the matrix substrate 1, semiconductor chips 2 are mounted in a matrix.
[0011]
Reference numeral 3 denotes a slit hole, which is formed so as to intersect a chip mounting area on which each semiconductor chip 2 is mounted. Through this slit hole 3, the semiconductor chip 2 and the matrix substrate 1 are connected by wire bonding. The slit hole 3 is formed to extend outward from the chip mounting area. Further, in FIG. 1, a through hole 5 is provided in an unnecessary portion 4 (a portion surrounded by a dicer cut line C that is cut and removed after resin molding) of the matrix substrate 1. The through hole 5 is formed so as to communicate with the cavity recesses 14 and 13 of the upper mold 11 and the lower mold 12 (see FIG. 2). A dicer cut line C indicates a cutting line in which the matrix substrate 1 is separated into pieces by a dicing apparatus after resin molding.
[0012]
In FIG. 2, each semiconductor chip 2 is wire-bonded from the slit hole 3 provided so as to intersect the central portion thereof to the other surface, and the electrode portion and the terminal connection surface of the semiconductor chip 2 are bonded to the bonding wire 7. Are electrically connected. Connection pads are formed on the other surface of the matrix substrate 1, and connection terminals 8 such as solder balls indicated by broken lines are connected after resin molding. A bonding wire 7 that is a wiring portion between the semiconductor chip 2 and the matrix substrate 1 is also resin-molded. At this time, the mold resin 9 is filled through a gap 3 a formed between the semiconductor chip 2 and the matrix substrate 1 and a through hole 5 provided in the unnecessary portion 4 of the matrix substrate 1.
[0013]
Next, a schematic configuration of the mold will be described with reference to FIG.
Reference numeral 10 denotes a mold, and includes an upper mold 11 and a lower mold 12. The molded product 10 and the mold resin (resin tablet, etc.) are carried into the mold die 10, and the mold die 10 clamps them and collectively molds one surface on which the semiconductor chip 2 is mounted. . A cavity recess 13 for accommodating the semiconductor chip 2 is formed on the lower mold 12 side of the mold 10, and a cavity recess 14 for accommodating a wiring portion corresponding to the slit hole 3 is formed on the upper mold 11 side. .
[0014]
The lower mold 12 is provided with support pins 15 that support the matrix substrate 1. The support pin 15 is a fixed pin 15 a fitted into the bottom of the lower mold 12, and the tip side of the support pin 15 protrudes from the cavity recess 13. The support pins 15 are configured to abut against and support the substrate surface in a state where the matrix substrate 1 is mounted on the lower mold 12. When the support pin 15 is the fixed pin 15a, the support pin 15 is provided to support the unnecessary portion 4 (area surrounded by the dicer cut line C) of the matrix substrate 1 that is cut and removed after resin molding. In addition, the outer peripheral surface at the front end side of the fixed pin type support pin 15 may be formed with a tapered surface whose outer diameter becomes smaller toward the front end side. With this taper surface, the molded product can be smoothly released after the resin molding.
[0015]
Further, when the support pin 7 is the movable pin 15b, the support pin 7 can be provided in a range that does not interfere with the semiconductor chip 2 without being restricted by the above-described restrictions. When the support pin 15 is the movable pin 15b, it is necessary to move from the support position in contact with the substrate to the retreat position flush with the cavity recess 13 until the cavity recess 13 is completely filled with the mold resin 9. .
[0016]
The lower mold 12 is provided with a pot (not shown), and a plunger is provided in the pot so as to be movable up and down. The pot is filled with mold resin (resin tablet or the like), and the mold resin is pressure-fed to the cavity recess 13 by the plunger. As shown in FIG. 1, the mold resin 9 is filled from the cavity recess 13 on the lower mold 12 side into the cavity recess 14 on the upper mold 11 side through the gap 3 a of the slit hole 3 and the through hole 5.
It is desirable to provide a mold gate so that the mold resin is injected in the longitudinal direction of the cavity recess 14. In FIG. 1, it is preferable to provide a gate on the lower mold 12 side and an air vent on the upper mold 11 side. Further, as shown in FIG. 2, the cavity recess 14 may not be provided at one location per chip, and the cavity recesses 14 may be connected to each other.
[0017]
In FIG. 2, a release film 16 may be stretched on the clamp surface of the upper mold 11 to protect the terminal connection surface. The release film 16 has heat resistance capable of withstanding the heating temperature of the mold 10 and is easily peeled off from the mold surface. The release film 16 is a film material having flexibility and extensibility, such as PTFE and ETFE. PET, FEP, fluorine-impregnated glass cloth, polypropylene, polyvinyl chloride, etc. are preferably used. The release film 16 is sucked and held by sucking air from a suction hole (not shown) formed on the parting surface of the upper mold 11. The release film 16 may be either a long film wound between reels that is continuously supplied to the mold 10 and wound, or a film that has been cut into strips in advance. Also good.
[0018]
Here, a resin molding method will be described. A matrix substrate (resin substrate or the like) 1 on which a semiconductor chip 2 is mounted on one surface and a mold resin (resin tablet or the like) are carried into a mold 10 and clamped. Then, one surface of the matrix substrate 1 carried into the mold 10 is supported by the support pins 15 projecting from the cavity recesses 13 to maintain the flatness of the substrate, and the plunger is operated so that the mold resin 9 One surface of the cavity recess 13 filled with the semiconductor chip 2 through the runner gate 17 of the lower mold 12 and mounted with the semiconductor chip 2 is collectively resin-molded. In addition, the cavity recess 14 on the upper mold 11 side is filled from the cavity recess 13 on the lower mold 12 side through the gap 3 a of the slit hole 3 and the through hole 5. The resin-molded molded product is taken out from the mold 10 and then cut into individual pieces for each semiconductor chip 2 along the dicer cut line C by a dicing apparatus.
[0019]
A cavity recess 14 formed on the other surface (upper mold 11 side) facing the slit hole 3 of the matrix substrate 1 communicates between the semiconductor chips 2 across the dicer cut line C of the matrix substrate 1. It may be formed. In this case, the mold resin 9 is filled in a lump through the gaps 3 a and the through holes 5 of the slit holes 3 formed corresponding to the semiconductor chips 2.
[0020]
If the matrix substrate 1 is used, a slit hole 3 is provided to cross the chip mounting area of the substrate on which the semiconductor chip 2 is mounted, and the semiconductor chip 2 and the substrate are connected to each other by wiring. Since the through hole 5 is provided in the unnecessary portion 4 of the substrate, the gap 3a and the through hole 5 of the slit hole 3 can be used as a resin path when resin molding is performed. In particular, the flowability of the resin to the wiring portion can be improved.
Further, the matrix substrate 1 is carried into the mold 10 and clamped, and the cavity on the other side of the substrate is passed through the gap 3 a of the slit hole 3 and the through hole 5 from the cavity recess 13 on one side of the substrate in which the semiconductor chip 2 is accommodated. Since the recess 14 is filled with the mold resin 9 and the semiconductor chip 2 and the wiring portion are collectively resin-molded, the flow of the mold resin to both surfaces of the substrate is good, and particularly to the narrow wiring portion formed in the slit hole 3. Since filling can be performed smoothly, the molding quality can be improved.
[0021]
The preferred embodiments of the present invention have been described above in various ways. However, the present invention is not limited to the above-described embodiments, and whether or not the release film 16 is provided on the mold 10 is arbitrary, and the semiconductor. It goes without saying that many modifications can be made without departing from the spirit of the invention, for example, the cavity recess accommodating the chip 2 may be formed in either the upper mold 11 or the lower mold 12.
[0022]
【The invention's effect】
When the matrix substrate according to the present invention is used, the substrate is provided with a slit hole that crosses the chip mounting area of the substrate on which the semiconductor chip is mounted, and the semiconductor chip and the substrate are wire-connected, and is cut and removed after resin molding. Since the through hole is provided in the unnecessary part, the gap between the slit hole and the through hole can be used as a resin path when resin molding is performed. Therefore, the flow of the mold resin to both sides of the substrate, especially the mold resin to the wiring part The flowability of can be improved.
Further, according to the resin molding method of the present invention, the matrix substrate is carried into the mold and clamped, and the cavity of one side of the substrate in which the semiconductor chip is accommodated is passed through the slit hole and the through hole. The cavity resin on the other side is filled with the mold resin, and the semiconductor chip and the wiring part are resin-molded together, so that the flow of the mold resin to both sides of the substrate is good, especially to the narrow wiring part formed in the slit hole. Since filling can be performed smoothly, the molding quality can be improved.
[Brief description of the drawings]
FIG. 1 is a top view showing a state in which a BOC type matrix substrate is clamped by a mold.
2 is a cross-sectional explanatory view of the mold of FIG. 1. FIG.
FIG. 3 is a top view showing a state in which a conventional BOC type matrix substrate is clamped with a mold.
4 is a cross-sectional explanatory view of the mold of FIG. 3. FIG.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 Matrix board | substrate 2 Semiconductor chip 3 Slit hole 3a Clearance 4 Unnecessary part 5 Through hole 7 Bonding wire 8 Connection terminal 9 Mold resin 10 Mold die 11 Upper die 12 Lower die 13, 14 Cavity recessed part 15 Support pin 15a Fixed pin 15b Movable pin 16 Release Film 17 Runner Gate

Claims (3)

基板の一方の面に複数の半導体チップがマトリクス状に搭載され、他方の面に端子接続部が形成されたマトリクス基板において、
前記半導体チップが搭載された基板のチップ搭載エリアに交差して該半導体チップと基板とが配線接続されるスリット孔がチップ搭載エリアより外方へ延出して設けられることにより半導体チップとの間に樹脂流動用の隙間が形成され、樹脂モールド後に切断除去される基板の不要部分に上型及び下型に形成されたキャビティ凹部に対応する位置にこれらを連通する樹脂流動用の貫通孔が設けられていることを特徴とするマトリクス基板。In a matrix substrate in which a plurality of semiconductor chips are mounted in a matrix on one surface of the substrate, and terminal connection portions are formed on the other surface,
A slit hole that crosses the chip mounting area of the substrate on which the semiconductor chip is mounted and is connected to the semiconductor chip and the substrate by extending from the chip mounting area is provided between the semiconductor chip and the semiconductor chip. A gap for resin flow is formed , and through holes for resin flow are provided in positions corresponding to the cavity recesses formed in the upper mold and the lower mold in unnecessary portions of the substrate that are cut and removed after resin molding. A matrix substrate characterized by having 基板の一方の面に複数の半導体チップがマトリクス状に搭載され、他方の面に端子接続部が形成されたマトリクス基板をモールド金型へ搬入してクランプし、複数の半導体チップが一括して収容された下型側のキャビティ凹部から基板の各チップ搭載エリアに交差して形成されたスリット孔と樹脂モールド後に切断除去される基板の不要部分に形成された貫通孔を通じて上型側の各キャビティ凹部へモールド樹脂を充填し、半導体チップ及びスリット孔を通じて形成された配線部を一括して樹脂モールドすることを特徴とする樹脂モールド方法。A matrix substrate having a plurality of semiconductor chips mounted in a matrix on one side of the substrate and a terminal connection portion formed on the other side is loaded into a mold and clamped, so that the plurality of semiconductor chips are accommodated together. Each cavity recess on the upper mold side is formed through a slit hole formed so as to intersect each chip mounting area of the substrate from the cavity recess on the lower mold side and a through hole formed in an unnecessary portion of the substrate that is cut and removed after resin molding. A resin molding method characterized by filling a mold resin with a resin mold and collectively molding a wiring portion formed through a semiconductor chip and a slit hole. 前記基板のスリット孔に対向して上型面に形成されたキャビティ凹部は、マトリクス基板の切断ラインを跨いで各半導体チップ間を連通して形成されており、前記各半導体チップに対応して形成されたスリット孔及び貫通孔を通じて互いに連通する上型側キャビティ凹部へモールド樹脂を一括して充填することを特徴とする請求項２記載の樹脂モールド方法。A cavity recess formed in the upper mold surface facing the slit hole of the substrate is formed to communicate with each semiconductor chip across the cutting line of the matrix substrate, and is formed corresponding to each semiconductor chip. 3. The resin molding method according to claim 2, wherein the upper mold side cavity recess communicated with each other through the slit hole and the through hole is collectively filled with mold resin.
JP2002033616A 2002-02-12 2002-02-12 Matrix substrate and resin molding method Expired - Fee Related JP3820374B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002033616A JP3820374B2 (en) 2002-02-12 2002-02-12 Matrix substrate and resin molding method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002033616A JP3820374B2 (en) 2002-02-12 2002-02-12 Matrix substrate and resin molding method

Publications (2)

Publication Number Publication Date
JP2003234436A JP2003234436A (en) 2003-08-22
JP3820374B2 true JP3820374B2 (en) 2006-09-13

Family

ID=27776355

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002033616A Expired - Fee Related JP3820374B2 (en) 2002-02-12 2002-02-12 Matrix substrate and resin molding method

Country Status (1)

Country Link
JP (1) JP3820374B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW567562B (en) 2001-01-15 2003-12-21 Chuen Khiang Wang Method of packaging microchip devices, the interposer used therefor and the microchip device packaged thereby
US7129115B2 (en) 2002-06-19 2006-10-31 United Test & Assembly Center Limited Packaging of a microchip device
KR101409839B1 (en) 2007-05-23 2014-06-26 삼성전자주식회사 Semiconductor package
JP2012084908A (en) * 2011-12-15 2012-04-26 United Test And Assembly Center (S) Pte Ltd Packaging method for microchip device

Also Published As

Publication number Publication date
JP2003234436A (en) 2003-08-22

Similar Documents

Publication Publication Date Title
US6187243B1 (en) Method of resin molding
TWI634627B (en) Resin molding apparatus, resin molding method and resin molding die set
JP3246848B2 (en) General-purpose gate position resin molding apparatus and resin molding method
US6224360B1 (en) Resin sealing device for chip-size packages
KR100577592B1 (en) Method of producing semiconductor devices
JP3680005B2 (en) Semiconductor device manufacturing method and resin sealing device
JP4484329B2 (en) Resin sealing method and resin sealing device
JP2008004570A (en) Process and apparatus for manufacturing resin sealed semiconductor device, and resin sealed semiconductor device
JP3510554B2 (en) Resin molding method, mold for molding and wiring substrate
JP2010010702A (en) Method of manufacturing semiconductor device
JP2002009096A (en) Method and apparatus for resin sealing
JP2001079878A (en) Resin sealing method and apparatus
JP2004134591A (en) Method for manufacturing semiconductor integrated circuit device
JP3897565B2 (en) Resin sealing device and resin sealing method
JP3820374B2 (en) Matrix substrate and resin molding method
JP3569224B2 (en) Resin sealing method and resin sealing device
KR20210045922A (en) Resin molded product manufacturing method and resin molding apparatus
JP3139981B2 (en) Resin sealing method and resin sealing device for chip size package
JPH1034699A (en) Method and device for resin sealing for son package
JP2004153045A (en) Method and metallic mold for molding sealing with resin for electronic part
JP2005085832A (en) Resin molding apparatus
JP4058182B2 (en) Resin sealing method
JP3621203B2 (en) Transfer resin sealing method and resin sealing mold apparatus used therefor
JP2003234365A (en) Metal mold die and resin-molding method
JP3590118B2 (en) Resin molding method and resin molding apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041220

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051220

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060131

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060613

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060619

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090623

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120623

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120623

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130623

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130623

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130623

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees